KR20050121867A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20050121867A
KR20050121867A KR1020040046959A KR20040046959A KR20050121867A KR 20050121867 A KR20050121867 A KR 20050121867A KR 1020040046959 A KR1020040046959 A KR 1020040046959A KR 20040046959 A KR20040046959 A KR 20040046959A KR 20050121867 A KR20050121867 A KR 20050121867A
Authority
KR
South Korea
Prior art keywords
electrodes
pulse
address
period
voltage
Prior art date
Application number
KR1020040046959A
Other languages
English (en)
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040046959A priority Critical patent/KR20050121867A/ko
Publication of KR20050121867A publication Critical patent/KR20050121867A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 리셋 기간, 어드레스 기간, 및 유지방전 기간으로 이루어진 구동파형에 의하여 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, 상기 어드레스 기간에서, 복수의 상기 제1 전극들에 스캔 하이레벨의 전압이 인가되고, 각각의 상기 제1 전극에 상기 스캔 하이레벨보다 낮은 스캔 로우레벨의 주사펄스가 순차적으로 인가되고, 상기 어드레스 전극들에 상기 주사펄스가 인가되는 제1 전극에 대한 표시 데이터 신호가 인가되고, 상기 제2 전극들에 어드레스용 바이어스 전압이 인가되며, 상기 유지방전 기간에서, 복수의 상기 제1 전극들과 복수의 상기 제2 전극들에 상기 주사펄스와 동일한 펄스크기를 가진 유지펄스가 교번적으로 인가되는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving method of plasma display panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 특히 리셋기간, 어드레스 기간 및 유지방전 기간을 포함하는 하나의 서브필드에서 Y 전극에 어드레스 기간에 인가되는 주사펄스와 유기방전 기간에 인가되는 유지펄스의 펄스크기를 동일하게 함으로써 구동장치의 제조비용을 저감할 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
통상적인 플라즈마 디스플레이 패널은 서로 대향 이격된 앞쪽 기판과 뒷쪽 기판 사이에 Y 유지 전극들 및 X 유지 전극들이 서로 나란하게 형성되고, 어드레스 전극들이 Y 및 X 유지 전극들에 대하여 교차되게 형성된다. 그리고, Y 및 X 유지 전극들과 어드레스 전극들에 대하여, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 상기 서브필드들 각각에서 리셋팅, 어드레싱, 및 디스플레이-유지 단계들이 수행되도록 구동 신호 파형이 인가된다.
도 1은 플라즈마 디스플레이 패널 구동신호를 도시한 파형도에 따라 각각의 단위 서브필드에서 플라즈마 디스플레이 패널의 전극들에 인가되는 구동 신호들을 보여준다. 도 1의 구동 방법에 포함된 종래의 리셋팅 방법은, 2000년 일본 공개 특허 공보 제214,823호와 동 제242,224호에 교시되어 있다.
도 1을 참조하면, 단위 서브필드(SF)의 리셋팅 시간(PR)의 상승기간에서는, Y 전극들(X1, ..., Xn)에서 전위가 제2 전위(VT)까지 상승한 다음 제2 전위(V T)보다 제5 전위(VSET)만큼 더 높은 제1 전위(VT+VSET)까지 지속적으로 상승된다. 여기에서, X 전극들(X1, ..., Xn)과 어드레스 전극들(A1, ..., Am)에는 접지 전위(VG)가 인가된다. 이에 따라, Y 전극들과 X 전극들 사이에 약한 방전이 일어나는 한편, Y 전극들과 어드레스 전극들 사이에 더욱 약한 방전이 일어난다. 이에 따라, Y 전극들 주위에는 부극성 벽전하들이 많이 형성되고, X 전극들 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극들 주위에는 정극성의 벽전하들이 적게 형성된다.
리셋팅 시간(PR)의 하강기간에서는, X 전극들에 인가되는 전위가 바이어스 전위(Ve)로 유지된 상태에서, Y 전극들에 인가되는 전위가 제2 전위(VS)로부터 제3 전위(Vnf)까지 지속적으로 하강된다. 여기에서, 어드레스 전극들에는 접지 전위(VG)가 인가된다. 이에 따라, X 전극들과 Y 전극들 사이의 약한 방전으로 인하여, Y 전극들 주위의 부극성의 벽전하들의 일부가 X 전극들 주위로 이동한다. 이에 따라, X 전극들(X1, ..., Xn)의 벽전위(wall electric-potential)가 어드레스 전극들의 벽전위보다 낮고 Y 전극들의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 기간(PA)에서 선택된 어드레스 전극들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VSC-L)이 낮아질 수 있다. 한편, 모든 어드레스 전극들에는 접지 전위(VG)가 인가되므로, 어드레스 전극들은 X 전극들과 Y 전극들에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극들 주위의 정극성의 벽전하들이 소멸한다.
이어지는 어드레싱 기간(PA)에서는, X 전극들에 바이어스 전압(Ve)이 인가된 상태에서, 어드레스 전극들에 표시 데이터 신호가 인가되고, 제2 전위(VS)보다 낮은 제6 전위(VSC-H)로 바이어싱된 Y 전극들에 로우레벨 전위(VSC-L)의 주사 펄스가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극에 인가되는 표시 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레싱 전위(VA)가, 그렇지 않을 경우에 접지 전위(VG)가 인가된다. 이에 따라 로우레벨 전위(VSC-L)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전위(VA)의 표시 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다.
이어지는 유지방전 기간(PS)에서는, 모든 Y 전극들과 X 전극들에 제2 전위(VS)의 유지 펄스들이 교호하게 인가되어, 상응하는 어드레싱 시간(PA)에서 벽전하들이 형성된 디스플레이 셀들에서 디스플레이-유지를 위한 방전을 일으킨다.
한편, 상기와 같은 종래의 구동방법에 따른 신호 파형도에서, 어드레스 방전은 표시 데이터 신호의 전압(VA)과 어드레스 전극 근처에 축적된 양전하에 의한 전위에서, Y 전극에 가해지는 주사펄스의 스캔 로우레벨 전압(VSC-L) 및 Y 전극 근처에 축적되어 있던 음전하에 의한 전위를 뺀 에너지(즉, 모든 전위의 절대값의 합)에 의하여 발생한다.
그런데, 도 1에서 볼 수 있는 바와 같이, 복수의 Y 전극들에는 어드레스 기간에서 순차적으로 주사펄스(VSC-H-VSC-L)가 인가되고 유지방전 기간에서 동시에 유지펄스(Vs)가 인가된다. 이와 같이, 모든 Y 전극에는 주사펄스 및 유지펄스를 인가해야 하는 전원회로 및 스위칭회로가 연결되어야 하므로, 그로 인하여 발생되는 구동장치의 제조비용이 큰 문제점이 있다.
또한, 모든 X 전극에도 유지펄스를 인가해야 하는 전원회로 및 스위칭회로가 연결되어야 하므로, 그로 인하여 발생되는 구동장치의 제조비용이 큰 문제점이 있다.
따라서, 플라즈마 디스플레이 패널의 전극들에 구동 신호를 인가하는 구동장치의 제조비용을 낮출 수 있는 방안이 요구된다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은, 플라즈마 디스플레이 패널의 전극들에 구동 신호를 인가하는 구동장치의 제조비용을 낮출 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.
상기의 기술적 과제를 이루기 위한 본 발명은,
리셋 기간, 어드레스 기간, 및 유지방전 기간으로 이루어진 구동파형에 의하여 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
상기 어드레스 기간에서, 복수의 상기 제1 전극들에 스캔 하이레벨(VSC-H)의 전압이 인가되고, 각각의 상기 제1 전극에 상기 스캔 하이레벨보다 낮은 스캔 로우레벨(VSC-L)의 주사펄스가 순차적으로 인가되고, 상기 어드레스 전극들에 상기 주사펄스가 인가되는 제1 전극에 대한 표시 데이터 신호(VA1)가 인가되고, 상기 제2 전극들에 어드레스용 바이어스 전압(Ve1)이 인가되며,
상기 유지방전 기간에서, 복수의 상기 제1 전극들과 복수의 상기 제2 전극들에 상기 주사펄스와 동일한 펄스크기(VSC-H - VSC-L)를 가진 유지펄스(Vs)가 교번적으로 인가되는 것을 특징으로 한다.
그리고, 본 발명의 다른 특징에 따르면, 상기 리셋 기간에서, 제1 전극들에 기준전위보다 상기 주사펄스의 펄스크기만큼 높은 전압으로부터 램프업 펄스가 인가되기 시작됨에 의한 제1 초기화 방전과, 기준전위보다 상기 주사펄스의 크기만큼 높은 전압으로부터 램프다운 펄스가 인가되기 시작됨에 의한 제2 초기화 방전을 거칠 수 있다.
또한, 본 발명은 리셋 기간, 어드레스 기간, 및 유지방전 기간으로 이루어진 구동파형에 의하여 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
상기 어드레스 기간에서, 복수의 상기 제1 전극들에 스캔 하이레벨(VSC-H)의 전압이 인가되고, 각각의 상기 제1 전극에 상기 스캔 하이레벨보다 낮은 스캔 로우레벨(VSC-L)의 주사펄스가 순차적으로 인가되고, 상기 어드레스 전극들에 상기 주사펄스가 인가되는 제1 전극에 대한 표시 데이터 신호(VA1)가 인가되고,
상기 유지방전 기간에서, 복수의 상기 제1 전극들에 상기 주사펄스와 동일한 펄스크기(VSC-H - VSC-L)의 정극성 유지펄스(+Vs)와 부극성 유지펄스(-Vs)가 교대로 인가되며,
상기 제2 전극들에는 고정된 전압이 인가되는 것을 특징으로 한다.
그리고, 본 발명의 다른 특징에 따르면, 상기 리셋 기간에서, 제1 전극들에 기준전위보다 상기 주사펄스의 펄스크기만큼 높은 전압으로부터 램프업 펄스가 인가되기 시작됨에 의한 제1 초기화 방전과, 기준전위보다 상기 주사펄스의 크기만큼 높은 전압으로부터 램프다운 펄스가 인가되기 시작됨에 의한 제2 초기화 방전을 거칠 수 있다.
한편, 상기 방법들은 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체에 의하여, 컴퓨터를 통해 실현될 수 있다.
이하, 본 발명의 바람직한 실시예에 의한 플라즈마 디스플레이 패널의 구동방법의 구성 및 동작을 첨부한 도면들을 참조하여 상세히 설명한다.
본 발명에 의한 플라즈마 디스플레이 패널의 구동방법의 기본개념은, 리셋기간, 어드레스 기간 및 유지방전 기간을 포함하는 하나의 서브필드에서 Y 전극에 어드레스 기간에 인가되는 주사펄스와 유기방전 기간에 인가되는 유지펄스의 펄스크기를 동일하게 함으로써 구동장치의 제조비용을 저감할 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.
도 2는 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.
도 2를 참조하면, 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(100, 106) 사이에는, 어드레스 전극들(A1, A2, ... , Am), 유전층(102, 110), Y 전극들(Y1, ... , Yn), X 전극들(X1, ... , Xn), 형광층(112), 격벽(114) 및 보호층으로서 예컨대 일산화마그네슘 (MgO)층(104)이 마련되어 있다.
어드레스 전극들(A1, A2, ... , Am)은 뒤쪽 글라스 기판(106)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(110)은 어드레스 전극들(A1, A2, ... , A m)의 앞쪽에 도포된다. 아래쪽 유전층(110)의 앞쪽에는 격벽(114)들이 어드레스 전극들(A1, A2, ... , Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 디스플레이 셀의 방전 영역을 구획하고, 각 디스플레이 셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광층(112)은, 격벽(114)들 사이에서 형성된다.
X 전극들(X1, ... , Xn)과 Y 전극들(Y1, ... , Yn)은 어드레스 전극들(A1, A2, ... , Am)과 직교되도록 앞쪽 글라스 기판(100)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ... , Xn)과 각 Y 전극 라인(Y1, ... , Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(X nb, Ynb)이 결합되어 형성될 수 있다. 앞쪽 유전층(102)은 X 전극들(X1, ... , X n)과 Y 전극들(Y1, ... , Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(102)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이 유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이 유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이 방전이 수행된다. 이때, 디스플레이 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(112)이 여기되어 빛이 발생된다.
도 3은 도 2의 플라즈마 디스플레이 패널의 구동 장치를 보여준다.
도면을 참조하면, 플라즈마 디스플레이 패널(1)의 구동 장치는 영상 처리부(200), 제어부(202), 어드레스 구동부(206), X 구동부(208) 및 Y 구동부(204)를 포함한다. 영상 처리부(200)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(202)는 영상 처리부(200)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(206)는, 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극들에 인가한다. X 구동부(208)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극들에 인가한다. Y 구동부(204)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극들에 인가한다.
상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제5,541,618호에 개시되어 있다.
도 4는 플라즈마 디스플레이 패널의 Y 전극들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다.
도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8 개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 기간(미도시)과, 어드레스 기간(A1, ..., A8)및, 유지방전 기간(S1, ..., S8)로 분할된다.
각 어드레스 기간(A1, ..., A8)에서는, 어드레스 전극들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다.
각 유지방전 기간(S1, ..., S8)에서는, Y 전극들(Y1, ..., Yn)과 X 전극들(X1, ..., Xn)에 디스플레이 방전용 펄스가 교호하게 인가되어, 어드레스 기간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 기간(S1, ..., S8)내의 유지방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256 계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 유지펄스의 수가 할당될 수 있다. 만일 133 계조의 휘도를 얻기 위해서는, 서브필드1 기간, 서브필드3 기간 및 서브필드8 기간 동안 셀들을 어드레싱하여 유지방전하면 된다.
각 서브필드에 할당되는 유지방전 수는, APC(Automatic power control) 단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 유지방전 수는. 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대 서브필드4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드6에 할당된 계조도를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.
도 5는 본 발명의 제1 실시예에 의한 플라즈마 디스플레이 패널의 구동방법에 따라 패널에 인가하기 위한 신호 파형도로서, AC PDP의 ADS 구동방식에서 한 서브필드(SF)내에 어드레스 전극들(A1~Am), X 전극들(X1~Xn) 및 Y 전극들(Y1~Yn)에 인가되는 구동신호를 나타낸다. 도 5와 같이, 하나의 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지방전기간(PS)를 구비한다.
리셋 기간(PR)에서는 모든 그룹의 주사라인에 대해 리셋펄스를 인가하여, 강제로 기입방전을 수행함으로써, 전체 셀의 벽전하 상태를 초기화한다. 어드레스 기간(PA)에 들어가기 전에 리셋 기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 리셋 기간(PR)에 의해 초기화된 셀들은, 셀 내부의 벽전하 조건이 모두 비슷하게 형성된다.
Y 전극들(Y1~Yn)에 인가되는 리셋펄스는 램프업 펄스(t2~t3)와 램프다운 펄스(t3~t4)으로 이루어지며, 램프업 펄스(t2~t3)에 의하여 제1회 약방전이 이루어진 후 Y 전극 근처에는 음전하가 많이 쌓이며, 램프다운 펄스(t3~t4)에 의하여 제2회 약방전이 이루어지면서 Y 전극 근처에서 음전하가 약간 방출된다.
상기 리셋 기간에서, 제1회 약방전을 일으키는 램프업 펄스(t2~t3)는 Y 전극들(Y1~Yn)에 기준전위보다 소정의 전압(VT1)만큼 높은 전압으로부터 인가된다. 이 경우, 램프업 펄스(t2~t3)가 주사펄스의 펄스크기(Vs)만큼 기준전위보다 높은 전압으로부터 인가되기 시작되면 주사펄스에 사용되는 전원 회로 및 스위칭 회로외에 램프업 펄스 인가용 회로를 별도로 설치함으로 인한 제조비용 상승을 저감할 수 있다. 그리고, 제2회 약방전을 일으키는 램프다운 펄스(t3~t4)는 Y 전극들(Y1~Yn)에 기준전위보다 소정의 전압(VT2)만큼 높은 전압으로부터 인가된다. 이 경우, 램프다운 펄스(t3~t4)가 주사펄스의 펄스크기(Vs)만큼 기준전위보다 높은 전압으로부터 인가되기 시작되면 주사펄스에 사용되는 전원 회로 및 스위칭 회로 외에 램프다운 펄스 인가용 회로를 별도로 설치함으로 인한 제조비용 상승을 저감할 수 있다.
한편, 램프다운 펄스(t3~t4)가 인가될 때, X 전극(X1~Xn)에는 제2회 약방전을 돕기 위해 양전하를 방출시키기 위하여 리셋용 바이어스 전압(Ve1)이 인가되는 것이 바람직하다.
리셋 기간(PR)이 수행된 후에 어드레스 기간(PA)이 수행된다. 이 때 어드레스 기간(PA)에는, X 전극(X1~Xn)에 어드레스용 바이어스 전압(Ve1)이 인가되고, 표시되어야 할 셀 위치에서 주사전극(Y1~Yn)과 어드레스 전극(A1~Am)을 동시에 턴온시킴으로써, 표시 셀을 선택한다.
어드레스 기간(PA)에서, 복수의 Y 전극들에 스캔 하이레벨(VSC-H)의 전압이 인가되던 도중에, 각각의 Y 전극에 스캔 하이레벨보다 낮은 스캔 로우레벨(VSC-L)의 주사펄스가 순차적으로 인가되면, 어드레스 전극이 동시에 턴 온되어 선택된 표시 셀에서는 Y 전극 근처에서 음전하가 다량 방출되고 어드레스 전극 근처에서 양전하가 다량 방출되어 어드레스 방전이 발생하고, 이로써 Y 전극 근처에는 다량의 양전하가 쌓여 유지방전 준비상태가 된다.
X 전극에 인가되는 어드레스용 바이어스 전압(Ve1)은, 첫째로, 어드레스 방전시에 X 전극의 전위를 높여주어 어드레스 전극과의 방전이 발생하지 않도록 함으로써 Y 전극과 어드레스 전극간의 대향 방전을 강화하는 역할을 하고, 둘째로, 어드레스 방전에 의해 Y 전극 근처에는 양전하가 쌓일 때 X 전극 근처에는 어드레스 바이어스 전압(Ve1)에 의하여 음전하가 쌓여 유지방전 준비상태가 된다.
어드레스 기간(PA)이 수행된 후에, X 전극들(X1~Xn)과 Y 전극들(Y1~Yn)에 유지펄스(Vs)를 교번적으로 인가하여, 유지방전 기간(PS)이 수행된다. 유지방전 기간(PS) 중에 어드레스 전극(A1~Am)에는 로우레벨의 전압(VG)이 인가된다. PDP에서 휘도는 유지방전 펄스수에 의하여 조정된다. 하나의 서브필드 또는 하나의 TV 필드에서의 유지방전 펄스수가 많으면 휘도가 증가한다. 도 5의 유지방전 기간(PS)에서 최초의 유지 펄스가 인가되는 시점에서는, 어드레스 구간에서 쌓인 양전하가 Y 전극 라인들에 쌓여 있고 X 전극 라인들에는 음전하가 쌓여 있다. Y 전극 라인들에 유지전압(Vs)이 인가되면, Y 전극 라인들에서는 양전하가 X 전극 라인들에서는 음전하가 공간전하로 배출되어 1차 유지 방전이 수행된다. 이러한 1차 유지방전은, Y 전극 라인들 근처에 쌓여있던 양전하와 Vs전압의 합과 X 전극 라인들 근처에 쌓여있던 음전하의 차(즉, 모든 전위값의 절대값의 합)가 방전개시전압을 초과하면서 이루어진다. 1차 유지방전이 일어나면 Y 전극 라인들 근처에 음전하가 쌓이고 X 전극 라인들 근처에 양전하가 쌓인다.
1차 유지방전이 이러난 후에, X 전극 라인들에 유지전압(Vs)이 인가되면 X 전극 라인들에서는 양전하가 공간전하로 배출되기 시작하고 Y 전극 라인들에서는 음전하가 공간전하로 배출되어 2차 유지 방전이 수행된다. 이러한 2차 유지방전은, X 전극에 인가되는 Vs전압과 X 전극들 근처에 쌓여있던 양전하에 의한 전위로부터 Y 전극 라인들 근처에 쌓여있던 음전하의 전위를 뺀 값(즉, 모든 전위값의 절대값의 합)이 방전개시전압을 초과하면서 이루어진다. 1차 유지방전이 일어나면 Y 전극 라인들 근처에 다시 1차 유지방전 직전 상태처럼 양전하가 쌓이고 X 전극 라인들 근처에 음전하가 쌓인다. 그 이후 다시 1차 유지방전과 동일한 작용에 의해 3차 유지방전이 일어나고, 그 이후 다시 2차 유지방전과 동일한 작용에 의해 4차 유지방전이 일어난다. 서브필드별로 정해진 시간 동안 교번적인 유지펄스가 지속되어 이러한 유지방전이 지속된다.
상기와 같은 어드레스 기간과 유지방전 기간이 수행되기 위하여는 각 Y 전극들에 어드레스 방전을 수행하기 위한 전압차의 펄스크기(VSC-H - VSC-L)를 가진 주사펄스를 인가하는 구동장치와, 유지방전을 수행하기 위한 전압차의 펄스크기(Vs)를 가진 유지펄스를 인가하는 구동장치가 필요하며, 이들 구동장치들은 플라즈마 디스플레이 장치의 비용을 상승시키는 주요 요인이 되고 있다.
따라서, 본 발명에서는 각 Y 전극들에 인가되는 주사펄스의 펄스크기(VSC-H - VSC-L)와 유지펄스의 펄스크기(Vs)가 동일하도록 하여, 전원 회로 및 스위칭 회로에 소요되는 제조 비용 상승을 저감할 수 있도록 한다.
한편, 어드레스 방전은 표시 데이터 신호의 전압(VA1)과 어드레스 전극 근처에 축적된 양전하에 의한 전위에서, Y 전극에 가해지는 주사펄스의 스캔 로우레벨 전압(VSC-L) 및 Y 전극 근처에 축적되어 있던 음전하에 의한 전위를 뺀 에너지(즉, 모든 전위의 절대값의 합)에 의하여 발생한다. 따라서, 어드레스 기간(PA)에서 Y 전극에 주사펄스가 인가될 때 Y 전극 근처(Y 전극을 덮은 유전층)에 음전하가 많이 축적되어 있을수록 어드레스 방전에 유리하다. 따라서, 도 5와 같이, Y 전극에 인가되는 주사펄스의 펄스크기(VSC-H - VSC-L)를 유지펄스의 펄스크기(Vs)만큼 크게 하면, Y 전극과 어드레스 전극간의 전위가 더욱 커진다. 따라서, Y 전극과 어드레스 전극간의 어드레스 방전을 일으키는데 필요한 표시 데이터 신호의 전압을 상대적으로 낮출 수 있게 된다. 그러므로, 도 5의 표시 데이터 신호의 전압(VA1)은 도 1의 표시 데이터 신호의 전압(VA)보다도 낮출 수 있다.
이때, 어드레스 방전이 Y 전극과 어드레스 전극 사이에서만 발생하고, Y 전극과 X 전극 사이에서는 발생하지 않도록 해야 한다. 따라서, Y 전극에 인가되는 부극성(-)의 주사펄스의 펄스크기가 증가되는 만큼 X 전극에 인가되는 정극성(+)의 어드레스용 바이어스 전압(Ve1)은 낮추는 것이 바람직하다. 즉, X 전극에 인가되는 어드레스용 바이어스 전압(Ve1)을 낮추면, 어드레스 방전시에 Y 전극과 X 전극간의 인력이 증가되지 않으므로 Y 전극과 X 전극간의 오방전 발생 가능성을 낮출 수 있다.
도 6은 본 발명의 제2 실시예에 의한 플라즈마 디스플레이 패널의 구동방법에 따라 패널의 전극에 인가되는 구동신호를 나타낸 파형도이다.
도 6을 참조하면, 하나의 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지방전 기간(PS)를 구비한다. 도 6에 도시한 구동신호의 특징은, X 전극들(X1~Xn)에 소정의 기준전압, 예컨대 그라운드 전압(VG)이 인가되고, 유지방전 기간(PS)에서 Y 전극 라인들에 인가되는 유지 펄스가 정극성의 유지전압(Vs+) 뿐 아니라 부극성의 유지전압(Vs-)의 펄스 크기를 가지고 교대적으로 인가된다(이하에서 이 펄스를 교대 유지펄스라고 호칭한다).
X 전극들에 인가되는 기준전압 또는 바이어스 전압은 상기 교대 유지펄스의 최고 전압치(Vs)와 최저 전압치(-Vs)의 중간전압인 그라운드 전압(VG)인 것이 바람직하지만, 본 발명의 범위가 그에 한정되는 것은 아니다. 즉, 도 6에 도시되지는 않았으나, 어드레스 기간(PA)에서는, Y 전극과 어드레스 전극간의 어드레스 방전시에 보다 효율적인 안정적인 방전을 위하여 X 전극들에 접지전압(VG)이 아닌 정극성의 바이어스 전압(Ve)이 인가될 수도 있다.
방전과정을 설명하면, 리셋 기간(PR)은 Y 전극 라인들에 대해 리셋신호를 인가하여, 강제로 기입방전을 수행함으로써, 셀의 벽전하 상태를 초기화한다. 어드레스 기간(PA)에 들어가기 전에 리셋 기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 리셋 기간(PR)에 의해 초기화된 셀들은, 셀 내부의 벽전하 조건이 모두 비슷하게 형성된다. 리셋 기간(PR)에서 Y 전극 라인들의 상승램프(t2~t3)에서는 제1회 약방전이 발생하면서 Y 전극 라인들에 음전하가 많이 쌓이게 되며, 어드레스 전극과 X 전극 라인들에는 양전하가 쌓이게 된다.
이어서 Y 전극 라인들의 하강램프(t3~t4)에서는 제2회 약방전이 발생하면서 Y 전극 라인들의 전압이 점차 감소하므로 Y 전극 라인들의 음전하는 점차 소거되어 방전 공간으로 배출된다. 방전 공간에서의 약방전으로 인하여 방전셀 내부가 초기화된다. Y 전극 라인들의 하강램프시 X 전극 라인들에 양의 바이어스 전압이 인가되지 않은 경우에는 X 전극 라인들과 Y 전극 라인들에서의 초기화 방전을 위해 Y 전극 라인들의 전압은 t4 시점에서 종래보다 더 작은 Vnf 전압까지 하강해야 한다. 따라서, 어드레스 기간에서 Y 전극 라인들에는 접지전압(VG)보다 낮은 전압이 인가된다. 그러나, 하강램프시 X 전극 라인들에 양의 바이어스 전압(Vb)이 인가되어도 본 발명의 요지와 무관한 이상 본 발명의 범위에 속하는 것은 물론이다.
상기 리셋 기간(PR)에서, 제1회 약방전을 일으키는 램프업 펄스(t2~t3)는 Y 전극들(Y1~Yn)에 기준전위보다 소정의 전압(VT1)만큼 높은 전압으로부터 인가된다. 이 경우, 램프업 펄스(t2~t3)가 주사펄스의 펄스크기(Vs)만큼 기준전위보다 높은 전압으로부터 인가되기 시작되면 주사펄스에 사용되는 전원 회로 및 스위칭 회로외에 램프업 펄스 인가용 회로를 별도로 설치함으로 인한 제조비용 상승을 저감할 수 있다. 그리고, 제2회 약방전을 일으키는 램프다운 펄스(t3~t4)는 Y 전극들(Y1~Yn)에 기준전위보다 소정의 전압(VT2)만큼 높은 전압으로부터 인가된다. 이 경우, 램프다운 펄스(t3~t4)가 주사펄스의 펄스크기(Vs)만큼 기준전위보다 높은 전압으로부터 인가되기 시작되면 주사펄스에 사용되는 전원 회로 및 스위칭 회로 외에 램프다운 펄스 인가용 회로를 별도로 설치함으로 인한 제조비용 상승을 저감할 수 있다.
어드레스 기간(PA)에서, 복수의 Y 전극들에 스캔 하이레벨(VSC-H)의 전압이 인가되던 도중에, 각각의 Y 전극에 스캔 하이레벨보다 낮은 스캔 로우레벨(VSC-L)의 주사펄스가 순차적으로 인가되면, 어드레스 전극이 동시에 턴 온되어 선택된 표시 셀에서는 Y 전극 근처에서 음전하가 다량 방출되고 어드레스 전극 근처에서 양전하가 다량 방출되어 어드레스 방전이 발생하고, 이로써 Y 전극 근처에는 다량의 양전하가 쌓여 유지방전 준비상태가 된다.
어드레스 기간(PA)이 수행된 후에, Y 전극 라인들에는 양의 유지전압(Vs+)과 음의 유지전압(Vs-)이 교대로 인가되는 교대 유지 펄스에 의해 유지방전 기간(PS)이 수행된다. 일실시예로서, Vs+는 160 내지 210 볼트(Volt)의 전압을 가질 수 있다.
유지 펄스가 인가되는 시점에서, 어드레스 구간에서 쌓인 양전하가 Y 전극 라인들에 쌓여 있고 X 전극 라인들에는 음전하가 쌓여 있다. 한편, 양의 유지전압(Vs+)과 음의 유지전압(Vs-)으로 구성된 교대 유지펄스 중에서 Y 전극 라인들에 양의 유지전압(Vs+)을 향해 인가되기 시작하는 도중에는 Y 전극 라인들에 쌓였던 양전하가 공간전하로 배출되고, X 전극 라인들에서도 음전하가 공간전하로 배출되며, 공간전하의 영향에 의해 약방전이 시작된다. 그리고, Vs+ 전압(예컨대, 160 내지 210 볼트)이 인가되면, Y 전극 라인들에서는 더 많은 양전하가 X 전극 라인들에서는 더 많은 음전하가 공간전하로 배출되며 상기 약방전을 근거로 하여 빠르고 강한 유지 방전이 수행된다. 이러한 1차 유지방전은, Y 전극 라인들 근처에 쌓여있던 양전하와 Vs+전압의 합과 X 전극 라인들 근처에 쌓여있던 음전하의 차(즉, 모든 전위값의 절대값의 합)가 방전개시전압을 초과하면서 이루어진다. 1차 유지방전이 일어나면 Y 전극 라인들 근처에 음전하가 쌓이고 X 전극 라인들 근처에 양전하가 쌓인다.
이어서, Y 전극 라인들에 음의 유지전압(Vs-)이 인가되기 시작하면 X 전극 라인들에서는 양전하가 공간전하로 배출되기 시작하고 Y 전극 라인들에서는 음전하가 공간전하로 배출되기 시작하며 최저 전압치(Vs-)에 도달하면 2차 유지 방전이 수행된다. 이러한 2차 유지방전은, X 전극 라인들 근처에 쌓여있던 양전하에 의한 전위로부터 Y 전극 라인들 근처에 쌓여있던 음전하와 Vs-전압의 합을 뺀 값(즉, 모든 전위값의 절대값의 합)가 방전개시전압을 초과하면서 이루어진다. 1차 유지방전이 일어나면 Y 전극 라인들 근처에 다시 1차 유지방전 직전 상태처럼 양전하가 쌓이고 X 전극 라인들 근처에 음전하가 쌓인다. 그 이후 다시 1차 유지방전과 동일한 작용에 의해 3차 유지방전이 일어나고, 그 이후 다시 2차 유지방전과 동일한 작용에 의해 4차 유지방전이 일어난다. 서브필드별로 정해진 시간 동안 교대 유지펄스가 지속되어 이러한 유지방전이 지속된다.
상기와 같은 어드레스 기간과 유지방전 기간이 수행되기 위하여는 각 Y 전극들에 어드레스 방전을 수행하기 위한 전압차의 펄스크기(VSC-H - VSC-L)를 가진 주사펄스를 인가하는 구동장치와, 유지방전을 수행하기 위한 전압차의 펄스크기(Vs)를 가진 유지펄스를 인가하는 구동장치가 필요하며, 이들 구동장치들은 플라즈마 디스플레이 장치의 비용을 상승시키는 주요 요인이 되고 있다.
따라서, 본 발명에서는 각 Y 전극들에 인가되는 주사펄스의 펄스크기(VSC-H - VSC-L)와 유지펄스의 펄스크기(|+Vs|, |-Vs|)가 동일하도록 하여, 전원 회로 및 스위칭 회로에 소요되는 제조 비용 상승을 저감할 수 있도록 한다.
한편, 어드레스 방전은 표시 데이터 신호의 전압(VA1)과 어드레스 전극 근처에 축적된 양전하에 의한 전위에서, Y 전극에 가해지는 주사펄스의 스캔 로우레벨 전압(VSC-L) 및 Y 전극 근처에 축적되어 있던 음전하에 의한 전위를 뺀 에너지(즉, 모든 전위의 절대값의 합)에 의하여 발생한다. 따라서, 어드레스 기간(PA)에서 Y 전극에 주사펄스가 인가될 때 Y 전극 근처(Y 전극을 덮은 유전층)에 음전하가 많이 축적되어 있을수록 어드레스 방전에 유리하다. 따라서, 도 6와 같이, Y 전극에 인가되는 주사펄스의 펄스크기(VSC-H - VSC-L)를 유지펄스의 펄스크기(Vs)만큼 크게 하면, Y 전극과 어드레스 전극간의 전위가 더욱 커진다. 따라서, Y 전극과 어드레스 전극간의 어드레스 방전을 일으키는데 필요한 표시 데이터 신호의 전압을 상대적으로 낮출 수 있게 된다. 그러므로, 도 6의 표시 데이터 신호의 전압(VA1)은 도 1의 표시 데이터 신호의 전압(VA)보다도 낮출 수 있다.
한편, 전술한 본 발명에 의한 디스플레이 패널구동방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동하는 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.
특히, 본 발명에 의한 디스플레이 패널구동방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널 구동방법에 따르면 다음과 같은 효과가 있다.
첫째, 어드레스 기간에서 선택된 방전셀의 Y 전극들에 인가되는 주사펄스의 펄스크기(전압차)와 유지방전기간에서 Y 전극들에 인가되는 유지펄스의 펄스크기(전압차)가 동일하므로, 플라즈마 디스플레이 패널의 구동장치에서 가장 큰 비용상승 요인인 전원 회로 및 스위칭 회로의 비용을 저감할 수 있다.
둘째, 주사펄스의 크기를 유지펄스의 크기만큼 상승시킴에 따라 어드레스 방전을 일으키기 위한 표시 데이터 신호의 전압을 낮출 수 있다. 따라서, 어드레스 구동부의 제조 비용과 전자파 노이즈의 발생을 저감할 수 있다.
셋째, 리셋 기간에서 Y 전극들에 인가되는 램프업 펄스의 시작전압과 기준전압간의 전압차가 유지방전기간에서 Y 전극들에 인가되는 유지펄스의 펄스크기(전압차)와 동일하고, 또한, 리셋 기간에서 Y 전극들에 인가되는 램프다운 펄스의 시작전압과 기준전압간의 전압차가 유지방전기간에서 Y 전극들에 인가되는 유지펄스의 펄스크기(전압차)와 동일하므로, 플라즈마 디스플레이 패널의 구동장치에서 가장 큰 비용상승 요인인 전원 회로 및 스위칭 회로의 비용을 저감할 수 있다.
본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.
도 1은 종래의 플라즈마 디스플레이 패널에 인가되는 구동 신호의 일예를 설명하기 위한 신호 파형도이다.
도 2는 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.
도 3은 플라즈마 디스플레이 패널의 통상적인 구동 장치를 나타내는 블록도이다.
도 4는 도 2의 플라즈마 디스플레이 패널에 대한 통상적인 어드레스-디스플레이 분리 구동 방법을 보여준다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 신호 파형도이다.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 신호 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
Vnf...Y 전극에 인가되는 리셋 기간의 램프다운 펄스의 최하위전위
VSC-H....Y 전극에 인가되는 어드레스 기간의 하이레벨 전압
VSC-L....Y 전극에 인가되는 어드레스 기간의 로우레벨 전압
VA, VA1...어드레스 전극에 인가되는 표시 데이터 신호의 전압
Vs... Y 전극 및/또는 X 전극에 인가되는 유지펄스의 전압
VG...그라운드 전압
PR...리셋 기간
PA...어드레스 기간
PS...유지방전 기간

Claims (5)

  1. 리셋 기간, 어드레스 기간, 및 유지방전 기간으로 이루어진 구동파형에 의하여 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 어드레스 기간에서, 복수의 상기 제1 전극들에 스캔 하이레벨의 전압이 인가되고, 각각의 상기 제1 전극에 상기 스캔 하이레벨보다 낮은 스캔 로우레벨의 주사펄스가 순차적으로 인가되고, 상기 어드레스 전극들에 상기 주사펄스가 인가되는 제1 전극에 대한 표시 데이터 신호가 인가되고, 상기 제2 전극들에 어드레스용 바이어스 전압이 인가되며,
    상기 유지방전 기간에서, 복수의 상기 제1 전극들과 복수의 상기 제2 전극들에 상기 주사펄스와 동일한 펄스크기를 가진 유지펄스가 교번적으로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제1항에 있어서,
    상기 리셋 기간에서,
    제1 전극들에 기준전위보다 상기 주사펄스의 펄스크기만큼 높은 전압으로부터 램프업 펄스가 인가되기 시작됨에 의한 제1 초기화 방전과,
    기준전위보다 상기 주사펄스의 크기만큼 높은 전압으로부터 램프다운 펄스가 인가되기 시작됨에 의한 제2 초기화 방전을 거치는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 리셋 기간, 어드레스 기간, 및 유지방전 기간으로 이루어진 구동파형에 의하여 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 어드레스 기간에서, 복수의 상기 제1 전극들에 스캔 하이레벨의 전압이 인가되고, 각각의 상기 제1 전극에 상기 스캔 하이레벨보다 낮은 스캔 로우레벨의 주사펄스가 순차적으로 인가되고, 상기 어드레스 전극들에 상기 주사펄스가 인가되는 제1 전극에 대한 표시 데이터 신호가 인가되고,
    상기 유지방전 기간에서, 복수의 상기 제1 전극들에 상기 주사펄스와 동일한 펄스크기의 정극성 유지펄스와 부극성 유지펄스가 교대로 인가되며,
    상기 제2 전극들에는 고정된 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제3항에 있어서,
    상기 리셋 기간에서,
    제1 전극들에 기준전위보다 상기 주사펄스의 펄스크기만큼 높은 전압으로부터 램프업 펄스가 인가되기 시작됨에 의한 제1 초기화 방전과,
    기준전위보다 상기 주사펄스의 크기만큼 높은 전압으로부터 램프다운 펄스가 인가되기 시작됨에 의한 제2 초기화 방전을 거치는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제1항 내지 제4항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.
KR1020040046959A 2004-06-23 2004-06-23 플라즈마 디스플레이 패널의 구동방법 KR20050121867A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046959A KR20050121867A (ko) 2004-06-23 2004-06-23 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046959A KR20050121867A (ko) 2004-06-23 2004-06-23 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR20050121867A true KR20050121867A (ko) 2005-12-28

Family

ID=37293855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046959A KR20050121867A (ko) 2004-06-23 2004-06-23 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR20050121867A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801703B1 (ko) * 2006-03-14 2008-02-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801703B1 (ko) * 2006-03-14 2008-02-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법

Similar Documents

Publication Publication Date Title
US7564429B2 (en) Plasma display apparatus and driving method thereof
KR100626017B1 (ko) 플라즈마 디스플레이 패널구동방법 및 패널구동장치
KR100603292B1 (ko) 패널 구동 방법
JP2006047994A (ja) プラズマディスプレイパネルの駆動方法、駆動装置及び駆動プログラムを格納した記録媒体
KR100544139B1 (ko) 디스플레이 패널구동장치
KR20050080233A (ko) 패널구동방법
KR20050121866A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050121867A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100592305B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100705808B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100625981B1 (ko) 패널구동방법 및 장치
JP4208859B2 (ja) 外圧によって輝度が調整される放電ディスプレイ装置
KR100522707B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR101042993B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100751322B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603394B1 (ko) 플라즈마 디스플레이 패널의 계조 확장 방법
KR20060001639A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100573168B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603304B1 (ko) 패널구동방법
KR100563072B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR20060001640A (ko) 플라즈마 디스플레이 패널 구동방법
KR20050121868A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100560513B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100502342B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20070096588A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination