KR20050119289A - 액정 표시 장치 및 그 구동 방법 - Google Patents

액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20050119289A
KR20050119289A KR1020040044348A KR20040044348A KR20050119289A KR 20050119289 A KR20050119289 A KR 20050119289A KR 1020040044348 A KR1020040044348 A KR 1020040044348A KR 20040044348 A KR20040044348 A KR 20040044348A KR 20050119289 A KR20050119289 A KR 20050119289A
Authority
KR
South Korea
Prior art keywords
transmission gate
shift
liquid crystal
signal
gate group
Prior art date
Application number
KR1020040044348A
Other languages
English (en)
Inventor
문국철
주승용
김철민
박기찬
김철호
박태형
김일곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040044348A priority Critical patent/KR20050119289A/ko
Publication of KR20050119289A publication Critical patent/KR20050119289A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11835—Degree of specialisation for implementing specific functions
    • H01L2027/11848—Transmission gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로, 이 장치는, 복수의 화소를 포함하는 액정 표시판 조립체, 데이터 전압과 시프트 제어 신호를 생성하는 신호 제어부, 시프트 제어 신호에 기초하여 제1 및 제2 시프트 신호를 생성하는 시프트 레지스터, 그리고 제1 및 제2 시프트 신호에 따라 도통되어 데이터 전압을 화소에 전달하는 복수의 트랜스미션 게이트를 포함한다. 이때, 트랜스미션 게이트는 제1 시프트 신호에 의하여 차례로 도통하는 제1 트랜스미션 게이트 그룹과 제2 시프트 신호에 의하여 차례로 도통하는 제2 트랜스미션 게이트 그룹으로 나뉘며, 제1 및 제2 트랜스미션 게이트 그룹의 도통 시작 위치 또는 도통 종료 위치는 불규칙하게 변동한다. 본 발명에 의하면, 고해상도를 적용하면서도 블록간 경계가 보이는 것을 방지할 수 있다.

Description

액정 표시 장치 및 그 구동 방법 {LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것이다.
일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.
이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임별로, 행별로, 또는 화소별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.
액정 표시 장치 중 저온 다결정 규소(low temperature poly crystalline silicon) 박막 트랜지스터를 이용한 액정 표시 장치는 여러 분야에 채용되고 있으며, 특히 최근에는 중소형 제품에서 적극 적용되고 있다. 최근에는 200ppi급 해상도에 256계조(8bit)를 가지는 제품들이 AV를 중심으로 그 수요가 증대되고 있다. 그러나 해상도의 증가와 계조수의 증가는 액정 표시 장치의 구동 IC(integrated circuit)의 크기를 증가시키기 때문에 이를 액정 표시 패널 위에 장착하는 소위 COG(chip on glass) 형태의 IC로는 대응이 어렵다.
64계조(6bit) 대비 256 계조를 표현하기 위한 디지털-아날로그 변환기의 크기는 4배로 증가되며 메모리의 면적은 20％ 증가한다. 또한 해상도가 증가하면 메모리의 크기는 더욱 커지게 되고, 이에 따라 구동 IC의 면적이 증가된다. 구동 IC의 면적 증가는 구동 IC의 가격을 상승시킬 뿐 아니라 액정 모듈의 크기를 크게 하므로 상품성도 떨어지게 한다.
이에 따라 액정 표시 패널의 크기를 줄이기 위하여 데이터 구동 IC를 사용하는 것이 아니라 데이터 구동 IC 내부의 쉬프트 레지스터를 액정 표시 패널에 실장하고 디지털-아날로그 변환기 등은 신호 제어부에 실장하는 방법이 제안되어 왔다. 이러한 방법 중에서 쉬프트 레지스터의 구동 방식에 따라 포인트 어드레싱(point-addressing) 방식과 블록 어드레싱(block-addressing) 방식이 있는데, 포인트 어드레싱 방식은 신호 제어부에서 데이터 전압을 쉬프트 레지스터를 통하여 화소 전극에 차례로 인가하는 방식이고, 블록 어드레싱 방식은 쉬프트 레지스터를 소정 개수의 블록으로 분할하여 각 블록마다의 데이터 전압을 각 쉬프트 레지스터를 통하여 화소 전극에 인가하는 방식이다.
낮은 해상도의 경우 포인트 어드레싱 방식을 이용할 수 있지만, 200ppi급 이상의 해상도에서는 박막 트랜지스터의 성능이 월등히 좋아야 하므로 이의 적용이 쉽지 않다. 반면에 블록 어드레싱 방식은 해상도의 제약은 적지만 액정 표시 패널 내에서 블록간 경계가 보일 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 포인트 어드레싱 방식과 블록 어드레싱 방식이 혼합된 새로운 구동 방식을 채용하여 고해상도를 적용하면서도 블록간 경계가 보이는 것을 방지할 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는, 복수의 화소를 포함하는 액정 표시판 조립체, 데이터 전압과 시프트 제어 신호를 생성하는 신호 제어부, 상기 시프트 제어 신호에 기초하여 제1 및 제2 시프트 신호를 생성하는 시프트 레지스터, 그리고 상기 제1 및 제2 시프트 신호에 따라 도통되어 상기 데이터 전압을 상기 화소에 전달하는 복수의 트랜스미션 게이트를 포함하며, 상기 트랜스미션 게이트는 상기 제1 시프트 신호에 의하여 차례로 도통하는 제1 트랜스미션 게이트 그룹과 상기 제2 시프트 신호에 의하여 차례로 도통하는 제2 트랜스미션 게이트 그룹으로 나뉘며, 상기 제1 및 제2 트랜스미션 게이트 그룹의 도통 시작 위치 또는 도통 종료 위치는 불규칙하게 변동한다.
상기 제1 트랜스미션 게이트 그룹은 상기 제1 트랜스미션 게이트 그룹의 최좌측 트랜스미션 게이트에서 도통 시작하며, 상기 제2 트랜스미션 게이트 그룹은 상기 제2 트랜스미션 게이트 그룹의 최우측 트랜스미션 게이트에서 도통 시작할 수 있다.
상기 제1 트랜스미션 게이트 그룹은 상기 제1 트랜스미션 게이트 그룹의 최좌측 트랜스미션 게이트에서 도통 완료하며, 상기 제2 트랜스미션 게이트 그룹은 상기 제2 트랜스미션 게이트 그룹의 최우측 트랜스미션 게이트에서 도통 완료할 수 있다.
상기 도통 시작 위치 또는 도통 종료 위치는 행 단위로 변동할 수 있다.
상기 도통 시작 위치 또는 도통 종료 위치는 프레임 단위로 변동할 수 있다.
상기 데이터 전압은 2쌍의 R, G, B 전압을 포함할 수 있다.
상기 시프트 레지스터 및 상기 트랜스미션 게이트는 상기 액정 표시판 조립체에 장착될 수 있다.
상기 트랜스미션 게이트는 비정질 규소 또는 다결정 규소 반도체를 포함하는 복수의 박막 트랜지스터를 포함할 수 있다.
상기 시프트 레지스터는 양방향으로 동작이 가능할 수 있다.
본 발명의 다른 실시예에 따른 복수의 화소, 입력 제어 신호에 기초하여 제1 및 제2 시프트 신호를 생성하는 시프트 레지스터, 제1 트랜스미션 게이트 그룹 및 제2 트랜스미션 게이트 그룹을 포함하는 액정 표시 장치의 구동 방법은, 상기 제1 시프트 신호에 따라 상기 제1 트랜스미션 게이트 그룹을 차례로 도통하는 단계, 상기 제2 시프트 신호에 따라 상기 제2 트랜스미션 게이트 그룹을 차례로 도통하는 단계, 그리고 상기 도통된 제1 및 제2 트랜스미션 게이트 그룹을 통하여 데이터 전압을 상기 화소에 인가하는 단계를 포함하며, 상기 제1 및 제2 트랜스미션 게이트 그룹의 도통 시작 위치 또는 도통 종료 위치는 불규칙하게 변동한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.
표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-D m)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D 1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
박막 트랜지스터 등 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있다. 스위칭 소자(Q)는 비정질 규소 또는 다결정 규소 반도체를 포함한다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 삼원색 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 도 2는 공간 분할의 한 예로서 각 화소가 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.
계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가하며 복수의 집적 회로로 이루어질 수 있다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 복수의 집적 회로로 이루어질 수 있다.
복수의 게이트 구동 집적 회로 또는 데이터 구동 집적 회로는 칩의 형태로 TCP(tape carrier package)(도시하지 않음) 방식으로 장착하여 TCP를 액정 표시판 조립체(300)에 부착할 수도 있고, TCP를 사용하지 않고 유리 기판 위에 이들 집적 회로 칩을 직접 부착할 수도 있으며(chip on glass, COG 실장 방식), 이들 집적 회로를 화소의 박막 트랜지스터와 함께 액정 표시판 조립체(300)에 직접 형성할 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 전압(Von)의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.
데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.
데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대한 영상 데이터(DAT)를 차례로 입력받아 시프트시키고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G 1-Gn)에 연결된 스위칭 소자(Q)를 턴온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.
화소에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기(또는 "1H")[수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von )을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나("라인 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다("도트 반전").
그러면, 도 3을 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이다.
도 3에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(550), 그리고 이들을 제어하는 신호 제어부(650)를 포함한다.
도 3에 도시한 액정 표시판 조립체(300)와 게이트 구동부(400)는 도 1에 도시한 것과 실질적으로 동일하므로 이에 대한 상세한 설명은 생략한다. 다만 설명의 편의를 위하여 액정 표시판 조립체(300)에는 6k 개의 데이터선(D1-D6k)이 있다고 하고, 각 데이터선(D1-D6k)에 하나의 화소(pixel)가 연결되어 있으며, R, G, B, 3개의 화소를 하나의 도트(dot)라고 하자.
데이터 구동부(550)는 데이터 전압선(LR1, LG1, LB1, LR2, LG2, LB2), 2k 개의 시프트 레지스터(shift register, SR)를 포함하는 시프트 레지스터부(560) 및 이에 연결되어 있는 2k 개의 트랜스미션 게이트부(transmission gate unit, TGU)를 포함한다.
데이터 전압선(LR1, LG1, LB1, LR2, LG2, LB2)은 신호 제어부(650)에 연결되어 있으며, 신호 제어부(650)로부터의 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)을 트랜스미션 게이트부(TGU)에 전달한다. 데이터 전압(VR1, VG1, VB1)과 데이터 전압(VR2, VG2, VB2)은 하나의 도트에 대한 R, G, B 화상 신호이다.
시프트 레지스터부(560)는 신호 제어부(550)와 트랜스미션 게이트부(TGU) 사이에 연결되어 있으며, 신호 제어부(550)로부터의 시프트 레지스터 제어 신호(CONT3)에 기초한 시프트 신호(SRL, SRR)를 생성하여 트랜스미션 게이트부 (TGU)에 인가한다.
트랜스미션 게이트부(TGU)는 세 개의 트랜스미션 게이트(TGR, TGG, TGB)와 부정 소자(NOT gate)를 포함한다. 첫 번째 내지 k 번째 트랜스미션 게이트부(TGU)의 트랜스미션 게이트(TGR, TGG, TGB)의 입력 단자는 데이터 전압선(LR1, LG1, LB1)에 각각 연결되어 있으며, (k+1) 번째 내지 2k 번째 트랜스미션 게이트부(TGU)의 트랜스미션 게이트(TGR, TGG, TGB)의 입력 단자는 데이터 전압선(LR2, LG2, LB2)에 각각 연결되어 있다. 또한 각 트랜스미션 게이트(TGR, TGG, TGB)의 출력 단자는 데이터선(D1-D6k)에 연결되어 있으며, 제어 단자의 일단은 시프트 레지스터부(560)에 타단은 부정 소자(NOT gate)를 통하여 시프트 레지스터부(560)에 연결되어 있다. 트랜스미션 게이트부(TGU)는 시프트 레지스터부(560)로부터의 시프트 신호(SRL, SRR)에 따라 차례로 도통되어 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)을 데이터선(D1-D6k)에 전달한다.
트랜스미션 게이트부(TGU) 및 시프트 레지스터부(560)는 비정질 규소 또는 다결정 규소 반도체를 포함하는 박막 트랜지스터로 이루어질 수 있으며, 이 경우 화소의 박막 트랜지스터와 함께 액정 표시판 조립체(300)에 직접 형성할 수 있다.
그러면 본 발명의 다른 실시예에 따른 액정 표시 장치의 표시 동작에 대하여 도 4a 내지 도 4c를 참고로 하여 상세하게 설명한다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 액정 표시 장치를 구동하는 타이밍도의 한 예이다.
신호 제어부(650)는 이전 실시예에서와 같이 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 제공받는다. 신호 제어부(650)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하여 아날로그 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)을 생성하고, 게이트 제어 신호(CONT1) 및 시프트 레지스터 제어 신호(CONT3) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)과 시프트 레지스터 제어 신호(CONT3)를 데이터 구동부(550)로 내보낸다.
시프트 레지스터 제어 신호(CONT3)는 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터 클록 신호(HCLK) 및 시프트 금지 신호(STPL, STPR) 등을 포함한다.
시프트 레지스터부(560)는 첫 번째 및 2k 번째 시프트 레지스터(SR)에 수평 동기 시작 신호(STH)가 하이 레벨로 입력되면 데이터 클록 신호(HCLK)에 따라 트랜스미션 게이트부(TGU)를 개폐하는 시프트 신호(SRL, SRR)를 생성하여 트랜스미션 게이트부(TGU)에 인가한다. 시프트 신호(SRL, SRR)는 도 4a 내지 도 4c에서 SR(i)라 도시된 i 번째 시프트 레지스터(SR)의 출력 신호(하이 레벨)들을 포함하며, 각 시프트 레지스터(SR)의 출력 신호(하이 레벨) 사이에 시간 여유(ΔT)를 가질 수 있다. 시프트 레지스터부(560)는 시프트 금지 신호(STPL)가 하이 레벨이 될 때까지 첫 번째 트랜스미션 게이트부(TGU)에서부터 우측으로 트랜스미션 게이트부(TGU)를 차례로 도통시키는 시프트 신호(SRL)를 트랜스미션 게이트부(TGU)에 인가하고, 시프트 금지 신호(STPR)가 하이 레벨이 될 때까지 2k 번째 트랜스미션 게이트부(TGU)에서부터 좌측으로 트랜스미션 게이트부(TGU)를 차례로 도통시키는 시프트 신호(SRR)를 트랜스미션 게이트부(TGU)에 인가한다.
시프트 신호(SRL, SRR)에 따라 하나의 데이터 클록 신호(HCLK) 당 2개의 트랜스미션 게이트부(TGU)가 동시에 도통이 되며, 트랜스미션 게이트부(TGU)가 도통이 되어 있는 동안 2 도트에 해당하는 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)이 이에 대응하는 데이터선(D1-D6k)에 인가된다. 따라서 하나의 데이터 클록 신호(HCLK) 당 1 도트에 해당하는 데이터 전압을 인가하는 방식에 비해 구동 주파수를 반으로 줄일 수 있다. 따라서, 구동 주파수를 동일하게 한다면 박막 트랜지스터의 성능을 향상시키지 않더라도 구동 시간을 충분히 확보할 수 있으므로 해상도를 높이는 것이 가능하다.
모든 트랜스미션 게이트부(TGU)가 도통이 되어 한 행에 대한 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)이 모든 데이터선(D1-D6k)에 인가되면, 게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 해당 게이트선(G1-Gn)에 인가하여 이 게이트선(G 1-Gn)에 연결된 스위칭 소자(Q)를 턴온시키며, 이에 따라 데이터선(D1-D6k)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.
한편 시프트 금지 신호(STPL, STPR)가 온이 되는 시점에 따라 시프트 신호(SRL, SRR)의 시프트 종료 위치가 결정되는데, 도 4a의 경우, 시프트 금지 신호(STPL)는 k 번째 트랜스미션 게이트부(TGU)가 도통된 후 온이 되고, 시프트 금지 신호(STPR)는 (k+1) 번째 트랜스미션 게이트부(TGU)가 도통된 후 온이 된다. 이 때, k 번째 도트에 대한 데이터 전압(VR1, VG1, VB1)은 시프트 신호(SRL)에 의하여 각각 데이터선(D3k-2, D3k-1, D3k)에 전달되며, (k+1) 번째 도트에 대한 데이터 전압(VR2, VG2, VB2)은 시프트 신호(SRR)에 의하여 각각 데이터선(D3k+1, D3k+2, D 3k+2)에 전달된다. 따라서, 시프트 신호(SRL)와 시프트 신호(SRR)에 따른 시프트 종료 위치에 의한 경계가 k 번째 도트와 (k+1) 번째 도트 사이에 나타난다.
도 4b의 경우, 시프트 금지 신호(STPL)는 (k-1) 번째 트랜스미션 게이트부(TGU)가 도통된 후 온이 되고, 시프트 금지 신호(STPR)는 k 번째 트랜스미션 게이트부(TGU)가 도통된 후 온이 된다. 이 때, (k-1) 번째 도트에 대한 데이터 전압(VR1, VG1, VB1)은 시프트 신호(SRL)에 의하여 각각 데이터선(D3k-5, D3k-4, D 3k-3)에 전달되며, k 번째 도트에 대한 데이터 전압(VR1, VG1, VB1)은 시프트 신호(SRR)에 의하여 각각 데이터선(D3k-2, D3k-1, D3k)에 전달된다. 따라서, 시프트 신호(SRL)와 시프트 신호(SRR)에 따른 시프트 종료 위치에 의한 경계가 (k-1) 번째 도트와 k 번째 도트 사이에 나타난다.
도 4c의 경우, 시프트 금지 신호(STPL)는 (k+1) 번째 트랜스미션 게이트부(TGU)가 도통된 후 온이 되고, 시프트 금지 신호(STPR)는 (k+2) 번째 트랜스미션 게이트부(TGU)가 도통된 후 온이 된다. 이 때, (k+1) 번째 도트에 대한 데이터 전압(VR2, VG2, VB2)은 시프트 신호(SRL)에 의하여 각각 데이터선(D3k+1, D3k+2 , D3k+3)에 전달되며, (k+2) 번째 도트에 대한 데이터 전압(VR2, VG2, VB2)은 시프트 신호(SRR)에 의하여 각각 데이터선(D3k+4, D3k+5, D3k+6)에 전달된다. 따라서, 시프트 신호(SRL)와 시프트 신호(SRR)에 따른 시프트 종료 위치에 의한 경계가 (k+1) 번째 도트와 (k+2) 번째 도트 사이에 나타난다.
신호 제어부(650)는 행 단위로 시프트 금지 신호(STPL, STPR)의 온 시점을 임의로 변경한다. 즉, 신호 제어부(650)는 행 단위로 도 4a 내지 도 4c의 패턴을 임의(random)로 선택하여 이에 대응하는 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)을 데이터선(D1-D6k)에 인가한다. 따라서 행 별로 시프트 신호(SRL)와 시프트 신호(SRR)에 의하여 나타나는 시프트 종료 위치에 따른 도트의 경계가 임의로 결정된다. 이와 같이 시프트 종료 위치를 불규칙하게 변경하면, 시프트 종료 위치가 규칙적인 경우에 발생하는 블록간 경계를 없앨 수 있다.
또한 신호 제어부(650)는 프레임 단위로 시프트 금지 신호(STPL, STPR)의 온 시점을 임의로 변경할 수 있는데, 이렇게 함으로써 앞서와 마찬가지로 블록간 경계를 없앨 수 있다.
여기서 시프트 레지스터부(560)의 k 번째 및 (k+1) 번째 시프트 레지스터(SR)는 양 방향으로 동작이 가능한 것을 사용한다.
한편, 신호 제어부(650) 및 데이터 구동부(550)는 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)을 액정 표시판 조립체(300)의 중앙부에서 인가하기 시작하여 액정 표시판 조립체(300)의 양 측단에서 끝나도록 할 수 있다. 이 경우도 중앙부에서의 시작 위치는 임의로 선택한다. 예를 들면, 시작 위치를 k 번째 시프트 레지스터(SR)와 (k+1) 번째 레지스터(SR), (k-1) 번째 레지스터(SR)와 k 번째 레지스터(SR), 그리고 (k+1) 번째 레지스터(SR)와 (k+2) 번째 레지스터(SR) 중 하나로 설정하되, 행 단위 또는 프레임 단위로 임의로 선택하도록 한다.
또 다른 예로, 신호 제어부(650) 및 데이터 구동부(550)는 데이터 전압(VR1, VG1, VB1, VR2, VG2, VB2)의 인가 시작 위치를 액정 표시판 조립체(300)의 한 측단과 중앙부로 할 수 있다. 이 경우도 중앙부에서의 시작 위치는 임의로 선택한다. 예를 들면, 시작 위치를 첫 번째 시프트 레지스터(SR)와 (k+1) 번째 레지스터(SR), 첫 번째 레지스터(SR)와 k 번째 레지스터(SR), 그리고 첫 번째 레지스터(SR)와 (k+2) 번째 레지스터(SR) 중 하나로 설정하되, 행 단위 또는 프레임 단위로 임의로 선택하도록 한다.
이와 같이, 2개의 도트에 대한 데이터 전압을 시프트 레지스터 및 트랜스미션 게이트를 통하여 동시에 데이터선에 인가하되, 액정 표시판 조립체의 중앙부에서의 시프트 종료 또는 시작 위치를 행 또는 프레임 단위로 임의로 설정함으로써 고해상도를 적용하면서도 블록간 경계가 보이는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 액정 표시 장치를 구동하는 타이밍도의 한 예이다.

Claims (10)

  1. 복수의 화소를 포함하는 액정 표시판 조립체,
    데이터 전압과 시프트 제어 신호를 생성하는 신호 제어부,
    상기 시프트 제어 신호에 기초하여 제1 및 제2 시프트 신호를 생성하는 시프트 레지스터, 그리고
    상기 제1 및 제2 시프트 신호에 따라 도통되어 상기 데이터 전압을 상기 화소에 전달하는 복수의 트랜스미션 게이트
    를 포함하며,
    상기 트랜스미션 게이트는 상기 제1 시프트 신호에 의하여 차례로 도통하는 제1 트랜스미션 게이트 그룹과 상기 제2 시프트 신호에 의하여 차례로 도통하는 제2 트랜스미션 게이트 그룹으로 나뉘며,
    상기 제1 및 제2 트랜스미션 게이트 그룹의 도통 시작 위치 또는 도통 종료 위치는 불규칙하게 변동하는
    액정 표시 장치.
  2. 제1항에서,
    상기 제1 트랜스미션 게이트 그룹은 상기 제1 트랜스미션 게이트 그룹의 최좌측 트랜스미션 게이트에서 도통 시작하며, 상기 제2 트랜스미션 게이트 그룹은 상기 제2 트랜스미션 게이트 그룹의 최우측 트랜스미션 게이트에서 도통 시작하는 액정 표시 장치.
  3. 제1항에서,
    상기 제1 트랜스미션 게이트 그룹은 상기 제1 트랜스미션 게이트 그룹의 최좌측 트랜스미션 게이트에서 도통 완료하며, 상기 제2 트랜스미션 게이트 그룹은 상기 제2 트랜스미션 게이트 그룹의 최우측 트랜스미션 게이트에서 도통 완료하는 액정 표시 장치.
  4. 제1항에서,
    상기 도통 시작 위치 또는 도통 종료 위치는 행 단위로 변동하는 액정 표시 장치.
  5. 제1항에서,
    상기 도통 시작 위치 또는 도통 종료 위치는 프레임 단위로 변동하는 액정 표시 장치.
  6. 제1항에서,
    상기 데이터 전압은 2쌍의 R, G, B 전압을 포함하는 액정 표시 장치.
  7. 제1항에서,
    상기 시프트 레지스터 및 상기 트랜스미션 게이트는 상기 액정 표시판 조립체에 장착되는 액정 표시 장치.
  8. 제1항에서,
    상기 트랜스미션 게이트는 비정질 규소 또는 다결정 규소 반도체를 포함하는 복수의 박막 트랜지스터를 포함하는 액정 표시 장치.
  9. 제1항에서,
    상기 시프트 레지스터는 양방향으로 동작이 가능한 액정 표시 장치.
  10. 복수의 화소, 입력 제어 신호에 기초하여 제1 및 제2 시프트 신호를 생성하는 시프트 레지스터, 제1 트랜스미션 게이트 그룹 및 제2 트랜스미션 게이트 그룹을 포함하는 액정 표시 장치의 구동 방법으로서,
    상기 제1 시프트 신호에 따라 상기 제1 트랜스미션 게이트 그룹을 차례로 도통하는 단계,
    상기 제2 시프트 신호에 따라 상기 제2 트랜스미션 게이트 그룹을 차례로 도통하는 단계, 그리고
    상기 도통된 제1 및 제2 트랜스미션 게이트 그룹을 통하여 데이터 전압을 상기 화소에 인가하는 단계
    를 포함하며,
    상기 제1 및 제2 트랜스미션 게이트 그룹의 도통 시작 위치 또는 도통 종료 위치는 불규칙하게 변동하는
    액정 표시 장치의 구동 방법.
KR1020040044348A 2004-06-16 2004-06-16 액정 표시 장치 및 그 구동 방법 KR20050119289A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040044348A KR20050119289A (ko) 2004-06-16 2004-06-16 액정 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040044348A KR20050119289A (ko) 2004-06-16 2004-06-16 액정 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20050119289A true KR20050119289A (ko) 2005-12-21

Family

ID=37292022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040044348A KR20050119289A (ko) 2004-06-16 2004-06-16 액정 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR20050119289A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806727B2 (en) 2006-02-20 2014-08-19 Samsung Electro-Mechanics Co., Ltd. Method of forming a piezoelectric actuator of an inkjet head

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806727B2 (en) 2006-02-20 2014-08-19 Samsung Electro-Mechanics Co., Ltd. Method of forming a piezoelectric actuator of an inkjet head

Similar Documents

Publication Publication Date Title
KR101196860B1 (ko) 액정 표시 장치
KR100945581B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101006450B1 (ko) 액정 표시 장치
KR100997978B1 (ko) 액정 표시 장치
US20060193002A1 (en) Drive circuit chip and display device
US20100156771A1 (en) Liquid Crystal Display
KR101018755B1 (ko) 액정 표시 장치
KR20060021055A (ko) 액정 표시 장치, 액정 표시 장치용 구동 장치 및 방법
US20070018923A1 (en) Driving circuit, display device, and driving method for the display device
US20040212632A1 (en) Driving circuit for color image display and display device provided with the same
JP2004309669A (ja) アクティブマトリクス型表示装置とその駆動方法
US6437775B1 (en) Flat display unit
US20060279506A1 (en) Apparatus and method of driving liquid crystal display apparatus
KR20050061799A (ko) 액정 표시 장치 및 그 구동 방법
KR20090004234A (ko) 액정표시장치 및 그 구동방법
KR101100879B1 (ko) 표시 장치 및 그 구동 방법
KR20050119289A (ko) 액정 표시 장치 및 그 구동 방법
KR20040107672A (ko) 액정 표시 장치 및 그 구동 방법
KR20070052051A (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
KR20050077573A (ko) 액정 표시 장치
JP2001296829A (ja) 平面表示装置
KR20050077850A (ko) 액정 표시 장치 및 그 구동 방법
KR20060018395A (ko) 액정 표시 장치
KR20070070639A (ko) 표시 장치의 구동 장치
JP4864245B2 (ja) 平面表示装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination