KR20050118767A - A measuring method for pin-to-pin defect of ic - Google Patents
A measuring method for pin-to-pin defect of ic Download PDFInfo
- Publication number
- KR20050118767A KR20050118767A KR1020040043859A KR20040043859A KR20050118767A KR 20050118767 A KR20050118767 A KR 20050118767A KR 1020040043859 A KR1020040043859 A KR 1020040043859A KR 20040043859 A KR20040043859 A KR 20040043859A KR 20050118767 A KR20050118767 A KR 20050118767A
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- pins
- test
- odd
- leakage current
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 집적회로(IC) 테스트 파라미터인 개방/단락 및 누설전류 등을 이용하여 핀간(pin-to-pin) 결함을 측정하는 방법에 관한 것이다. The present invention relates to a method for measuring pin-to-pin defects using an integrated circuit (IC) test parameter of open / short and leakage current.
본 발명에 의한 집적회로의 핀간 결함 측정방법은 (a)상기 집적회로의 모든 입력 핀들을 부동(float) 상태로 만들고 각 핀에 전류를 인가하고 전압을 측정하는 개방/단락(Open/Short, O/S) 테스트 단계; (b)상기 집적회로의 모든 입력 핀들을 인접 핀들로 모델링하기 위하여 짝수 핀과 홀수 핀으로 구분하여 테스트하는 핀간 단락 테스트 단계; (c)상기 집적회로의 모든 입력 핀들을 로우(LOW)(또는 하이(HIGH)) 상태로 만들고 각 핀에 0.0(또는 5.0)[V]를 인가하여 입력 누설전류를 테스트 단계; 및 (d)상기 입력 누설전류 테스트를 수행한 후, 짝수 핀과 홀수 핀에 0.0(또는 5.0)[V]를 인가하여 전류를 측정하여 짝수 핀과 홀수 핀 사이에 누설저항의 존재여부에 의해 핀간 누설전류를 측정하는 핀간 누설전류 테스트 단계;를 포함함을 특징으로 한다.In the pin-to-pin defect measuring method of the integrated circuit according to the present invention (a) open / short, to open all the input pins of the integrated circuit (float), apply a current to each pin and measure the voltage (Open / Short, O / S) test step; (b) an inter-pin short test step in which all input pins of the integrated circuit are divided into even and odd pins and tested to model adjacent pins; (c) testing all input pins of the integrated circuit in a low (or high) state and applying 0.0 (or 5.0) [V] to each pin to test input leakage current; And (d) after performing the input leakage current test, applying a 0.0 (or 5.0) [V] to the even pin and the odd pin to measure the current to measure the current between pins by the presence of a leakage resistance between the even and odd pins. Pin leakage current test step of measuring the leakage current; characterized in that it comprises a.
본 발명에 의하면, 기존 테스트 파라미터인 개방/단락 및 누설전류의 테스트 방법을 수정하여 핀간 결함현상들을 분리 테스트하고 핀간 결함의 대부분을 차지하는 핀간 단락 및 누설전류를 테스트함으로써 정확하고 신뢰성있는 테스트를 할 수 있다. According to the present invention, the test method for the open / short and leakage current, which is an existing test parameter, can be modified to isolate and test the pin-to-pin defects, and to test the pin-to-pin and leakage currents that occupy most of the pin-to-pin defects, thereby making accurate and reliable testing possible. have.
Description
본 발명은 집적회로의 핀간 결함을 테스트하는 방법에 관한 것으로, 특히 집적회로의 핀간 결함을 개방/단락 및 누설전류와 같은 집적회로(IC) 파라미터를 이용하여 측정하는 방법에 관한 것이다.The present invention relates to a method for testing pin-to-pin defects in an integrated circuit, and more particularly to a method for measuring pin-to-pin defects in an integrated circuit using integrated circuit (IC) parameters such as open / short and leakage current.
일반적으로 집적회로(IC)의 테스트 파라미터에는 개방/단락(Open/Short, O/S))과 누설전류(leakage current) 테스트가 있다. In general, the test parameters of an integrated circuit (IC) include open / short (O / S) and leakage current tests.
DC 파라미터 테스트는 정상상태(Steady State) 테스트이다. 실제적으로 DC 파라미터들은 실리콘이 제공하는 저항 값이다. 저항 값은 IC의 동작 상태에 따라서 완전한 단락(도통) 상태, 반 단락 상태 또는 완전한 개방(절연) 상태로 변한다. 따라서 측정할 각 DC 파라미터에 대한 저항값을 계산하기 위해서 오옴 법칙을 사용한다. 모든 DC 파라미터 값들의 측정은 파라미터 측정장비(PMU: Parametric Measuring Unit)를 가진 자동검사장비(Automatic Test Equipment, ATE)를 가지고 이루어진다. 상기 파라미터 측정장비(PMU)는 프로그램된 전압(전류)을 인가하고 전류(전압)를 측정할 수 있으며 가장 정확하게 파라미터를 측정한다. 또한 PMU에는 측정되는 전압 및 전류값을 비교하는 두 개의 프로그램 가능한 리미터(limit)와 측정된 값을 제한하는 클램프(clamp) 기능을 가지고 있다. The DC parameter test is a steady state test. In practice, the DC parameters are the resistance values provided by the silicon. The resistance value changes from a fully shorted (conducted) state, a half shorted state, or a fully open (isolated) state, depending on the operating state of the IC. Therefore, Ohm's law is used to calculate the resistance value for each DC parameter to be measured. All DC parameter values are measured with an Automatic Test Equipment (ATE) with a Parametric Measuring Unit (PMU). The PMU can apply a programmed voltage (current) and measure current (voltage) and measure parameters most accurately. The PMU also has two programmable limiters that compare the measured voltage and current values, and a clamp that limits the measured values.
일반적인 개방/단락(O/S) 테스트의 목적은 인터페이스와 피시험소자(DUT: Device Under Test) 사이의 접촉 여부와 IC의 내부 개방 또는 단락을 체크하는 것이다.The purpose of a typical open / short (O / S) test is to check the contact between the interface and the device under test (DUT) and the internal open or short of the IC.
개방/단락(O/S) 테스트는 집적회로(IC)의 입력 핀과 출력 핀에 있는 보호 다이오드(protection diode)에 걸리는 전압강하에 기초를 둔다. 핀에 설계된 보호 다이오드들은 VDD 보다 크거나 또는 VSS 보다 낮은 비정상적인 전압 값들에 대해서 순방향 바이어스되어 회로를 보호한다. Open / short (O / S) testing is based on the voltage drop across the protection diodes on the input and output pins of the integrated circuit (IC). Protection diodes designed on the pin protect the circuit by forward biasing to abnormal voltage values greater than VDD or less than VSS.
도 1a 와 도 1b는 집적회로(IC) 테스트 파라미터인 개방/단락(O/S)의 테스트 모델링과 테스트 방법을 도시한 것으로, 도 1a는 VDD 다이오드 모델링과 테스트 방법, 도 1b는 VSS 다이오드 모델링과 테스트 방법을 나타낸다. 1A and 1B illustrate test modeling and test methods of an open / short (O / S) integrated circuit (IC) test parameter. FIG. 1A is a VDD diode modeling and test method, and FIG. 1B is a VSS diode modeling method. Indicates a test method.
모든 핀들을 LOW 상태로 만든다. 핀의 보호 다이오드 D1(D2)에 파라미터 측정장비(PMU)를 사용하여 +100(-100)[㎂] 전류를 인가하여 다이오드 턴온 전압(diode turn-on voltage)을 측정한다. 턴온 전압이 +0.1 ∼ +1.0(-1.0)[V] 사이에 있으면 정상적인 상태로 파라미터 측정장비(PMU)의 측정값이 단락된 것으로 나타나고, +1.0(-1.0)[V] 보다 클 때는 핀이 개방된 것으로 불량 판정을 하는데 다이오드가 완전히 개방 또는 단락상태이면 파라미터 측정장비(PMU)의 클램프 값으로 나타난다. Put all pins low. Measure the diode turn-on voltage by applying +100 (-100) [mA] current to the protection diode D1 (D2) of the pin using a parameter measuring instrument (PMU). If the turn-on voltage is between +0.1 and +1.0 (-1.0) [V], the measured value of the parameter measuring instrument (PMU) is normally short-circuited. If the turn-on voltage is higher than +1.0 (-1.0) [V], the pin If the diode is open or shorted, it is indicated by the clamp value of the PMU.
또한, 일반적인 입력누설전류 테스트(normal input leakage test) 방법은 먼저, IC의 모든 입력 핀들을 측정될 반대 상태로 세트되도록 한다. 그리고 나서, 최악의 전압상태(VIH에 대한 VDD; VIL에 대한 VSS)를 각 입력 핀에 인가하고 측정범위(limit)에 대해서 측정하거나 비교하는 것이다. In addition, the normal input leakage test method first sets all the input pins of the IC to the opposite state to be measured. Then, the worst-case voltage state (VDD for VIH; VSS for VIL) is applied to each input pin and measured or compared for a measurement limit.
도 2a와 도 2b는 집적회로(IC) 테스트 파라미터인 입력 누설전류를 모델링한 회로를 도시한 것으로, 도 2a는 집적회로(IC) 입력회로, 도 2b는 등가저항회로를 나타낸 것이다. 2A and 2B show a circuit modeling an input leakage current which is an integrated circuit (IC) test parameter. FIG. 2A shows an integrated circuit (IC) input circuit and FIG. 2B shows an equivalent resistance circuit.
각 입력 핀에 흐르는 최악의 전류량을 입력 누설전류(input leakage)라고 부르며 입력핀과 VDD(또는 VSS)사이의 저항에 흐르는 전류 IIL(또는 IIH)를 말한다. The worst-case current flowing through each input pin is called input leakage and refers to the current IIL (or IIH) flowing through the resistance between the input pin and VDD (or VSS).
도 3a와 도 3b는 집적회로(IC) 테스트 파라미터인 입력 누설전류 테스트 방법을 도시한 것으로, 도 3a는 입력 누설전류 IIL 테스트 방법, 도 3b는 입력 누설전류 IIH 테스트 방법을 나타낸다. 3A and 3B illustrate an input leakage current test method, which is an IC test parameter, FIG. 3A illustrates an input leakage current IIL test method, and FIG. 3B illustrates an input leakage current IIH test method.
IIL(또는 IIH) 전류를 측정하기 위해서 모든 입력 핀들을 HIGH(LOW) 상태로 만든다. 각 입력 핀마다 0.0(5.0)[V]를 인가하고 누설저항에 걸리는 입력 누설전류를 IIL(또는 IIH)를 측정한다. CMOS IC의 입력 누설전류 규격은 보통 ㅁ1[㎂] 내에 있으면 양품판정을 하고, 벗어나면 불량판정을 한다.Put all input pins HIGH (LOW) to measure the IIL (or IIH) current. Apply 0.0 (5.0) [V] to each input pin and measure IIL (or IIH) for the input leakage current across the leakage resistance. The input leakage current specification of CMOS IC is usually good quality when it is within ㅁ 1 [㎂] and bad quality when it is out.
본 발명이 이루고자 하는 기술적 과제는 집적회로(IC) 테스트 파라미터인 개방/단락과 입력 누설전류 테스트를 수정하고, 핀간 단락, 핀간 누설전류 테스트를 추가하여 집적회로의 핀간(pin to pin) 결함을 측정하는 방법을 제공하는 것이다.The technical problem to be solved by the present invention is to correct the open / short and the input leakage current test, which is an integrated circuit (IC) test parameter, and to measure the pin-to-pin defect of the integrated circuit by adding the pin-to-pin short circuit and the pin-to-pin leakage current test. To provide a way.
상기 기술적 과제를 해결하기 위한 본 발명에 의한 집적회로의 핀간 결함 측정방법은 집적회로(IC) 테스트 파라미터인 개방/단락 및 누설전류 등을 이용하여 핀간(pin to pin) 결함을 측정하는 방법에 있어서, (a)상기 집적회로의 모든 입력 핀들을 부동(float) 상태로 만들고 각 핀에 전류를 인가하고 전압을 측정하는 개방/단락 테스트 단계; (b)상기 집적회로의 모든 입력 핀들을 인접 핀들로 모델링하기 위하여 짝수 핀과 홀수 핀으로 구분하여 테스트하는 핀간 단락 테스트 단계; (c)상기 집적회로의 모든 입력 핀들을 로우(LOW)(또는 하이(HIGH)) 상태로 만들고 각 핀에 0.0(또는 5.0)[V]를 인가하여 입력 누설전류를 테스트 단계; 및 (d)상기 입력 누설전류 테스트를 수행한 후, 짝수 핀과 홀수 핀에 0.0(또는 5.0)[V]를 인가하여 전류를 측정하여 짝수 핀과 홀수 핀 사이에 누설저항의 존재여부에 의해 핀간 누설전류를 측정하는 핀간 누설전류 테스트 단계;를 포함함을 특징으로 한다.In order to solve the above technical problem, the pin-to-pin defect measuring method of an integrated circuit according to the present invention is a method for measuring pin-to-pin defect using an open / short and leakage current, which is an IC test parameter. (a) an open / short test step of floating all input pins of the integrated circuit, applying current to each pin and measuring voltage; (b) an inter-pin short test step in which all input pins of the integrated circuit are divided into even and odd pins and tested to model adjacent pins; (c) testing all input pins of the integrated circuit in a low (or high) state and applying 0.0 (or 5.0) [V] to each pin to test input leakage current; And (d) after performing the input leakage current test, applying a 0.0 (or 5.0) [V] to the even pin and the odd pin to measure the current to measure the current between pins by the presence of a leakage resistance between the even and odd pins. Pin leakage current test step of measuring the leakage current; characterized in that it comprises a.
또한, 상기 (b)단계는 (b1)집적회로의 핀들을 인접 핀으로 모델링하기 위해서 짝수 핀과 홀수 핀으로 구분하는 단계; (b2)홀수(또는 짝수) 핀에 연결된 테스트 장비(PMU)를 오픈하고 핀 일렉트로닉스(PE)를 통하여 0[V]를 인가하는 단계; (b3)짝수(또는 홀수) 핀은 상기 핀 일렉트로닉스(PE)를 오픈하고 상기 테스트 장비(PMU)를 연결하는 단계; 및 (b4)상기 테스트 장비(PMU)를 사용하여 짝수(또는 홀수) 핀에 0.0[㎂]를 인가하고 전압을 측정하는 단계;를 포함함을 특징으로 한다.In addition, the step (b) comprises the steps of (b1) dividing the pins of the integrated circuit into even and odd pins in order to model the adjacent pins; (b2) opening a test equipment (PMU) connected to odd (or even) pins and applying 0 [V] through pin electronics (PE); (b3) the even (or odd) pins opening the pin electronics (PE) and connecting the test equipment (PMU); And (b4) applying 0.0 [k] to an even (or odd) pin using the test equipment (PMU) and measuring a voltage.
또한, 상기 (b4)단계는 상기 짝수 핀과 홀수 핀이 단락되어 있으면 홀수(짝수) 핀에 인가한 0[V] 전압이 측정되어 단락 불량으로 판정하고, 두 핀이 개방되어 있으면 테스트 장비(PMU) 클램프(clamp) 전압이 3[V]가 측정되어 양품으로 판정하는 것을 특징으로 한다.In the step (b4), if the even and odd pins are short-circuited, the 0 [V] voltage applied to the odd (even) pins is measured, and a short circuit is determined. If the two pins are open, the test equipment (PMU) 3) The clamp voltage is measured at 3 [V] to determine good quality.
또한, 상기 (d)단계는 (d1)집적회로의 핀들을 인접 핀으로 모델링하기 위해서 짝수 핀과 홀수 핀으로 구분하는 단계; (d2)상기 홀수(또는 짝수) 핀에 연결된 테스트 장비(PMU)를 오픈하고 핀 일렉트로닉스(PE)를 통하여 각 판에 5.0(또는 0.0)[V]를 인가하는 단계; 및 (d3)상기 테스트 장비(PMU)를 사용하여 짝수(또는 홀수)핀에 0.0(또는 5.0)[V]를 인가하고 누설전류를 측정하는 단계;를 포함함을 특징으로 한다.In addition, the step (d) comprises the steps of (d1) dividing the pins of the integrated circuit into even pins and odd pins to model the adjacent pins; (d2) opening test equipment (PMU) connected to the odd (or even) pins and applying 5.0 (or 0.0) [V] to each plate through pin electronics (PE); And (d3) applying 0.0 (or 5.0) [V] to even (or odd) pins using the test equipment (PMU) and measuring a leakage current.
또한, 상기 (d3)단계는 상기 짝수 핀과 홀수 핀 사이에 누설저항이 존재하면 핀간 누설전류 IILpp(IIHpp)가 측정되고, 누설저항이 없으면 핀과 핀 사이는 개방상태이므로 IILpp(IIHpp)는 0[A]가 측정됨을 특징으로 한다.Further, in the step (d3), if there is a leakage resistance between the even and odd pins, the leakage current between the pins is measured, and the leakage current IILpp (IIHpp) is measured. [A] is measured.
이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 4a와 도 4b는 본 발명에 의한 개방/단락 테스트를 설명하기 위한 핀간 단락회로 모델링을 도시한 것으로, 도 4a는 핀간 단락 모델링, 도 4b는 핀간 단락 등가회로를 나타낸다.4A and 4B show pin-to-pin short circuit modeling for explaining the open / short test according to the present invention. FIG. 4A shows pin-to-pin short circuit modeling and FIG. 4B shows the pin-to-pin short circuit equivalent circuit.
짝수 핀과 홀수 핀이 단락되어 있으므로 D1(D2) 다이오드가 개방상태인 경우에 홀수 핀의 D3(D4)다이오드가 D1(D2)을 대신하게 되므로 정상적인 회로가 되어 불량을 찾을 수 없다. 핀간 단락에서 D1(D2)다이오드가 단락상태인 경우에는 짝수 핀과 홀수 핀은 전원부(VDD, VSS)의 상태, 즉 0[V]가 되므로 어느 핀이 불량인지를 확인할 수 있는 테스트 방법이 필요하다. 즉 핀간 단락불량을 테스트 할 수 있어야 제품의 정확한 불량형태를 파악하고 분석하여 제품의 신뢰성을 높일 수 있다. Since the even and odd pins are short-circuited, the D3 (D4) diodes of the odd pins replace D1 (D2) when the D1 (D2) diodes are in an open state. If the D1 (D2) diode is short-circuited in the pin-to-pin short circuit, even and odd pins are in the state of the power supply unit (VDD, VSS), that is, 0 [V]. . In other words, it is necessary to be able to test the short-circuit defect between pins to improve the reliability of the product by identifying and analyzing the exact defect type of the product.
본 발명에 의한 개방/단락(O/S) 테스트는 모든 입력 핀들을 부동(float)상태로 만들고 각 핀에 전류를 인가하고 전압을 측정한다. 인접 핀들이 부동상태에 있으므로 핀간 단락에 의한 영향은 제거된다.The open / short test according to the invention floats all input pins, applies current to each pin and measures the voltage. Since adjacent pins are floating, the effect of shorting between pins is eliminated.
도 5는 본 발명에 의한 핀간 개방/단락 테스트 방법을 도시한 것이다.Figure 5 illustrates an inter-pin open / short test method according to the present invention.
핀들을 인접 핀으로 모델링하기 위해서 짝수 핀과 홀수 핀으로 구분한다. 홀수(짝수) 핀에 연결된 파라미터 측정장비(PMU)를 오픈하고 핀 일렉트로닉스(PE)를 통하여 0[V]를 인가한다. 짝수(홀수) 핀은 PE를 오픈하고 파라미터 측정장비(PMU)를 연결한다. To model the pins as adjacent pins, separate them into even and odd pins. Open the parameter measuring instrument (PMU) connected to the odd (even) pins and apply 0 [V] through the pin electronics (PE). The even (odd) pin opens the PE and connects the PMU.
그리고, 상기 파라미터 측정장비(PMU)를 사용하여 짝수(홀수) 핀에 0.0[㎂]를 인가하고 전압을 측정한다. 만일 짝수 핀과 홀수 핀이 단락되어 있으면 홀수(짝수) 핀에 인가한 0[V] 전압이 측정되어 단락 불량으로 판정된다. 두 핀이 개방되어 있으면 PMU 클램프(clamp) 전압 3[V]가 측정되어 양품으로 판정된다.Then, using the parameter measuring equipment (PMU) to apply 0.0 [㎂] to the even (odd) pin and measure the voltage. If the even and odd pins are short-circuited, the 0 [V] voltage applied to the odd (even) pins is measured and determined to be a short circuit failure. If both pins are open, the PMU clamp voltage 3 [V] is measured and judged good.
도 6a와 도 6b는 본 발명에 의한 누설전류 테스트를 설명하기 위한 누설 저항 회로 모델링을 도시한 것으로, 도 6a는 핀간 누설저항 모델링, 도 6b는 핀간 누설 등가저항회로를 나타낸다. 6A and 6B illustrate leakage resistance circuit modeling for explaining the leakage current test according to the present invention. FIG. 6A illustrates the pin-to-pin leakage resistance modeling and FIG. 6B illustrates the pin-to-pin leakage equivalent resistance circuit.
입력누설전류 테스트는 입력핀과 전원(VDD/GND) 사이에 흐르는 누설전류를 측정하는 것이다. 만약, 도 6a와 도 6b에서처럼 인접한 핀과 핀 사이에서 누설저항이 존재하면 정확한 누설전류 테스트를 할 수 없다.The input leakage current test measures the leakage current flowing between the input pin and the power supply (VDD / GND). If leakage resistance exists between the adjacent pins and the pins as shown in FIGS. 6A and 6B, the accurate leakage current test may not be performed.
누설전류 테스트 조건에 따라 짝수핀의 IIL 전류를 측정한다면, 짝수 핀은 LOW(VSS)상태, 홀수 핀은 HIGH(VDD)상태가 되어 도 6b처럼 등가 저항 회로로 모델링된다. 회로에서 R3는 양단에 VDD와 HIGH 상태가 되고 R2는 양단에 VSS와 LOW상태가 되므로 개방(open) 상태가 된다. If the IIL current of the even pin is measured according to the leakage current test condition, the even pin is LOW (VSS) state and the odd pin is HIGH (VDD) state, which is modeled as an equivalent resistance circuit as shown in FIG. 6B. In the circuit, R3 goes to VDD and HIGH at both ends, and R2 goes to VSS and LOW at both ends, so it is open.
짝수 핀의 IHH전류를 측정한다면, 짝수 핀은 HIGH(VDD)상태, 홀수 핀은 LOW(VSS)상태가 되어 도 6b처럼 등가 저항 회로로 모델링할 수 있다. 회로에서 R1는 양단에 VDD와 HIGH 상태가 되고 R4는 양단에 VSS와 LOW상태가 되므로 개방상태가 된다. 핀간 누설저항(RPP)으로 인해서 누설전류는 핀간 누설전류 만큼 증가한다. If the IHH current of the even pin is measured, the even pin becomes HIGH (VDD) and the odd pin is LOW (VSS), which can be modeled as an equivalent resistance circuit as shown in FIG. 6B. In the circuit, R1 becomes VDD and HIGH at both ends, and R4 is open at both ends of VSS and LOW. Due to the pin-to-pin leakage resistance (RPP), the leakage current increases by the pin-to-pin leakage current.
입력누설전류 측정 시, IIL은 모든 입력 핀들을 HIGH 상태로 만들고 측정하고자 하는 핀만 LOW 상태로 하여 측정하므로 인접 핀간 누설전류(IILpp)도 동시에 더해져서 측정된다. IIH는 모든 입력 핀들을 LOW 상태로 만들고 측정하고자 하는 핀만 HIGH 상태로 하여 측정하므로 인접 핀간 누설전류(IIHPP)도 동시에 더해져서 측정된다. When measuring input leakage current, IIL measures all input pins as HIGH and only pins to be measured as LOW, so the leakage current between adjacent pins (IILpp) is also added at the same time. Since IIH measures all input pins as LOW and only pins to be measured as HIGH, the leakage current between adjacent pins (IIHPP) is added at the same time.
따라서 누설전류가 입력누설전류(IIL/IIH)와 핀간 누설전류(IILPP/IIHPP)의 합으로 나타나게 되므로 누설전류의 영향을 정확하게 파악할 수 없다. 입력누설전류와 핀간 누설전류를 구별할 수 있는 새로운 테스트 알고리즘이 필요하다.Therefore, the leakage current is expressed as the sum of the input leakage current (IIL / IIH) and the pin-to-pin leakage current (IILPP / IIHPP), so it is impossible to accurately determine the effect of the leakage current. New test algorithms are needed to distinguish between input leakage and pin-to-pin leakage currents.
본 발명은 입력 누설전류와 핀간 누설전류를 구별하는 테스트 알고리즘을 제안한다. 입력누설전류를 핀간 누설전류를 제거한 수정 입력 누설전류 테스트(Modified input leakage test, IIL/IIH test)와 핀간 누설전류 테스트(Pin-to-pin leakage test, IILpp/IIHpp test)로 나눈다.The present invention proposes a test algorithm for distinguishing the input leakage current from the pin leakage current. The input leakage current is divided into a modified input leakage test (IIL / IIH test) and a pin-to-pin leakage test (IILpp / IIHpp test) to remove the leakage current between pins.
입력 누설전류 테스트 IIL(IIH)은 모든 입력 핀들을 LOW(HIGH) 상태로 만들고 각 핀에 0.0(5.0)[V]를 인가하고 입력 누설전류 IIL(IIH)를 측정한다. 인접 핀들이 LOW(HIGH)상태에 있으므로 핀간 누설저항 양단이 LOW(HIGH) 상태가 되어 핀간 누설전류 IILpp(IIHpp)는 O[A]가 된다. 따라서 핀간 누설전류가 제거된 순수한 입력누설전류(IIL/IIH)만이 측정된다.Input Leakage Current Test IIL (IIH) brings all input pins low (HIGH), applies 0.0 (5.0) [V] to each pin, and measures the input leakage current IIL (IIH). Since the adjacent pins are in the LOW (HIGH) state, both ends of the leakage resistance between the pins are in the LOW (HIGH) state, and the leakage current between the pins IILpp (IIHpp) becomes O [A]. Therefore, only pure input leakage current (IIL / IIH) with the pin-to-pin leakage current removed is measured.
핀간 누설전류 테스트(IILpp/IIHpp)는 입력 누설전류 테스트 후에 수행한다. 입력 누설 전류 테스트가 통과되면 핀간 누설저항에 대한 핀간 누설전류 만을 고려하면 된다.The pin-to-pin leakage current test (IILpp / IIHpp) is performed after the input leakage current test. If the input leakage current test passes, only the pin-to-pin leakage current for the pin-to-pin leakage resistance is considered.
표 1은 누설전류에 대한 DC파라미터 특성을 나타내었다. 본 발명에서는 CMOS 공정의 VLSI IC를 기준으로 입력 누설전류 값의 10%를 핀간 누설전류 값으로 정하면 핀간 누설전류 규격은 ±0.1[uA]로 규정된다. 핀간 누설전류 파라미터를 정의하였으므로 이를 측정하는 핀간 누설전류 테스트가 필요하다.Table 1 shows the DC parameter characteristics for leakage current. In the present invention, the pin-to-pin leakage current specification is defined as ± 0.1 [uA] when 10% of the input leakage current value is defined as the pin-to-pin leakage current value based on the VLSI IC of the CMOS process. Since the pin-to-pin leakage current parameters have been defined, an inter-pin leakage current test to measure them is required.
도 7a와 도 7b는 본 발명에 의한 핀간 누설전류 테스트(Pin-to-pin leakage test, IILpp/IIHpp test) 방법을 도시한 것으로, 도 7a는 IILpp 테스트, 도 7b는 IIHpp 테스트를 나타낸다. 7A and 7B illustrate a pin-to-pin leakage test (IILpp / IIHpp test) method according to the present invention. FIG. 7A shows an IILpp test and FIG. 7B shows an IIHpp test.
짝수 핀과 홀수 핀에 연결된 파라미터 측정장비(PMU)는 오픈하고 PE를 통하여 각 판에 5.0(0.0)[V]를 인가한다. 짝수(홀수)핀에 파라미터 측정장비(PMU)를 연결하면 자동적으로 PE는 끊어진다. 파라미터 측정장비(PMU)를 사용하여 짝수(홀수)핀에 0.0(5.0)[V]를 인가하고 전류를 측정한다. The PMU connected to the even and odd pins is open and 5.0 (0.0) [V] is applied to each plate through PE. If you connect the parameter measuring instrument (PMU) to the even (odd) pin, the PE will automatically be cut off. Using a PMU, apply 0.0 (5.0) [V] to the even (odd) pins and measure the current.
짝수 핀과 홀수 핀 사이에 누설저항이 존재하면 핀간 누설전류 IILpp(또는 IIHpp)가 측정된다. 만일 누설저항이 없으면 핀과 핀 사이는 개방상태이므로 IILpp(또는 IIHpp)는 0[A]가 측정된다.If there is a leakage resistance between even and odd pins, the pin-to-pin leakage current IILpp (or IIHpp) is measured. If there is no leakage resistance, IILpp (or IIHpp) is measured as 0 [A] since the pin is open between pins.
도 8은 본 발명에 의한 집적회로의 핀간 결함을 측정하기 위하여 핀간 테스트 파라미터들의 테스트 순서를 도시한 것이다.8 illustrates a test sequence of pin-to-pin test parameters for measuring pin-to-pin defects of an integrated circuit according to the present invention.
본 발명에 의하여 보안된 개방/단락(O/S), 입력 누설전류(Input leakage)와 본 발명에 의하여 추가된 핀간 단락(Pin to pin short), 핀간 누설전류(Pin to pin leakage) 등과 같은 파라미터를 이용하여 집적회로의 핀간 결함을 측정한다.Parameters such as open / short (O / S) secured by the present invention, input leakage and pin to pin short added by the present invention, pin to pin leakage, etc. Measure the pin-to-pin defect of the integrated circuit using
상기 파라미터들의 테스트 순서는 집적회로(IC)의 특성과 제품 생산시의 파라미터의 불량 유형에 따라 변경될 수 있다.The test order of the parameters may vary depending on the characteristics of the integrated circuit (IC) and the type of failure of the parameters in production.
이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the present invention has been described with reference to the embodiments illustrated in the drawings, which are merely exemplary, and it should be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. will be. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명에 의하면, 기존 테스트 파라미터인 개방/단락 및 누설전류의 테스트 방법을 수정하여 핀간 결함현상들을 분리 테스트하고 핀간 결함의 대부분을 차지하는 핀간 단락 및 누설전류를 테스트함으로써 정확하고 신뢰성있는 테스트를 할 수 있다. According to the present invention, the test method for the open / short and leakage current, which is an existing test parameter, can be modified to isolate and test the pin-to-pin defects, and to test the pin-to-pin and leakage currents that occupy most of the pin-to-pin defects, thereby making accurate and reliable testing possible. have.
도 1a 와 도 1b는 집적회로(IC) 테스트 파라미터인 개방/단락(O/S)의 테스트 모델링과 테스트 방법을 도시한 것이다. 1A and 1B illustrate test modeling and test methods of an open / short (O / S) which is an IC test parameter.
도 2a와 도 2b는 집적회로(IC) 테스트 파라미터인 입력 누설전류를 모델링한 회로를 도시한 것이다.2A and 2B show a circuit modeling an input leakage current which is an integrated circuit (IC) test parameter.
도 3a와 도 3b는 집적회로(IC) 테스트 파라미터인 입력 누설전류 테스트 방법을 도시한 것이다. 3A and 3B illustrate an input leakage current test method which is an integrated circuit (IC) test parameter.
도 4a와 도 4b는 본 발명에 의한 개방/단락 테스트를 설명하기 위한 핀간 단락회로 모델링을 도시한 것이다.4A and 4B show pin-to-pin short circuit modeling for explaining the open / short test according to the present invention.
도 5는 본 발명에 의한 핀간 개방/단락 테스트 방법을 도시한 것이다.Figure 5 illustrates an inter-pin open / short test method according to the present invention.
도 6a와 도 6b는 본 발명에 의한 누설전류 테스트를 설명하기 위한 누설 저항 회로 모델링을 도시한 것이다.6A and 6B show leakage resistance circuit modeling for explaining the leakage current test according to the present invention.
도 7a와 도 7b는 본 발명에 의한 핀간 누설전류 테스트(Pin-to-pin leakage test, IILpp/IIHpp test) 방법을 도시한 것이다.7A and 7B illustrate a pin-to-pin leakage test (IILpp / IIHpp test) method according to the present invention.
도 8은 본 발명에 의한 집적회로의 핀간 결함을 측정하기 위하여 핀간 테스트 파라미터들의 테스트 순서를 도시한 것이다.8 illustrates a test sequence of pin-to-pin test parameters for measuring pin-to-pin defects of an integrated circuit according to the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040043859A KR100622071B1 (en) | 2004-06-15 | 2004-06-15 | A measuring method for pin-to-pin defect of IC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040043859A KR100622071B1 (en) | 2004-06-15 | 2004-06-15 | A measuring method for pin-to-pin defect of IC |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050118767A true KR20050118767A (en) | 2005-12-20 |
| KR100622071B1 KR100622071B1 (en) | 2006-09-08 |
Family
ID=37291681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040043859A KR100622071B1 (en) | 2004-06-15 | 2004-06-15 | A measuring method for pin-to-pin defect of IC |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100622071B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100988610B1 (en) * | 2010-01-13 | 2010-10-18 | 주식회사 드리미 | Tester and method for inspecting open/short of semiconductor chip |
| US9082333B2 (en) | 2010-10-11 | 2015-07-14 | Samsung Electronics Co., Ltd. | Integrated circuit configured to detect a short circuit therein and apparatus having the same |
| CN108181570A (en) * | 2017-12-20 | 2018-06-19 | 上海东软载波微电子有限公司 | Chip ground pin continuity testing method and device, readable storage medium storing program for executing |
| CN110780230A (en) * | 2019-11-26 | 2020-02-11 | 广东晟合技术有限公司 | IC module open circuit or short circuit detection device and detection method |
| CN112698240A (en) * | 2020-11-23 | 2021-04-23 | 苏州华兴源创科技股份有限公司 | Open short circuit testing device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950013604B1 (en) * | 1993-10-11 | 1995-11-13 | 금성일렉트론주식회사 | Ic checking device |
| KR970048569A (en) * | 1995-12-15 | 1997-07-29 | 배순훈 | Integrated circuit pin detection device and its control method |
| JPH11295385A (en) | 1998-04-14 | 1999-10-29 | Canon Inc | Apparatus for verifying contact of electronic circuit element |
| KR20040063576A (en) * | 2003-01-08 | 2004-07-14 | 삼성전자주식회사 | Pin to pin short/open test method for output pins of the semiconductor device by leakage current measurement |
-
2004
- 2004-06-15 KR KR1020040043859A patent/KR100622071B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100988610B1 (en) * | 2010-01-13 | 2010-10-18 | 주식회사 드리미 | Tester and method for inspecting open/short of semiconductor chip |
| US9082333B2 (en) | 2010-10-11 | 2015-07-14 | Samsung Electronics Co., Ltd. | Integrated circuit configured to detect a short circuit therein and apparatus having the same |
| CN108181570A (en) * | 2017-12-20 | 2018-06-19 | 上海东软载波微电子有限公司 | Chip ground pin continuity testing method and device, readable storage medium storing program for executing |
| CN108181570B (en) * | 2017-12-20 | 2020-07-03 | 上海东软载波微电子有限公司 | Chip grounding pin connectivity test method and device and readable storage medium |
| CN110780230A (en) * | 2019-11-26 | 2020-02-11 | 广东晟合技术有限公司 | IC module open circuit or short circuit detection device and detection method |
| CN112698240A (en) * | 2020-11-23 | 2021-04-23 | 苏州华兴源创科技股份有限公司 | Open short circuit testing device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100622071B1 (en) | 2006-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466984B1 (en) | Integrated circuit chip having test element group circuit and method of test the same | |
| US6801049B2 (en) | Method and apparatus for defect analysis of semiconductor integrated circuit | |
| KR100859242B1 (en) | Semiconductor integrated circuit device | |
| CN110763981B (en) | Integrated circuit chip inspection system and method | |
| EP2064562B1 (en) | Testable integrated circuit and ic test method | |
| JP2000206176A (en) | Burn-in apparatus | |
| JP7224313B2 (en) | APPARATUS AND METHOD FOR AUTOMATED TESTING OF ELECTRONIC DEVICES | |
| CN100568009C (en) | A kind of online Meter Relay testing method | |
| KR100622071B1 (en) | A measuring method for pin-to-pin defect of IC | |
| KR101274208B1 (en) | Semiconductor device having contact failure detector | |
| JP2004085247A (en) | Probe card | |
| US6188235B1 (en) | System and method for verifying proper connection of an integrated circuit to a circuit board | |
| Mallarapu et al. | Iddq testing on a custom automotive IC | |
| US6531885B1 (en) | Method and apparatus for testing supply connections | |
| US7023230B1 (en) | Method for testing IDD at multiple voltages | |
| Yan et al. | Research on chip test method for improving test quality | |
| US7127690B2 (en) | Method and system for defect evaluation using quiescent power plane current (IDDQ) voltage linearity | |
| Muhtaroglu et al. | I/O self-leakage test | |
| Righter et al. | Non-EOS root causes of EOS-like damage | |
| JP2963234B2 (en) | High-speed device test method | |
| CN103217640A (en) | Judgment method for test conditions of internal analog signals of chip | |
| Satoh | Improvement of degradation detection in ESD test for semiconductor products | |
| JPS6371669A (en) | Inspecting method for electronic circuit device | |
| JP2000046896A (en) | Tester for semiconductor cmos integrated circuit | |
| Bushnell et al. | IDDQ Test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110830 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |