KR20050107027A - 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법 - Google Patents

콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법 Download PDF

Info

Publication number
KR20050107027A
KR20050107027A KR1020040032169A KR20040032169A KR20050107027A KR 20050107027 A KR20050107027 A KR 20050107027A KR 1020040032169 A KR1020040032169 A KR 1020040032169A KR 20040032169 A KR20040032169 A KR 20040032169A KR 20050107027 A KR20050107027 A KR 20050107027A
Authority
KR
South Korea
Prior art keywords
forming
metal
polymer
etching
film
Prior art date
Application number
KR1020040032169A
Other languages
English (en)
Other versions
KR100576085B1 (ko
Inventor
채윤숙
신철호
민경진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040032169A priority Critical patent/KR100576085B1/ko
Publication of KR20050107027A publication Critical patent/KR20050107027A/ko
Application granted granted Critical
Publication of KR100576085B1 publication Critical patent/KR100576085B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09BEDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B15/00Teaching music
    • G09B15/02Boards or like means for providing an indication of notes
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00Speech or voice signal processing techniques to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/06Transformation of speech into a non-audible representation, e.g. speech visualisation or speech processing for tactile aids
    • G10L21/10Transforming into visible information
    • G10L21/14Transforming into visible information by displaying frequency domain information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Data Mining & Analysis (AREA)
  • Quality & Reliability (AREA)
  • Educational Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computational Linguistics (AREA)
  • Educational Administration (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

어스펙트 비가 우수한 콘택홀 및 도전성 구조물 형성방법이 개시되어 있다. 상기 콘택홀은 도전성 패턴을 포함하는 기판 상에 절연막 및 금속막을 형성하고, 상기 금속막 상에 상기 도전성 패턴의 노출영역을 정의하는 제1 개구부를 갖는 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴에 금속성 폴리머가 흡착되도록 상기 포토레지스트 패턴에 노출된 상기 금속막을 제1 식각하여 금속성 폴리머가 흡착되어 제1 개구부 보다 작은 제2 개구부를 갖는 식각마스크를 형성한다. 이어서, 상기 식각마스크에 노출된 절연막을 제2 식각함으로서 형성된다. 이와 같이 금속성 폴리머가 흡착됨을 인해 식각 선택비가 높은 식각마스크를 이용하여 형성된 콘택홀은 높은 어스펙트 비를 갖고, 입구가 손상되지 않으며, 수직 프로파일을 갖는다.

Description

콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법{METHOD FOR FORMING CONTACT HOLE AND CONDUCTIVE STRUCTURE USING THE SAME}
본 발명은 반도체 소자의 콘택홀 형성방법 및 이를 이용한 도전성 구조물 형성 방법 관한 것으로, 보다 상세하게는 식각선택비가 우수한 마스크 패턴을 적용하여 매우 깊고 작은 오픈 사이즈를 갖는 콘택홀을 형성 방법 및 이를 이용한 도전성 구조물의 형성 방법에 관한 것이다.
최근, 급속도로 성장하는 정보화 사회에 있어서, 다양한 기술의 발전과 함께 대량의 정보를 보다 빠르게 처리하기 위해 반도체 장치는 고집적화 되고 있다.
상기 반도체 장치로서는 정보의 입력과 출력이 자유롭고, 고용량을 갖는 디램(DRAM) 장치가 범용적으로 이용되고 있다. 상기 디램 장치는 각 메모리 셀이 하나의 액세스 트랜지스터(access transistor)와 하나의 축적 커패시터를 포함한다.
상기 메모리 셀의 집적도가 요구됨에 따라 축소된 면적 내에 입체적인 형태를 갖으며 다층으로 형성되는 배선과, 고축적 용량을 갖는 커패시터를 형성할 수 있는 디자인 룰(design rule)의 축소 작업이 보다 중요시되고 있다.
상기와 같이 배선을 다층으로 형성하여 상기 층간 배선들을 전기적으로 연결시키기 위해서는 콘택이 필요하고, 상기 커패시터의 용량을 증가시키기 위해 스토로지 노드 전극의 높이를 최대로 높게 하기 위해서는 절연막에 깊은 콘택홀을 형성하는 방법이 필요하다.
상기와 같이 깊은 콘택홀이 요구됨에 따라 포토레지스트 패턴만을 단독으로 사용하여 콘택홀을 형성하는 공정에 여러 가지 한계점이 드러나고 있다. 특히, 100 nm 이하의 작은 패턴들이 요구됨에 따라 도입된 ArF 포토레지스트 패턴 형성공정은 건식식각시 내성 감소, 포토레지스트의 두께감소, 유기 반사방지막 사용 등의 특성을 갖기 때문에 건식 식각공정시 보다 높은 포토레지스트의 식각 선택비를 요구한다.
이러한 포토레지스트 패턴의 고식각 선택비를 갖기 위해 탄화불소 폴리머(Fluorocarbon polymer)를 포토레지스트 패턴에 흡착시키는 방법이 흔히 사용되고 있다. 하지만, 상기 탄화불소 폴리머는 건식식각 공정시 산소와 반응하여 CxFy + O2 → CO2 + CO +COFx와 같은 반응이 일어난다. 즉, 탄화불소 폴리머는 산소 이온이나 산소 라디칼과 반응하여 깊은 콘택홀 형성하기 위한 건식 식각공정시 쉽게 제거될 수 있다. 따라서, 깊은 콘택홀을 형성하기 위한 건식 식각공정 도중에 상기 포토레지스트 패턴의 임계치수가 커지거나 변형되는 문제가 발생하여 상기 방법에 의해 형성되는 콘택홀의 임계 치수가 불균일하다.
따라서, 상술한 문제점을 해결하기 위한 본 발명의 목적은 오픈 영역의 임계 치수가 균일하고 어스펙트 비가 높은 콘택홀을 형성하는 방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 상술한 콘택홀 형성방법을 이용하여 도전성 구조물의 형성방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 콘택홀 형성 방법은,
도전성 패턴을 포함하는 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 금속막을 형성하는 단계; 상기 금속막 상에 상기 도전성 패턴의 콘택 영역을 정의하는 제1 개구부를 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 표면에 금속성 폴리머가 흡착되도록 하면서 상기 노출된 금속막을 제1 식각하여, 상기 제1 개구부에 비해 오픈된 부위가 작은 제2 개구부를 갖는 식각마스크를 형성하는 단계; 상기 금속성 폴리머가 흡착되어 제2 개구부를 갖는 식각마스크에 노출된 절연막을 제2 식각하여 상기 도전성 패턴을 노출시키는 콘택홀을 형성하는 단계를 포함한다.
상술한 다른 목적을 달성하기 위한 본 발명의 도전성 구조물 형성방법은,
도전성 패턴을 포함하는 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 금속막을 형성하는 단계; 상기 금속막 상에 상기 도전성 패턴의 콘택 영역을 정의하는 제1 개구부를 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 표면에 금속성 폴리머가 흡착되도록 하면서 상기 노출된 금속막을 제1 식각하여, 상기 제1 개구부에 비해 오픈된 부위가 작은 제2 개구부를 갖는 식각마스크를 형성하는 단계; 상기 금속성 폴리머가 흡착되어 제2 개구부를 갖는 식각마스크에 노출된 절연막을 제2 식각하여 상기 도전성 패턴을 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀에 도전성 물질을 매몰시켜 도전성 구조물을 형성하는 단계를 포함한다.
상술한 다른 목적을 달성하기 위한 일 실시예에 따른 본 발명의 도전성 구조물 형성방법은,
도전성 패턴을 포함하는 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 금속막을 형성하는 단계; 상기 금속막 상에 상기 도전성 패턴의 콘택 영역을 정의하는 제1 개구부를 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 표면에 금속성 폴리머가 흡착되도록 하면서 상기 노출된 금속막을 제1 식각하여, 상기 제1 개구부에 비해 오픈된 부위가 작은 제2 개구부를 갖는 식각마스크를 형성하는 단계; 상기 금속성 폴리머가 흡착되어 제2 개구부를 갖는 식각마스크에 노출된 절연막을 제2 식각하여 상기 도전성 패턴을 노출시키는 콘택홀을 형성하는 단계; 상기 식각마스크를 제거하는 단계; 및 상기 콘택홀 내에 상기 도전성 패턴과 전기적으로 연결되는 커패시터의 하부전극을 형성하는 단계를 포함한다.
이와 같이, 금속-할로겐 폴리머는 절연막에 대한 식각 선택비가 우수하다. 때문에, 상기 금속-할로겐 폴리머가 흡착된 포토레지스트 패턴을 식각마스크로 사용함으로서, 종횡비가 높은 콘택홀 및 콘택 플러그를 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
실시예 1
도 1 내지 4는 본 발명의 실시예 1에 의한 반도체 소자의 콘택홀 형성 방법을 나타내는 공정 단면도이다.
도 1을 참조하면, 반도체 기판(100) 게이트 스페이서를 포함하는 게이트 전극(도시하지 않음)들을 형성한 후 게이트 전극을 이온주입 마스크로 적용하여 불순물을 이온 주입함으로서 소스/드레인(120)을 형성한다. 상기 도면에 도시하지 않았지만 상기 소오스/드레인 영역에는 오믹 콘택층인 금속 실리사이드막(도시하지 않음)이 형성된다.
이어서, 게이트 전극을 덮는 층간절연물을 증착한 후 CMP(chemical mechanical polishing)공정 즉, 평탄화 공정을 수행하여 층간절연막(130)을 형성한다. 그리고, 상기 층간절연막 상에 금속막(132)을 형성한다.
상기 금속막(132)은 이후 상기 소오스/ 드레인(120)의 노출 영역을 정의하는 제1 개구부를 갖는 포토레지스트 패턴을 형성한 후 건식 식각되어 상기 포토레지스트 패턴의 개구부에 흡착될 수 있는 물질이다.
즉, 상기 금속막은 예컨대 Ti, TiN, Al, W, TiAlN, TiSix, WSix, Co, CoSix, Cr, Ni, Cu등의 금속막을 적용할 수 있고, 본 실시예1 에서는 알루미늄막을 형성하는 것이 바람직하다.
도 2를 참조하면, 상기 알루미늄막(132) 상에 반사방지막(134) 및 포토레지스트 패턴(136)을 형성한다. 상기 반사방지막(134)은 유기 반사방지막인 것이 바람직하다.
상기 포토레지스트 패턴(136)은 포토레지스트를 도포한 후, 노광, 현상, 세정 및 베이킹 공정을 수행함으로서 형성되며, 소오스/ 드레인(120) 상부에 존재하는 알루미늄막(132)을 노출시키기 위한 제1 개구부(P1)를 갖는다.
도 3을 참조하면, 상기 제1 개구부(P1)를 갖는 포토레지스트 패턴(136)을 식각 마스크로 이용하여 상기 포토레지스트 패턴(136)에 노출된 알루금속막(132)을 건식 식각한다. 상기 알루미늄막(132)을 건식 식각하는 공정은 7족 원소를 포함하는 식각 가스를 이용하여 수행하는 것이 바람직하며, 예컨대 상기 식각 가스로 Cl2, HBr, BCl3, SF6 및 NF3 가스를 이용할 수 있다.
상술한 식각 가스를 이용하여 상기 알루미늄막(132)을 건식 식각할 경우 알루미늄막이 식각되면서 금속 폴리머인 금속-할로겐 폴리머(AlxCly:P)가 발생되어 상기 제1 개구부를 갖는 포토레지스트 패턴(136)의 표면에 흡착된다. 상기 금속-할로겐 폴리머(AlxCly;P)의 흡착으로 인해 상기 포토레지스트 패턴(136)은 제1 개구부 보다 금속막의 노출 영역이 작은 제2 개구부(P2)를 갖는 식각마스크(136a)로 형성된다.
도면에 도시하지 않았지만, 상기 포토레지스트 패턴(136)에 흡착된 금속-할로겐 폴리머(P)는 이후 층간절연막을 식각하는 식각가스(CxFy)와 반응하여 보다 높은 끊은 점(Boiling Point)을 갖는 폴리머(AlxFy ;P)로 변형될 수 있다. 그리고, 금속-할로겐 폴리머들 중에는 탄화불소 폴리머들과 달리 건식 식각공정시 이온(Ion)이나 라디칼(Radical)과 반응하여 쉽게 제거되지 않는 것들이 있다.
예를 들면, 플루오르 알루미늄(AlF3)은 산소(O2)와 반응하여 산화알루미늄(Al2O3)과 산화플루오르 알루미늄 화합물(AlxFyO z)로 형성된다. 이렇게 형성된 산화알루미늄은 끊은점(Boiling Point)이 3000℃로 높기 때문에 건식 식각 공정시 쉽게 증발되지 않고, 상기 포토레지스트 패턴에 잔류하여 상기 포토레지스트 패턴의 식각 선택비를 증가시킨다.
도 4를 참조하면, 금속 할로겐 폴리머(P)가 흡착되어 제2 개구부(P2)를 갖는 식각마스크(136a)에 노출된 층간절연막(130)을 식각함으로서, 게이트 전극(110) 사이에 위치해 있는 소오스/드레인(120)을 노출시키는 콘택홀(140)을 형성한다. 상기 콘택홀(140)의 형성으로 인해 층간절연막은 층간절연막 패턴(130a)으로 형성된다.
즉, 상술한 금속-할로겐 폴리머는 제1 개구부(p2)를 갖는 포토레지스트 패턴의 표면에 존재하기 때문에 상기 층간절연막에 어스펙비가 높은 콘택홀을 형성할 경우 포토레지스트 패턴의 식각 선택비를 보다 향상시킬 수 있다.
실시예 2
도 5 내지 11은 본 발명의 실시예 2에 따른 반도체 소자의 콘택 플러그 형성 방법을 나타내는 공정 단면도이다.
도 5를 참조하면, 도전성 패턴(210)을 포함하는 반도체 기판(200) 상에 층간절연막(230)을 형성한다. 여기서, 상기 도전성 패턴(210)을 구성하는 물질로는 구리, 알루미늄, 텅스텐, 은, 금, 백금 등을 적용할 수 있으나 본 발명의 도전성 패턴(210)은 텅스텐 패턴인 것이 바람직하다.
상기 층간절연막(230)을 형성하기 위한 절연물질로는 SiO2 ,SiON, 실록산 SOG, 실리케이트 SOG, PSG, PEOX, P-TEOS, USG 및 FSG, HSG 물질을 적용될 수 있으나 본 실시예 2의 층간절연막(230)은 FSG막이다.
도 6을 참조하면, 상기 층간절연막(230) 상에 티타늄막(232), 반사방지막(234) 및 제1 개구부(P1)를 갖는 포토레지스트 패턴(236)을 형성한다. 상기 제1 개구부를 갖는 포토레지스트 패턴(236)은 상기 도전성 패턴(210)이 형성된 위치에 해당하는 티타늄막(232)을 노출시킨다.
도 7을 참조하면, 상기 제1 개구부를 갖는 포토레지스트 패턴(236)을 식각마스크로 이용하여 상기 포토레지스트 패턴(236)에 노출된 반사방지막(234) 및 티타늄막(232)을 건식 식각한다. 상기 티타늄막(232)을 건식 식각하는 공정은 7족 원소를 포함하는 식각 가스인 Cl2, HBr, BCl3, SF6 및 NF3 가스를 이용할 수 있고, 바람직하게는 NF3 가스를 이용하는 것이 바람직하다.
상술한 식각가스를 이용하여 상기 티타늄막(232)을 건식 식각할 경우 티타늄막(232)이 식각되면서 금속-할로겐 폴리머(TiF3;p) 발생된다. 이렇게 발생된 금속-할로겐 폴리머(TiF3 ;p)는 제1 개구부를 갖는 포토레지스트 패턴(236)의 표면에 흡착되어 포토레지스트 패턴(236)을 제1 개구부 보다 작은 제2 개구부(p2)를 식각마스크(236a)로 형성한다.
이때, 상기 식각공정으로 티타늄막(232)은 티타늄 패턴(232a)으로 형성된다.
상기 포토레지스트 패턴(236)의 표면에 잔류하는 금속-할로겐 폴리머(TiF3)는 상기 층간절연막(230)에 어스펙비가 높은 콘택홀(240)을 형성할 경우 포토레지스트 패턴(236)의 식각 선택비를 보다 향상시키는 역할을 한다. 상기 금속-할로겐 폴리머(p)에 대한 보다 상세한 설명은 상기 실시예 1에 상세히 기재되어 있기 때문에 중복을 피하기 위해 생략하기로 한다.
도 8을 참조하면, 금속 할로겐 폴리머(p)가 흡착되어 제2 개구부(p2)를 갖는 식각마스크(236a)에 노출된 층간절연막(230)을 식각함으로서, 상기 도전성 패턴(210)을 노출시키는 콘택홀(240)을 형성한다. 상기 콘택홀(240)의 형성으로 인해 층간절연막(230)은 층간절연막 패턴(230a)으로 형성된다. 이렇게 형성된 콘택홀(240)은 수직 프로파일을 갖고, 어스펙트 비가 우수한 특성을 갖는다.
도 9를 참조하면, 이어서, 에싱 스트립(Ashing strip)공정을 수행하여 폴리머가 흡착된 포토레지스트 패턴 즉, 식각마스크(236a), 반사방지 패턴(234a)을 제거한다. 이때, 상기 폴리머가 존재하는 식각마스크(236a)를 보다 용이하게 제거하기 위해서는 에싱 공정시 불소가스를 제공하는 것이 바람직하다. 이후 건식 세정공정 또는 습식 세정공정을 수행하는 것이 바람직하다.
이어서, 상기 층간절연막 패턴(230a) 상에 존재하는 티타늄 패턴(232a)을 제거한다. 상기 티타늄 패턴(232a)은 에치백 공정 또는 화학적 기계적 연마공정을 수행하여 제거하는 것이 바람직하다.
도면에 도시하지 않았지만, 상기 콘택홀 형성공정 이후 금속 배선을 형성할 경우 상기 티타늄 패턴은 제거하지 않아도 된다.
도 10을 참조하면, 상기 도전성 패턴(210)을 노출시키는 콘택홀(240) 및 층간절연 패턴(230a)의 상면에 균일한 두께를 갖는 베리어막(242)을 연속적으로 형성한다. 여기서, 상기 제1베리어막(242)은 금속배선(Metal Wire)의 형성시 금속배선을 구성하는 금속물질이 층간절연막 내로 확산되는 것을 방지하는 역할을 하고, Ti, Ta, W, TiN, TaN, WN, WCN, TiSiN, TaSiN, WSiN 등의 물질 또는 이들의 조합으로 형성한다.
또한 상기 베리어막의 형성은 화학적기상증착(CVD), 스퍼터링 증착, 물리적기상증착법(PVD), ALD, E-beam evaporation, electroless chemical deposition, electrochemical deposition등의 방법을 적용하여 형성할 수 있다.
도 11 및 도 12를 참조하면, 이어서, 베리어막(242)이 형성된 콘택홀(240)을 매몰시키고, 상기 층간절연막 패턴(230a)의 상면을 덮는 금속막(244)을 형성한다. 상기 금속막(244)은 화학기상증착법(CVD)이나 물리기상증착법(PVD), ALD, E-beam evaporation, electroless chemical deposition, electro chemical deposition 등을 이용하여 형성할 수 있다. 이어서, 금속막(244)은 불균일한 두께를 갖기 때문에 상기 층간절연 패턴(236a)의 상면이 노출되도록 화학적 기계연마(chemical mechanical polishing; CMP)공정을 수행하여 금속 배선(244a)을 형성한다.
다음으로, 도면에는 도시하지 않았지만, 외부 환경이나 후속 공정 등으로부터 야기되는 각종의 오염으로부터 금속배선(244)을 보호할 수 있도록 패시베이션 막(도시하지 않음)을 더 형성할 수 있다.
실시예 3
도 12 내지 14는 본 발명의 실시예 3에 따른 반도체 소자의 하부 전극의 형성방법을 나타내는 공정 단면도이다.
도 12에 도시된 콘택홀의 형성 방법은 상기 실시예 2에서 상세히 설명하여 기 때문에 중복을 피하기 위해 생략한다.
도 13에 도시된 바와 같이, 에싱 스트립(Ashing strip)공정을 수행하여 폴리머가 흡착된 포토레지스트 패턴 즉, 식각마스크(336a), 반사방지 패턴(334a)을 제거한다. 이때, 상기 폴리머가 존재하는 식각마스크(336a)를 보다 용이하게 제거하기 위해서는 에싱 공정시 불소가스를 제공하는 것이 바람직하다. 이후 건식 세정공정 또는 습식 세정공정을 수행하는 것이 바람직하다.
이어서, 상기 콘택플러그(244a)를 노출시키는 콘택홀(340) 및 티타늄 패턴(232a)의 상면에 균일한 두께를 갖는 하부 금속막(342)을 연속적으로 형성한다. 여기서, 상기 하부 금속막(342)은 스퍼터링 증착, 물리적기상증착법(PVD), ALD 등의 방법으로 형성할 수 있다.
도 14에 도시된 바와 같이, 상기 하부 금속막(342)이 형성된 콘택홀(340) 내에 절연물을 매몰한 후 상기 층간절연 패턴(330a)의 상면이 노출되도록 화학적 기계연막 공정을 수행하여 상기 콘택홀(340) 내에만 존재하는 하부금속 패턴(342)을 형성한다.
이어서, 상기 층간절연 패턴(333a) 및 상기 콘택홀(340) 내에 존재하는 절연물을 제거하는 습식 식각공정을 수행하여 상기 도저성 패턴과 전기적으로 연결되는 커패시터의 하부전극(342)을 형성한다.
상술한 바와 같이 본 발명에 의하면, 금속-할라이드 폴리머를 흡착된 포토레지스트 패턴을 식각마스크로 이용하여 상기 층간절연막에 깊은 콘택홀을 형성할 수 있다.
즉, 상기 포토레지스트 패턴은 깊은 콘택홀을 형성하기 위한 건식 식각공정시 상기 포토레지스트 패턴의 임계치수가 벌어지거나 변형되는 문제가 발생하지 않기 때문에 임계치수가 우수하고, 어스펙트 비가 높은 콘택홀을 형성할 수 있다.
상술한 구조를 갖는 콘택홀의 형성으로 인해 도전성 패턴과 전기적으로 연결되며 프로파일이 우수한 도전성 구조물인 콘택 플러그 및 캐패시터의 하부전극을 형성할 수 있다. 따라서, 반도체 장치의 제조에 따른 생산성 및 신뢰도가 향상되는 효과를 기대할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 4는 본 발명의 실시예 1에 의한 반도체 소자의 콘택홀 형성 방법을 나타내는 공정단면도이다.
도 5 내지 11은 본 발명의 실시예 2에 따른 반도체 소자의 콘택 플러그 형성 방법을 나타내는 공정 단면도이다.
도 12 내지 14는 본 발명의 실시예 3에 따른 반도체 소자의 하부 전극의 형성방법을 나타내는 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 120 : 소오스/드레인
130 : 층간절연막 130a : 층간절연 패턴
132 : 금속막 134 : 반사방지막
136 : 포토레지스트 패턴 136a : 식각마스크
140 : 콘택홀 p : 폴리머

Claims (19)

  1. (a) 도전성 패턴을 포함하는 기판 상에 절연막을 형성하는 단계;
    (b) 상기 절연막 상에 금속막을 형성하는 단계;
    (c) 상기 금속막 상에 상기 도전성 패턴의 콘택 영역을 정의하는 제1 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;
    (d) 상기 포토레지스트 패턴의 표면에 금속성 폴리머가 흡착되도록 하면서 상기 노출된 금속막을 제1 식각하여, 상기 제1 개구부에 비해 오픈된 부위가 작은 제2 개구부를 갖는 식각 마스크를 형성하는 단계;
    (e) 상기 식각마스크에 의해 노출된 절연막을 제2 식각하여 상기 도전성 패턴을 노출시키는 콘택홀을 형성하는 단계를 포함하는 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 (a) 단계 이후, 반사 방지막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 콘택홀 형성 방법.
  3. 제2항에 있어서, 상기 반사 방지막은 유기 반사방지막인 것을 특징으로 하는콘택홀 형성 방법.
  4. 제1항에 있어서, 상기 금속막은 Ti, TiN, Al, W, TiAlN, TiSix, WSix, Co, CoSix, Cr, Ni 및 Cu막으로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는콘택홀 형성 방법.
  5. 제4항에 있어서, 상기 금속막은 Ti막 또는 Al막인 것을 특징으로 하는콘택홀 형성 방법.
  6. 제1항에 있어서, 상기 제1 식각은 건식 식각공정인 것을 특징으로 하는 콘택홀 형성 방법.
  7. 제6항에 있어서, 상기 건식 식각공정에 적용되는 식각가스는 Cl2, HBr, BCl3, SF6 및 NF3 가스로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 콘택홀 형성 방법.
  8. 제1항에 있어서, 상기 금속성 폴리머는 금속-할로겐 폴리머인 것을 특징으로 하는 특징으로 하는 콘택홀 형성 방법.
  9. 제8항에 있어서, 상기 금속-할로겐 폴리머는 금속-플루오르 폴리머, 금속-클로라이드 폴리머 또는 메탈-브롬이드 폴리머인 것을 특징으로 하는 콘택홀 형성 방법.
  10. 제1항에 있어서, 상기 (e) 단계 이후, 상기 금속성 폴리머가 흡착된 식각마스크를 에싱 스트립 공정을 수행하여 제거하는 것을 특징으로 하는 콘택홀 형성 방법.
  11. 제10항에 있어서, 상기 에싱 스트립 공정시 불소가스를 제공하는 것을 특징으로 하는 콘택홀 형성 방법.
  12. 제10항에 있어서, 상기 에싱 스트립 공정 이후, 건식 세정공정 또는 습식 세정공정을 수행하는 것을 특징으로 하는 콘택홀 형성 방법.
  13. 제10항에 있어서, 상기 (e) 단계 이후, 상기 금속막을 제거하는 것을 특징으로 하는 콘택홀 형성 방법.
  14. 제13항에 있어서, 상기 금속막은 에치백 공정 또는 화학적기계적 연마 공정을 수행하여 제거하는 것을 특징으로 하는 콘택홀 형성 방법.
  15. (a) 도전성 패턴을 포함하는 기판 상에 절연막을 형성하는 단계;
    (b) 상기 절연막 상에 금속막을 형성하는 단계;
    (c) 상기 금속막 상에 상기 도전성 패턴의 콘택 영역을 정의하는 제1 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;
    (d) 상기 포토레지스트 패턴의 표면에 금속성 폴리머가 흡착되도록 하면서 상기 노출된 금속막을 건식 식각하여, 상기 제1 개구부에 비해 오픈된 부위가 작은 제2 개구부를 갖는 식각 마스크를 형성하는 단계;
    (e) 상기 금속성 폴리머가 흡착되어 제2 개구부를 갖는 식각마스크에 노출된 절연막을 식각하여 상기 도전성 패턴을 노출시키는 콘택홀을 형성하는 단계; 및
    (f) 상기 콘택홀에 도전성 물질을 매몰시키는 단계를 더 포함하는 것을 특징으로 하는 도전성 구조물의 형성 방법.
  16. 제15항에 있어서, 상기 금속막은 Ti, TiN, Al, W, TiAlN, TiSix, WSix, Co, CoSix, Cr, Ni, Cu로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 도전성 구조물의 형성 방법.
  17. 제15항에 있어서, 상기 건식 식각에 적용되는 식각가스는 Cl2, HBr, BCl3, SF6 및 NF3 가스로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 도전성 구조물의 형성 방법.
  18. 제15항에 있어서, 상기 금속성 폴리머는 금속-할로겐 폴리머이고, 상기 금속-할로겐 폴리머는 금속-플로라이드 폴리머, 금속-클로라이드 폴리머 또는 메탈-브롬이드 폴리머인 것을 특징으로 하는 도전성 구조물의 형성 방법.
  19. (a) 도전성 패턴을 포함하는 기판 상에 절연막을 형성하는 단계;
    (b) 상기 절연막 상에 금속막을 형성하는 단계;
    (c) 상기 금속막 상에 상기 도전성 패턴의 콘택 영역을 정의하는 제1 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;
    (d) 상기 포토레지스트 패턴의 표면에 금속성 폴리머가 흡착되도록 하면서 상기 노출된 금속막을 제1 식각하여, 상기 제1 개구부에 비해 오픈된 부위가 작은 제2 개구부를 갖는 식각 마스크를 형성하는 단계;
    (e) 상기 금속성 폴리머가 흡착되어 제2 개구부를 갖는 식각마스크에 노출된 절연막을 제2 식각하여 상기 도전성 패턴을 노출시키는 콘택홀을 형성하는 단계;
    (f) 상기 식각마스크를 제거하는 단계; 및
    (g) 상기 콘택홀 내에 상기 도전성 패턴과 전기적으로 연결되는 커패시터의 하부전극을 형성하는 단계를 포함하는 도전성 구조물의 형성 방법.
KR1020040032169A 2004-05-07 2004-05-07 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법 KR100576085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040032169A KR100576085B1 (ko) 2004-05-07 2004-05-07 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040032169A KR100576085B1 (ko) 2004-05-07 2004-05-07 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법

Publications (2)

Publication Number Publication Date
KR20050107027A true KR20050107027A (ko) 2005-11-11
KR100576085B1 KR100576085B1 (ko) 2006-05-03

Family

ID=37283695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040032169A KR100576085B1 (ko) 2004-05-07 2004-05-07 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법

Country Status (1)

Country Link
KR (1) KR100576085B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791695B1 (ko) * 2005-12-28 2008-01-03 동부일렉트로닉스 주식회사 홀용 포토레지스트 패턴 재형성 방법
KR100886642B1 (ko) * 2006-02-28 2009-03-04 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR101113885B1 (ko) * 2011-02-21 2012-03-06 서울대학교산학협력단 역 스태거드 박막 트랜지스터 구조를 이용한 2비트 저항성 메모리 소자
KR20220017026A (ko) 2020-08-03 2022-02-11 권상덕 발열 및 냉열을 발생시키는 신발용 인솔 및 풋패드, 이의 제조 방법 그리고 이를 이용하여 건강한 보행을 유도하는 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791695B1 (ko) * 2005-12-28 2008-01-03 동부일렉트로닉스 주식회사 홀용 포토레지스트 패턴 재형성 방법
KR100886642B1 (ko) * 2006-02-28 2009-03-04 주식회사 하이닉스반도체 캐패시터의 제조 방법
US7585723B2 (en) 2006-02-28 2009-09-08 Hynix Semiconductor Inc Method for fabricating capacitor
KR101113885B1 (ko) * 2011-02-21 2012-03-06 서울대학교산학협력단 역 스태거드 박막 트랜지스터 구조를 이용한 2비트 저항성 메모리 소자
KR20220017026A (ko) 2020-08-03 2022-02-11 권상덕 발열 및 냉열을 발생시키는 신발용 인솔 및 풋패드, 이의 제조 방법 그리고 이를 이용하여 건강한 보행을 유도하는 방법

Also Published As

Publication number Publication date
KR100576085B1 (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
US7037850B2 (en) Method for fabricating semiconductor device with fine patterns
US6777305B2 (en) Method for fabricating semiconductor device
TWI250579B (en) Method for fabricating semiconductor device
US6054391A (en) Method for etching a platinum layer in a semiconductor device
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100652791B1 (ko) 반도체소자 제조 방법
CN109659222B (zh) 半导体装置的形成方法
KR100576085B1 (ko) 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법
KR100616499B1 (ko) 반도체소자 제조 방법
JP5178025B2 (ja) 半導体メモリ素子の製造方法
US7153771B2 (en) Method for forming metal contact in semiconductor device
US6780763B2 (en) Method for fabricating semiconductor device capable of improving gap-fill property
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100660347B1 (ko) 반도체 소자의 커패시터 및 그의 제조방법
KR100762869B1 (ko) 캐패시터의 형성방법
KR100600052B1 (ko) 반도체 소자 제조 방법
KR100382542B1 (ko) 반도체 소자의 제조방법
KR20030041550A (ko) 반도체소자의 제조 방법
KR100910868B1 (ko) 반도체소자 제조 방법
KR100701425B1 (ko) 반도체소자 제조 방법
TW202416794A (zh) 形成半導體結構之方法
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
KR100996163B1 (ko) 반도체 소자의 제조방법
KR20050063410A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee