KR20050106997A - Composition for etching silicon oxide layer and process of etching silicon oxide layer of semi conductor device by using the etchant - Google Patents
Composition for etching silicon oxide layer and process of etching silicon oxide layer of semi conductor device by using the etchant Download PDFInfo
- Publication number
- KR20050106997A KR20050106997A KR1020040032121A KR20040032121A KR20050106997A KR 20050106997 A KR20050106997 A KR 20050106997A KR 1020040032121 A KR1020040032121 A KR 1020040032121A KR 20040032121 A KR20040032121 A KR 20040032121A KR 20050106997 A KR20050106997 A KR 20050106997A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicon oxide
- etching
- oxide film
- teos
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01K—ANIMAL HUSBANDRY; CARE OF BIRDS, FISHES, INSECTS; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
- A01K97/00—Accessories for angling
- A01K97/06—Containers or holders for hooks, lines, sinkers, flies or the like
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01K—ANIMAL HUSBANDRY; CARE OF BIRDS, FISHES, INSECTS; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
- A01K97/00—Accessories for angling
- A01K97/08—Containers for rods
Abstract
본 발명은 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막 에칭 처리방법에 관한 것으로, 보다 상세하게는, ⅰ) 0.1 내지 20 중량%의 불산 (hydrofluoric acid), ⅱ) 10 내지 42 중량%의 불화 암모늄 (ammonium fluoride), ⅲ) 무기 혹은 유기산 및 ⅳ) 탈이온수를 포함하고, pH가 0.1 내지 6.5 인 실리콘 산화막 에칭용 조성물 및, 이를 이용하여 기판 상에 존재하는 단독 실리콘 산화막 또는 2종 이상의 실리콘 산화막을 에칭 처리하는 방법에 관한 것이다. 본 발명에 따른 상기 에칭조성물을 사용하여, SiN막, poly-Si막 및 TiN막 중 1 이상의 막이 포함된 기판 상에 존재하는, CVD 계 실리콘 산화막 (예를 들어, TEOS) 및 도핑된 실리콘 산화막 (예를 들어, BPSG, PSG, BSG 등)을 에칭 처리하는 경우, CVD계 실리콘 산화막 및 도핑된 실리콘 산화막에 대해 동시에 높은 식각속도를 보장하면서, 양 산화막간의 식각속도 차이를, TEOS/BPSG 선택비 0.9 내지 1.8 이내로 유지하여 양 산화막을 동시에 효율적으로 식각할 수 있으며, 나아가, SiN 막, poly-Si막 및 TiN막에 대한 식각속도는 낮게 유지하여, 상기 막들에 대한 CVD계 실리콘 산화막의 선택비 (예를 들어, SiN, poly-Si 및 TiN 에 대한 TEOS의 선택비)를 크게 향상시킴으로써 에칭공정 중 기판 상의 SiN막, poly-Si막 및 TiN막에 대한 손상을 방지할 수 있다.The present invention relates to a silicon oxide film etching composition and a silicon oxide film etching treatment method using the same, in more detail, i) 0.1 to 20% by weight of hydrofluoric acid (hydrofluoric acid), ii) 10 to 42% by weight of ammonium fluoride ( ammonium fluoride), i) an inorganic or organic acid and i) deionized water, a composition for etching a silicon oxide film having a pH of 0.1 to 6.5, and a single silicon oxide film or two or more silicon oxide films present on a substrate using the same It is about a method of processing. Using the etching composition according to the present invention, a CVD-based silicon oxide film (e.g. TEOS) and a doped silicon oxide film (e.g., present on a substrate containing at least one of a SiN film, a poly-Si film and a TiN film) For example, when etching the BPSG, PSG, BSG, etc.), the etching rate difference between the two oxide films is increased while ensuring a high etching rate for the CVD silicon oxide film and the doped silicon oxide film simultaneously. It is possible to efficiently etch both oxide films at the same time to within 1.8, and furthermore, the etching rate for the SiN film, the poly-Si film, and the TiN film is kept low, so that the selectivity ratio of the CVD silicon oxide film to the films (eg, For example, by greatly improving the selectivity of TEOS to SiN, poly-Si and TiN, damage to the SiN film, the poly-Si film and the TiN film on the substrate during the etching process can be prevented.
Description
본 발명은 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막 에칭처리방법에 관한 것으로, 보다 상세하게는, ⅰ) 0.1 내지 20 중량%의 불산 (hydrofluoric acid), ⅱ) 10 내지 42 중량%의 불화 암모늄 (ammonium fluoride), ⅲ) 무기산 혹은 유기산 및, ⅳ) 탈이온수를 포함하고, pH가 0.1 내지 6.5 인 실리콘 산화막 에칭용 조성물에 관한 것이고 아울러, 상기 조성물을 이용하여 기판상에 존재하는 단독 실리콘 산화막 또는 2종 이상의 실리콘 산화막을 에칭 처리하는 방법에 관한 것이다. The present invention relates to a silicon oxide film etching composition and a silicon oxide film etching treatment method using the same, more specifically, i) 0.1 to 20% by weight of hydrofluoric acid (hydrofluoric acid), ii) 10 to 42% by weight of ammonium fluoride ( ammonium fluoride), i) an inorganic acid or an organic acid, and i) a composition for etching a silicon oxide film containing deionized water, and having a pH of 0.1 to 6.5, and a single silicon oxide film or 2 present on a substrate using the composition. It relates to a method of etching a silicon oxide film of more than one type.
반도체 집적회로 또는 반도체 커패시터 등 전자소자의 제조에 있어, 패턴 및 절연막의 형성을 위해서 실리콘 산화막이 널리 사용되고 있으며, 상기 산화막의 두께 조절 또는 제거를 위한 방법으로 습식 식각공정이 사용되고 있다. 상기 습식 식각공정에서는, 주로 희박 불산용액 (diluted hydrofluoric acid solution), 완충 불산용액(buffered hydrofluoric acid solution: 이하, BHF라 함) 등, 주로 불산을 식각활성 성분으로 한 에칭 조성물이 이용된다. In the manufacture of electronic devices such as semiconductor integrated circuits or semiconductor capacitors, silicon oxide films are widely used to form patterns and insulating films, and wet etching processes are used as methods for adjusting or removing thicknesses of the oxide films. In the wet etching process, an etching composition mainly containing hydrofluoric acid as an etching active component, such as a dilute hydrofluoric acid solution and a buffered hydrofluoric acid solution (hereinafter referred to as BHF), is used.
이와 관련한 공지 기술의 예를 들면, 유럽특허공개 EP 0 903 778호는 포토레지스트를 마스크로 하여 기판 상에 형성된 실리콘 절연막을 에칭 처리하는 에칭제로서, 불산 및 불화암모늄으로 이루어지고, 수소이온농도가 10-0.6 내지 10-1.8인 에칭 조성물을 개시하고 있는 바, 상기 에칭제는 포토레지스트의 박리없이 고속 에칭처리가 가능하다고 기재하고 있다. 나아가, 대한민국공개특허 1999-60903호는 불산, 불화암모늄 및 탈이온수로 구성된 조성물에 니트릴을 첨가하여 불화암모늄의 결정 석출을 억제하고 시간 경과 시에도 식각제의 식각비가 유지되는 실리콘 산화막 에칭제를 개시하고 있다.For example, in the related art, EP 0 903 778 is an etchant for etching a silicon insulating film formed on a substrate using a photoresist as a mask, and is composed of hydrofluoric acid and ammonium fluoride, and has a hydrogen ion concentration. An etching composition of 10 -0.6 to 10 -1.8 is disclosed, and the etchant describes that a high-speed etching process can be performed without peeling off the photoresist. Furthermore, Korean Patent Laid-Open Publication No. 1999-60903 discloses a silicon oxide film etching agent that suppresses crystal precipitation of ammonium fluoride by adding nitrile to a composition composed of hydrofluoric acid, ammonium fluoride, and deionized water and maintains the etching ratio of the etchant even after elapse of time. Doing.
한편, 반도체 집적회로의 집적도가 높아지고 그 기능이 다양해짐에 따라, 소자 제조공정 중, 상이한 특성을 가지는 2 종 이상의 필름, 예를 들어, 열산화 SiO2막, 열 또는 플라즈마 CVD에 의한 테트라에톡시실란막 (TEOS막); BPSG (Boron Phosphor Silicate Glass), BSG (Boron Silicate Glass) 등과 같은 도핑된 실리콘 산화막; 질화규소막 (SiN 또는 Si3N4); 질화티탄막 (TiN) 및 poly-Si 막과 같이 다양한 종류의 막이 반도체 기판 상에 함께 존재하는 경우가 많아지고 있다. 이 경우, 화학적 습식공정을 통해 효과적으로 패턴을 형성하기 위해서는, 식각제에 노출될 수 개의 필름 중 특정 필름(들)만을 선택적으로 식각하거나, 혹은 필요에 따라 특성이 상이한 필름들을 동시에 유사한 속도로 식각해야 하는데, 종래 기술상의 에칭제로는 이와 같은 요구를 충족시킬 수 없다.On the other hand, as the degree of integration of semiconductor integrated circuits is increased and their functions are diversified, two or more kinds of films having different characteristics during the device manufacturing process, for example, a thermal oxide SiO 2 film, thermal or plasma CVD by CVD Silane film (TEOS film); Doped silicon oxide films such as BPSG (Boron Phosphor Silicate Glass), BSG (Boron Silicate Glass), and the like; Silicon nitride film (SiN or Si 3 N 4 ); In many cases, various kinds of films such as titanium nitride films (TiN) and poly-Si films are present together on a semiconductor substrate. In this case, in order to effectively form a pattern through a chemical wet process, only specific film (s) of several films to be exposed to the etchant should be selectively etched, or films having different characteristics may be simultaneously etched at a similar speed as necessary. However, prior art etchant cannot meet this requirement.
특히, 반도체 커패시터 등과 같은 소자의 경우, 질화규소 (SiN)막, poly-Si막 및 TiN막 중 1 이상을 포함한 기판 상에 존재하는, 2종 이상의 실리콘 산화막 (예를 들어, TEOS 등 CVD계 실리콘 산화막 및 BPSG, BPS와 같은 도핑 산화막)을 에칭해야 하는 바, 이를 위해서는 복수개의 에칭 대상 실리콘 산화막을 동시에 효율적으로 식각하는 한편, SiN, poly-Si막 및 TiN막에 대해서는 실질적으로 손상을 주지 않는 에칭제가 필요하다. 그러나 현재 공지되어 있는 에칭 조성물 중 전술한 모든 조건을 동시에 만족시킬 수는 조성물은 없다. 예를 들면, 종래 기술상의 DHF 에칭제는, TEOS에 대한 식각속도가 충분히 높지 않아 SiN막 에 대한 TEOS막의 선택비가 낮을 뿐만 아니라, BPSG막과 TEOS막간 식각 속도차가 지나치게 커서 부적절하며, BHF 에칭제는 TEOS막과 BPSG막간의 식각속도 차는 작지만, TEOS와 BPSG의 식각속도가 크게 저하되어 에칭공정 효율이 좋지 않고, 나아가 poly-Si에 대한 산화막의 선택비가 크게 낮아져 식각 공정에서 기판상의 poly-Si막에 대한 손상을 피할 수 없다. TEOS의 식각속도가 다소 높아지고 BPSG의 식각속도는 다소 낮아져 BPSG와 TEOS 간의 식각속도차를 작게 유지할 수 있는 경우에는, 여전히 SiN 와 poly-Si의 식각속도가 높은 문제가 있다.In particular, in the case of devices such as semiconductor capacitors, two or more kinds of silicon oxide films (e.g., CVD-based silicon oxide films such as TEOS) present on a substrate including at least one of a silicon nitride (SiN) film, a poly-Si film, and a TiN film And doped oxide films such as BPSG and BPS). To this end, an etchant which etches a plurality of silicon oxide films to be etched efficiently and efficiently while simultaneously does not substantially damage SiN, poly-Si, and TiN films. need. However, none of the currently known etching compositions can simultaneously satisfy all of the above conditions. For example, the DHF etchant in the prior art is not suitable because the etching rate with respect to TEOS is not high enough, so that the selectivity of the TEOS film with respect to the SiN film is low, and that the difference in etching speed between the BPSG film and the TEOS film is too large, which is inappropriate. Although the etching rate difference between the TEOS film and the BPSG film is small, the etching speed of TEOS and BPSG is greatly reduced, resulting in poor etching process efficiency. Furthermore, the selectivity of the oxide film to poly-Si is significantly lowered. Damage is inevitable. If the etching speed of TEOS is slightly increased and the etching speed of BPSG is slightly lowered to maintain the etching speed difference between BPSG and TEOS, there is still a problem of high etching speed of SiN and poly-Si.
따라서, 당해 기술분야에서는, SiN막, poly-Si막 및 TIN막 중 1 이상이 포함된 기판 상에 존재하는 실리콘 산화막 (바람직하게는, 예를 들어, TEOS 및 BPSG와 같은 1 종이상의 실리콘 산화막)을 에칭함에 있어, 에칭 대상인 실리콘 산화막을 높은 효율로 에칭하는 동시에 SiN막, poly-Si막 및 TiN 막에는 실질적으로 어떠한 손상도 주지 않을 수 있는 에칭제의 개발이 절실하게 요구되고 있다.Therefore, in the art, a silicon oxide film (preferably, on one paper silicon oxide film such as TEOS and BPSG) present on a substrate including at least one of a SiN film, a poly-Si film, and a TIN film is included. In etching the silicon oxide, an etching agent capable of etching the silicon oxide film to be etched with high efficiency and not causing any damage to the SiN film, the poly-Si film, and the TiN film is urgently required.
본 발명자들은 상기 문제를 해결하기 위해 예의 연구한 결과, 불산, 불화암모늄, 무기 또는 유기 산화합물, 탈이온수 및, 선택적으로 불소계 계면활성제로 이루어지고, 전체 pH 가 0.1 내지 6.5 인 에칭 조성물을 사용하여, SiN막, poly-Si막 및 TiN막 중 1 이상의 막을 포함한 기판 상에 존재하는 실리콘 산화막, 바람직하게는 CVD계 산화막 및 도핑 산화막 (예를 들어, TEOS막 및 BPSG막)과 같은 단독 실리콘 산화막 또는 2종 이상의 실리콘 산화막을 에칭 처리할 경우, TEOS 막에 대한 에칭속도가 크게 향상되고 BPSG 막에 대한 에칭속도는 적절한 수준으로 낮아져 TEOS막과 BPSG막 간의 에칭 속도차이를, BPSG 막에 대한 TEOS 막 선택비가 0.9 내지 1.8의 범위에 속하도록 조절할 수 있을 뿐만 아니라, SiN막, poly-Si막 및 TiN 막에 대한 식각속도는 낮게 유지하여 SiN막, poly-Si막 및 TiN막에 대한 TEOS 의 선택비를 크게 향상시켜 에칭에 있어 SiN막, poly-Si막 및 TiN막에 대한 손상을 실질적으로 방지할 수 있음을 확인하고, 본 발명에 이르게 되었다.The present inventors have diligently studied to solve the above problems, and have found that using an etching composition composed of hydrofluoric acid, ammonium fluoride, an inorganic or organic acid compound, deionized water, and optionally a fluorine-based surfactant, and having a total pH of 0.1 to 6.5 A silicon oxide film present on a substrate including at least one of a SiN film, a poly-Si film and a TiN film, preferably a single silicon oxide film such as a CVD oxide film and a doped oxide film (for example, a TEOS film and a BPSG film), or When two or more silicon oxide films are etched, the etching rate for the TEOS film is greatly improved, and the etching rate for the BPSG film is reduced to an appropriate level, so that the etching rate difference between the TEOS film and the BPSG film is selected, and the TEOS film is selected for the BPSG film. Not only can the ratio be adjusted to fall within the range of 0.9 to 1.8, but the etching rate for the SiN film, the poly-Si film and the TiN film is kept low so that the SiN film, the poly-Si film and the TiN Significantly improve the selectivity of TEOS to confirm that the SiN film in the etching, it is possible to substantially prevent damage to the poly-Si film and the TiN film, and led to the present invention.
결국, 본 발명은 SiN막, poly-Si막 및 TiN막 중 1 이상의 막이 포함된 기판 상에 존재하는 단독 실리콘 산화막 또는 2종 이상의 실리콘 산화막을 에칭 처리함에 있어, SiN막, poly-Si막, TiN막 등을 손상시키는 일 없이 에칭 대상인 실리콘 산화막을 높은 효율로 에칭할 수 있는 조성물과, 상기 조성물을 이용한 에칭처리방법을 제공하고자 하는 것이다.As a result, the present invention is a process for etching a single silicon oxide film or two or more silicon oxide films existing on a substrate including at least one of a SiN film, a poly-Si film, and a TiN film. It is an object of the present invention to provide a composition capable of etching a silicon oxide film to be etched with high efficiency without damaging the film and the like, and an etching treatment method using the composition.
이에, 상기 목적을 달성하기 위한 본 발명의 한 측면은 ⅰ) 0.1 내지 20 중량%의 불산 (hydrofluoric acid), ⅱ) 10 내지 42 중량%의 불화 암모늄 (ammonium fluoride), ⅲ) 무기 혹은 유기산화합물, ⅳ) 탈이온수, 및 필요에 따라 ⅴ) 불소계 계면활성제를 포함하고, pH가 0.1 내지 6.5 인 실리콘 산화막 식각용 조성물을 제공하는 것이다.Accordingly, an aspect of the present invention for achieving the above object is iii) 0.1 to 20% by weight of hydrofluoric acid, ii) 10 to 42% by weight of ammonium fluoride, iii) inorganic or organic acid compounds, Iii) a deionized water, and if necessary iii) a fluorine-based surfactant, to provide a composition for etching silicon oxide film having a pH of 0.1 to 6.5.
본 발명의 다른 한 측면은, 기판 상에 존재하는 단독 실리콘 산화막 또는 2종 이상의 실리콘 산화막을 에칭 처리하는 방법을 제공하는 것이고, 바람직하게는, SiN막, poly-Si막 및 TiN막 중 1 이상의 막이 포함된 기판 상에 존재하는, CVD계 실리콘 산화막 및 도핑된 실리콘 산화막을 포함한 1종 이상의 실리콘 산화막을 에칭 처리하는 방법을 제공하는 것이다.Another aspect of the present invention is to provide a method for etching a single silicon oxide film or two or more kinds of silicon oxide films present on a substrate, and preferably, at least one of a SiN film, a poly-Si film, and a TiN film is To provide a method of etching one or more silicon oxide films including a CVD-based silicon oxide film and a doped silicon oxide film present on an included substrate.
본 발명의 또 다른 한 측면은 본 발명의 방법에 따른 에칭 공정을 포함하는 반도체 소자 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a method for manufacturing a semiconductor device comprising an etching process according to the method of the present invention.
이하, 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail.
본 발명에 따른 에칭 조성물은 ⅰ) 불산 ⅱ) 불화 암모늄, ⅲ) 무기 혹은 유기산 및 ⅳ) 탈이온수를 포함하며, 전체 조성물의 pH는 0.1 내지 6.5이다. The etching composition according to the invention comprises i) hydrofluoric acid ii) ammonium fluoride, i) inorganic or organic acids and i) deionized water, the pH of the total composition being between 0.1 and 6.5.
본 발명에 따른 조성물에서, 불산은 조성물 총 중량을 기준으로 0.1 내지 20 중량%, 바람직하게는 0.3 내지 15 중량%의 양으로 존재하고, 불화암모늄은 조성물 총 중량을 기준으로, 5내지 42 중량%, 바람직하게는 10 내지 30중량%의 양으로 존재한다. 불산의 함량이 0.1 중량% 미만인 경우, 도핑된 실리콘 산화막과 CVD계 실리콘 산화막 (예를 들어, BPSG막과 TEOS막)의 식각 속도가 지나치게 작아지는 점에서 바람직하지 않고, 20 중량% 초과인 경우 CVD계 산화막(예를 들어, TEOS막)에 비해 도핑 산화막(예를 들어, BPSG막)의 식각 속도가 지나치게 커져 TEOS와 BPSG 간의 선택비가 지나치게 낮아진다 . 한편, 불화 암모늄의 함량이 5 중량% 미만인 경우, TEOS 막과 BPSG 막의 식각속도가 지나치게 작아지고, 42 중량% 초과인 경우, TEOS 막의 식각속도가 BPSG 막의 식각속도에 비해 지나치게 작아져 원하는 선택비를 얻을 수가 없다.In the composition according to the invention, the hydrofluoric acid is present in an amount of 0.1 to 20% by weight, preferably 0.3 to 15% by weight, based on the total weight of the composition, and ammonium fluoride is 5 to 42% by weight, based on the total weight of the composition , Preferably in an amount of 10 to 30% by weight. If the amount of hydrofluoric acid is less than 0.1% by weight, the etching rate of the doped silicon oxide film and the CVD-based silicon oxide film (for example, BPSG film and TEOS film) is not preferable in that the etching rate becomes too small. The etching rate of the doped oxide film (e.g., BPSG film) becomes too large compared to the system oxide film (e.g., TEOS film), and the selectivity between TEOS and BPSG becomes too low. On the other hand, when the content of ammonium fluoride is less than 5% by weight, the etching rate of the TEOS film and the BPSG film is too small, and when the content of the ammonium fluoride is more than 42% by weight, the etching speed of the TEOS film is too small compared to the etching rate of the BPSG film, thereby achieving a desired selection ratio. I can't get it.
본 발명에 따른 조성물은 불산 또는 불화 암모늄 이외에 무기산 또는 유기산을 포함하는 바, 본 발명자들의 연구에 따르면, 본 발명에 따른 조성물에서 (ⅲ) 무기산 또는 유기산 화합물은 TEOS의 에칭속도를 상승시킬 뿐만 아니라, SiN의 식각속도는 감소시키며, poly-Si의 식각속도 증가를 억제하여, BPSG에 대한 TEOS의 식각 속도비인 선택비를 0.9 내지 1.8의 범위로 유지시키고 SiN, poly-Si 및 TiN에 대한 TEOS의 선택비, 즉, [TEOS]/[SiN], [TEOS]/[poly-Si] 및 [TEOS]/[TiN]값 (이 때, [TEOS]는 TEOS 막의 식각속도, [SiN]은 SiN 막에 대한 식각속도, [poly-Si]는 poly-Si 에 대한 식각속도, [TiN] 은 TiN 막에 대한 식각속도를 나타냄)를 크게 증가시킨다. The composition according to the present invention comprises an inorganic acid or an organic acid in addition to hydrofluoric acid or ammonium fluoride. According to the study of the present inventors, (i) the inorganic acid or the organic acid compound in the composition according to the present invention not only increases the etching rate of TEOS, The etching rate of SiN is reduced, and the increase in the etching rate of poly-Si is suppressed, thereby maintaining the selectivity, the ratio of TEOS etching rate to BPSG, in the range of 0.9 to 1.8, and selecting TEOS for SiN, poly-Si and TiN. Ratio, that is, [TEOS] / [SiN], [TEOS] / [poly-Si] and [TEOS] / [TiN] values, where [TEOS] is the etching rate of the TEOS film and [SiN] is the SiN film. For etch rate, [poly-Si] for etch rate for poly-Si, [TiN] for etch rate for TiN film).
무기산으로서, 바람직하게는 질산, 황산, 염산, 인산 및 과염소산으로 이루어진 군으로부터 선택된 화합물을 사용한다. 무기산은 단독으로 또는 2 종이상의 무기산 화합물을 조합하여 사용할 수 있다. 한편, 유기산으로서, 바람직하게는, 탄소수 1 내지 20의 카르복시산으로 이루어진 군으로부터 선택된 화합물을 사용하며, 상기 유기산은 단독으로 또는 2종 이상의 유기산 화합물을 조합하여 사용할 수 있다. 본 발명에서 사용가능한 유기산의 예는 아세트산, 시트르산, 포름산, 프로피온산 부틸산, 발레르산, 부틸아세트산, 에난틱산 및 카프르산 등을 포함한다. 무기 또는 유기산은 총 조성물의 pH가 0 내지 6.5, 바람직하게는 0.1 내지 5의 범위가 되도록 첨가한다. 조성물의 pH가 0.1 미만인 경우, Poly-Si 막에 손상이 가고 식각속도가 지나치게 커져 바람직하지 않고, 6.5 초과인 경우 TEOS 막과 BPSG 막의 식각속도가 지나치게 작아지는 점에서 바람직하지 않다.As the inorganic acid, a compound preferably selected from the group consisting of nitric acid, sulfuric acid, hydrochloric acid, phosphoric acid and perchloric acid is used. An inorganic acid can be used individually or in combination of 2 types of inorganic acid compounds. On the other hand, as the organic acid, preferably, a compound selected from the group consisting of carboxylic acids having 1 to 20 carbon atoms is used, and the organic acid may be used alone or in combination of two or more organic acid compounds. Examples of organic acids usable in the present invention include acetic acid, citric acid, formic acid, propionic acid butyric acid, valeric acid, butylacetic acid, enantiic acid and capric acid and the like. Inorganic or organic acids are added so that the pH of the total composition is in the range of 0 to 6.5, preferably 0.1 to 5. If the pH of the composition is less than 0.1, the poly-Si film is damaged and the etching rate is too large, which is not preferable. If the pH is higher than 6.5, the etching rate of the TEOS film and the BPSG film is too small.
본 발명에 따른 조성물은, 선택에 따라, 계면장력이 25 이하인 불소계 계면활성제를 포함할 수 있는 바, 이 경우 계면활성제에 의해 표면장력이 낮아져 커패시터 상부전극 및 HSG의 미세부분까지 균일하게 식각을 할 수 있어 매우 유리하다. 불소계 계면활성제로서, 바람직하게는 암모늄 플루오르 알킬 술폰이미드를 사용하며, 상기 불소계 계면활성제는 바람직하게는, 조성물의 총 중량을 기준으로 0.001 내지 1 중량%의 양으로 사용한다.The composition according to the present invention may optionally include a fluorine-based surfactant having an interfacial tension of 25 or less. In this case, the surface tension is lowered by the surfactant to uniformly etch even the fine part of the capacitor upper electrode and the HSG. It can be very advantageous. As the fluorine-based surfactant, ammonium fluoro alkyl sulfonimide is preferably used, and the fluorine-based surfactant is preferably used in an amount of 0.001 to 1% by weight based on the total weight of the composition.
본 발명에 따른 에칭액의 제조방법은 특별히 제한되지 않으며, 공지된 통상의 방법에 의해 제조할 수 있다. 예를 들면, 소정 농도의 불산, 불화암모늄 및 필요에 따라 불소계 계면활성제를 함유하는 수용액에 무기산 또는 유기산을 첨가하여 소정 범위로 pH를 조절하는 방법에 의해 제조할 수 있으나, 이에 제한되는 것은 아니다.The manufacturing method of the etching liquid which concerns on this invention is not specifically limited, It can manufacture by a well-known normal method. For example, it may be prepared by a method of adjusting the pH to a predetermined range by adding an inorganic acid or an organic acid to an aqueous solution containing a predetermined concentration of hydrofluoric acid, ammonium fluoride and, if necessary, a fluorine-based surfactant, but is not limited thereto.
추가로 본 발명은, 본 발명에 따른 상기 에칭 조성물을 사용하여, 기판 상에 존재하는 실리콘 산화막, 바람직하게는 2종 이상의 실리콘 산화막을 에칭 처리하는 방법을 제공한다. 보다 바람직하게는, 상기 2종 이상의 실리콘 산화막은 TEOS막과 같은 CVD계 실리콘 산화막 및 BPSG막 등 도핑된 실리콘 산화막을 포함하고, 상기 기판 상에는 SiN막, poly-Si막 및 TiN막으로 이루어진 군으로부터 선택된 막이 존재한다. The present invention further provides a method of etching a silicon oxide film, preferably two or more kinds of silicon oxide films, present on a substrate using the etching composition according to the present invention. More preferably, the two or more silicon oxide films include a doped silicon oxide film, such as a CVD-based silicon oxide film and a BPSG film, such as a TEOS film, and are selected from the group consisting of a SiN film, a poly-Si film, and a TiN film on the substrate. The film exists.
본 발명에 따른 에칭 처리방법의 한 바람직한 구현 예를 도 1 및 도 2를 참조하여 설명한다. 도 1과 도 2는 반도체 커패시터를 제조하기 위한 공정의 일부로서, 상기 도에서, 211은 TEOS로 이루어진 제 1 실리콘 산화막, 111과 112는 각각 poly-Si로 이루어진 상부 및 하부전극, 113은 HSG(Hemi-Spherical Grain), 212는 BPSG로 이루어진 실리콘 산화막을 나타낸 것이다. 도 1과 같이, TEOS막과 BPSG막이 함께 존재하면서, poly-Si막, SiN막 및 TiN막 (도 1에 포함되지 않음) 중 1 이상의 막을 포함한 기판을 본 발명에 따른 조성물로 에칭하면, TEOS막과 BPSG막의 식각속도를 높은 수준으로 유지하는 동시에, 양 산화막간의 식각 속도 차이를 감소시켜 BPSG막에 대한 TEOS막의 식각 속도비를 0.9 내지 1.8의 범위내로 조절함으로써 양 산화막이 동시에 높은 효율로 식각되도록 할 수 있다. 나아가, 본 발명에 따른 에칭 조성물의 경우, TEOS막의 식각속도는 현저히 향상되는 반면, SiN막의 식각속도는 감소시키고 poly-Si막의 식각속도의 증가를 억제하여, SiN막, poly-Si막 및 TiN막에 대한 TEOS막의 선택비([TEOS]/[SiN], [TEOS]/[poly-Si], [TEOS]/[TiN])를 현저히 향상시켜, 에칭 공정 중 SiN 막, poly-Si 막 및 TiN막의 손상을 방지할 수 있어 더욱 유리하다. One preferred embodiment of the etching treatment method according to the present invention will be described with reference to FIGS. 1 and 2. 1 and 2 are part of a process for manufacturing a semiconductor capacitor, in which 211 is a first silicon oxide film made of TEOS, 111 and 112 are upper and lower electrodes made of poly-Si, and 113 is HSG ( Hemi-Spherical Grain), 212, shows a silicon oxide film made of BPSG. As shown in FIG. 1, when a TEOS film and a BPSG film are present together, a substrate including at least one of a poly-Si film, a SiN film, and a TiN film (not included in FIG. 1) is etched with the composition according to the present invention. And the etching rate of the BPSG film is maintained at a high level, and the etching rate difference between the two oxide films is reduced to adjust the etching rate ratio of the TEOS film to the BPSG film within the range of 0.9 to 1.8 so that both oxide films can be simultaneously etched with high efficiency. Can be. Further, in the etching composition according to the present invention, the etching rate of the TEOS film is significantly improved, while the etching rate of the SiN film is decreased and the etching rate of the poly-Si film is suppressed, thereby suppressing the increase of the etching rate of the SiN film, the poly-Si film, and the TiN film. Significantly improved selectivity ratios of TEOS films ([TEOS] / [SiN], [TEOS] / [poly-Si], [TEOS] / [TiN]) to the SiN film, poly-Si film and TiN during the etching process Damage to the membrane can be prevented, which is more advantageous.
본 발명에 따른 에칭 조성물을 사용하여 에칭을 하는 경우, 에칭 방법은 특별히 제한되지 않으며, 필요에 따라 배치식, 매엽식 등의 방법을 사용할 수 있다. 에칭 온도의 경우, 바람직하게는 20 내지 80℃의 온도에서 수행하나 이에 제한되는 것은 아니며, 필요에 따라 적절히 선택할 수 있다. 본 발명에 따른 조성물을 사용하여 TEOS 및 BPSG를 에칭할 경우, TEOS 와 BPSG의 식각속도는 각각 1000 내지 10,000Å/분 범위로 유지할 수 있으며, [TEOS]/[BPSG] (이 때, [BPSG]는 BPSG의 식각속도를 나타냄)로 나타내어지는, BPSG막에 대한 TEOS 선택비는 0.9 내지 1.8, 바람직하게는 1.0 내지 1.75의 범위내로 유지할 수 있다. 아울러, 본 발명의 조성물을 사용할 경우, [TEOS]/[SiN]으로 나타내어지는 SiN에 대한 TEOS 선택비는 50 이상, 바람직하게는 100 이상으로, [TEOS]/[poly-Si]로 나타내어지는 poly-Si에 대한 TEOS의 선택비는 300 이상, 바람직하게는 500 이상, 더욱 바람직하게는 1000 이상, [TEOS]/[TiN]로 나타내어지는 TiN에 대한 TEOS의 선택비는 10000 이상, 바람직하게는 15000 이상으로 향상시킬 수 있어 매우 유리하다. In the case of etching using the etching composition according to the present invention, the etching method is not particularly limited, and a method such as batch type or single sheet type may be used as necessary. In the case of the etching temperature, it is preferably carried out at a temperature of 20 to 80 ℃, but is not limited thereto, may be appropriately selected as necessary. When etching the TEOS and BPSG using the composition according to the invention, the etching rate of TEOS and BPSG can be maintained in the range of 1000 to 10,000 Å / min, respectively, [TEOS] / [BPSG] (where [BPSG] Denotes the etching rate of BPSG), the TEOS selectivity to the BPSG film can be maintained in the range of 0.9 to 1.8, preferably 1.0 to 1.75. In addition, when using the composition of the present invention, the TEOS selectivity to SiN represented by [TEOS] / [SiN] is 50 or more, preferably 100 or more, and is represented by [TEOS] / [poly-Si]. The selection ratio of TEOS to -Si is 300 or more, preferably 500 or more, more preferably 1000 or more, and the selection ratio of TEOS to TiN represented by [TEOS] / [TiN] is 10000 or more, preferably 15000. It can improve above and is very advantageous.
본 발명에 따른 상기 에칭방법은, 반도체의 커패시터 제조에서 TEOS막 및 BPSG막을 동시에 에칭하면서 poly-Si막, SiN막, TiN막 등에 대한 에칭을 최대한 억제해야 하는 에칭 공정을 포함하는 전자소자의 제조에 유용하게 사용할 수 있다. The etching method according to the present invention is for manufacturing an electronic device comprising an etching process of etching a TEOS film and a BPSG film at the same time in the manufacture of a capacitor of a semiconductor while suppressing etching to a poly-Si film, a SiN film, a TiN film and the like as much as possible. It can be useful.
이하, 실시예 및 비교예에 의해 본 발명의 구성 및 효과를 보다 상세히 설명하나, 이는 발명의 구성 및 효과를 이해시키기 위한 것일 뿐 본 발명의 범위를 한정하고자 하는 것은 아니다.Hereinafter, the configuration and effects of the present invention will be described in more detail with reference to Examples and Comparative Examples, which are intended to understand the configuration and effects of the present invention and are not intended to limit the scope of the present invention.
[실시예]EXAMPLE
실시예 1:Example 1:
예 1:Example 1:
1) 에칭 조성물의 제조 1) Preparation of Etching Composition
총 조성물의 중량을 기준으로, 불산 2.35 중량%, 불화암모늄 17 중량%, 암모늄플루오르술폰이미드 (3M사 제조, 상품명: L-18691)를 0.035 중량%를 용해시켜 수용액을 제조하고, 제조된 수용액에 질산 25 중량%를 첨가하여 에칭조성물 THF-A-1을 수득하였다.2.35% by weight of hydrofluoric acid, 17% by weight of ammonium fluoride, and 0.035% by weight of ammonium fluorsulfonimide (manufactured by 3M, trade name: L-18691) were dissolved to prepare an aqueous solution, based on the weight of the total composition. 25 wt% nitric acid was added to the mixture to obtain an etching composition THF-A-1.
2) 반도체 기판 상에 p-TEOS막, BPSG막, Si3N4막, poly-Si막 및 TiN막을 형성한 시험기판을 준비하였다. 각각의 시험기판에 대하여, 25 ℃ 에서 막의 종류에 따라 1분 내 20분 동안, 상기 1)에서 제조한 에칭 조성물 THF-A-1로 Batch식 식각공정을 수행한 후, 각각의 시험기판에 대하여 에칭속도 및 선택비를 측정하여 표 1과 표 2에 나타내었다. 이 때, 에칭 속도는 K-MAC장치를 사용하여 에칭 전후의 막 두께로부터 구하였고, 선택비는 각 시험기판에 대한 에칭속도의 차로 정하였다.2) A test substrate having a p-TEOS film, a BPSG film, a Si 3 N 4 film, a poly-Si film, and a TiN film formed on a semiconductor substrate was prepared. For each test substrate, after performing a batch etching process with the etching composition THF-A-1 prepared in 1) for 20 minutes in 25 minutes depending on the type of film at 25 ℃, for each test substrate Etch rates and selectivity were measured and shown in Tables 1 and 2. At this time, the etching rate was determined from the film thickness before and after etching using the K-MAC apparatus, and the selectivity was determined by the difference in etching rate for each test substrate.
실시예 2:Example 2:
질산 대신 황산을 15중량%를 사용한 것을 제외하고는, 실시예 1과 동일한 방법으로 에칭 조성물 THF-A-2를 제조하였다. 상기 THF-A-2를 사용하여 실시예 1과 동일한 방식으로 식각 공정을 수행하고, 각각의 시험기판에 대하여 에칭속도 및 선택비를 측정하여 표 1과 표 2에 나타내었다. Etching composition THF-A-2 was prepared in the same manner as in Example 1, except that 15% by weight of sulfuric acid was used instead of nitric acid. The etching process was performed in the same manner as in Example 1 using THF-A-2, and the etch rate and the selectivity of each test substrate were measured and shown in Tables 1 and 2.
비교예 1Comparative Example 1
DHF (10 : 1) 에칭제로 하여, 실시예 1과 동일한 방식으로 에칭공정을 수행하고, 각각의 시험기판에 대하여 에칭속도 및 선택비를 측정하여 그 결과를 표 1과 표 2에 나타내었다. Using a DHF (10: 1) etchant, the etching process was performed in the same manner as in Example 1, and the etching rate and selectivity were measured for each test substrate, and the results are shown in Tables 1 and 2.
비교예 2Comparative Example 2
BHF-1 (LAL 200)로 하여 실시예 1과 동일한 방식으로 에칭공정을 수행하고, 각각의 시험기판에 대하여 에칭속도 및 선택비를 측정하여 그 결과를 표 1과 표 2에 나타내었다.The etching process was performed in the same manner as in Example 1 with BHF-1 (LAL 200), and the etching rate and selectivity of each test substrate were measured, and the results are shown in Tables 1 and 2.
비교예 3Comparative Example 3
BHF-2 (LAL 500)으로 하여, 실시예 1과 동일한 방식으로 에칭 공정을 수행하고 각각의 시험기판에 대하여 에칭 속도 및 선택비를 측정하여 그 결과를 표 1과 표 2에 나타내었다.Using BHF-2 (LAL 500), the etching process was performed in the same manner as in Example 1, and the etching rate and selectivity were measured for each test substrate, and the results are shown in Tables 1 and 2.
상기 표 1의 결과로부터, 본 발명에 따른 에칭 조성물의 경우 TEOS의 에칭속도가 현저히 증가하는 동시에, BPSG의 에칭속도가 소폭 감소함으로써 TEOS와 BPSG의 에칭속도를 높이 유지하면서도 양 속도간의 차를 TEOS/BPSG 값이 0.9 내지 1.8이 되도록 조절할 수 있으며, 아울러, poly-Si 의 에칭 속도의 증가를 억제하고 Si3N4의 에칭속도를 감소시킬 수 있음을 알 수 있다. 따라서, 본 발명에 따른 조성물을 사용하여 에칭공정을 수행할 경우, 반도체 기판 상에 다양한 종류의 실리콘 막을 동시에 높은 효율로 에칭할 수 있으며, 나아가, 단독 실리콘 산화막 또는 2종 이상의 실리콘 산화막의 동시 제거시 빈번히 발생하는 SiN막, poly-Si막 및 TiN 막의 손상문제도 해결할 수 있다.From the results of Table 1, in the etching composition according to the present invention, the etching rate of TEOS is significantly increased, and the etching rate of BPSG is slightly decreased, thereby maintaining the etching rate of TEOS and BPSG while maintaining a high etching rate between TEOS / TEOS /. It can be seen that the BPSG value can be adjusted to be 0.9 to 1.8, and also, it is possible to suppress the increase in the etching rate of poly-Si and reduce the etching rate of Si 3 N 4 . Therefore, when performing the etching process using the composition according to the present invention, it is possible to etch various kinds of silicon film on the semiconductor substrate at the same time with high efficiency, and furthermore, at the same time to remove the single silicon oxide film or at least two kinds of silicon oxide film Frequent damage of SiN film, poly-Si film and TiN film can be solved.
본 발명에 따른 상기 에칭조성물을 사용하여, SiN막, poly-Si막 및 TiN 막 중 1 이상의 막이 포함된 기판 위에 존재하는, 단독 실리콘 산화막 또는 2종 이상의 실리콘 산화막 (예를 들어, TEOS 및 BPGS 혹은 BPS와 같이 CVD계 실리콘 산화막 및 도핑된 실리콘 산화막의 조합)을 에칭처리하는 경우, 각각의 실리콘 산화막에 대해 높은 식각속도를 보장하면서 산화막들간의 식각속도 차이를, 선택비 0.9 내지 1.8 이내로 감소시켜 산화막들을 동시에 높은 효율로 식각할 수 있을 뿐만 아니라, SiN 막, poly-Si막 및 TiN 막에 대한 식각속도는 낮게 유지하여 SiN, poly-Si 및 TiN에 대한 실리콘 산화막의 선택비를 크게 향상시킴으로써 에칭 공정 중 기판상의 SiN막 및, poly-Si막, TiN 막 등에 대한 손상을 방지할 수 있다.Using the etching composition according to the present invention, a single silicon oxide film or two or more silicon oxide films (eg, TEOS and BPGS or the like) present on a substrate including at least one of a SiN film, a poly-Si film and a TiN film. In the case of etching a combination of a CVD silicon oxide film and a doped silicon oxide film, such as BPS, the etching rate between the oxide films is reduced to within a selectivity of 0.9 to 1.8 while ensuring a high etching rate for each silicon oxide film. Not only can be etched with high efficiency at the same time, but also the etching process for SiN, poly-Si and TiN films is kept low, thereby greatly improving the selectivity of silicon oxide films for SiN, poly-Si and TiN. Damage to the SiN film, the poly-Si film, the TiN film, etc. on a heavy substrate can be prevented.
도 1 및 도 2는 반도체 커패시터의 제조에 있어, 본 발명에 따른 에칭 조성물을 이용한 실리콘 산화막의 식각공정을 개략적으로 나타낸 도이다.1 and 2 are schematic views illustrating an etching process of a silicon oxide film using an etching composition according to the present invention in manufacturing a semiconductor capacitor.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040032121A KR100588812B1 (en) | 2004-05-07 | 2004-05-07 | Silicon oxide film etching composition and silicon oxide film etching method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040032121A KR100588812B1 (en) | 2004-05-07 | 2004-05-07 | Silicon oxide film etching composition and silicon oxide film etching method using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050106997A true KR20050106997A (en) | 2005-11-11 |
| KR100588812B1 KR100588812B1 (en) | 2006-06-09 |
Family
ID=37283666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040032121A KR100588812B1 (en) | 2004-05-07 | 2004-05-07 | Silicon oxide film etching composition and silicon oxide film etching method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100588812B1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742276B1 (en) * | 2004-11-10 | 2007-07-24 | 삼성전자주식회사 | Etching solution for removing a low-k dielectric layer and etching method for the low-k dielectric layer using the etching solution |
| KR100760235B1 (en) * | 2006-12-12 | 2007-09-20 | 제일모직주식회사 | Wet etching solution having high selectivity for high density plasma silicon oxide |
| KR101316054B1 (en) * | 2008-08-08 | 2013-10-10 | 삼성전자주식회사 | Composition for etching silicon oxide layer and method for etching silicon oxide layer using the same |
| US8685272B2 (en) | 2008-08-08 | 2014-04-01 | Samsung Electronics Co., Ltd. | Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device |
| KR20160005639A (en) * | 2014-07-07 | 2016-01-15 | 솔브레인 주식회사 | Etchant for Removing Silicon Oxide |
| US9868902B2 (en) | 2014-07-17 | 2018-01-16 | Soulbrain Co., Ltd. | Composition for etching |
| KR20190004782A (en) * | 2016-06-14 | 2019-01-14 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method and boron-doped silicon removal method |
-
2004
- 2004-05-07 KR KR1020040032121A patent/KR100588812B1/en active IP Right Grant
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742276B1 (en) * | 2004-11-10 | 2007-07-24 | 삼성전자주식회사 | Etching solution for removing a low-k dielectric layer and etching method for the low-k dielectric layer using the etching solution |
| KR100760235B1 (en) * | 2006-12-12 | 2007-09-20 | 제일모직주식회사 | Wet etching solution having high selectivity for high density plasma silicon oxide |
| KR101316054B1 (en) * | 2008-08-08 | 2013-10-10 | 삼성전자주식회사 | Composition for etching silicon oxide layer and method for etching silicon oxide layer using the same |
| US8685272B2 (en) | 2008-08-08 | 2014-04-01 | Samsung Electronics Co., Ltd. | Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device |
| KR20160005639A (en) * | 2014-07-07 | 2016-01-15 | 솔브레인 주식회사 | Etchant for Removing Silicon Oxide |
| US9868902B2 (en) | 2014-07-17 | 2018-01-16 | Soulbrain Co., Ltd. | Composition for etching |
| US10465112B2 (en) | 2014-07-17 | 2019-11-05 | Soulbrain Co., Ltd. | Composition for etching |
| KR20190004782A (en) * | 2016-06-14 | 2019-01-14 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method and boron-doped silicon removal method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100588812B1 (en) | 2006-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629266B2 (en) | Etch compositions and methods of processing a substrate | |
| CN112608754B (en) | High-selectivity etching solution | |
| KR101316054B1 (en) | Composition for etching silicon oxide layer and method for etching silicon oxide layer using the same | |
| KR20080017576A (en) | Wet etching solution having high selectivity for silicon oxide | |
| KR100327342B1 (en) | Composite etchant for a nitride etching in a semiconductor process and an etching method using the same etchant | |
| US20100035436A1 (en) | Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device | |
| CN111892931B (en) | BOE etching solution | |
| KR100588812B1 (en) | Silicon oxide film etching composition and silicon oxide film etching method using the same | |
| KR101344541B1 (en) | Composition of Selective Etching solutions For Silicon Oxide Film | |
| US6541391B2 (en) | Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates | |
| KR20090012953A (en) | Etching solution for semiconductor device and method of making the semiconductor device using the same | |
| KR20100137746A (en) | Manufacturing method of selective etching of the etching solution with (si3n4) and (tin),based on silicon oxide | |
| KR20090030702A (en) | Etchant for removing insulating layer | |
| KR100247930B1 (en) | Cleaning solution and cleaning method using the same | |
| US7501072B2 (en) | Etching solution comprising hydrofluoric acid | |
| EP1075018B1 (en) | Surface treating agent for micromachining and method for surface treatment | |
| KR20130073251A (en) | Etchant composition method for forming pattern with the same | |
| KR101344629B1 (en) | Composition of Selective Etching solutions For Silicon Oxide Film | |
| KR100196523B1 (en) | Method of manufacturing semiconductor device | |
| KR101057155B1 (en) | Wet etching solution having high selectivity for silicon oxide | |
| KR100234403B1 (en) | Cleaning solution for semiconductor device and cleaning method using it | |
| TW202309343A (en) | Etchant composition for semiconductor substrate | |
| JP3346817B2 (en) | Method for manufacturing semiconductor device | |
| KR100906502B1 (en) | Wet etching solution having high selectivity for silicon oxide | |
| KR20220126964A (en) | Etching composition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130605 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140225 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160308 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180319 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 15 |