KR20050105410A

KR20050105410A - Plasma display panel

Info

Publication number: KR20050105410A
Application number: KR1020040030839A
Authority: KR
Inventors: 권태정
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-05-01
Filing date: 2004-05-01
Publication date: 2005-11-04

Abstract

본 발명은, 발광효율이 향상된 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다. 또한 본 발명은 불순가스의 배기가 용이한 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a plasma display panel with improved luminous efficiency. In addition, an object of the present invention is to provide a plasma display panel that can easily discharge impurities.

상기와 같은 목적을 달성하기 위하여, 본 발명은:In order to achieve the above object, the present invention is:

투명한 상측기판;Transparent upper substrate;

상기 상측기판에 대해 평행하게 배치된 하측기판;A lower substrate disposed in parallel with the upper substrate;

상기 상측기판과 하측기판 사이에 배치되고, 상기 상측기판 및 하측기판과 함께 방전셀들을 한정하며, 유전체로 형성된 상측격벽;An upper partition wall disposed between the upper substrate and the lower substrate, defining discharge cells together with the upper substrate and the lower substrate, and formed of a dielectric;

상기 방전셀을 둘러싸도록 상측격벽 내에 배치된 상측방전전극;An upper discharge electrode disposed in an upper partition wall to surround the discharge cell;

상기 방전셀을 둘러싸도록 상측격벽 내에 배치되고, 상기 상측방전전극으로부터 이격된 하측방전전극;A lower discharge electrode disposed in an upper partition wall to surround the discharge cell and spaced apart from the upper discharge electrode;

상기 상측격벽과 배면기판 사이에 배치된 하측격벽;A lower partition wall disposed between the upper partition wall and the rear substrate;

상기 상측격벽과 하측격벽 사이에 배치된 스페이서;A spacer disposed between the upper partition wall and the lower partition wall;

적어도 상기 하측격벽의 측면 상에 형성된 형광체층; 및A phosphor layer formed on at least side surfaces of the lower partition wall; And

상기 방전셀 내에 있는 방전가스;를 구비한 플라즈마 디스플레이 패널을 제공한다.It provides a plasma display panel having a discharge gas in the discharge cell.

Description

플라즈마 디스플레이 패널 {Plasma display panel}Plasma Display Panel {Plasma display panel}

본 발명은 새로운 구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel having a novel structure.

도 1 에는 일본 공개특허공보 1998-172442호에 개시된 것과 유사한 플라즈마 디스플레이 패널이 도시되어 있다. 이 플라즈마 디스플레이 패널은 하측기판(121), 상기 하측기판(121)의 상면(121a) 상에 서로 평행하게 배치된 어드레스전극(122)들, 상기 어드레스전극들을 덮는 하측유전체층(123), 상기 하측유전체층(123) 상에 형성된 격벽(124)들, 상기 하측유전체층(123)의 상면과 격벽(124)의 측면에 형성된 형광체층(125), 상기 하측기판과 평행하게 배치된 상측기판(111), 상기 상측기판의 하면(111a) 상에 배치된 유지방전전극쌍(114)들, 상기 유지방전전극쌍들을 덮는 상측유전체층(115), 및 상기 상측유전체층을 덮는 보호층(116)을 구비한다. 상기 유지방전전극쌍은 X전극(112)과 Y전극(113)을 구비하며, X전극(112)과 Y전극(113) 각각은 투명전극(112b, 113b)과 버스전극(112a, 113a)을 구비한다.1 shows a plasma display panel similar to that disclosed in Japanese Laid-Open Patent Publication No. 1998-172442. The plasma display panel includes a lower substrate 121, address electrodes 122 disposed in parallel with each other on an upper surface 121a of the lower substrate 121, a lower dielectric layer 123 covering the address electrodes, and a lower dielectric layer. The partition walls 124 formed on the 123, the phosphor layer 125 formed on the upper surface of the lower dielectric layer 123 and the side surfaces of the partition wall 124, and the upper substrate 111 disposed in parallel with the lower substrate. Sustain discharge electrode pairs 114 disposed on the bottom surface 111a of the upper substrate, an upper dielectric layer 115 covering the sustain discharge electrode pairs, and a protective layer 116 covering the upper dielectric layer. The sustain discharge electrode pair includes an X electrode 112 and a Y electrode 113, and each of the X electrode 112 and the Y electrode 113 includes the transparent electrodes 112b and 113b and the bus electrodes 112a and 113a. Equipped.

상기 플라즈마 디스플레이 패널(110)의 경우에는, 하나의 유지방전전극쌍(114)과 인접한 두 개의 격벽(124)에 의하여 하나의 서브픽셀이 한정된다. 이러한 구조를 갖는 플라즈마 디스플레이 패널의 경우에는, 어드레스전극(122)과 Y전극(113) 간의 어드레스방전에 의하여 발광될 서브픽셀이 선택되고, 상기 선택된 서브픽셀의 X전극(112)과 Y전극(113) 간에 일어나는 유지방전에 의하여 그 서브픽셀이 발광하게 된다. 보다 구체적으로 설명하면, 상기 유지방전에 의하여 서브픽셀 내에 있는 방전가스가 자외선을 방출하고, 이 자외선은 형광체층(125)으로 하여금 가시광선을 방출하게 한다. 상기 형광체층으로부터 방출된 빛이 플라즈마 디스플레이 패널의 화상을 구현한다.In the case of the plasma display panel 110, one subpixel is defined by two partition walls 124 adjacent to one sustain discharge electrode pair 114. In the case of the plasma display panel having such a structure, a subpixel to emit light is selected by the address discharge between the address electrode 122 and the Y electrode 113, and the X electrode 112 and the Y electrode 113 of the selected subpixel are selected. The subpixels emit light due to the sustain discharge occurring between them. More specifically, the sustain discharge causes the discharge gas in the subpixel to emit ultraviolet light, which causes the phosphor layer 125 to emit visible light. Light emitted from the phosphor layer implements an image of the plasma display panel.

플라즈마 디스플레이 패널(110)의 발광효율이 높게 되기 위한 조건은 여러 가지가 있다. 그 조건들 중의 일부는, 상기 방전가스를 여기시키기 위한 유지방전이 일어나는 공간의 체적이 커야 한다는 것, 형광체층의 표면적이 넓어야 한다는 것, 형광체층으로부터 방출되는 가시광선을 방해하는 구성요소가 적어야 한다는 것 등이 있다.There are various conditions for the luminous efficiency of the plasma display panel 110 to be high. Some of the conditions are that the volume of the space where the sustain discharge takes place to excite the discharge gas must be large, the surface area of the phosphor layer must be large, and there must be few components that obstruct the visible light emitted from the phosphor layer. Things.

그러나 상기와 같은 구조를 갖는 플라즈마 디스플레이 패널(110)의 경우에는, 유지방전이 보호막(116)에 인접한 X전극(112)과 Y전극(113) 사이의 공간에서만 일어나므로 유지방전이 일어나는 공간의 체적이 작고, 형광체층의 표면적이 특별히 넓지 않으며, 또한 형광체층(125)으로부터 방출되는 가시광선의 일부가 보호막(116), 상측유전체층(115), 투명전극(112b, 113b), 및 버스전극(112a, 113a) 등에 의하여 흡수 및/또는 반사되므로 상측기판을 통과하는 가시광선의 양은 형광체층에서 방출된 가시광선의 양의 60% 정도 밖에 되지 않는다는 문제가 있다.However, in the case of the plasma display panel 110 having the above structure, since the sustain discharge occurs only in the space between the X electrode 112 and the Y electrode 113 adjacent to the protective film 116, the volume of the space where the sustain discharge occurs. This small, surface area of the phosphor layer is not particularly large, and part of the visible light emitted from the phosphor layer 125 is formed by the protective film 116, the upper dielectric layer 115, the transparent electrodes 112b and 113b, and the bus electrodes 112a, 113a) and the like, the amount of visible light passing through the upper substrate is only about 60% of the amount of visible light emitted from the phosphor layer.

본 발명은 상기와 같은 문제점을 해결하여, 발광효율이 향상된 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.An object of the present invention is to solve the above problems, to provide a plasma display panel with improved luminous efficiency.

또한 본 발명은 불순가스의 배기가 용이한 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a plasma display panel that can easily discharge impurities.

투명한 상측기판;Transparent upper substrate;

적어도 상기 하측격벽의 측면 상에 형성된 형광체층; 및 A phosphor layer formed on at least side surfaces of the lower partition wall; And

상기 스페이서는 상측격벽의 교차부와 하측격벽의 교차부 사이에 배치되는 것이 바람직하고, 상기 스페이서의 두께는 5㎛ 내지 40㎛ 인 것이 바람직하다.The spacer is preferably disposed between the intersection of the upper partition and the intersection of the lower partition, the thickness of the spacer is preferably 5㎛ 40㎛.

상기 하측격벽은 상측격벽과 동일한 폐쇄형 패턴으로 형성되는 것이 바람직하고, 상기 스페이서는 하측격벽 또는 상측격벽과 일체로 형성되는 것이 바람직하다.The lower partition wall is preferably formed in the same closed pattern as the upper partition wall, and the spacer is preferably formed integrally with the lower partition wall or the upper partition wall.

상기 상측방전전극 및 하측방전전극은 일 방향으로 연장된 사다리 형상을 가지고, 상기 플라즈마 디스플레이 패널은 상기 상측방전전극 및 하측방전전극과 교차하도록 연장된 어드레스전극들을 더 구비할 수 있다.The upper discharge electrode and the lower discharge electrode may have a ladder shape extending in one direction, and the plasma display panel may further include address electrodes extending to intersect the upper discharge electrode and the lower discharge electrode.

상기 어드레스전극은 하측기판 상에 형성되고 유전체층에 의하여 덮이며, 상기 유전체층 상에는 형광체층이 형성될 수 있다.The address electrode may be formed on a lower substrate and covered by a dielectric layer, and a phosphor layer may be formed on the dielectric layer.

상기 어드레스전극은 상측격벽 내에 배치되고, 상기 하측기판 상에는 형광체층이 형성될 수 있다.The address electrode may be disposed in an upper partition, and a phosphor layer may be formed on the lower substrate.

상기 상측방전전극은 일 방향으로 연장된 사다리 형상을 가지고, 상기 하측방전전극은 상기 상측방전전극과 교차하도록 연장된 사다리 형상을 가지며, 상기 하측기판 상에는 형광체층이 형성될 수 있다.The upper discharge electrode may have a ladder shape extending in one direction, and the lower discharge electrode may have a ladder shape extending to cross the upper discharge electrode, and a phosphor layer may be formed on the lower substrate.

적어도 상기 상측격벽의 측면은 보호막에 의하여 덮이는 것이 바람직하다. At least the side surface of the upper partition wall is preferably covered by a protective film.

이어서, 도 2 내지 도 4 를 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명에 따른 플라즈마 디스플레이 패널은, 상측기판(211), 하측기판(221), 상측격벽(215), 상측방전전극(213), 하측방전전극(212), 하측격벽(224), 스페이서(227), 형광체층(225), 및 방전가스를 구비한다.Next, embodiments of the present invention will be described in detail with reference to FIGS. 2 to 4. The plasma display panel according to the present invention includes an upper substrate 211, a lower substrate 221, an upper partition 215, an upper discharge electrode 213, a lower discharge electrode 212, a lower partition 224, and a spacer 227. ), A phosphor layer 225, and a discharge gas.

상기 하측기판(221)은 상측기판(211)에 대해 평행하게 배치되고, 상기 상측기판(211)과 하측기판(221)은 유리와 같이 투명한 재료로 제조된다. 상기 상측기판의 하면(211a) 중 방전셀(226)을 한정하는 부분에는, 종래의 플라즈마 디스플레이 패널의 상측기판의 하면에 있는 유지방전전극쌍(114), 상기 유지방전전극쌍을 덮는 상측유전체층(115) 등이 존재하지 않고, 따라서 후술하는 형광체층(225)에서 방출된 가시광선의 양의 80% 이상이 상측기판(211)을 통과할 수 있게 된다.The lower substrate 221 is disposed parallel to the upper substrate 211, and the upper substrate 211 and the lower substrate 221 are made of a transparent material such as glass. A portion of the lower substrate 211a of the upper substrate defining the discharge cell 226 includes a sustain discharge electrode pair 114 on the bottom surface of the upper substrate of the conventional plasma display panel and an upper dielectric layer covering the sustain discharge electrode pair ( 115) and the like, and therefore, 80% or more of the amount of visible light emitted from the phosphor layer 225 to be described later can pass through the upper substrate 211.

상기 상측기판(211)과 하측기판(221) 사이, 구체적으로는 상측기판(211)의 하면(211a)에는 상측기판(211) 및 하측기판(221)과 함께 방전셀(226)들을 한정하며, 유전체로 형성된 상측격벽(215)이 형성된다. 도 2 에는 상기 방전셀(226)들이 매트릭스 형태로 배치된 것으로 도시되었으나, 이에 한정되는 것은 아니고, 델타 형태로 배치될 수도 있다. 또한, 도 3 에는 방전셀(226)의 횡단면이 사각형인 것으로 도시되었으나, 이에 한정되는 것은 아니고, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등일 수 있다.Between the upper substrate 211 and the lower substrate 221, specifically, the lower surface 211a of the upper substrate 211, along with the upper substrate 211 and the lower substrate 221 to define the discharge cells 226, An upper partition wall 215 formed of a dielectric is formed. In FIG. 2, the discharge cells 226 are illustrated in a matrix form, but are not limited thereto and may be arranged in a delta form. In addition, although the cross section of the discharge cell 226 is illustrated in FIG. 3 as being rectangular, the present invention is not limited thereto and may be a polygon such as a triangle or a pentagon, or a circle or an ellipse.

상기 상측격벽(215)은, 유지방전시 인접한 상측방전전극(213)과 하측방전전극(212)이 직접 통전되는 것과 하전 입자가 유지방전전극들(212, 213)에 충돌함으로써 이들을 손상시키는 것을 방지할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B₂O₃, SiO₂ 등이 있다.The upper partition 215 may prevent the adjacent upper discharge electrode 213 and the lower discharge electrode 212 from being directly energized during the sustain discharge and prevent the charged particles from damaging them by colliding with the sustain discharge electrodes 212 and 213. It is formed as a dielectric which can be used. Such dielectrics include PbO, B ₂ O ₃ , SiO _2, and the like.

도 4 에 도시된 바와 같이, 적어도 상기 상측격벽(215)의 측면(215')은 보호막(216)에 의하여 덮이는 것이 바람직하다. 상기 보호막(216)은 예를 들어 MgO 의 증착에 의하여 형성되는데, 보호막(216)의 증착 시에 상측격벽의 하면(215f')과 방전셀(226)을 한정하는 상측기판의 하면(211a)에도 보호막(216)이 형성될 수 있다. 그러나 상측격벽의 하면(215f')과 상측기판의 하면(211a)에 형성된 보호막(216)이 본 실시예에 따른 플라즈마 디스플레이 패널의 작동에 심각한 악영향을 주는 것은 아니며, 상측기판의 하면(211a)에 형성된 보호막(216)은 2차전자방출효과면에서 바람직할 수 있다.As shown in FIG. 4, at least the side surface 215 ′ of the upper partition wall 215 is preferably covered by the protective film 216. The protective film 216 is formed by, for example, MgO deposition. The protective film 216 may also be formed by depositing MgO. The protective film 216 may also be formed by depositing MgO. The protective film 216 may be formed. However, the protective film 216 formed on the lower surface 215f 'of the upper partition and the lower surface 211a of the upper substrate does not seriously affect the operation of the plasma display panel according to the present embodiment. The formed protective film 216 may be preferable in view of the secondary electron emission effect.

상기 상측격벽(215) 내에는 방전셀(226)을 둘러싸는 상측방전전극(213)과 하측방전전극(212)이 서로 이격되어 배치된다. 이와 같이 내부에 상측방전전극(213)과 하측방전전극(212)이 배치된 상측격벽(215)을 형성하기 위해서는, 도 4 에 도시된 바와 같이 상측기판의 하면(211a) 상에 유전체 페이스트를 인쇄하고 이를 건조시킴으로써 소정의 패턴으로 형성된 제1상측격벽층(215d)을 형성한다. 소정의 패턴으로 형성된 제1상측격벽층(215d)을 형성하기 위한 방법으로서는, 유전체 페이스트를 미리 소정의 패턴으로 인쇄하는 방법과, 유전체 페이스트를 상측기판의 하면(211a) 상에 전면적으로 인쇄한 후에 불필요한 부분을 샌드블라스팅과 같은 공정에 의하여 제거하는 방법이 있다. 상기 제1상측격벽층(215d)을 건조시킨 후에는 필요에 따라서 제1상측격벽층에 대한 소성공정이 행해질 수도 있다. The upper discharge electrode 213 and the lower discharge electrode 212 which surround the discharge cell 226 are spaced apart from each other in the upper partition 215. As described above, in order to form the upper partition wall 215 having the upper discharge electrode 213 and the lower discharge electrode 212 disposed therein, a dielectric paste is printed on the lower surface 211a of the upper substrate as shown in FIG. 4. Then, the first upper partition wall layer 215d formed in a predetermined pattern is formed by drying it. As a method for forming the first upper partition wall layer 215d formed in a predetermined pattern, a method of printing the dielectric paste in a predetermined pattern in advance, and after printing the dielectric paste on the lower surface 211a of the upper substrate in full There is a method of removing unnecessary parts by a process such as sandblasting. After drying the first upper partition wall layer 215d, a firing process may be performed on the first upper partition wall layer as necessary.

제1상측격벽층(215d)의 하면(215d') 상에는 상측방전전극(213)이 형성된다. 상측방전전극은 도전성 금속(예를 들어 은, 구리, 알루미늄 등)이 포함된 페이스트를 제1상측격벽층(215d)의 하면(215d') 상에 인쇄(예를 들어 스크린 인쇄방법에 의한 인쇄)한 후, 그 페이스트로 형성된 층에 대하여 건조, 노광, 및 현상의 공정을 행함으로써 형성된다.The upper discharge electrode 213 is formed on the lower surface 215d 'of the first upper partition wall layer 215d. The upper discharge electrode prints a paste containing a conductive metal (for example, silver, copper, aluminum, etc.) on the lower surface 215d 'of the first upper partition wall layer 215d (for example, by screen printing). Then, it forms by performing the process of drying, exposure, and image development with respect to the layer formed from this paste.

상측방전전극(213)이 형성된 후에는 상측방전전극(213)을 덮는 제2상측격벽층(215e)이 형성된다. 제2상측격벽층(215e)은 제1상측격벽층(215d)과 유사한 방법으로 형성된다. 제2상측격벽층(215e)의 하면(215e') 상에는 하측방전전극(212)이 형성된다.After the upper discharge electrode 213 is formed, a second upper partition layer 215e covering the upper discharge electrode 213 is formed. The second upper partition wall layer 215e is formed in a similar manner to the first upper partition wall layer 215d. The lower discharge electrode 212 is formed on the lower surface 215e 'of the second upper partition wall layer 215e.

하측방전전극(212)은 도전성 금속(예를 들어 은, 구리, 알루미늄 등)이 포함된 페이스트를 제2상측격벽층(215e)의 하면(215e') 상에 인쇄(예를 들어 스크린 인쇄방법에 의한 인쇄)한 후, 그 페이스트로 형성된 층에 대하여 건조, 노광, 및 현상의 공정을 행함으로써 형성된다.The lower discharge electrode 212 prints a paste containing a conductive metal (for example, silver, copper, aluminum, etc.) on the lower surface 215e 'of the second upper partition wall layer 215e (for example, in a screen printing method). Printing), followed by drying, exposure and development of the layer formed of the paste.

하측방전전극(212)이 형성된 후에는 하측방전전극(213)을 덮는 제3상측격벽층(215f)이 형성된다. 제3상측격벽층(215f)은 제1상측격벽층(215d)과 유사한 방법으로 형성된다.After the lower discharge electrode 212 is formed, a third upper partition wall layer 215f covering the lower discharge electrode 213 is formed. The third upper partition wall layer 215f is formed in a similar manner to the first upper partition wall layer 215d.

상기 제1상측격벽층(215d), 제2상측격벽층(215e), 및 제3상측격벽층(215f) 각각은 필요에 따라서(예를 들어 각 층의 두께를 두껍게 하기 위하여) 둘 이상의 층들로 적층될 수 있다.Each of the first upper partition wall layer 215d, the second upper partition wall layer 215e, and the third upper partition wall layer 215f may be formed into two or more layers as necessary (for example, to increase the thickness of each layer). Can be stacked.

상기 상측방전전극(213)과 하측방전전극(212)은 유지방전을 위한 전극들로서, 이 전극들 사이에서 플라즈마 디스플레이 패널의 화상을 구현하기 위한 유지방전이 일어난다. 상기 상측방전전극(213)과 하측방전전극(212)은 은, 알루미늄, 구리 등과 같은 도전성 금속으로 형성될 수 있고, 후술되는 어드레스전극(222)도 도전성금속으로 형성될 수 있다.The upper discharge electrode 213 and the lower discharge electrode 212 are electrodes for sustain discharge, and a sustain discharge occurs to implement an image of the plasma display panel between the electrodes. The upper discharge electrode 213 and the lower discharge electrode 212 may be formed of a conductive metal such as silver, aluminum, copper, or the like, and the address electrode 222 described later may also be formed of a conductive metal.

도 2 에 도시된 플라즈마 디스플레이 패널의 경우에는, 상측방전전극(213), 하측방전전극(212), 및 어드레스전극(222)이 도 3 에 도시된 바와 같이 배치되고, 상측방전전극(213)과 하측방전전극(212)은 사다리 형상을 가지며, 어드레스전극(222)이 하측기판의 상면(221a)에 배치된다. 상측방전전극(213)과 하측방전전극(212)은 한 쌍을 이루어 일 방향으로 서로 평행하게 연장되고, 어드레스전극(222)은 이들과 교차하도록 연장된다. 이러한 전극 배치 구조는, 하측방전전극(212)과 상측방전전극(213) 중의 일 전극과 어드레스전극(222) 간에 어드레스방전이 일어나고, 상측방전전극(213)과 하측방전전극(212) 간에 유지방전이 일어나도록 하기 위한 것이다.In the case of the plasma display panel shown in FIG. 2, the upper discharge electrode 213, the lower discharge electrode 212, and the address electrode 222 are arranged as shown in FIG. 3, and the upper discharge electrode 213 is disposed. The lower discharge electrode 212 has a ladder shape, and the address electrode 222 is disposed on the upper surface 221a of the lower substrate. The upper discharge electrode 213 and the lower discharge electrode 212 are formed in a pair to extend in parallel to each other in one direction, and the address electrode 222 extends to cross them. In this electrode arrangement structure, an address discharge occurs between one of the lower discharge electrodes 212 and the upper discharge electrodes 213 and the address electrode 222, and a sustain discharge between the upper discharge electrodes 213 and the lower discharge electrodes 212. This is to make it happen.

어드레스방전과 유지방전에 의하여 구동되는 플라즈마 디스플레이 패널의 일 방전셀에는 통상 X전극과 Y전극이라고 불리는 두 개의 유지방전전극들(하나의 유지방전전극쌍)과 하나의 어드레스전극(222)을 구비한다. 어드레스방전은 상기 Y전극과 어드레스전극(222) 간에 일어나는 방전인바, 본 실시예의 경우와 같이 어드레스전극(222)이 상측방전전극(213)과 하측방전전극(212)의 하측에 배치된 경우에는 하측방전전극(212)이 Y전극인 것이 바람직하다. 하측방전전극(212)이 Y전극인 경우에는 상측방전전극(213)이 X전극이 된다. One discharge cell of the plasma display panel driven by the address discharge and the sustain discharge is provided with two sustain discharge electrodes (one sustain discharge electrode pair) and one address electrode 222, which are commonly referred to as X electrodes and Y electrodes. The address discharge is a discharge occurring between the Y electrode and the address electrode 222. When the address electrode 222 is disposed below the upper discharge electrode 213 and the lower discharge electrode 212 as in the present embodiment, It is preferable that the discharge electrode 212 is a Y electrode. When the lower discharge electrode 212 is the Y electrode, the upper discharge electrode 213 becomes the X electrode.

상기 어드레스전극(222)은 하측기판의 상면(221a) 상에 형성되고 유전체층(223)에 의하여 덮이는데, 이 유전체층(223)은 방전시 하전 입자가 어드레스전극(222)에 충돌하여 어드레스전극(222)을 손상시키는 것을 방지한다. 유전체층(223)은 하전 입자를 유도할 수 있는 유전체로서 형성되어야 하는바, 이와 같은 유전체로서는 PbO, B₂O₃, SiO₂ 등이 있다.The address electrode 222 is formed on the upper surface 221a of the lower substrate and is covered by the dielectric layer 223. 222 to prevent damage. The dielectric layer 223 should be formed as a dielectric capable of inducing charged particles. Such dielectrics include PbO, B ₂ O ₃ , SiO _2, and the like.

본 실시예의 상측방전전극(213)과 하측방전전극(212)은 종래의 유지방전전극들(112, 113)과는 달리 방전셀(226)을 둘러싸고 있고, 따라서 유지방전은 상기 방전셀의 둘레를 따라서 일어나므로, 유지방전이 일어나는 공간의 체적이 상대적으로 크다. 이로 인하여, 본 실시예에 따른 플라즈마 디스플레이 패널의 발광효율은 종래의 플라즈마 디스플레이 패널의 발광효율보다 높게 된다.The upper discharge electrode 213 and the lower discharge electrode 212 according to the present embodiment, unlike the conventional sustain discharge electrodes 112 and 113, surround the discharge cell 226, so that the sustain discharge is formed around the discharge cell. As a result, the volume of the space in which the sustain discharge occurs is relatively large. For this reason, the luminous efficiency of the plasma display panel according to the present embodiment is higher than that of the conventional plasma display panel.

또한, 본 실시예에 따른 플라즈마 디스플레이 패널의 방전셀(226) 내에서는, 도 4 에 화살표로서 도시된 바와 같이 유지방전이 방전셀(226)의 상측부(상측기판에 가까운 부분)에서만 이루어지므로, 유지방전 시에 발생될 수 있는 하전입자에 의한 형광체의 이온스퍼터링이 저감되고, 따라서 형광체층(225)의 열화에 의한 영구잔상 발생이 저감된다는 장점이 있다.In addition, in the discharge cell 226 of the plasma display panel according to the present embodiment, as shown by an arrow in FIG. 4, the sustain discharge is performed only at the upper portion (close to the upper substrate) of the discharge cell 226. Ion sputtering of the phosphor by the charged particles that may be generated at the time of sustain discharge is reduced, and thus there is an advantage that the generation of permanent afterimage due to deterioration of the phosphor layer 225 is reduced.

상기 상측격벽(215)과 배면기판(221) 사이, 보다 상세하게는 상측격벽(215)과 유전체층(223) 사이에는 하측격벽(224)이 배치된다. 하측격벽은 적색발광 형광체를 포함하는 형광체층, 녹색발광 형광체를 포함하는 형광체층, 및 청색발광 형광체를 포함하는 형광체층이 배치되는 영역을 구획한다. A lower partition 224 is disposed between the upper partition 215 and the back substrate 221, and more specifically, between the upper partition 215 and the dielectric layer 223. The lower partition wall partitions a region in which a phosphor layer including a red light emitting phosphor, a phosphor layer including a green light emitting phosphor, and a phosphor layer including a blue light emitting phosphor are disposed.

상기 하측격벽(224)은 상측격벽(215)과 같이 폐쇄형 패턴으로 형성되는 것이 바람직하다. 하측격벽(224)이 폐쇄형 패턴으로 형성되었다는 것은, 하측격벽(224)이 하측기판(221)과 평행한 방향으로는 개방되지 않았음을 의미한다. 하측격벽(224)이 폐쇄형 패턴으로 형성되면, 하측격벽의 측면(224')의 표면적이 넓어지고, 이에 형성되는 형광체층(225)의 표면적도 넓어지게 된다. 따라서 일 방전셀에서 방출되는 가시광선의 양이 많아지므로 플라즈마 디스플레이 패널의 발광효율이 향상된다.The lower partition wall 224 is preferably formed in a closed pattern like the upper partition wall 215. The lower barrier rib 224 is formed in a closed pattern, which means that the lower barrier rib 224 is not opened in a direction parallel to the lower substrate 221. When the lower partition wall 224 is formed in a closed pattern, the surface area of the side surface 224 ′ of the lower partition wall is increased, and the surface area of the phosphor layer 225 formed thereon is also increased. Therefore, since the amount of visible light emitted from one discharge cell increases, the luminous efficiency of the plasma display panel is improved.

상기 방전셀(226)의 내부, 보다 상세하게는 하측격벽의 측면(224')과 유전체층의 상면(223a)에는 형광체층(225)이 형성된다. 본 실시예의 경우에는, 하측격벽의 측면(224')에 형성된 형광체층(225)의 표면적이 종래의 플라즈마 디스플레이 패널에 형성된 형광체층(125)의 표면적보다 넓게 되고, 따라서 후술되는 방전가스로부터 자외선을 받아 가시광선을 방출할 수 있는 면적이 넓게 되므로 플라즈마 디스플레이 패널의 발광효율이 향상된다.The phosphor layer 225 is formed inside the discharge cell 226, more specifically, on the side surface 224 ′ of the lower partition wall and the upper surface 223a of the dielectric layer. In the case of this embodiment, the surface area of the phosphor layer 225 formed on the side surface 224 'of the lower partition wall becomes larger than the surface area of the phosphor layer 125 formed in the conventional plasma display panel, and thus ultraviolet light is discharged from the discharge gas described later. The light emitting efficiency of the plasma display panel is improved since the area for emitting visible light is widened.

상기 형광체층은, 적색발광 형광체, 녹색발광 형광체, 및 청색발광 형광체 중의 일 형광체, 솔벤트, 및 바인더가 혼합된 형광체 페이스트가 유전체층의 상면(223a) 및 하측격벽의 측면(224')에 도포된 후에 건조 및 소성 공정을 거침으로써 형성된다. 상기 적색발광 형광체로서는 Y(V,P)O₄:Eu 등이 있고, 녹색발광 형광체로서는 Zn₂SiO₄:Mn, YBO₃:Tb 등이 있으며, 청색발광 형광체로서는 BAM:Eu 등이 있다.The phosphor layer may be formed by applying a phosphor paste mixed with one phosphor, a solvent, and a binder in a red phosphor, a green phosphor, and a blue phosphor, to the upper surface 223a of the dielectric layer and the side surface 224 'of the lower partition. It is formed by going through drying and firing processes. Examples of the red light-emitting phosphor include Y (V, P) O ₄ : Eu, and examples of the green light-emitting phosphor include Zn ₂ SiO ₄ : Mn, YBO ₃ : Tb, and the blue light-emitting phosphor includes BAM: Eu.

상기 하측격벽(224)이 폐쇄형 패턴으로 형성되면, 전술된 바와 같이 형광체층(225)의 표면적이 넓어지는 장점이 있는 반면에, 불순가스의 배출 및 방전가스의 충전이 곤란해 질 수 있다. 즉 도 2 에 도시된 바와는 달리, 스페이서(227)가 상측격벽(215)과 하측격벽(224) 사이에 개재되어 있지 않으면, 상측격벽(215)과 하측격벽(224)은 밀착되게 되고, 따라서 제조공정 중에 발생되는 불순가스가 원활히 배출되지 않고, 방전셀(226)들 내에 적절히 충전되어야 할 방전가스가 원활히 충전되지 않는다.When the lower partition wall 224 is formed in a closed pattern, as described above, the surface area of the phosphor layer 225 may be expanded, but it may be difficult to discharge the impurity gas and charge the discharge gas. That is, unlike shown in FIG. 2, if the spacer 227 is not interposed between the upper partition 215 and the lower partition 224, the upper partition 215 and the lower partition 224 are in close contact, and thus Impurity gas generated during the manufacturing process is not smoothly discharged, and the discharge gas to be properly charged in the discharge cells 226 is not smoothly charged.

상세히 설명하면, 플라즈마 디스플레이 패널을 제조함에 있어서는, 각종의 페이스트(유전체 페이스트, 격벽 페이스트, 전극 페이스트 등)를 소정의 패턴으로 형성하고, 상기 페이스트를 건조 및 소성시켜야 하는데, 일부 소성 공정은 플라즈마 디스플레이 패널을 완성한 후에 행해져야 한다. 상기 각종 페이스트에 포함된 불순물들은, 소성공정에 의하여 페이스트로부터 이탈하여 방전셀(226) 내에 불순가스로서 존재하게 된다. 상기 불순가스가 플라즈마 디스플레이 패널의 외부로 충분히 배출되지 못하면, 방전셀들 간의 방전 불균일로 인하여 화상에 얼룩이 생기는 등, 화상품질이 저하되고, 방전전압이 상승되어 소비전력이 증가된다는 문제가 있다. 방전가스가 방전셀들 내에 충분히 균일하게 충전되지 못하면, 방전이 불균일해지고, 이로 인하여 화상품질이 저하된다는 것은 자명하다.In detail, in manufacturing a plasma display panel, various pastes (dielectric pastes, barrier pastes, electrode pastes, etc.) must be formed in a predetermined pattern, and the pastes must be dried and fired. Should be done after completion. Impurities contained in the various pastes are removed from the paste by the firing process and exist as impurity gas in the discharge cells 226. If the impurity gas is not sufficiently discharged to the outside of the plasma display panel, there is a problem that the image quality is reduced, such as a stain on the image due to the discharge irregularity between the discharge cells, the power consumption is increased by the discharge voltage is increased. If the discharge gas is not sufficiently uniformly charged in the discharge cells, it is apparent that the discharge becomes nonuniform, thereby degrading the image quality.

상기 상측격벽의 하면(215f')과 하측격벽의 상면(224'') 간에는 공정오차로 인한 미세한 틈새가 있을 수 있으나, 이 틈새는 너무 좁아서 불순가스의 배출과 방전가스의 충전을 원활하게 하지는 못한다. There may be a minute gap between the lower surface 215f 'of the upper partition and the upper surface 224' 'of the lower partition due to a process error, but the gap is too narrow to smoothly discharge the impurity gas and charge the discharge gas. .

본 실시예의 경우와 같이, 상측격벽(215)과 하측격벽(224) 사이에 스페이서(227)가 개재되어 있으면, 플라즈마 디스플레이 패널의 제조공정에 있어서의 불순가스 배출과 방전가스 충전이 용이하게 된다. 도 2 에는 스페이서(227)가 하측격벽(224) 상에 형성된 것으로 도시되었으나, 상측격벽의 하면(215f') 상에 형성될 수도 있다. 스페이서(227)는 하측격벽(224) 또는 상측격벽(215)과 일체로 형성될 수 있는데, 하측격벽(224)과 일체로 형성되는 경우에는 하측격벽의 재료와 동일한 재료로 형성되고, 상측격벽(215)과 일체로 형성되는 경우에는 상측격벽의 재료와 동일한 재료로 형성되는 것이 바람직하다. 스페이서(227)가 상측격벽과 일체로 형성되는 경우에는 유전체로 형성되는바, 전술된 제1상측격벽층(215d), 제2상측격벽층(215e), 및 제3상측격벽층(215f)을 형성하는 방법에 의하여 형성될 수 있고, 이는 스페이서(227)가 하측격벽과 일체로 형성되는 경우에도 유사하다.As in the case of the present embodiment, when the spacer 227 is interposed between the upper partition 215 and the lower partition 224, the impurity gas discharge and discharge gas filling in the plasma display panel manufacturing process can be facilitated. Although the spacer 227 is illustrated as being formed on the lower partition 224 in FIG. 2, the spacer 227 may be formed on the lower surface 215f 'of the upper partition. The spacer 227 may be integrally formed with the lower partition wall 224 or the upper partition wall 215. When the spacer 227 is integrally formed with the lower partition wall 224, the spacer 227 may be formed of the same material as the material of the lower partition wall, and the upper partition wall ( When formed integrally with 215, it is preferable to be formed of the same material as the material of the upper partition. When the spacer 227 is formed integrally with the upper partition wall, the spacer 227 is formed of a dielectric material. The first upper partition wall layer 215d, the second upper partition wall layer 215e, and the third upper partition wall layer 215f may be formed. It can be formed by a forming method, which is similar when the spacer 227 is formed integrally with the lower partition wall.

한편, 상기 스페이서는 상측격벽(215)과 하측격벽(224)을 수직방향 및 수평방향으로 지지해야 하는바, 구조적 안정성(내구성)이 높은 위치에 배치되는 것이 바람직하다. 상기 상측격벽(215)은 일 방향으로 연장된 제1연장부(215a)와 제1연장부와 교차하도록 연장된 제2연장부(215b)를 구비한다. 상기 상측격벽의 제1연장부(215a)에는 하측격벽(224)의 제1연장부(224a)가 대응되며, 상측격벽의 제2연장부(215b)에는 하측격벽(224)의 제2연장부(224b)가 대응된다. 스페이서(227)는, 상기 상측격벽의 제1연장부(215a)와 제2연장부(215b)가 교차하는 교차부(215c)와, 상기 하측격벽의 제1연장부(224a)와 제2연장부(224b)가 교차하는 교차부(224c) 사이에 배치되는 것이 구조적 안정성 측면에서 바람직하다. On the other hand, the spacer is to support the upper partition 215 and the lower partition 224 in the vertical direction and the horizontal direction, it is preferable that the structural stability (durability) is disposed in a high position. The upper partition wall 215 includes a first extension part 215a extending in one direction and a second extension part 215b extending to intersect the first extension part. The first extension part 224a of the lower partition wall 224 corresponds to the first extension part 215a of the upper partition wall, and the second extension part of the lower partition wall 224 corresponds to the second extension part 215b of the upper partition wall. 224b corresponds. The spacer 227 includes an intersection portion 215c where the first extension portion 215a and the second extension portion 215b of the upper partition cross, and the first extension portion 224a and the second extension of the lower partition. It is preferred from the structural stability point of view that the portions 224b are disposed between the crossing portions 224c where they intersect.

상기 스페이서(227)의 두께(T)는 불순가스 배기 및 방전가스의 충전을 위한 충분한 공간을 확보하기 위하여 적어도 5㎛ 인 것이 바람직하고, 구조적 안정성을 확보하기 위하여 40㎛ 이하인 것이 바람직하다.The thickness T of the spacer 227 is preferably at least 5 μm in order to secure sufficient space for filling the impurity gas exhaust and discharge gas, and preferably 40 μm or less in order to ensure structural stability.

상기 방전셀(226)의 내부에는 방전가스가 충전된다. 이 방전가스는 예를 들어 Xe이 5% 내지 15% 포함된 Ne-Xe 혼합가스인데, 필요에 따라서 Ne의 적어도 일부가 He으로 대체될 수도 있다.The discharge gas is filled in the discharge cell 226. The discharge gas is, for example, a Ne-Xe mixed gas containing 5% to 15% of Xe, and at least a part of Ne may be replaced with He as necessary.

상기와 같은 구성을 갖는 플라즈마 디스플레이 패널의 작동을 간단히 설명한다. 어드레스전극(222)과 하측방전전극(212) 간에 어드레스전압이 인가됨으로써 어드레스방전이 일어나고, 이 어드레스방전의 결과로 유지방전이 일어날 방전셀(226)이 선택된다. 유지방전이 일어날 방전셀(226)이 선택된다는 것은, 상측격벽(215)(상측격벽(215)이 보호막(216)에 의하여 덮인 경우에는, 보호막(216)) 중 상측방전전극(213)과 하측방전전극(212)에 인접한 영역에 유지방전이 일어날 수 있도록 벽전하가 축적된다는 의미이다. 어드레스방전이 종료되면 하측방전전극(212)에 인접한 영역에 양이온이 축적되고 상측방전전극(213)에 인접한 영역에 전자가 축적된다.The operation of the plasma display panel having the above configuration will be briefly described. When an address voltage is applied between the address electrode 222 and the lower discharge electrode 212, an address discharge occurs, and as a result of the address discharge, a discharge cell 226 in which sustain discharge occurs is selected. The selection of the discharge cells 226 in which sustain discharge is to be performed means that the upper discharge electrode 213 and the lower discharge electrode 213 of the upper partition 215 (when the upper partition 215 is covered by the protective film 216). This means that wall charges are accumulated in a region adjacent to the discharge electrode 212 so that sustain discharge can occur. When the address discharge is completed, cations are accumulated in the region adjacent to the lower discharge electrode 212 and electrons are accumulated in the region adjacent to the upper discharge electrode 213.

어드레스방전 후, 상기 선택된 방전셀의 하측방전전극(212)과 상측방전전극(213) 사이에 유지방전전압이 인가되면, 하측방전전극(212)에 인접한 영역에 쌓여 있던 양이온들과 상측방전전극(213)에 인접한 영역에 축적되어 있던 전자들이 충돌하여 유지방전을 일으킨다. 유지방전이 진행됨에 따라서 하측방전전극(212)과 상측방전전극(213) 간에는 방전유지전압이 반복적으로 거꾸로 인가된다. After the address discharge, when the sustain discharge voltage is applied between the lower discharge electrode 212 and the upper discharge electrode 213 of the selected discharge cell, the positive and positive discharges accumulated in the region adjacent to the lower discharge electrode 212 ( Electrons accumulated in the region adjacent to 213 collide with each other, causing a sustain discharge. As the sustain discharge progresses, the discharge sustain voltage is repeatedly applied upside down between the lower discharge electrode 212 and the upper discharge electrode 213.

상기 유지방전에 의하여 상기 방전가스의 에너지준위가 상승되는데, 방전가스의 상승된 에너지준위가 낮아지면서 방전가스로부터 자외선이 방출된다. 이 자외선은 방전셀(226) 내에 배치된 형광체층(225)에 포함된 형광체의 에너지 준위를 상승시키는데, 형광체의 상승된 에너지준위가 낮아지면서 가시광선이 방출된다. 각 방전셀(226)들로부터 방출되는 가시광선에 의하여 플라즈마 디스플레이 패널에 화상이 구현된다. The energy discharge of the discharge gas is increased by the sustain discharge, and the ultraviolet rays are emitted from the discharge gas while the elevated energy level of the discharge gas is lowered. The ultraviolet ray raises the energy level of the phosphor contained in the phosphor layer 225 disposed in the discharge cell 226, and the visible energy is emitted while the raised energy level of the phosphor is lowered. An image is implemented in the plasma display panel by the visible light emitted from each discharge cell 226.

이하에서는 도 5 및 도 6 을 참조하여, 제1실시예와 상이한 사항을 중심으로 제2실시예에 관하여 설명한다. 제2실시예가 제1실시예와 상이한 점은, 어드레스전극(322)이 상측격벽(215) 내에 배치된다는 것이다. 상기 어드레스전극은 상측방전전극(212) 및 하측방전전극(213)과 마찬가지로 사다리 형상을 갖는 것이 바람직하다.Hereinafter, with reference to FIGS. 5 and 6, the second embodiment will be described based on the matters different from the first embodiment. The second embodiment differs from the first embodiment in that the address electrode 322 is disposed in the upper partition 215. The address electrode preferably has a ladder shape like the upper discharge electrode 212 and the lower discharge electrode 213.

도 5 및 도 6 에는 어드레스전극(322)이 상측방전전극(213)의 상측에 배치된 것으로 도시되었으나, 어드레스전극은 하측방전전극(212)의 하측에 배치될 수도 있다. 어드레스전극(322)이 상측방전전극(213)의 상측에 배치되는 경우에는, 어드레스전극(322)과 상측방전전극(213) 간에 어드레스방전이 수행되는 것이 바람직하다. 이와는 반대로 어드레스전극(322)이 하측방전전극(212)의 하측에 배치되는 경우에는, 어드레스전극(322)과 하측방전전극(212) 간에 어드레스방전이 수행되는 것이 바람직하다. 다만, 방전셀 내에 충전된 방전가스를 고르게 그리고 많이 여기시키 위하여는, 상기 상측방전전극(213)과 하측방전전극(212)이 방전셀의 수직방향으로 중간에 배치되는 것이 바람직하므로, 어드레스전극(322)이 상측방전전극(213)의 상측에 배치되는 것이 유리하다. 어드레스전극이 어디에 배치되더라도, 상측방전전극(213) 및 하측방전전극(212)과는 이격 및 절연된다.5 and 6 illustrate that the address electrode 322 is disposed above the upper discharge electrode 213, the address electrode may be disposed below the lower discharge electrode 212. When the address electrode 322 is disposed above the upper discharge electrode 213, it is preferable that the address discharge is performed between the address electrode 322 and the upper discharge electrode 213. On the contrary, when the address electrode 322 is disposed below the lower discharge electrode 212, it is preferable that the address discharge is performed between the address electrode 322 and the lower discharge electrode 212. However, in order to excite the discharge gas charged in the discharge cell evenly and much, it is preferable that the upper discharge electrode 213 and the lower discharge electrode 212 be disposed in the middle of the discharge cell in the vertical direction. It is advantageous that the 322 is disposed above the upper discharge electrode 213. Wherever the address electrode is disposed, the upper discharge electrode 213 and the lower discharge electrode 212 are spaced apart from and insulated.

본 실시예의 경우에는 제1실시예에는 있는 유전체층(223)이 필요없게 되므로, 상기 하측기판의 상면(221a) 상에 직접 형광체층(225)이 형성된다.In the present embodiment, since the dielectric layer 223 is not required in the first embodiment, the phosphor layer 225 is directly formed on the upper surface 221a of the lower substrate.

그 밖에, 제2실시예에 관하여 별도로 설명되지 않은 사항은 제1실시예에 관한 사항과 같다.In addition, the matters not separately described with respect to the second embodiment are the same as the matters concerning the first embodiment.

이하에서는 도 7 및 도 8 을 참조하여, 제1실시예와 상이한 사항을 중심으로 제3실시예에 관하여 설명한다. 제3실시예가 제1실시예와 상이한 점은, 어드레스전극(222)이 없다는 것이다. 특정의 방전셀(226)에서 방전이 일어나도록 하기 위해서는 2개의 방전전극만 있으면 되므로, 어드레스전극이 반드시 필요한 것은 아니다.Hereinafter, with reference to FIGS. 7 and 8, a third embodiment will be described, focusing on different matters from the first embodiment. The third embodiment differs from the first embodiment in that there is no address electrode 222. Since only two discharge electrodes are required to cause discharge in a specific discharge cell 226, an address electrode is not necessarily required.

어드레스전극이 없는 경우에는, 상측방전전극(413)과 하측방전전극(212)은 사다리 형상을 가지며, 서로 교차하도록 연장된다. 어드레스전극(222)이 없기 때문에 유전체층(223)이 필요하지 않게 되며, 따라서 하측격벽(224)은 하측기판(221)의 상면(221a)에 형성되고, 형광체층(225)은 하측격벽의 측면(224') 및 하측기판(221)의 상면(221a) 상에 형성된다.When there is no address electrode, the upper discharge electrode 413 and the lower discharge electrode 212 have a ladder shape and extend to cross each other. Since there is no address electrode 222, the dielectric layer 223 is not necessary. Therefore, the lower partition wall 224 is formed on the upper surface 221a of the lower substrate 221, and the phosphor layer 225 is formed on the side surface of the lower partition wall ( 224 ′ and the upper surface 221 a of the lower substrate 221.

그 밖에, 제3실시예에 관하여 별도로 설명되지 않은 사항은 제1실시예에 관한 사항과 같다.In addition, the matters not separately described with respect to the third embodiment are the same as the matters concerning the first embodiment.

본 발명에 의하여, 발광효율이 향상된 플라즈마 디스플레이 패널이 제공된다. According to the present invention, a plasma display panel with improved luminous efficiency is provided.

또한 본 발명에 의하여, 불순가스의 배기와 방전가스의 충전이 용이한 플라즈마 디스플레이 패널이 제공된다.In addition, the present invention provides a plasma display panel that is easy to exhaust impurities and to charge discharge gas.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1 은 종래의 플라즈마 디스플레이 패널을 도시하는 부분절개 분리사시도이고,1 is a partial cutaway perspective view showing a conventional plasma display panel;

도 2 는 본 발명의 제1실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분절개 분리사시도이고,2 is a partial cutaway perspective view showing a plasma display panel according to a first embodiment of the present invention;

도 3 은 도 2 에 도시된 플라즈마 디스플레이 패널의 전극들의 배치구조를 도시한 부분절개 사시도이고,3 is a partial cutaway perspective view illustrating an arrangement of electrodes of the plasma display panel illustrated in FIG. 2;

도 4 는 도 2 의 Ⅳ-Ⅳ선을 따라 취한 단면도이고,4 is a cross-sectional view taken along line IV-IV of FIG. 2,

도 5 는 본 발명의 제2실시예에 따른 플라즈마 디스플레이 패널을 도 4 와 대응되게 도시한 단면도이고,FIG. 5 is a cross-sectional view of a plasma display panel according to a second embodiment of the present invention corresponding to FIG. 4.

도 6 은 본 발명의 제2실시예에 따른 플라즈마 디스플레이 패널의 전극들의 배치구조를 도 3 과 대응되게 도시한 부분절개 사시도이고,FIG. 6 is a partial cutaway perspective view of the arrangement structure of electrodes of the plasma display panel according to the second embodiment of the present invention.

도 7 은 본 발명의 제3실시예에 따른 플라즈마 디스플레이 패널을 도 4 와 대응되게 도시한 단면도이고,FIG. 7 is a cross-sectional view of a plasma display panel according to a third embodiment of the present invention, corresponding to FIG. 4.

도 8 은 본 발명의 제3실시예에 따른 플라즈마 디스플레이 패널의 전극들의 배치구조를 도 3 과 대응되게 도시한 부분절개 사시도이다.FIG. 8 is a partial cutaway perspective view of the arrangement of electrodes of the plasma display panel according to the third embodiment of the present invention, corresponding to FIG. 3.

제1실시예를 도시한 Showing the first embodiment

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing

211: 상측기판 212: 하측방전전극211: upper substrate 212: lower discharge electrode

213, 413: 상측방전전극 215: 상측격벽213 and 413 upper discharge electrode 215 upper partition wall

216: 보호막 221: 하측기판216: protective film 221: lower substrate

222, 322: 어드레스전극 223: 유전체층222 and 322 Address electrode 223 Dielectric layer

224: 하측격벽 225: 형광체층224: lower partition 225: phosphor layer

226: 방전셀 227: 스페이서226: discharge cell 227: spacer

Claims

투명한 상측기판;Transparent upper substrate;

상기 방전셀 내에 있는 방전가스;를 구비한 플라즈마 디스플레이 패널.And a discharge gas in the discharge cell.

제 1 항에 있어서,The method of claim 1,

상기 스페이서는 상측격벽의 교차부와 하측격벽의 교차부 사이에 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the spacer is disposed between an intersection of an upper partition and an intersection of a lower partition.

제 1 항에 있어서,The method of claim 1,

상기 스페이서의 두께는 5㎛ 내지 40㎛ 인 것을 특징으로 하는 플라즈마 디스플레이 패널.The thickness of the spacer is a plasma display panel, characterized in that 5㎛ to 40㎛.

제 1 항에 있어서,The method of claim 1,

상기 스페이서는 하측격벽과 일체로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the spacer is integrally formed with the lower partition wall.

제 1 항에 있어서,The method of claim 1,

상기 스페이서는 상측격벽과 일체로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.The spacer is a plasma display panel, characterized in that formed integrally with the upper partition.

제 1 항에 있어서,The method of claim 1,

상기 하측격벽은 상측격벽과 동일한 폐쇄형 패턴으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the lower partition wall is formed in the same closed pattern as the upper partition wall.

제 1 항에 있어서,The method of claim 1,

상기 상측방전전극 및 하측방전전극은 일 방향으로 연장된 사다리 형상을 가지고,The upper discharge electrode and the lower discharge electrode has a ladder shape extending in one direction,

상기 상측방전전극 및 하측방전전극과 교차하도록 연장된 어드레스전극들을 더 구비한 것을 특징으로 하는 플라즈마 디스플레이 패널.And an address electrode extending to intersect the upper discharge electrode and the lower discharge electrode.

제 7 항에 있어서,The method of claim 7, wherein

상기 어드레스전극은 하측기판 상에 형성되고 유전체층에 의하여 덮이며, 상기 유전체층 상에는 형광체층이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the address electrode is formed on a lower substrate and covered by a dielectric layer, and a phosphor layer is formed on the dielectric layer.

제 7 항에 있어서,The method of claim 7, wherein

상기 어드레스전극은 상측격벽 내에 배치되고, 상기 하측기판 상에는 형광체층이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the address electrode is disposed in an upper partition, and a phosphor layer is formed on the lower substrate.

제 1 항에 있어서,The method of claim 1,

상기 상측방전전극은 일 방향으로 연장된 사다리 형상을 가지고, 상기 하측방전전극은 상기 상측방전전극과 교차하도록 연장된 사다리 형상을 가지며, 상기 하측기판 상에는 형광체층이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the upper discharge electrode has a ladder shape extending in one direction, the lower discharge electrode has a ladder shape extending to intersect the upper discharge electrode, and a phosphor layer is formed on the lower substrate.

제 1 항에 있어서, 적어도 상기 상측격벽의 측면은 보호막에 의하여 덮인 것을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel of claim 1, wherein at least a side surface of the upper partition wall is covered by a protective film.