KR20050104651A - Electron emission display device - Google Patents

Abstract

본 발명의 목적은 제조 수율 저하 및 다이오드 발광을 방지하면서 애노드 전압을 극대화하여 높은 휘도 특성을 구현할 수 있는 전자 방출 표시장치를 제공하는 것이다.Disclosure of Invention An object of the present invention is to provide an electron emission display device capable of realizing high luminance characteristics by maximizing anode voltage while preventing manufacturing yield degradation and diode light emission.

이러한 본 발명의 목적은 기판; 기판 상에 형성되고 애노드 전압이 인가되는 제 1 애노드 전극; 제 1 애노드 전극 상에 형성된 형광층; 제 1 애노드 전극에 전기적으로 연결되어 애노드 전압을 강하시키는 전압강하부; 및 전압강하부 상에 형성되고 전압강하부에서 강하된 애노드 전압이 인가되는 제 2 애노드 전극을 포함하는 전자 방출 표시장치에 의해 달성될 수 있다. 여기서, 전압강하부는 저항층으로 이루어지고, 전압강하부와 제 2 애노드 전극의 총 높이가 형광층의 높이보다 높은 것이 바람직하다.The object of the present invention is a substrate; A first anode electrode formed on the substrate and to which an anode voltage is applied; A fluorescent layer formed on the first anode electrode; A voltage drop unit electrically connected to the first anode electrode to drop the anode voltage; And a second anode electrode formed on the voltage drop portion and to which the anode voltage dropped from the voltage drop portion is applied. Here, it is preferable that the voltage drop portion is formed of a resistive layer, and the total height of the voltage drop portion and the second anode electrode is higher than the height of the fluorescent layer.

Description

전자방출 표시 장치{ELECTRON EMISSION DISPLAY DEVICE}Electronic emission display device {ELECTRON EMISSION DISPLAY DEVICE}

본 발명은 전자 방출 표시장치에 관한 것으로서, 특히 높은 휘도 특성을 얻을 수 있는 전자 방출 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emission display device, and more particularly to an electron emission display device capable of obtaining high luminance characteristics.

일반적으로 전자 방출 표시장치(electron emission display device)는 제 1 기판 측에서 방출된 전자를 제 2 기판에 형성된 형광층에 충돌시키고 이를 발광시켜 영상을 구현하는 평판 표시장치로서, 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다.In general, an electron emission display device is a flat panel display that imparts an image of electrons emitted from a first substrate to a fluorescent layer formed on a second substrate and emits the light, and uses a hot cathode as an electron source. There is a method using a cold cathode and a method.

상기에서 냉음극을 이용하는 방식의 전자 방출 표시장치로는 전계 방출 표시(Field Emission Display; FED) 장치가 있으며, 전계 방출 표시 장치로는 필드 에미터(Field Emitter; FE)형 전자 방출 표시장치, 금속-절연체-금속(Metal-Insulator-Metal; MIM)형 전자 방출 표시장치, 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS)형 전자 방출 표시장치 및 표면 전도형 전자 방출 표시(Surface conduction Electron-emitting Display; SED)장치 등이 알려져 있다.The electron emission display device using a cold cathode is a field emission display (FED) device, and the field emission display device is a field emitter (FE) type electron emission display device, a metal Metal-Insulator-Metal (IMM) type electron emission display, Metal-Insulator-Semiconductor (MIS) type electron emission display and Surface conduction Electron- emitting display (SED) devices and the like are known.

MIM형 전자 방출 표시장치와 MIS형 전자 방출 표시장치는 각각의 제 1 기판에 MIM 구조로 이루어진 전자방출부와 MIS 구조로 각각 이루어진 전자방출부가 배치되어, 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속 쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한다.In the MIM type electron emission display device and the MIS type electron emission display device, an electron emission part consisting of a MIM structure and an electron emission part consisting of an MIS structure are disposed on each first substrate, and a voltage is applied between two metals or a metal and a semiconductor. When used, the principle is that electrons are released as they move and accelerate from a metal with a high electron potential or from a semiconductor to a metal with a low electron potential.

SED 장치는 제 1 기판에 제 1 전극과 제 2 전극이 나란히 형성되고, 제 1 전극과 제 2 전극 위로 제 1 도전막과 제 2 도전막이 각각 형성되며, 두 도전막 사이에 미세 균열로 이루어진 전자 방출부가 형성되어, 전자 방출부 표면과 수평으로 전류가 흐르는 것에 의해 전자가 방출되는 원리를 이용한다.In the SED device, a first electrode and a second electrode are formed side by side on a first substrate, and a first conductive film and a second conductive film are formed on the first electrode and the second electrode, respectively, and electrons formed of fine cracks between the two conductive films. The emitter is formed to utilize the principle that electrons are emitted by the current flowing horizontally with the electron emitter surface.

FE형 전자 방출 표시장치는 통상적으로 제 1 기판에 캐소드 전극이 형성되고, 캐소드 전극 위에 전계가 가해지면 전자를 방출하는 물질, 예컨대 몰리브덴(Mo)과 같은 금속 또는 흑연과 같은 카본계 물질로 이루어진 전자 방출부가 형성되며, 전자 방출부 위로 게이트 전극이 형성되어, 캐소드 전극과 게이트 전극간 전압 차에 의해 전자 방출부에 강한 전계가 인가되면 전자가 방출되는 원리를 이용한다. 여기서, 제 1 기판 상에 캐소드 전극과 게이트 전극이 적층되는 순서는 FE형 전자 방출 표시장치의 구조에 따라 선택적으로 이루어질 수 있다.In the FE type electron emission display device, a cathode electrode is typically formed on a first substrate, and an electron is emitted when an electric field is applied to the cathode, for example, an electron made of a metal such as molybdenum (Mo) or a carbon-based material such as graphite. An emission part is formed, and a gate electrode is formed over the electron emission part, and electrons are emitted when a strong electric field is applied to the electron emission part by the voltage difference between the cathode electrode and the gate electrode. Here, the order in which the cathode electrode and the gate electrode are stacked on the first substrate may be selectively performed according to the structure of the FE type electron emission display device.

이와 같이 냉음극을 이용하는 전자 방출 표시장치는 제 1 기판에 전자방출부와 더불어 전자방출부의 전자 방출을 제어하는 전극들을 구비한다. 또한, 제 2 기판에는 형광층과 더불어 제 1 기판에서 방출된 전자들이 형광층을 향해 효율적으로 가속될 수 있도록 수백∼수천 볼트의 높은 애노드 전압이 인가되는 애노드 전극을 구비하는데, 전자 방출 표시장치의 높은 휘도 특성을 구현하기 위해서는 애노드 전압을 일정 수준, 예컨대 3∼5 KeV 이상으로 상승시켜야 한다.As such, the electron emission display device using the cold cathode includes an electron emission unit and electrodes for controlling electron emission of the electron emission unit on the first substrate. In addition, the second substrate is provided with an anode electrode to which a high anode voltage of several hundred to several thousand volts is applied so that electrons emitted from the first substrate can be efficiently accelerated toward the fluorescent layer in addition to the fluorescent layer. In order to realize a high luminance characteristic, the anode voltage must be raised to a certain level, for example, 3 to 5 KeV or more.

그런데, 애노드 전압이 일정 수준 이상으로 상승하게 되면, 화소가 오프(OFF)된 경우에도 애노드 전압에 의해 발생되는 전기장이 전자방출부까지 영향을 미쳐, 원치 않는 전자방출이 야기되어 형광층까지 여기되는 이른 바 다이오드 발광이 발생하므로 애노드 전압을 상승시키는 데에는 한계가 있다.However, when the anode voltage rises above a certain level, even when the pixel is turned off, the electric field generated by the anode voltage affects the electron emitting portion, causing unwanted electron emission to be excited to the fluorescent layer. Since so-called diode light emission occurs, there is a limit to raising the anode voltage.

따라서, 종래에는 제 1 기판과 제 2 기판 사이에 이들과 각각 이격시켜 다수의 빔통과공이 형성된 얇은 금속판의 그리드 기판을 배치하거나, 제 1 기판에 캐소드 전극과 게이트 전극 이외에 포커싱 전극을 더 형성하여, 다이오드 발광을 방지하고 전자방출부에서 방출되는 전자들의 집속성을 높여 휘도 특성을 향상시키는 방법 등이 제시되었다.Therefore, in the related art, a grid substrate of a thin metal plate having a plurality of beam passing holes formed therebetween is spaced apart from each other between the first substrate and the second substrate, or a focusing electrode is further formed on the first substrate in addition to the cathode electrode and the gate electrode. A method of preventing diode light emission and increasing the focusing of electrons emitted from the electron emission unit has been proposed.

그러나, 그리드 기판을 적용하는 경우에는 제 1 기판과 제 2 기판의 조립과정에서 그 취급과 정렬이 매우 어렵고, 포커싱 전극을 적용하는 경우에는 전자방출부 형성 공정에 어려움이 있어, 두 가지 모두 제조 수율 측면에서 우수하지 못하다는 문제가 있다.However, in the case of applying the grid substrate, the handling and alignment of the first substrate and the second substrate is very difficult to assemble, and in the case of applying the focusing electrode, the electron emitting portion forming process is difficult. There is a problem that is not excellent in terms of.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 제조 수율 저하 및 다이오드 발광을 방지하면서 애노드 전압을 극대화하여 높은 휘도 특성을 구현할 수 있는 전자 방출 표시장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an electron emission display device capable of realizing high luminance characteristics by maximizing the anode voltage while preventing manufacturing yield degradation and diode light emission. .

상술한 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 본 발명의 목적은 기판; 기판 상에 형성되고 애노드 전압이 인가되는 제 1 애노드 전극; 제 1 애노드 전극 상에 형성된 형광층; 제 1 애노드 전극에 전기적으로 연결되어 애노드 전압을 강하시키는 전압강하부; 및 전압강하부 상에 형성되고 전압강하부에서 강하된 애노드 전압이 인가되는 제 2 애노드 전극을 포함하는 전자 방출 표시장치에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above object of the present invention, the object of the present invention is a substrate; A first anode electrode formed on the substrate and to which an anode voltage is applied; A fluorescent layer formed on the first anode electrode; A voltage drop unit electrically connected to the first anode electrode to drop the anode voltage; And a second anode electrode formed on the voltage drop portion and to which the anode voltage dropped from the voltage drop portion is applied.

여기서, 전압강하부는 저항층으로 이루어지고, 전압강하부와 제 2 애노드 전극의 총 높이가 형광층의 높이보다 높은 것이 바람직하다.Here, it is preferable that the voltage drop portion is formed of a resistive layer, and the total height of the voltage drop portion and the second anode electrode is higher than the height of the fluorescent layer.

또한, 상술한 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 본 발명의 목적은 기판; 기판 상에 형성되고 제 1 애노드 전압이 인가되는 제 1 애노드 전극; 제 1 애노드 전극 상에 형성된 형광층; 형광층 사이의 제 1 애노드 전극 상에 형성되고, 제 1 애노드 전압보다 낮은 제 2 애노드 전압이 인가되는 제 2 애노드 전극; 및 제 1 애노드 전극과 제 2 애노드 전극을 절연하도록 그 사이에 개재된 절연층을 포함하는 전자 방출 표시장치에 의해 달성될 수 있다.Further, according to another aspect of the present invention for achieving the above object of the present invention, the object of the present invention is a substrate; A first anode electrode formed on the substrate and to which a first anode voltage is applied; A fluorescent layer formed on the first anode electrode; A second anode electrode formed on the first anode electrode between the fluorescent layers and to which a second anode voltage lower than the first anode voltage is applied; And an insulating layer interposed therebetween to insulate the first anode electrode and the second anode electrode.

여기서, 절연층과 제 2 애노드 전극의 총 높이가 형광층의 높이보다 높은 것이 바람직하다.Here, it is preferable that the total height of the insulating layer and the second anode electrode is higher than the height of the fluorescent layer.

또한, 상술한 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 본 발명의 목적은 제 1 기판; 제 1 기판에 대향하여 배치된 제 2 기판; 제 1 기판 상에 형성된 전자방출수단; 제 2 기판 상에 형성되고 제 1 애노드 전압이 인가되는 제 1 애노드 전극; 제 1 애노드 전극 상에 형성된 형광층; 및 제 2 애노드 전극 위에 위치되고 제 1 애노드 전압보다 낮은 제 2 애노드 전압이 인가되는 제 2 애노드 전극을 포함하는 전자 방출 표시장치에 의해 달성될 수 있다.Further, according to another aspect of the present invention for achieving the above object of the present invention, the object of the present invention is a first substrate; A second substrate disposed opposite the first substrate; Electron-emitting means formed on the first substrate; A first anode electrode formed on the second substrate and to which the first anode voltage is applied; A fluorescent layer formed on the first anode electrode; And a second anode electrode positioned over the second anode electrode and to which a second anode voltage lower than the first anode voltage is applied.

여기서, 전자방출수단은 제 1 기판 상에 형성된 게이트 전극; 게이트 전극을 덮도록 상기 제 1 기판 상에 형성된 절연층; 게이트 전극과 교차하면서 절연층 상에 형성된 캐소드 전극; 및 캐소드 전극과 게이트 전극의 교차부의 캐소드 전극의 일측 가장자리에 형성된 에미터로 이루어지거나, 제 1 기판 상에 형성된 캐소드 전극; 캐소드 전극을 덮도록 제 1 기판 상에 형성된 절연층; 캐소드 전극과 교차하면서 절연층 상에 형성된 게이트 전극; 캐소드 전극과의 교차부의 게이트 전극과 절연층을 관통하여 캐소드 전극을 일부 노출시키는 홀; 및 홀 내부의 캐소드 전극 상에 형성된 에미터로 이루어질 수 있다.Here, the electron emitting means includes a gate electrode formed on the first substrate; An insulating layer formed on the first substrate to cover the gate electrode; A cathode electrode formed on the insulating layer while crossing the gate electrode; And a cathode electrode formed of an emitter formed at one edge of the cathode electrode of the intersection of the cathode electrode and the gate electrode, or formed on the first substrate; An insulating layer formed on the first substrate to cover the cathode electrode; A gate electrode formed on the insulating layer while crossing the cathode electrode; A hole for partially exposing the cathode electrode through the gate electrode and the insulating layer of the intersection with the cathode electrode; And an emitter formed on the cathode electrode inside the hole.

또한, 상술한 전자 방출 표시장치는 제 1 애노드 전극과 제 2 애노드 전극 사이에 배치되어 이들을 전기적으로 연결하는 저항층 또는 제 1 애노드 전극과 제 2 애노드 전극 사이에 배치된 절연층을 더 포함할 수도 있으며, 제 2 애노드 전극은 제 1 애노드 전극 상에서 형광층보다 높게 위치되는 것이 바람직하다.In addition, the above-described electron emission display device may further include a resistive layer disposed between the first anode electrode and the second anode electrode to electrically connect them, or an insulating layer disposed between the first anode electrode and the second anode electrode. The second anode electrode is preferably positioned higher than the fluorescent layer on the first anode electrode.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 첨부한 도면 중 도 1 및 도 2를 참조하여 본 발명의 일 실시예를 설명한다.First, an embodiment of the present invention will be described with reference to FIGS. 1 and 2 of the accompanying drawings.

도면을 참조하면, 글래스로 각각 이루어진 제 1 기판(10)과 제 2 기판(20)이 다수의 스페이서(미도시)에 의해 일정 간격을 두고 서로 대향하여 배치되고, 밀봉재(30)에 의해 가장자리가 접합된 후 내부가 배기되어 진공 용기를 구성한다. Referring to the drawings, the first substrate 10 and the second substrate 20 each made of glass are disposed to face each other at regular intervals by a plurality of spacers (not shown), and the edges are formed by the sealing material 30. After bonding, the interior is evacuated to form a vacuum vessel.

제 1 기판(10)에는 전계 형성으로 전자를 방출하는 구성이 제공되고, 제 2 기판(20)에는 전자에 의해 가시광을 내어 이미지를 구현하는 구성이 제공된다.The first substrate 10 is provided with a configuration for emitting electrons by forming an electric field, and the second substrate 20 is provided with a configuration for generating an image by emitting visible light by the electrons.

좀 더 구체적으로, 제 1 기판(10)에는 전자방출을 위한 제 1 전극으로서 게이트 전극(11)들이 제 1 방향(도면의 Y 방향)을 따라 스트라이프 패턴으로 형성되고, 게이트 전극(11)들을 덮도록 제 1 기판(10)의 전면 상에 절연층(12)이 형성되며, 절연층(12) 상에는 전자방출을 위한 제 2 전극으로서 캐소드 전극(13)들이 제 1 방향과 교차하는 제 2 방향(도면의 X 방향)을 따라 스트라이프 패턴으로 형성된다. More specifically, in the first substrate 10, gate electrodes 11 are formed in a stripe pattern along a first direction (Y direction in the drawing) as first electrodes for electron emission, and cover the gate electrodes 11. The insulating layer 12 is formed on the entire surface of the first substrate 10 so that the cathode 13 is intersected with the first direction as a second electrode for electron emission on the insulating layer 12. Along the X direction of the figure).

그리고, 캐소드 전극(13)과 게이트 전극(11)이 교차하는 부분, 즉 화소영역의 캐소드 전극(13) 일측 가장자리 상에 전자방출부로서 에미터(14)가 형성된다. 바람직하게, 에미터(14)는 카본계 물질, 예컨대 카본 나노튜브, 흑연, 다이아몬드, 다이아몬드상 카본, C₆₀(fulleren) 중 선택되는 하나 또는 이들의 조합 물질로 이루어진다.The emitter 14 is formed as an electron emission part on a portion where the cathode electrode 13 and the gate electrode 11 intersect, that is, one edge of the cathode electrode 13 in the pixel region. Preferably, the emitter 14 is made of one or a combination of materials selected from carbonaceous materials such as carbon nanotubes, graphite, diamond, diamond-like carbon, C ₆₀ (fulleren).

제 1 기판(10)에 대향하는 제 2 기판(20)의 일면에는 제 1 애노드 전극(21)이 형성된다. 바람직하게, 제 1 애노드 전극(21)은 인듐틴옥사이드(ITO)와 같은 투명 도전막으로 이루어진다. 제 1 기판(10)의 화소영역에 대향하는 제 1 애노드 전극(21) 상에는 발광층으로서 적색, 녹색 및 청색의 형광층(22)들이 형성되고, 형광층(22)들 사이의 제 1 애노드 전극(21) 상에는 차광층으로서 흑색막(23)이 형성되어, 형광층(22)들과 함께 형광 스크린(24)을 구성한다. 바람직하게, 흑색막(23)은 화면의 콘트라스트를 높이면서 제 1 애노드 전극(21)과 이후 설명할 저항층과의 전기적 연결을 위해 크롬(Cr)과 같은 불투명 도전막으로 이루어진다.The first anode electrode 21 is formed on one surface of the second substrate 20 opposite to the first substrate 10. Preferably, the first anode electrode 21 is made of a transparent conductive film such as indium tin oxide (ITO). On the first anode electrode 21 facing the pixel region of the first substrate 10, red, green, and blue fluorescent layers 22 are formed as a light emitting layer, and the first anode electrode between the fluorescent layers 22 ( A black film 23 is formed on the light-shielding layer 21 as a light shielding layer to form the fluorescent screen 24 together with the fluorescent layers 22. Preferably, the black film 23 is made of an opaque conductive film such as chromium (Cr) for electrical connection between the first anode electrode 21 and the resistive layer to be described later while increasing the contrast of the screen.

그리고, 흑색막(23) 상에는 제 1 애노드 전극(21)에 인가되는 애노드 전압(Va)을 화소가 오프된 경우 에미터(14)에 영향을 미치지 않을 정도로 감소시키는 저항값을 가지는 저항층(25)이 형성되고, 저항층(25) 상에는 저항층(25)에 의해 감소된 애노드 전압(Va)이 인가되는 제 2 애노드 전극(26)이 형성된다. 예컨대, 제 1 애노드 전극(21)에 3 내지 5KeV의 애노드 전압(Va)이 인가되면, 저항층(25)은 이 전압을 약 500V 정도로 감소시키는 전압강하부로서 작용한다. 이러한 저항층(25)은 비정질 실리콘(a-Si), 실리콘 카이바이드(SiC), 그리고 탄탈질화물(TaN) 등 비저항이 100μΩ㎝에서 수 ㏁㎝ 정도의 값을 갖는 재질로 형성됨이 바람직하다. On the black film 23, the resistive layer 25 having a resistance value which reduces the anode voltage Va applied to the first anode electrode 21 to such an extent that the emitter 14 is not affected when the pixel is turned off. ) Is formed, and a second anode electrode 26 to which the anode voltage Va reduced by the resistance layer 25 is applied is formed on the resistance layer 25. For example, when an anode voltage Va of 3 to 5 KeV is applied to the first anode electrode 21, the resistive layer 25 acts as a voltage drop to reduce the voltage to about 500V. The resistance layer 25 is preferably formed of a material having a specific resistance of 100 μm cm to several μm cm, such as amorphous silicon (a-Si), silicon carbide (SiC), and tantalum nitride (TaN).

여기서, 제 2 애노드 전극(26)은 도전막, 바람직하게는 금속막으로 이루어진다. 또한, 화소가 오프된 경우 애노드 전압(Va)이 에미터(14)에 미치는 영향이 최소화되도록 저항층(25)과 제 2 애노드 전극(26)의 총 높이가 형광층(22)의 높이보다 높은 높이를 가지는 것이 바람직하다.Here, the second anode electrode 26 is made of a conductive film, preferably a metal film. In addition, when the pixel is turned off, the total height of the resistive layer 25 and the second anode electrode 26 is higher than that of the fluorescent layer 22 so that the influence of the anode voltage Va on the emitter 14 is minimized. It is desirable to have a height.

또한, 도시되지는 않았지만, 형광 스크린(24) 표면에 메탈백(metal back) 효과에 의해 화면의 휘도를 높이는 알루미늄 등의 금속박막이 더 형성될 수도 있다.In addition, although not shown, a metal thin film, such as aluminum, may be further formed on the surface of the fluorescent screen 24 to increase the brightness of the screen by a metal back effect.

이와 같은 구성으로 이루어진 전자 방출 표시장치의 동작은 다음과 같다.The operation of the electron emission display device having such a configuration is as follows.

먼저, 화소가 온(ON)되는 경우의 동작을 살펴보면, 제 1 애노드 전극(21)에 수백∼수천 볼트, 예컨대 3 내지 5KeV의 높은 애노드 전압(Va)이 인가되고, 일정치 이상의 전압 차로 게이트 전극(11)과 캐소드 전극(14)에 게이트 전압(Vg)과 캐소드 전압(Vc)이 각각 인가되어 화소가 온(ON)된다. First, when the pixel is turned on, a high anode voltage Va of several hundred to several thousand volts, for example, 3 to 5 KeV is applied to the first anode electrode 21, and the gate electrode has a voltage difference of a predetermined value or more. The gate voltage Vg and the cathode voltage Vc are respectively applied to the 11 and the cathode electrode 14 to turn the pixel ON.

그러면, 에미터(14) 주위에 전계가 형성되어 에미터(14)로부터 전자들이 방출되고, 방출된 전자들이 제 1 애노드 전극(21)의 높은 전압에 의해 해당 형광층(22)에 도달 후, 형광층(22)에 도달한 전자들이 여기되어 가시광을 발생하게 된다. 이때, 저항층(25)에 의해 애노드 전압(Va)이 예컨대, 약 500V 정도 낮아져 제 2 애노드 전극(26)에 인가되고 형광층(22) 보다 높은 저항층(25)과 제 2 애노드 전극(26)의 높이에 의해 화소 주변에 상대적으로 약한 전기장이 인가되어, 에미터(14)에서 방출된 전자들이 화소 주변으로 분산하는 것 없이 집속되어 형광층(22)에 도달하게 된다. Then, an electric field is formed around the emitter 14 to emit electrons from the emitter 14, and after the emitted electrons reach the corresponding fluorescent layer 22 by the high voltage of the first anode electrode 21, Electrons that reach the fluorescent layer 22 are excited to generate visible light. At this time, the anode voltage Va is lowered by, for example, about 500V by the resistive layer 25, and is applied to the second anode electrode 26, and the resistive layer 25 and the second anode electrode 26 are higher than the fluorescent layer 22. A relatively weak electric field is applied to the periphery of the pixel due to the height of) so that the electrons emitted from the emitter 14 are focused without reaching the periphery of the pixel and reach the fluorescent layer 22.

다음으로, 화소가 오프되는 경우의 동작을 살펴보면, 제 1 애노드 전극(21)에 수백∼수천 볼트, 예컨대 3 내지 5KeV 이상의 높은 애노드 전압(Va)이 인가되고, 일정치 이하의 전압 차로 게이트 전극(11)과 캐소드 전극(14)에 게이트 전압(Vg)과 캐소드 전압(Vc)이 각각 인가되어 화소가 오프된다. Next, when the pixel is turned off, a high anode voltage Va of several hundreds to several thousand volts, for example, 3 to 5 KeV or more is applied to the first anode electrode 21, and the gate electrode 11) and the gate voltage Vg and the cathode voltage Vc are respectively applied to the cathode electrode 14 and the pixel is turned off.

그러면, 에미터(14) 주위에 전계가 형성되지 않아 에미터(14)로부터 전자들이 방출되지 않는다. 또한, 저항층(25)에 의해 약 500V 정도로 애노드 전압(Va)이 낮아져 제 2 애노드 전극(26)에 인가되고 형광층(22) 보다 높은 저항층(25)과 제 2 애노드 전극(26)의 높이에 의해 화소 주변에 상대적으로 약한 전기장이 인가되어, 애노드 전압(Va)에 의한 에미터(14)에서의 전자방출도 완전히 차단된다.Then, no electric field is formed around the emitter 14 and no electrons are emitted from the emitter 14. In addition, the anode voltage Va is lowered by about 500 V by the resistive layer 25, which is applied to the second anode electrode 26, and the resistive layer 25 and the second anode electrode 26 higher than the fluorescent layer 22. A relatively weak electric field is applied around the pixel by the height, and electron emission from the emitter 14 due to the anode voltage Va is also completely blocked.

상술한 바와 같이, 본 실시예에서는 제 2 기판(20)의 흑색막(23) 상에 저항층(25)과 제 2 애노드 전극(26)을 더 형성하여, 제 1 애노드 전극(21)에 일정 수준 이상의 높은 애노드 전압(Va)이 인가되더라도 다이오드 발광을 억제할 수 있으므로, 높은 휘도 특성을 확보할 수 있다.As described above, in the present embodiment, the resistive layer 25 and the second anode electrode 26 are further formed on the black film 23 of the second substrate 20, and thus, are fixed to the first anode electrode 21. Even if a high anode voltage Va or higher is applied, diode light emission can be suppressed, thereby ensuring high luminance characteristics.

한편, 상기 실시예에서는 게이트 전극(11)이 캐소드 전극(13) 하부에 배치되는 구성에 대해 설명하였지만, 게이트 전극(11), 캐소드 전극(13) 및 에미터(14)의 구성은 상기 실시예에 한정되지 않는다.In the above embodiment, the structure in which the gate electrode 11 is disposed below the cathode electrode 13 has been described. However, the configuration of the gate electrode 11, the cathode electrode 13, and the emitter 14 is described in the above embodiment. It is not limited to.

예컨대, 도 3과 같이 절연막(12)의 개재 하에 게이트 전극(11a)이 캐소드 전극(13a) 상부에 위치되고, 게이트 전극(11a)과 캐소드 전극(13a)이 교차하는 부분, 즉 화소영역에 게이트 전극(11a)과 절연막(12)을 관통하여 캐소드 전극(13a)을 노출시키는 홀이 형성되고, 노출된 캐소드 전극(13a) 상부에 에미터(14)가 형성될 수도 있다. For example, as shown in FIG. 3, the gate electrode 11a is positioned above the cathode electrode 13a with the insulating film 12 interposed therebetween, and the gate electrode 11a and the cathode electrode 13a intersect each other, that is, in the pixel region. A hole for penetrating the electrode 11a and the insulating layer 12 to expose the cathode electrode 13a may be formed, and the emitter 14 may be formed on the exposed cathode electrode 13a.

다음으로, 첨부한 도면 중 도 4를 참조하여 본 발명의 다른 실시예를 설명한다. 이때, 일 실시예와 동일한 구성에 대해서는 동일한 도면부호를 부여한다.Next, another embodiment of the present invention will be described with reference to FIG. 4 of the accompanying drawings. In this case, the same reference numerals are assigned to the same components as in the exemplary embodiment.

도면을 참조하면, 제 1 기판(10)과 제 2 기판(20)이 다수의 스페이서(미도시)에 의해 일정 간격을 두고 서로 대향하여 배치되고, 밀봉재(30; 도 1 참조)에 의해 가장자리가 접합된 후 내부가 배기되어 진공 용기를 구성한다. 제 1 기판(10)에는 전계 형성으로 전자를 방출하는 구성이 제공되고, 제 2 기판(20)에는 전자에 의해 가시광을 내어 이미지를 구현하는 구성이 제공된다.Referring to the drawings, the first substrate 10 and the second substrate 20 are disposed to face each other at a predetermined interval by a plurality of spacers (not shown), and the edges are formed by the sealing material 30 (see FIG. 1). After bonding, the interior is evacuated to form a vacuum vessel. The first substrate 10 is provided with a configuration for emitting electrons by forming an electric field, and the second substrate 20 is provided with a configuration for generating an image by emitting visible light by the electrons.

좀 더 구체적으로, 제 1 기판(10)에는 전자 방출을 위한 제 1 전극으로서 게이트 전극(11)들이 제 1 방향(도면의 Y 방향)을 따라 스트라이프 패턴으로 형성되고, 게이트 전극(11)들을 덮도록 제 1 기판(10)의 전면 상에 절연층(12)이 형성되며, 절연층(12) 상에는 전자방출을 위한 제 2 전극으로서 캐소드 전극(13)들이 제 1 방향과 교차하는 제 2 방향(도면의 X 방향; 도 1 참조)을 따라 스트라이프 패턴으로 형성된다.More specifically, in the first substrate 10, gate electrodes 11 are formed in a stripe pattern along a first direction (Y direction in the drawing) as first electrodes for electron emission, and cover the gate electrodes 11. The insulating layer 12 is formed on the entire surface of the first substrate 10 so that the cathode 13 is intersected with the first direction as a second electrode for electron emission on the insulating layer 12. It is formed in a stripe pattern along the X direction of the figure (see FIG. 1).

그리고, 캐소드 전극(13)과 게이트 전극(11)이 교차하는 부분, 즉 화소영역의 캐소드 전극(13) 일측 가장자리 상에 전자방출부로서 에미터(14)가 형성된다. 바람직하게, 에미터(14)는 카본계 물질, 예컨대 카본 나노튜브, 흑연, 다이아몬드, 다이아몬드상 카본, C₆₀(fulleren) 중 선택되는 하나 또는 이들의 조합 물질로 이루어진다.The emitter 14 is formed as an electron emission part on a portion where the cathode electrode 13 and the gate electrode 11 intersect, that is, one edge of the cathode electrode 13 in the pixel region. Preferably, the emitter 14 is made of one or a combination of materials selected from carbonaceous materials such as carbon nanotubes, graphite, diamond, diamond-like carbon, C ₆₀ (fulleren).

제 1 기판(10)에 대향하는 제 2 기판(20)의 일면에는 제 1 애노드 전극(21)이 형성된다. 바람직하게, 제 1 애노드 전극(21)은 인듐틴옥사이드(ITO)와 같은 투명 도전막으로 이루어진다. 제 1 기판(10)의 화소영역에 대향하는 제 1 애노드 전극(21) 상에는 발광층으로서 적색, 녹색 및 청색의 형광층(22)들이 형성되고, 형광층(22)들 사이의 제 1 애노드 전극(21) 상에는 차광층으로서 흑색막(23)이 형성되어, 형광층(22)들과 함께 형광 스크린(24)을 구성한다. 바람직하게, 흑색막(23)은 화면의 콘트라스트를 높이도록 크롬(Cr)과 같은 불투명 도전막으로 이루어지거나 불투명의 비도전막으로 이루어질 수 도 있다.The first anode electrode 21 is formed on one surface of the second substrate 20 opposite to the first substrate 10. Preferably, the first anode electrode 21 is made of a transparent conductive film such as indium tin oxide (ITO). On the first anode electrode 21 facing the pixel region of the first substrate 10, red, green, and blue fluorescent layers 22 are formed as a light emitting layer, and the first anode electrode between the fluorescent layers 22 ( A black film 23 is formed on the light-shielding layer 21 as a light shielding layer to form the fluorescent screen 24 together with the fluorescent layers 22. Preferably, the black film 23 may be made of an opaque conductive film such as chromium (Cr) or an opaque non-conductive film to increase the contrast of the screen.

그리고, 흑색막(23) 상에는 절연층(27)이 형성되고, 절연층(27) 상에는 제 1 애노드 전극(21)에 인가되는 전압보다 낮은 전압, 바람직하게 화소가 오프된 경우 에미터(14)에 영향을 미치지 않을 정도의 전압이 인가되는 제 2 애노드 전극(28)이 형성된다. 예컨대, 제 1 애노드 전극(21)에 3 내지 5KeV의 제 1 애노드 전압(Va)이 인가되면, 제 2 애노드 전극(28)에는 약 500V 정도 낮은 2.5 내지 4.5KeV의 제 2 애노드 전압(Va')이 인가된다.The insulating layer 27 is formed on the black film 23, and the emitter 14 is lower than the voltage applied to the first anode electrode 21 on the insulating layer 27. A second anode electrode 28 is formed to which a voltage is applied so as not to affect the temperature. For example, when the first anode voltage Va of 3 to 5 KeV is applied to the first anode electrode 21, the second anode voltage Va ′ of 2.5 to 4.5 KeV, which is about 500V lower, is applied to the second anode electrode 28. Is applied.

여기서, 제 2 애노드 전극(28)은 도전막, 바람직하게는 금속막으로 이루어진다. 또한, 화소가 오프된 경우 제 1 애노드 전극(21)이 에미터(14)에 미치는 영향이 최소화되도록 절연층(27)과 제 2 애노드 전극(28)의 총 높이가 형광층(22)보다 높은 높이를 가지는 것이 바람직하다.Here, the second anode electrode 28 is made of a conductive film, preferably a metal film. In addition, when the pixel is off, the total height of the insulating layer 27 and the second anode electrode 28 is higher than that of the fluorescent layer 22 so that the influence of the first anode 21 on the emitter 14 is minimized. It is desirable to have a height.

또한, 도시되지는 않았지만, 형광 스크린(24) 표면에 메탈백(metal back) 효과에 의해 화면의 휘도를 높이는 알루미늄 등의 금속박막이 더 형성될 수도 있다.In addition, although not shown, a metal thin film, such as aluminum, may be further formed on the surface of the fluorescent screen 24 to increase the brightness of the screen by a metal back effect.

이와 같은 구성으로 이루어진 전자 방출 표시장치의 동작은 다음과 같다. The operation of the electron emission display device having such a configuration is as follows.

먼저, 화소가 온되는 경우의 동작을 살펴보면, 제 1 애노드 전극(21)에 수백∼수천 볼트, 예컨대 3 내지 5KeV의 높은 제 1 애노드 전압(Va)이 인가되고, 제 2 애노드 전극(28)에 제 1 애노드 전압(Va)보다 약 500V 정도 낮은 2.5 내지 4.5KeV의 제 2 애노드 전압(Va')이 인가되며, 일정치 이상의 전압 차로 게이트 전극(11)과 캐소드 전극(14)에 게이트 전압(Vg)과 캐소드 전압(Vc)이 각각 인가되어 화소가 온(ON)된다. First, when the pixel is turned on, a high first anode voltage Va of several hundred to several thousand volts, for example, 3 to 5 KeV is applied to the first anode electrode 21, and the second anode electrode 28 is applied to the first anode electrode 21. A second anode voltage Va ′ of 2.5 to 4.5 KeV, which is about 500V lower than the first anode voltage Va, is applied, and the gate voltage Vg is applied to the gate electrode 11 and the cathode electrode 14 by a voltage difference greater than or equal to a predetermined value. ) And a cathode voltage Vc are applied to each other to turn on the pixel.

그러면, 에미터(14) 주위에 전계가 형성되어 에미터(14)로부터 전자들이 방출되고, 방출된 전자들이 제 1 애노드 전극(21)의 높은 전압에 의해 해당 형광층(22)에 도달한 후, 형광층(22)에 도달한 전자들이 여기되어 가시광을 발생하게 된다. 이때, 제 2 애노드 전극(28)에 제 1 애노드 전압(Va)보다 낮은 제 2 애노드 전압(Va')이 인가되고 형광층(22) 보다 높은 절연층(27)과 제 2 애노드 전극(28)의 높이에 의해 화소 주변에는 상대적으로 약한 전기장이 인가되어, 에미터(14)에서 방출된 전자들이 화소 주변으로 분산하는 것 없이 집속되어 형광층(22)에 도달하게 된다. Then, an electric field is formed around the emitter 14 to emit electrons from the emitter 14, and after the emitted electrons reach the corresponding fluorescent layer 22 by the high voltage of the first anode electrode 21. The electrons reaching the fluorescent layer 22 are excited to generate visible light. In this case, the second anode voltage Va ′ lower than the first anode voltage Va is applied to the second anode electrode 28, and the insulating layer 27 and the second anode electrode 28 higher than the fluorescent layer 22 are applied. A relatively weak electric field is applied around the pixel by the height of the electrons, and the electrons emitted from the emitter 14 are focused and reach the fluorescent layer 22 without scattering around the pixel.

다음으로, 화소가 오프되는 경우의 동작을 살펴보면, 제 1 애노드 전극(21)에 수백∼수천 볼트, 예컨대 3 내지 5KeV 이상의 높은 제 1 애노드 전압(Va)이 인가되고, 제 2 애노드 전극(28)에 제 1 애노드 전압(Va)보다 약 500V 정도 낮은 2.5 내지 4.5KeV의 제 2 애노드 전압(Va')이 인가되며, 일정치 이하의 전압 차로 게이트 전극(11)과 캐소드 전극(14)에 게이트 전압(Vg)과 캐소드 전압(Vc)이 각각 인가되어 화소가 오프된다. Next, when the pixel is turned off, a high first anode voltage Va of several hundred to several thousand volts, for example, 3 to 5 KeV or more is applied to the first anode electrode 21, and the second anode electrode 28 is applied. The second anode voltage Va ′ of 2.5 to 4.5 KeV, which is about 500 V lower than the first anode voltage Va, is applied to the gate voltage, and the gate voltage is applied to the gate electrode 11 and the cathode electrode 14 with a voltage difference less than or equal to a predetermined value. (Vg) and cathode voltage (Vc) are respectively applied to turn off the pixel.

그러면, 에미터(14) 주위에 전계가 형성되지 않아 에미터(14)로부터 전자들이 방출되지 않는다. 또한, 제 2 애노드 전극(28)에 제 1 애노드 전압(Va)보다 낮은 제 2 애노드 전압(Va')이 인가되고 형광층(22) 보다 높은 절연층(27)과 제 2 애노드 전극(28)의 높이에 의해 화소 주변에 상대적으로 약한 전기장이 인가되어, 제 1 애노드 전압(Va)에 의한 에미터(14)에서의 전자방출도 완전히 차단된다.Then, no electric field is formed around the emitter 14 and no electrons are emitted from the emitter 14. In addition, a second anode voltage Va ′ lower than the first anode voltage Va is applied to the second anode electrode 28, and the insulating layer 27 and the second anode electrode 28 higher than the fluorescent layer 22 are applied. A relatively weak electric field is applied to the periphery of the pixel by the height of, and electron emission from the emitter 14 due to the first anode voltage Va is also completely blocked.

상술한 바와 같이, 본 실시예에서는 제 2 기판(20)의 흑색막(23) 상에 절연층(27)을 개재하여 제 1 애노드 전극(21) 보다 낮은 전압이 인가되는 별도의 제 2 애노드 전극(28)을 더 형성하여, 제 1 애노드 전극(21)에 일정 수준 이상의 높은 애노드 전압(Va)이 인가되더라도 다이오드 발광을 억제할 수 있으므로, 높은 휘도 특성을 확보할 수 있다.As described above, in the present embodiment, a separate second anode electrode to which a voltage lower than the first anode electrode 21 is applied via the insulating layer 27 on the black film 23 of the second substrate 20. (28) is further formed, so that diode light emission can be suppressed even when a high anode voltage Va of a predetermined level or more is applied to the first anode electrode 21, thereby ensuring high luminance characteristics.

한편, 상기 실시예에서는 게이트 전극(11)이 캐소드 전극(13) 하부에 배치되는 구성에 대해 설명하였지만, 게이트 전극(11), 캐소드 전극(13) 및 에미터(14)의 구성은 상기 실시예에 한정되지 않는다.In the above embodiment, the structure in which the gate electrode 11 is disposed below the cathode electrode 13 has been described. However, the configuration of the gate electrode 11, the cathode electrode 13, and the emitter 14 is described in the above embodiment. It is not limited to.

예컨대, 도 5과 같이 절연막(12)의 개재 하에 게이트 전극(13a)이 캐소드 전극(13a) 상부에 형성되고, 게이트 전극(13a)과 캐소드 전극(13a)이 교차하는 부분, 즉 화소영역에 게이트 전극(11a)과 절연막(12)을 관통하여 캐소드 전극(13a)을 노출시키는 홀이 형성되고, 노출된 캐소드 전극(13a) 상부에 에미터(14)가 형성될 수도 있다.For example, as shown in FIG. 5, the gate electrode 13a is formed on the cathode electrode 13a with the insulating film 12 interposed therebetween, and the gate electrode 13a and the cathode electrode 13a cross each other, that is, the gate area in the pixel region. A hole for penetrating the electrode 11a and the insulating layer 12 to expose the cathode electrode 13a may be formed, and the emitter 14 may be formed on the exposed cathode electrode 13a.

상기에서는 전자 방출부가 전계가 가해지면 전자를 방출하는 물질들로 이루어지고, 캐소드 전극과 게이트 전극으로 이루어진 구동 전극들이 전자 방출을 제어하는 경우에 대해 설명하였으나, 전자 방출부 및 전자 방출을 위한 전극 구성은 여기에 한정되지 않고 MIS 또는 MIM형 전자 방출 표시장치 또는 SED 장치와 같은 표시장치 등의 구성으로 다양하게 변형될 수 있다.In the above, the case where the electron emitter is made of materials emitting electrons when an electric field is applied, and the driving electrodes composed of the cathode electrode and the gate electrode controls the electron emission, but the electron emitter and the electrode configuration for electron emission The present invention is not limited thereto and may be variously modified to include a display device such as a MIS or MIM type electron emission display device or an SED device.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명에 의한 전자 방출 표시장치는, 저항층이나 애노드 전압보다 낮은 전압이 인가되는 별도의 애노드 전극을 부가하여 에미터 주변에서 애노드 전극에 의해 발생되는 전기장을 약화시킨다.As described above, the electron emission display device of the present invention weakens the electric field generated by the anode electrode around the emitter by adding a separate anode electrode to which a voltage lower than the resistive layer or the anode voltage is applied.

따라서, 애노드 전극에 일정 수준 이상의 높은 애노드 전압이 인가되더라도 다이오드 발광을 억제할 수 있으므로, 높은 휘도 특성을 얻을 수 있다.Therefore, diode emission can be suppressed even when a high level or more of the anode voltage is applied to the anode, so that high luminance characteristics can be obtained.

또한, 다이오드 발광 억제를 위해 그리드 기판이나 포커싱 전극을 부가할 필요가 없으므로, 제조 수율이 향상되는 효과를 얻을 수 있다.In addition, since it is not necessary to add a grid substrate or a focusing electrode in order to suppress diode light emission, an effect of improving manufacturing yield can be obtained.

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시장치의 평면도.1 is a plan view of an electron emission display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시장치의 단면도로서, 도 1의 A-A 선에 따른 단면도.FIG. 2 is a cross-sectional view of the electron emission display device according to the exemplary embodiment, taken along the line A-A of FIG.

도 3은 본 발명의 일 시예에 따른 전자 방출 표시장치에서, 게이트 전극과 캐소드 전극의 배치를 다르게 한 경우를 도시한 단면도.3 is a cross-sectional view illustrating a case in which the arrangement of the gate electrode and the cathode electrode is different in the electron emission display device according to the exemplary embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 전자 방출 표시장치의 단면도.4 is a cross-sectional view of an electron emission display device according to another exemplary embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 전자 방출 표시장치에서, 게이트 전극과 캐소드 전극의 배치를 다르게 한 경우를 도시한 단면도.FIG. 5 is a cross-sectional view illustrating a case in which the arrangement of the gate electrode and the cathode electrode is different in an electron emission display device according to another exemplary embodiment of the present invention. FIG.

Claims (16)

기판;Board; 상기 기판 상에 형성되고 애노드 전압이 인가되는 제 1 애노드 전극;A first anode electrode formed on the substrate and to which an anode voltage is applied; 상기 제 1 애노드 전극 상에 형성된 형광층;A fluorescent layer formed on the first anode electrode; 상기 제 1 애노드 전극에 전기적으로 연결되어 상기 애노드 전압을 강하시키는 전압강하부; 및 A voltage drop unit electrically connected to the first anode electrode to drop the anode voltage; And 상기 전압강하부 상에 형성되고 상기 전압강하부에서 강하된 애노드 전압이 인가되는 제 2 애노드 전극을 포함하는 전자 방출 표시장치.And a second anode electrode formed on the voltage drop portion and to which an anode voltage dropped from the voltage drop portion is applied. 제 1 항에 있어서, The method of claim 1, 상기 전압강하부는 저항층으로 이루어진 전자 방출 표시장치.And the voltage drop portion is formed of a resistive layer. 제 2 항에 있어서, The method of claim 2, 상기 전압강하부와 상기 제 2 애노드 전극의 총 높이가 상기 형광층의 높이보다 높은 전자 방출 표시장치.And a total height of the voltage drop part and the second anode electrode is higher than that of the fluorescent layer. 제 3 항에 있어서, The method of claim 3, wherein 상기 제 2 애노드 전극은 금속막으로 이루어진 전자 방출 표시장치.And the second anode electrode is formed of a metal film. 제 1 항에 있어서, The method of claim 1, 상기 제 1 애노드 전극과 상기 전압강하부 사이에 형성된 도전성 차광층을 더 포함하는 전자 방출 표시장치.And a conductive light shielding layer formed between the first anode electrode and the voltage drop part. 기판;Board; 상기 기판 상에 형성되고 제 1 애노드 전압이 인가되는 제 1 애노드 전극;A first anode electrode formed on the substrate and to which a first anode voltage is applied; 상기 제 1 애노드 전극 상에 형성된 형광층;A fluorescent layer formed on the first anode electrode; 상기 형광층 사이의 상기 제 1 애노드 전극 상에 형성되고, 상기 제 1 애노드 전압보다 낮은 제 2 애노드 전압이 인가되는 제 2 애노드 전극; 및A second anode electrode formed on the first anode electrode between the fluorescent layers and to which a second anode voltage lower than the first anode voltage is applied; And 상기 제 1 애노드 전극과 제 2 애노드 전극을 절연하도록 그 사이에 개재된 절연층을 포함하는 전자 방출 표시장치.And an insulating layer interposed therebetween to insulate the first anode electrode and the second anode electrode. 제 6 항에 있어서, The method of claim 6, 상기 절연층과 상기 제 2 애노드 전극의 총 높이가 상기 형광층의 높이보다 높은 전자 방출 표시장치.The electron emission display device of which the total height of the insulating layer and the second anode electrode is higher than the height of the fluorescent layer. 제 7 항에 있어서, The method of claim 7, wherein 상기 제 2 애노드 전극은 금속막으로 이루어진 전자 방출 표시장치.And the second anode electrode is formed of a metal film. 제 6 항에 있어서, The method of claim 6, 상기 제 1 애노드 전극과 상기 절연층 사이에 형성된 차광층을 더 포함하는 전자 방출 표시장치.And a light blocking layer formed between the first anode electrode and the insulating layer. 제 1 기판;A first substrate; 상기 제 1 기판에 대향하여 배치된 제 2 기판;A second substrate disposed opposite the first substrate; 상기 제 1 기판 상에 형성된 전자방출수단;Electron-emitting means formed on the first substrate; 상기 제 2 기판 상에 형성되고 제 1 애노드 전압이 인가되는 제 1 애노드 전극;A first anode electrode formed on the second substrate and to which a first anode voltage is applied; 상기 제 1 애노드 전극 상에 형성된 형광층; 및 A fluorescent layer formed on the first anode electrode; And 상기 제 2 애노드 전극 위에 위치되고 상기 제 1 애노드 전압보다 낮은 제 2 애노드 전압이 인가되는 제 2 애노드 전극을 포함하는 전자 방출 표시장치.And a second anode electrode positioned above the second anode electrode and to which a second anode voltage lower than the first anode voltage is applied. 제 10 항에 있어서, The method of claim 10, 상기 전자방출수단은 상기 제 1 기판 상에 형성된 게이트 전극;The electron emitting means includes a gate electrode formed on the first substrate; 상기 게이트 전극을 덮도록 상기 제 1 기판 상에 형성된 절연층; An insulating layer formed on the first substrate to cover the gate electrode; 상기 게이트 전극과 교차하면서 상기 절연층 상에 형성된 캐소드 전극; 및 A cathode electrode formed on the insulating layer while crossing the gate electrode; And 상기 캐소드 전극과 게이트 전극의 교차부의 캐소드 전극의 일측 가장자리에 형성된 에미터를 포함하는 전자 방출 표시장치.And an emitter formed at one edge of the cathode electrode of the intersection of the cathode electrode and the gate electrode. 제 10 항에 있어서, The method of claim 10, 상기 전자방출수단은 상기 제 1 기판 상에 형성된 캐소드 전극;The electron emitting means includes a cathode electrode formed on the first substrate; 상기 캐소드 전극을 덮도록 상기 제 1 기판 상에 형성된 절연층;An insulating layer formed on the first substrate to cover the cathode electrode; 상기 캐소드 전극과 교차하면서 상기 절연층 상에 형성된 게이트 전극;A gate electrode formed on the insulating layer while crossing the cathode electrode; 상기 캐소드 전극과의 교차부의 게이트 전극과 절연층을 관통하여 캐소드 전극을 일부 노출시키는 홀; 및 A hole for partially exposing the cathode electrode through the gate electrode and the insulating layer of the intersection with the cathode electrode; And 상기 홀 내부의 캐소드 전극 상에 형성된 에미터로 이루어진 전자 방출 표시장치.And an emitter formed on the cathode electrode inside the hole. 제 10 항에 있어서, The method of claim 10, 상기 제 1 애노드 전극과 제 2 애노드 전극 사이에 배치되어 이들을 전기적으로 연결하는 저항층을 더 포함하는 전자 방출 표시장치.And a resistance layer disposed between the first anode electrode and the second anode electrode to electrically connect them. 제 10 항에 있어서, The method of claim 10, 상기 제 1 애노드 전극과 제 2 애노드 전극 사이에 배치된 절연층을 더 포함하는 전자 방출 표시장치.And an insulating layer disposed between the first anode electrode and the second anode electrode. 제 13 항 또는 제 14 항에 있어서, The method according to claim 13 or 14, 상기 제 2 애노드 전극은 상기 제 1 애노드 전극 상에서 상기 형광층보다 높게 위치되는 전자 방출 표시장치.And the second anode electrode is positioned above the fluorescent layer on the first anode electrode. 제 13 항 또는 제 14 항에 있어서, The method according to claim 13 or 14, 상기 제 2 애노드 전극은 금속막으로 이루어진 전자 방출 표시장치.And the second anode electrode is formed of a metal film.