KR20050089609A - Multiple power mode power amplifier without bypass switches - Google Patents

Abstract

본 발명은 무선 통신 단말기 내에 장착되는 전력 증폭장치에 관한 것으로, 특히 바이패스 스위칭 회로를 사용하지 않고 다양한 출력 전력 레벨에 따라 전력을 증폭시키는데 적당한 고효율 다중 전력 모드 전력 증폭장치에 관한 것이다.The present invention relates to a power amplification device mounted in a wireless communication terminal, and more particularly, to a high efficiency multiple power mode power amplification device suitable for amplifying power according to various output power levels without using a bypass switching circuit.

본 발명에 의한 고효율 다중 전력 모드 전력 증폭장치는 바이패스 스위칭 회로를 이용하지 않고서 다양한 레벨의 전력에 대해 증폭을 가능하게 함으로써, 종래 다중 전력 모드 전력 증폭장치에서 바이패스 스위칭 회로를 이용함으로써 야기되었던 손실, 전력 증폭 회로의 크기의 증가 및 가격 경쟁력 저하 등의 문제를 해결할 수 있다. 또한, 배터리의 수명을 좌우하는 낮은 전력 모드에서의 DC 전력 소모량을 줄임으로써, 전력 증폭장치의 부가효율 특성을 개선하고 본 발명에 의한 고효율 다중 전력 모드 전력 증폭장치를 구비한 무선 통신 단말기의 통화 시간을 연장할 수 있다.The high efficiency multi-power mode power amplifier according to the present invention enables amplification for various levels of power without using a bypass switching circuit, thereby causing a loss caused by using a bypass switching circuit in a conventional multi-power mode power amplifier. In addition, the size of the power amplification circuit can be increased and the price competitiveness can be solved. In addition, by reducing the DC power consumption in the low power mode, which determines the life of the battery, improve the additional efficiency characteristics of the power amplifier and talk time of the wireless communication terminal having a high efficiency multi-power mode power amplifier according to the present invention Can be extended.

또한, 가변 이득 증폭기를 구동단으로 채용한 본 발명은 종래 다중 전력 모드 전력 증폭장치가 갖는 높은 전력 모드에서의 손실을 최소화하게 되어 높은 전력 모드에서의 부가효율 특성을 개선시킬 수 있고, 높은 전력 모드에서의 열악한 선형성 문제를 해결할 수 있으며, 본 발명에 의한 고효율 다중 전력 모드 전력 증폭장치를 구비한 무선 통신 단말기의 소형화 및 통화품질의 개선을 가능하게 한다.In addition, the present invention employing the variable gain amplifier as a driving stage can minimize the loss in the high power mode of the conventional multi-power mode power amplifier, thereby improving the additional efficiency characteristics in the high power mode, high power mode The problem of poor linearity in the present invention can be solved, and the miniaturization and the call quality of the wireless communication terminal having the high efficiency multi-power mode power amplifier according to the present invention can be improved.

Description

바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭 장치 {Multiple Power Mode Power Amplifier Without Bypass Switches}Multiple Power Mode Power Amplifier Without Bypass Switches}

본 발명은 전력 증폭장치에 관한 것으로, 특히 PDA (Personal Digital Assistant)나 이동 전화와 같은 휴대용 무선 장치들 또는 노트북 컴퓨터와 같이 배터리를 전력으로 사용하는 응용장치 등에 이용되는 무선 주파수(RF) 전력 증폭장치에 관한 것이다. 좀더 구체적으로 본 발명은 바이패스 스위치를 이용하지 않고서 다양한 출력 전력 레벨에 따라 전력을 증폭시키는데 적당한 고효율 다중 전력 모드 전력 증폭장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplification device, and in particular, to a radio frequency (RF) power amplification device for use in a portable wireless device such as a PDA (Personal Digital Assistant) or a mobile phone or an application device that uses a battery for power such as a notebook computer It is about. More specifically, the present invention relates to a high efficiency multi-power mode power amplifier suitable for amplifying power according to various output power levels without using a bypass switch.

최근 무선 통신 서비스에 사용되고 있는 무선 단말기는 점점 소형화 및 경량화 되어가고 있다. 이것은 또한 무선 단말기 크기에 상당부분을 차지하는 배터리의 크기가 무선 단말기의 소형화 및 경량화를 가능하게 하기 위해서 점점 작아지는 것을 의미한다. 그러나, 무선 단말기와 배터리가 소형화되는 동시에, 무선 단말기의 통화시간 연장이 요구되어지고 있다. 그렇지만, 배터리를 소형화 시키는 동시에 그 사용 시간을 증가시키고자 하는 두 가지 목적은 서로 상충되어 만족스러운 결과를 가지기 어렵다. 왜냐하면, 만일 무선 단말기의 전력 소모량은 일정하고 배터리 크기가 작아지면, 배터리 충전에 의한 단말기 이용 시간은 줄어들 수밖에 없기 때문이다. Recently, wireless terminals used for wireless communication services are becoming smaller and lighter. This also means that the size of the battery, which accounts for a large part of the size of the wireless terminal, becomes smaller to enable the miniaturization and light weight of the wireless terminal. However, while the wireless terminal and the battery are downsized, it is required to extend the talk time of the wireless terminal. However, the two aims of miniaturizing the battery and at the same time increasing the use time thereof are conflicting with each other and it is difficult to have satisfactory results. This is because, if the power consumption of the wireless terminal is constant and the battery size is small, the terminal usage time due to battery charging can only be reduced.

일반적인 무선 단말기에서, 무선 주파수 전력 증폭장치는 단말기 전체 시스템의 전력 중 상당 부분을 소모하게 된다. 그러므로 무선 주파수 전력 증폭장치의 낮은 효율은 전체 시스템의 효율을 떨어뜨리게 되고, 더 빨리 배터리를 소모하여, 결국은 통화시간을 단축시킨다. 이러한 이유로 무선 주파수 전력 증폭장치의 효율을 증대시키기 위한 많은 연구가 집중되어지고 있다. 만일 무선 주파수 전력 증폭장치가 더 큰 효율을 갖게 된다면, 배터리 사용을 줄일 수 있고, 따라서 통화시간을 연장시키거나, 배터리 충전에 의한 단말기 사용 시간을 증대시킬 수 있다.In a typical wireless terminal, the radio frequency power amplification device consumes a significant portion of the power of the entire terminal system. Therefore, the low efficiency of the radio frequency power amplifier lowers the efficiency of the entire system, drains the battery faster, and ultimately shortens talk time. For this reason, much research has been focused on increasing the efficiency of radio frequency power amplifiers. If the radio frequency power amplification device has greater efficiency, it is possible to reduce battery usage, thus extending the talk time or increasing the terminal usage time by charging the battery.

다중 전력 모드 전력 증폭장치는 무선 전력 증폭장치의 효율을 증가시키기 위해서 이루어진 연구의 결과로 최근에 등장한 장치들 중 하나이다. 다중 전력 모드 전력 증폭장치는 전력 증폭단을 원하는 상황에 맞게 동작하도록 구성되어있고, 출력 전력 레벨에 따라서 여러 동작 모드들 중 하나로 동작시킨다. 이것은 미국 특허 5,152,004; 5,175,871; 5,276,912; 5,530,923; 5,661,434; 5,758,269; 5,909,643; 6,060,949; 6,069,526; 6,356,150 등에서 보여 진다. 이러한 특허들에서는 다중 전력 모드 전력 증폭장치 동작을 위해서 바이패스 스위치들이 이용되어지고 있다. The multi-power mode power amplifier is one of the devices recently emerged as a result of research conducted to increase the efficiency of the wireless power amplifier. The multiple power mode power amplification device is configured to operate the power amplification stage according to a desired situation, and to operate in one of several operation modes according to the output power level. This is described in US Patent 5,152,004; 5,175,871; 5,276,912; 5,530,923; 5,661,434; 5,758,269; 5,909,643; 6,060,949; 6,069,526; 6,356,150 and so on. In these patents bypass switches are used for the operation of multiple power mode power amplifiers.

만약 낮은 출력 전력이 필요하면, 전력단을 우회하도록 전력 전송 경로를 조정하고, 높은 출력 전력이 필요로 할 경우, 높은 출력 전력을 공급하기 위해서 전력단을 통과하도록 전력 전송 경로를 조정한다. 필요로 하는 출력 전력 레벨에 따라서 전력 모드 변환을 수행하는 바이패스 스위치를 사용하는 일반적인 다중 전력 모드 전력 증폭장치를 이용하면, 낮은 출력 전력의 신호를 전송할 때, DC 전력 소모를 줄이는 것이 가능하다.If low output power is needed, the power transmission path is adjusted to bypass the power stage, and when high output power is required, the power transmission path is adjusted to pass through the power stage to supply high output power. By using a general multi-power mode power amplifier using a bypass switch that performs power mode conversion according to the required output power level, it is possible to reduce DC power consumption when transmitting a signal of low output power.

그렇지만, 핀(PIN) 다이오드 같은 스위치를 사용한 다중 전력 모드 전력 증폭장치는 상대적으로 생산 단가가 높으며, 사용된 스위치들은 고유의 손실 성분을 가지고 있기 때문에 이로 인한 효율의 감소를 갖게 된다. 더구나, 다중 전력 모드 전력 증폭장치를 구현하기 위해서는, 직렬로 연결된 복수 개의 전력단 중에서 하나 이상의 전력단을 스위칭 시켜야 하고, 스위칭 동작을 위해서는 하나 이상의 바이패스 스위칭 회로 및 이를 제어하기 위한 복잡한 논리 제어 회로가 필요하게 된다.However, multi-power mode power amplifiers using switches such as pin diodes are relatively expensive to produce, and the switches used have inherent loss components, resulting in reduced efficiency. Furthermore, in order to implement a multi-power mode power amplifier, one or more power stages must be switched among a plurality of power stages connected in series, and one or more bypass switching circuits and a complex logic control circuit for controlling the power stages are required for the switching operation. It is necessary.

바이패스 스위칭 회로에서 스위칭 동작에 의해 발생하는 손실은 출력 전력 감소를 유발하고, 이는 다중 전력 모드 전력 증폭장치의 효율을 감소시키는 원인이 된다. 또한, 같은 출력 전력에서 ACPR(Adjacent Channel Power Rejection)이 악화되는 문제점이 있다. 게다가, 여러 바이패스 스위칭 회로와 이를 제어하기 위해 부가되는 복잡한 논리 제어 회로에 의해 전체 시스템의 크기가 커지게 됨으로써, 현재의 무선 통신 단말기의 소형화에 역행하는 결과가 될 뿐만이 아니라, 스위치는 비싼 부품이기 때문에 다중 전력 모드 전력 증폭장치의 가격 경쟁력 측면에서도 불리한 요소로 작용한다. The loss caused by the switching operation in the bypass switching circuit causes an output power reduction, which causes a decrease in the efficiency of the multi-power mode power amplifier. In addition, there is a problem that the Adjacent Channel Power Rejection (ACPR) is deteriorated at the same output power. In addition, the size of the entire system is increased by several bypass switching circuits and the complex logic control circuits added to control them, which not only results in miniaturization of current wireless communication terminals, but also switches are expensive components. Therefore, the price competitiveness of the multi-power mode power amplifier is also a disadvantage.

이하, 바이패스 스위칭 회로를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치에 관하여 첨부한 도면과 함께 살펴보기로 한다.Hereinafter, a conventional general multi-power mode power amplifier using a bypass switching circuit will be described with reference to the accompanying drawings.

도 1은 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다. 도 1에서 도시하고 있는 다중 전력 모드 전력 증폭장치는 3개의 바이패스 스위치를 이용하여 다중 전력 모드 전력 증폭장치를 구성하고 있다.1 shows a configuration of a conventional general multi-power mode power amplifier using a bypass switch. The multi-power mode power amplifier shown in FIG. 1 configures a multi-power mode power amplifier using three bypass switches.

높은 전력 모드로 동작하는 경우에는 제1 스위치(31) 및 제2 스위치(32)는 온 상태가 되고 제3 스위치(33)는 오프 상태가 되어, 임피던스 정합부를 포함한 구동단의 출력이 전력단(22)의 입력으로 동작한다. 반면에, 낮은 전력 모드로 동작하는 경우에는 상기 제1 스위치(31) 및 상기 제2 스위치(32)는 오프 상태가 되고 상기 제3 스위치(33)는 온 상태가 되어, 상기 임피던스 정합부를 포함한 구동단의 출력이 상기 전력단(22)을 거치지 않고 바이패스를 통하게 된다. When operating in the high power mode, the first switch 31 and the second switch 32 are turned on and the third switch 33 is turned off, so that the output of the drive stage including the impedance matching unit is connected to the power stage ( It acts as an input of 22). On the other hand, when operating in a low power mode, the first switch 31 and the second switch 32 are turned off and the third switch 33 is turned on to drive the impedance matching part. The output of the stage is bypassed without passing through the power stage 22.

도 1의 다중 전력 모드 전력 증폭 장치의 경우, 3개의 바이패스 스위치를 사용하므로 전력 증폭 장치 구성의 자유도는 증가하지만 전체 크기가 증가하고, 바이패스 스위치 자체의 손실에 의해 전체 전력 증폭 회로의 손실이 증가하는 단점이 있다. 특히, 전력단의 출력측에 연결된 상기 제2 스위치(32)의 손실은 높은 전력 모드의 효율과 선형성에 많은 영향을 주기 때문에, 전력 용량과 손실 특성이 좋은 바이패스 스위치를 써야 하고, 이는 높은 경제적 비용을 요구하게 된다.In the case of the multi-power mode power amplifier of FIG. 1, since three bypass switches are used, the degree of freedom of configuration of the power amplifier is increased, but the overall size is increased, and the loss of the overall power amplifier circuit is reduced by the loss of the bypass switch itself. There is an increasing disadvantage. In particular, since the loss of the second switch 32 connected to the output side of the power stage greatly affects the efficiency and linearity of the high power mode, a bypass switch having good power capacity and loss characteristics should be used, which is a high economic cost. Will be required.

스위치는 능동 소자나 수동 소자를 이용하여 만들 수 있는데, 능동 소자를 이용한 스위치는 적절히 동작하기 위해서 DC 공급과 전력 소비가 필요하며, 수동 소자를 이용한 스위치는 어떠한 전력 소모도 필요로 하지 않는다.Switches can be made using active or passive components, which require a DC supply and power consumption for proper operation, and switches using passive components do not require any power consumption.

예를 들어, 핀 다이오드는 전형적인 능동 소자를 이용한 스위치인데, 보통 1 데시벨(dB) 정도의 삽입 손실을 갖는다. 이러한 핀 다이오드 스위치를 여러개 직렬로 사용한다면, 전체 삽입 손실은 사용한 핀 다이오드 스위치 개수만큼 더해져 커지게 된다. 또한, 핀 다이오드는 일반적으로 증폭기와 함께 집적되지 않기 때문에 집적회로나 소자들의 필요 수량은 증가하게 되고, 결국은 가격을 상승시키는 요인이 된다. 그리고 핀 다이오드 자체는 상대적으로 회로에 포함시키기에는 비싼 부품이다. For example, a pin diode is a switch using a typical active device, which usually has an insertion loss of about 1 decibel (dB). If multiple such pin diode switches are used in series, the total insertion loss will add up to the number of pin diode switches used. In addition, since the pin diodes are generally not integrated with the amplifier, the required quantity of integrated circuits or devices increases, which in turn increases the price. And the pin diode itself is a relatively expensive component to include in the circuit.

다른 형태의 스위치의 예로는 릴레이(relay), 미세가공된 스위치(micro-machined switch), 트랜지스터 스위치, 쇼트키(Schottky) 다이오드 스위치 등을 들 수 있으며, 이중에서 쇼트키 다이오드 스위치 및 트랜지스터 스위치는 일반적인 능동 소자 스위치이며, 릴레이는 일반적인 수동 소자 스위치이다.Examples of other types of switches include relays, micro-machined switches, transistor switches, Schottky diode switches, among which Schottky diode switches and transistor switches are common. It is an active device switch, and a relay is a general passive device switch.

한편, 상기 미세가공된 스위치는 MEMS(microelectromechanical system) 기술의 발전과 더불어 집적 회로에 이용될 수 있도록 최근에 구현된 스위치이다.Meanwhile, the microfabricated switch is a switch recently implemented to be used in an integrated circuit with the development of microelectromechanical system (MEMS) technology.

전체적으로 이러한 것들은 스위치와 스위치 장치로 분류될 수 있는데, 3가지 두드러진 특징을 가지고 있다. 그것은 신호들에 손실을 더하는 특징, 전체 시스템의 비용을 증가시키는 특징, 그리고 스위치들을 동작시키기 위해서 외부의 제어 신호가 필요하다는 특징이다.Overall, these can be classified into switches and switch devices, which have three distinctive features. It adds a loss to the signals, increases the cost of the overall system, and requires an external control signal to operate the switches.

도 2는 다른 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭 장치의 구성을 나타낸 것이다. 도 2에서는 직렬 스위치가 아닌 분로(shunt) 스위치와 SPDT (single-pole and double-throw) 스위치를 조합하여 다중 전력 모드 전력 증폭 장치를 구성하였다.Figure 2 shows the configuration of a conventional general multi-power mode power amplification apparatus using another bypass switch. In FIG. 2, a multi-power mode power amplification apparatus is constructed by combining a shunt switch and a single-pole and double-throw (SPDT) switch rather than a series switch.

증폭할 입력 신호는 스위치(44)의 폴(pole) 단자(41)에 들어오게 된다. 스위치(44)는 상기 폴 단자(41)에 도달한 입력 신호를 쓰로우(throw) 단자(42)나 다른 쓰로우 단자(43)에 보내도록 동작될 수 있다. 상기 쓰로우 단자(43)는 전력 증폭단(45)의 입력으로 연결되고, 전력 증폭단(45) 출력은 제1 임피던스 변환기(47)로 연결되고, 제1 임피던스 변환기(47)는 출력 단자(50)에 연결된다. 다른 쓰로우 단자(42)는 제2 임피던스 변환기(46)에 연결되고, 제3 임피던스 변환기(48)는 제1 임피던스 변환기(47)와 출력 단자(50)에 연결된다. 제3 임피던스 변환기(48)는 제2 임피던스 변환기(46)와 그라운드 사이에서 스위치(49)에 의해 스위칭 된다.The input signal to be amplified enters the pole terminal 41 of the switch 44. The switch 44 can be operated to send an input signal reaching the pole terminal 41 to a throw terminal 42 or another throw terminal 43. The throw terminal 43 is connected to the input of the power amplifier stage 45, the output of the power amplifier stage 45 is connected to the first impedance converter 47, and the first impedance converter 47 is connected to the output terminal 50. Is connected to. The other throw terminal 42 is connected to the second impedance converter 46, and the third impedance converter 48 is connected to the first impedance converter 47 and the output terminal 50. The third impedance converter 48 is switched by a switch 49 between the second impedance converter 46 and ground.

스위치(49)는 스위치(44) 동작에 맞추어서 운영된다. 각 임피던스 변환기들은 높은 전력 모드와 낮은 전력 모드에 맞게 선택된 임피던스 값들을 가지게 된다. 높은 전력 모드에서 스위치(49)는 수직방향으로 연결되고, 제3 임피던스 변환기(48)와 함께 임피던스 정합부로 동작하게 된다. 제1 임피던스 변환기(47)는 스위치(49) 및 제3 임피던스 변환기(48)로 구성된 출력단 부하를 전력단(45)의 출력이 최대가 되도록 하는 최적의 임피던스가 되도록 변환하고, 스위치(44)는 쓰로우 단자(43)에 연결된다.The switch 49 is operated in accordance with the operation of the switch 44. Each impedance converter will have impedance values selected for high and low power modes. In the high power mode, the switch 49 is vertically connected and acts as an impedance match with the third impedance converter 48. The first impedance converter 47 converts the output stage load composed of the switch 49 and the third impedance converter 48 so as to have an optimum impedance so that the output of the power stage 45 is maximum, and the switch 44 It is connected to the throw terminal 43.

낮은 전력 모드에서 스위치(44)는 쓰로우 단자(42)에 연결되고, 스위치(49)는 제2 임피던스 변환기(46)를 제3 임피던스 변환기(48)와 연결시켜서, 입력 신호는 제2 임피던스 변환기(46)를 통해서 원하는 부하 임피던스를 보게 된다.In low power mode the switch 44 is connected to the throw terminal 42 and the switch 49 connects the second impedance converter 46 with the third impedance converter 48 so that the input signal is connected to the second impedance converter. See 46 for the desired load impedance.

도 2에서 도시하고 있는 전력 증폭기는 적어도 2개의 스위치를 사용해야 하므로, 스위치 자체가 갖는 손실로 인해 특성이 저하되고 전체 전력 증폭 장치의 크기가 커지게 되어 가격 경쟁력 면에서도 불리하다.Since the power amplifier illustrated in FIG. 2 requires the use of at least two switches, the characteristics of the power amplifier are deteriorated due to the loss of the switches themselves and the size of the entire power amplifier is increased, which is disadvantageous in terms of price competitiveness.

도 3(a)는 λ/4 바이패스 선로의 출력측에 스위치가 있는 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다. 도 3(a)에서 도시하고 있는 다중 전력 모드 전력 증폭장치는 주증폭기(51)를 포함하고, λ/4 바이패스 선로(52) 및 분로 스위치(53)를 이용한 바이패스 스위칭 회로를 이용하여 바이패스를 구성한다. Fig. 3 (a) shows the configuration of a conventional general multi-power mode power amplifier using a bypass switch with a switch on the output side of the λ / 4 bypass line. The multi-power mode power amplifier shown in FIG. 3 (a) includes a main amplifier 51 and bypasses using a bypass switching circuit using a λ / 4 bypass line 52 and a shunt switch 53. Construct a path.

높은 전력 모드에서는, 바이패스 스위칭 회로의 분로 스위치(53)는 그라운드와 연결되고, 분로 스위치(53)를 이용한 바이패스 스위칭 회로는 λ/4 바이패스 선로(52)와 연결되어 개방 스터브(open stub)로 동작한다. In the high power mode, the shunt switch 53 of the bypass switching circuit is connected to ground, and the bypass switching circuit using the shunt switch 53 is connected to the λ / 4 bypass line 52 to open stub. )

낮은 전력 모드에서는, 바이패스 스위칭 회로의 분로 스위치(53)는 주증폭기(51)의 출력측과 연결되고, λ/4 바이패스 선로(52)와 함께 바이패스로 동작한다.In the low power mode, the shunt switch 53 of the bypass switching circuit is connected to the output side of the main amplifier 51 and operates in bypass with the λ / 4 bypass line 52.

도 3(b)는 λ/4 바이패스 선로의 입력측에 스위치가 있는 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다.Figure 3 (b) shows the configuration of a conventional general multi-power mode power amplifier using a bypass switch with a switch on the input side of the λ / 4 bypass line.

도 3(b)에서 도시하고 있는 다중 전력 모드 전력 증폭장치와 도 3(a)에서 도시하고 있는 다중 전력 모드 전력 증폭장치의 차이는, λ/4 바이패스 선로와 바이패스 스위칭 회로의 순서뿐이다.The difference between the multi-power mode power amplifier shown in FIG. 3 (b) and the multi-power mode power amplifier shown in FIG. 3 (a) is only a sequence of a λ / 4 bypass line and a bypass switching circuit.

도 3(a) 및 3(b)에서 도시하고 있는 다중 전력 모드 전력 증폭장치는 바이패스 스위칭 회로를 한 개만 사용함으로써, 전체 회로의 크기가 감소하지만 λ/4 바이패스 선로의 사용으로 인해 대역폭이 제한되고 긴 전송 선로를 수용하기 위한 넓은 공간이 되는 문제점이 있다.The multi-power mode power amplifier shown in Figs. 3 (a) and 3 (b) uses only one bypass switching circuit, thereby reducing the size of the entire circuit but increasing bandwidth due to the use of the λ / 4 bypass line. There is a problem of being a large space for accommodating limited and long transmission lines.

도 4는 바이패스 스위치를 이용한 또 다른 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다. 이 전력 증폭장치는 입력단 트랜지스터(62), 출력단 트랜지스터(65), 두개의 병렬 다이오드로 구성된 직렬 스위치(66), 그리고 스위칭 트랜지스터(68)를 포함하고 있다.Figure 4 shows the configuration of another conventional general multi-power mode power amplifier using a bypass switch. This power amplifier includes an input transistor 62, an output transistor 65, a series switch 66 composed of two parallel diodes, and a switching transistor 68.

높은 전력 모드에서는, 스위칭 트랜지스터(68)가 오프 상태이고 직렬 스위치(66) 역시 오프 상태이다. 따라서 입력단 트랜지스터(62)의 출력이 출력단 트랜지스터(65)의 입력으로 동작하게 된다.In the high power mode, the switching transistor 68 is off and the series switch 66 is also off. Therefore, the output of the input transistor 62 is operated as the input of the output transistor 65.

낮은 전력 모드에서는, 출력단 트랜지스터(65)의 베이스 바이어스를 오프 시키고, 스위칭 트랜지스터(68)를 켜서 직렬 스위치(66)를 온 시킨다. 이 때, 제2 임피던스 정합부(64)는 제1 임피던스 정합부(63)와 함께 입력단 트랜지스터(62)의 최적의 부하 임피던스가 되도록 하는데, 직렬 스위치(66)가 온 상태일 때는 출력단 트랜지스터(65)의 입력 임피던스보다 작은 임피던스를 가지고, 직렬 스위치(66)가 오프 상태일 때는 출력단 트랜지스터(65)의 입력 임피던스보다 큰 임피던스를 가져서 바이패스로 동작한다.In the low power mode, the base bias of the output transistor 65 is turned off, and the switching transistor 68 is turned on to turn on the series switch 66. At this time, the second impedance matching section 64 together with the first impedance matching section 63 ensures the optimum load impedance of the input terminal transistor 62. When the series switch 66 is turned on, the output terminal transistor 65 When the series switch 66 is in the OFF state and has an impedance smaller than that of the input impedance of the output impedance of the output switch, the transistor has an impedance larger than the input impedance of the output transistor 65 to operate in bypass.

상기 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 문제점은 스위칭시키기를 원하는 전력단을 바이패스하는 경로의 분리/연결되는 지점에서 불가피하게 사용되는 바이패스 스위치에 있다. A problem of the conventional general multi-power mode power amplification apparatus using the bypass switch lies in a bypass switch that is inevitably used at the point of disconnection / connection of a path bypassing a power stage desired to switch.

따라서, 이러한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 문제점인 손실, 증폭 회로의 크기 및 가격 경쟁력 등의 문제를 해결하기 위해, 바이패스 스위치 없이 다중 전력 모드 전력 증폭장치를 구현하는 것이 필요하다. Therefore, in order to solve such problems as loss, size and cost competitiveness of the conventional multi-power mode power amplifier, it is necessary to implement a multi-power mode power amplifier without a bypass switch.

본 발명은 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 문제점을 해결하고자 하는 것으로, 스위칭시키기를 원하는 전력단을 바이패스하는 경로가 최적의 지점에서 분리/연결되도록 하고 바이패스 경로에 최적의 임피던스 변환기를 구현함으로써, 바이패스 스위치를 이용하지 않고서 다양한 레벨의 전력을 높은 효율을 가지며 증폭시킬 수 있는 다중 전력 모드 전력 증폭장치를 구현하고자 한다.The present invention is to solve the problems of the conventional general multi-power mode power amplification apparatus using a bypass switch, so that the path bypassing the power stage desired to be switched is separated / connected at an optimal point, By implementing an optimal impedance converter, a multi-power mode power amplifier capable of amplifying various levels of power with high efficiency without using a bypass switch is provided.

본 발명의 일 실시예에 따른 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치는 입력 임피던스 정합부를 거쳐 입력된 입력 전력을 증폭시키는 구동단; 상기 구동단의 이득을 제어하는 이득 제어 회로부; 상기 구동단에서 증폭된 입력 전력을 재증폭하는 전력단; 및 출력 전력의 크기에 따라 나뉜 제1 전력 모드 및 제2 전력 모드에 따라 다른 전압을 상기 전력단에 인가하는 전압 제어 회로부를 포함하도록 구성될 수 있다.Multi power mode power amplification apparatus that does not use a bypass switch according to an embodiment of the present invention includes a driving stage for amplifying the input power through the input impedance matching unit; A gain control circuit unit controlling the gain of the driving stage; A power stage for reamplifying the input power amplified by the driving stage; And a voltage control circuit unit configured to apply a different voltage to the power stage according to the first power mode and the second power mode divided according to the magnitude of the output power.

또한, 상기 구동단은 가변 이득 증폭기로 구현될 수 있다.In addition, the driving stage may be implemented as a variable gain amplifier.

또한, 상기 이득 제어 회로부는 상기 제1 전력 모드 및 제2 전력 모드에 따라 상기 구동단의 이득을 제어하도록 구현될 수 있다.In addition, the gain control circuit unit may be implemented to control the gain of the driving stage according to the first power mode and the second power mode.

또한, 상기 전력단은 제1 전력 모드인 경우에는 온 상태에 있고, 제2 전력 모드인 경우에는 오프 상태에 있도록 구현될 수 있다.The power stage may be implemented to be in an on state in a first power mode and in an off state in a second power mode.

또한, 상기 전압 제어 회로부는 제1 전력 모드의 경우 상기 전력단에 전원을 공급하며, 제2 전력 모드의 경우 상기 전력단에 공급되는 전원을 차단하도록 구현될 수 있다.In addition, the voltage control circuit unit may be implemented to supply power to the power stage in the first power mode, and to cut off the power supplied to the power stage in the second power mode.

또한, 상기 구동단은 선형화기의 역할을 수행하도록 구현될 수 있다.In addition, the drive stage may be implemented to perform the role of a linearizer.

또한, 상기 구동단은 전치 왜곡 회로의 역할을 수행하도록 구현될 수 있다.In addition, the driving stage may be implemented to serve as a predistortion circuit.

또한, 상기 이득 제어 회로부는 제2 전력 모드인 경우의 구동단이 제1 전력 모드인 경우보다 더 많은 이득을 증폭하도록 제어할 수 있는 구성을 가질 수 있다. In addition, the gain control circuit unit may have a configuration capable of controlling the driving stage in the second power mode to amplify more gain than in the first power mode.

또한, 상기 이득 제어 회로부는 제1 전력 모드인 경우의 구동단이 제2 전력 모드인 경우보다 더 많은 이득을 증폭하도록 제어할 수 있는 구성을 가질 수도 있다. In addition, the gain control circuit unit may have a configuration capable of controlling the driving stage in the first power mode to amplify more gain than in the second power mode.

또한, 본 발명의 일실시예에 의한 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치는 상기 구동단 앞에서 입력신호가 상기 구동단에 최대 전송될 수 있도록 임피던스 정합기능을 수행하는 입력 임피던스 정합부; 상기 구동단에서 증폭된 전력이 최대 전송될 수 있도록 임피던스 정합기능을 수행하는 제1 임피던스 정합부; 상기 제1 전력 모드인 경우, 상기 제1 임피던스 정합부로부터 전력을 전달받아 상기 전력단으로 전달하는 제2 임피던스 정합부; 상기 전력단에서 재증폭된 전력을 전달받아 출력단 측으로 전달하는 제3 임피던스 정합부; 상기 제2 전력 모드인 경우, 상기 제1 임피던스 정합부로부터 전력을 전달받아 출력단 측으로 전달하는 임피던스 변환기; 및 상기 제1 전력 모드인 경우에는 상기 제3 임피던스 정합부로부터, 상기 제2 전력 모드인 경우에는 상기 임피던스 변환기로부터 전력을 전달받아 출력단으로 전달하는 제4 임피던스 정합부를 더 포함하도록 구성될 수 있다.In addition, in the multi-power mode power amplification apparatus using no bypass switch according to an embodiment of the present invention, an input impedance matching unit performing an impedance matching function so that an input signal may be transmitted to the driving stage in front of the driving stage. ; A first impedance matching unit performing an impedance matching function so that the power amplified by the driving stage can be transmitted to the maximum; A second impedance matcher receiving power from the first impedance matcher and transferring the power to the power stage in the first power mode; A third impedance matching unit receiving the re-amplified power from the power stage and transferring the power to the output stage; An impedance converter which receives power from the first impedance matching unit and transmits the power to an output terminal in the second power mode; And a fourth impedance matcher configured to receive power from the third impedance matcher in the first power mode and to receive output power from the impedance converter in the second power mode.

또한, 상기 다중 전력 모드 전력 증폭장치는 상기 제1 임피던스 정합부에서 상기 제2 임피던스 정합부 및 전력단 측을 바라본 임피던스 ZINT-H와 상기 제1 임피던스 정합부에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L을 비교함으로써 상기 구동단에서 증폭된 전력의 전달 경로가 결정되도록 구성될 수 있다.The multi-power mode power amplifier includes an impedance ZINT-H viewed from the first impedance matcher and the second impedance matcher and a power stage, and an impedance ZINT-L viewed from the first impedance matcher. By comparing this, the transmission path of the amplified power in the drive stage can be configured to be determined.

또한, 상기 제1 전력 모드인 경우, 상기 제1 임피던스 정합부에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L은 상기 제1 임피던스 정합부와 더불어 상기 구동단과 상기 전력단 사이의 인터스테이지 정합부를 형성하도록 구성될 수 있다.In addition, in the first power mode, the impedance ZINT-L viewed from the first impedance matching unit to the impedance converter is configured to form an interstage matching unit between the driving stage and the power stage together with the first impedance matching unit. Can be.

상기 구동단 및 전력단은 헤테로 접합 양극 트랜지스터(HBT), 금속 산화막 반도체(MOS) 트랜지스터, 전계 효과 트랜지스터(FET), 접합형 전계 효과 트랜지스터(JFET), 이중 상보성 금속 산화막 반도체(BiCMOS), 양극 접합 트랜지스터(BJT), 상보형 금속 산화막 반도체(Complementary Metal Oxide Semiconductor), 금속-반도체 전계 효과 트랜지스터(MESFET), 트라이오드(triode) 등과 같은 스위칭 소자들을 이용하여 구현될 수 있다. The driving stage and the power stage are a heterojunction bipolar transistor (HBT), a metal oxide semiconductor (MOS) transistor, a field effect transistor (FET), a junction type field effect transistor (JFET), a double complementary metal oxide semiconductor (BiCMOS), an anode junction It can be implemented using switching elements such as transistors (BJTs), complementary metal oxide semiconductors, metal-semiconductor field effect transistors (MESFETs), triodes, and the like.

상기 다중 전력 모드 전력 증폭장치내의 상기 구동단 및 전력단의 개수는 복수 개일 수 있다. The number of the driving stages and the power stages in the multi-power mode power amplifier may be plural.

한편, 본 발명의 다른 실시예에 따른 다중 전력 모드 전력 증폭장치는 출력 전력의 크기에 따라 제1 전력 모드 및 제2 전력 모드로 나뉘어 동작하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치에 있어서, 입력 임피던스 정합부를 거쳐 입력된 입력 전력을 증폭시키는 제1 구동단; 상기 제1 전력 모드인 경우 상기 제1 구동단에 의해 증폭된 전력을 전달받아 재증폭하는 제2 구동단; 상기 제2 구동단에서 재증폭된 전력을 전달받아 다시 증폭하는 전력단; 및 상기 제2 구동단 및 전력단에 인가되는 전압을 제어하는 전압 제어 회로부를 포함하도록 구성될 수 있다.On the other hand, the multi-power mode power amplifier according to another embodiment of the present invention is a multi-power mode power amplification apparatus that does not use a bypass switch that is divided into a first power mode and a second power mode according to the output power size A first driving stage configured to amplify the input power input through the input impedance matching unit; A second driving stage receiving and re-amplifying power amplified by the first driving stage in the first power mode; A power stage for receiving and re-amplifying the power re-amplified in the second driving stage; And it may be configured to include a voltage control circuit for controlling the voltage applied to the second driving stage and the power stage.

또한, 상기 다중 전력 모드 전력 증폭장치는 상기 제1 구동단에서 증폭된 입력 전력이 손실을 최소화하며 최대 전달될 수 있도록 상기 제1 구동단에 연결되어 있는 제1 임피던스 정합부; 상기 제1 임피던스 정합부에 연결되며, 상기 제1 전력 모드의 경우에 상기 제1 임피던스 정합부를 통해 전달받은 전력이 상기 제2 구동단으로 최대 전달될 수 있도록 임피던스 정합기능을 하는 제2 임피던스 정합부; 상기 전력단에서 증폭된 전력을 전달받아 출력단 측으로 전달하는 제3 임피던스 정합부; 상기 제2 전력 모드의 경우, 상기 제1 구동단에 의해 증폭된 입력 전력을 상기 제2 구동단 및 전력단을 거치지 않고 상기 제1 임피던스 정합부로부터 전달받아 출력단측으로 전달하는 임피던스 변환기; 및 상기 제1 전력 모드인 경우에는 상기 제3 임피던스 정합부로부터, 상기 제2 전력 모드인 경우에는 상기 임피던스 변환기로부터 전력을 전달받아 출력단으로 전달하는 제4 임피던스 정합부를 더 포함하도록 구성될 수 있다. In addition, the multi-power mode power amplifier includes: a first impedance matching unit connected to the first driving stage such that the input power amplified in the first driving stage can be transmitted with maximum loss; A second impedance matching unit connected to the first impedance matching unit and performing an impedance matching function so that power received through the first impedance matching unit can be transferred to the second driving terminal in the case of the first power mode; ; A third impedance matching unit receiving the amplified power from the power stage and transferring the power amplified to the output stage; In the case of the second power mode, the impedance converter for receiving the input power amplified by the first driving stage is received from the first impedance matching unit without passing through the second driving stage and the power stage to the output stage side; And a fourth impedance matcher configured to receive power from the third impedance matcher in the first power mode and to receive output power from the impedance converter in the second power mode.

상기 제1 구동단은 가변 이득 증폭기로 구현될 수 있다.The first driving stage may be implemented as a variable gain amplifier.

또한, 상기 제1 구동단은 전치 왜곡 회로로 구현될 수 있다. In addition, the first driving stage may be implemented as a predistortion circuit.

또한, 상기 제1 전력 모드 및 제2 전력 모드에 따른 입력 전력의 전달 경로는 상기 제1 임피던스 정합부에서 상기 제2 임피던스 정합부, 제2 구동단 및 전력단 측을 바라본 임피던스 ZINT-H와 상기 제1 임피던스에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L을 비교함으로써 결정되도록 구현될 수 있다. In addition, a transfer path of input power according to the first power mode and the second power mode may include impedance ZINT-H viewed from the first impedance matching unit, the second impedance matching unit, the second driving stage, and the power stage. It can be implemented to be determined by comparing the impedance ZINT-L viewed the impedance converter at the first impedance.

또한, 상기 다중 전력 모드 전력 증폭장치는 상기 제1 구동단에 연결되어 상기 제1 구동단의 이득을 제어하는 이득 제어 회로부를 더 포함하도록 구현될 수 있다. In addition, the multi-power mode power amplifying apparatus may be implemented to further include a gain control circuit unit connected to the first driving stage to control the gain of the first driving stage.

상기 제1 전력 모드인 경우, 상기 제1 임피던스 정합부에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L은 상기 제1 임피던스 정합부와 더불어 상기 제1 구동단과 상기 제2 구동단의 인터스테이지 정합부를 형성하도록 구현될 수 있다.In the first power mode, the impedance ZINT-L viewed from the first impedance matching unit to the impedance converter forms an interstage matching unit between the first driving stage and the second driving stage together with the first impedance matching portion. Can be implemented.

또한, 상기 제1 구동단, 제2 구동단 및 전력단은 헤테로 접합 양극 트랜지스터(HBT), 금속 산화막 반도체(MOS) 트랜지스터, 전계 효과 트랜지스터(FET), 접합형 전계 효과 트랜지스터(JFET), 이중 상보성 금속 산화막 반도체(BiCMOS), 양극 접합 트랜지스터(BJT), 상보형 금속 산화막 반도체(Complementary Metal Oxide Semiconductor), 금속-반도체 전계 효과 트랜지스터(MESFET), 트라이오드(triode) 등과 같은 스위칭 소자들을 이용하여 구현될 수 있다. The first driving stage, the second driving stage, and the power stage may include a heterojunction bipolar transistor (HBT), a metal oxide semiconductor (MOS) transistor, a field effect transistor (FET), a junction type field effect transistor (JFET), and dual complementarity. To be implemented using switching elements such as metal oxide semiconductors (BiCMOS), anodic junction transistors (BJTs), complementary metal oxide semiconductors, metal-semiconductor field effect transistors (MESFETs), triodes, and the like. Can be.

또한, 상기 다중 전력 모드 전력 증폭장치내의 상기 전력단의 개수는 복수 개이며, 상기 제1 구동단 및 제2 구동단 이외에 복수 개의 구동단을 더 포함할 수 있다. The number of power stages in the multi-power mode power amplifying apparatus may be plural, and may further include a plurality of driving stages in addition to the first driving stage and the second driving stage.

한편, 본 발명의 또 다른 실시예에 따른 다중 전력 모드 전력 증폭장치는 출력 전력의 크기에 따라 제1 전력 모드 및 제2 전력 모드로 나뉘어 동작하는, 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치에 있어서, 입력 임피던스 정합부를 거친 입력 전력을 증폭하는 제1 구동단; 상기 제1 구동단에서 증폭된 전력을 전달받아 재증폭하는 제2 구동단; 상기 제1 전력 모드인 경우, 상기 제2 구동단에 의해 재증폭된 전력을 전달받아 다시 증폭하는 전력단; 상기 전력단에 연결되어 상기 전력단에 인가되는 전압을 제어하는 전압 제어 회로부를 포함하도록 구현될 수 있다.On the other hand, the multi-power mode power amplifying apparatus according to another embodiment of the present invention is divided into a first power mode and a second power mode to operate according to the magnitude of the output power, multi-power mode power amplification not using a bypass switch An apparatus comprising: a first drive stage for amplifying input power through an input impedance matched portion; A second driving stage receiving and amplifying the power amplified by the first driving stage; A power stage configured to receive and amplify again the power re-amplified by the second driving stage in the first power mode; It may be implemented to include a voltage control circuit connected to the power stage for controlling the voltage applied to the power stage.

또한, 상기 다중 전력 모드 전력 증폭장치는 상기 제2 구동단에 연결되어, 상기 제2 구동단에 의해 재증폭된 전력이 전달되는 경로를 선택하는 역할을 수행하는 제1 임피던스 정합부; 상기 제1 임피던스 정합부 및 상기 전력단 사이에 연결되어 제1 전력 모드인 경우에 상기 제2 구동단에 의해 재증폭된 전력을 상기 제1 임피던스 정합부를 통해 전달받아 상기 전력단으로 전달하는 제2 임피던스 정합부; 상기 전력단에서 증폭된 전력을 전달받아 출력단 측으로 전달하는 제3 임피던스 정합부; 상기 제1 임피던스 정합부에 연결되며, 제2 전력 모드인 경우에 상기 제2 구동단에 의해 재증폭된 전력을 상기 제1 임피던스 정합부를 통해 전달받는 임피던스 변환기; 및 상기 제1 전력 모드인 경우에는 상기 제3 임피던스 정합부로부터, 상기 제2 전력 모드인 경우에는 상기 임피던스 변환기로부터 전력을 전달받아 출력단으로 전달하는 제4 임피던스 정합부를 더 포함하도록 구현될 수 있다.The multi-power mode power amplifying apparatus may further include: a first impedance matching unit connected to the second driving stage and selecting a path through which power re-amplified by the second driving stage is delivered; A second power connected between the first impedance matcher and the power stage to receive power re-amplified by the second driving stage through the first impedance matcher and to the power stage in a first power mode; An impedance matching unit; A third impedance matching unit receiving the amplified power from the power stage and transferring the power amplified to the output stage; An impedance converter connected to the first impedance matching unit and receiving power re-amplified by the second driving stage in the second power mode through the first impedance matching unit; And a fourth impedance matcher configured to receive power from the third impedance matcher in the first power mode and to the output terminal in the second power mode.

상기 제1 구동단 및 제2 구동단 중 적어도 하나는 가변 이득 증폭기로 구현될 수 있다. At least one of the first and second driving stages may be implemented as a variable gain amplifier.

또한, 상기 제1 구동단 및 제2 구동단 중 적어도 하나는 전치 왜곡 회로로 구현될 수 있다.In addition, at least one of the first driving stage and the second driving stage may be implemented as a predistortion circuit.

또한, 상기 제1 전력 모드 및 제2 전력 모드에 따른 입력 전력의 전달 경로는 상기 제1 임피던스 정합부에서 상기 제2 임피던스 정합부 및 전력단 측을 바라본 임피던스 ZINT-H와 상기 제1 임피던스에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L을 비교함으로써 결정되도록 구현될 수 있다.The transmission path of the input power according to the first power mode and the second power mode may include the impedance ZINT-H viewed from the first impedance matching part and the power impedance side of the first impedance matching part. It can be implemented to be determined by comparing the impedance ZINT-L facing the impedance converter.

또한, 상기 다중 전력 모드 전력 증폭장치는 상기 제1 구동단 및 제2 구동단 중 적어도 하나에 연결되어 상기 제1 구동단 또는 제2 구동단의 이득을 제어하는 이득 제어 회로부를 더 포함하도록 구현될 수 있다. In addition, the multi-power mode power amplifying apparatus may be implemented to further include a gain control circuit unit connected to at least one of the first driving stage and the second driving stage to control gain of the first driving stage or the second driving stage. Can be.

또한, 상기 제1 전력 모드인 경우, 상기 제1 임피던스 정합부에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L은 상기 제1 임피던스 정합부와 더불어 상기 제2 구동단과 상기 전력단 사이의 인터스테이지 정합부를 형성하도록 구현될 수 있다.In addition, in the first power mode, the impedance ZINT-L viewed from the first impedance matching unit to the impedance converter forms an interstage matching unit between the second driving stage and the power stage together with the first impedance matching unit. It can be implemented to.

또한, 상기 제1 구동단, 제2 구동단 및 전력단은 헤테로 접합 양극 트랜지스터(HBT), 금속 산화막 반도체(MOS) 트랜지스터, 전계 효과 트랜지스터(FET), 접합형 전계 효과 트랜지스터(JFET), 이중 상보성 금속 산화막 반도체(BiCMOS), 양극 접합 트랜지스터(BJT), 상보형 금속 산화막 반도체(Complementary Metal Oxide Semiconductor), 금속-반도체 전계 효과 트랜지스터(MESFET), 트라이오드(triode) 등과 같은 스위칭 소자들을 이용하여 구현될 수 있다. The first driving stage, the second driving stage, and the power stage may include a heterojunction bipolar transistor (HBT), a metal oxide semiconductor (MOS) transistor, a field effect transistor (FET), a junction type field effect transistor (JFET), and dual complementarity. To be implemented using switching elements such as metal oxide semiconductors (BiCMOS), anodic junction transistors (BJTs), complementary metal oxide semiconductors, metal-semiconductor field effect transistors (MESFETs), triodes, and the like. Can be.

또한, 상기 다중 전력 모드 전력 증폭장치내의 상기 전력단의 개수는 복수 개이며, 상기 제1 구동단 및 제2 구동단 이외에 복수 개의 구동단을 더 포함할 수 있다. The number of power stages in the multi-power mode power amplifying apparatus may be plural, and may further include a plurality of driving stages in addition to the first driving stage and the second driving stage.

상기 본 발명의 모든 실시예에서, 상기 제1 임피던스 정합부 및 상기 제2 임피던스 정합부는 도 15a 내지 도 15h의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성될 수 있다. In all the embodiments of the present invention, the first impedance matching unit and the second impedance matching unit may be configured in the form of any one of the circuits specified by the dotted line regions of FIGS. 15A to 15H.

또한, 상기 제3 임피던스 정합부 및 제4 임피던스 정합부는 도 16a 내지 도 16i의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성될 수 있다. In addition, the third impedance matching unit and the fourth impedance matching unit may be configured in any one form of a circuit specified by the dotted line region of FIGS. 16A to 16I.

또한, 상기 임피던스 변환기는 도 17a 내지 도 17j의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성될 수 있다. In addition, the impedance converter may be configured in the form of any one of the circuits specified by the dotted line region of FIGS. 17A to 17J.

또한, 상기 제1 임피던스 정합부는 도 18a 내지 도 18h의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성되어, 전력단 인가 전원을 구동단이 공유하도록 구성될 수 있다. In addition, the first impedance matching unit may be configured in any one form of a circuit specified by a dotted line region of FIGS. 18A to 18H, and may be configured such that the driving stage shares the power stage applied power.

또한, 상기 전압 제어 회로부는 도 20a 내지 도 20d의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성될 수 있다. In addition, the voltage control circuit unit may be configured in any one form of a circuit specified by a dotted line region of FIGS. 20A to 20D.

또한, 상기 제1 전력 모드는 출력 전력이 높은 경우이며, 제2 전력 모드는 출력 전력이 낮은 경우일 수 있다.In addition, the first power mode may be a case where the output power is high, and the second power mode may be a case where the output power is low.

이하, 첨부한 도면과 함께 본 발명에 의한 고효율 다중 전력 모드 전력 증폭장치의 실시예를 보다 구체적으로 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in more detail an embodiment of a high efficiency multi-power mode power amplifier according to the present invention.

도 5는 본 발명의 일실시예에 따른 바이패스 스위치를 사용하지 않는 전력 모드 전환 구조를 이용하여 구현된 고효율 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다. 즉, 상기 전력 증폭장치는 어떠한 스위치나 스위치 장치도 포함하지 않고 구현되었다. 상기한 바와 같이, 스위치는 릴레이, 미세 가공된 스위치, 트랜지스터 스위치, 핀 다이오드 스위치, 그리고 쇼트키 다이오드 스위치 등을 예로 들 수 있다. 5 illustrates a configuration of a high efficiency multi-power mode power amplification apparatus implemented using a power mode switching structure that does not use a bypass switch according to an embodiment of the present invention. That is, the power amplifier is implemented without any switch or switch device. As described above, the switch may include, for example, a relay, a microfabricated switch, a transistor switch, a pin diode switch, and a Schottky diode switch.

본 발명에 따른 고효율 다중 전력 모드 전력 증폭장치는 어떠한 스위치도 사용하지 않고 스위치를 제어하기 위한 외부 제어 회로도 필요하지 않으며, 스위치로 인한 부가적인 비용이나 손실도 없다. 이는 소형화되고, 단순하며, 경제적인 방식으로 다중 전력 모드 전력 증폭장치를 구현할 수 있게 한다. 더불어 손실이 없으므로 선형성 및 효율과 같은 성능 특성이 극대화될 수 있다. 비록 다중 전력 모드 전력 증폭장치에 관하여 기술되고 있지만, 본 발명은 전력 증폭장치 이외의 다른 종류의 회로에도 적용가능하다. The high efficiency multi-power mode power amplifier according to the present invention does not require any switch and requires no external control circuit to control the switch, and there is no additional cost or loss due to the switch. This makes it possible to implement a multi-power mode power amplifier in a compact, simple and economical way. In addition, there is no loss, allowing performance characteristics such as linearity and efficiency to be maximized. Although described with respect to a multi-power mode power amplifier, the present invention is applicable to circuits other than the power amplifier.

도 5에서 도시하고 있는 고효율 다중 전력 모드 전력 증폭장치는, 입력 신호를 구동단에 전달하는 입력 임피던스 정합부(80); 상기 입력 임피던스 정합부(80)에 직렬로 연결된 입력 전력을 증폭시키는 구동단(100); 구동단(100)에 직렬로 연결된 제1 임피던스 정합부(130) 및 상기 제1 임피던스 정합부(130)에 직렬로 연결된 제2 임피던스 정합부(140)를 통해 구동단(100)에 의해 증폭된 전력을 인가받아 재증폭하여 출력하는 전력단(120); 상기 전력단(120)에 연결되고, 낮은 전력 모드와 높은 전력 모드에 따른 인가 전압을 제어하는 전압 제어 회로부(90); 상기 전압 제어 회로부(90)의 동작에 따라, 상기 구동단(100)에 의해 증폭된 전력을 상기 제1 임피던스 정합부(130)를 통해 인가받아 제4 임피던스 정합부(160)로 출력하는 임피던스 변환기(170); 상기 전력단(120)에 직렬로 연결되고, 상기 전력단(120)에 의해 증폭된 전력을 상기 제4 임피던스 정합부(160)로 전달하는 제3 임피던스 정합부(150); 및 상기 제3 임피던스 정합부(150)와 상기 임피던스 변환기(170)에 연결되어, 상기 전압 제어 회로부(90)의 동작에 따라 상기 전력단(120) 또는 상기 임피던스 변환기(170)로부터 인가받은 출력 전력을 출력단(240)으로 전달하는 제4 임피던스 정합부(160)를 포함하여 구성된다.The high efficiency multi-power mode power amplifier shown in FIG. 5 includes an input impedance matching unit 80 for transmitting an input signal to a driving stage; A driving stage (100) for amplifying input power connected in series with the input impedance matching unit (80); Amplified by the driving stage 100 through the first impedance matching unit 130 connected in series to the driving stage 100 and the second impedance matching unit 140 connected in series to the first impedance matching unit 130. A power stage 120 that receives power and re-amplifies and outputs the power; A voltage control circuit unit 90 connected to the power stage 120 and controlling an applied voltage according to a low power mode and a high power mode; According to the operation of the voltage control circuit unit 90, an impedance converter which receives the power amplified by the driving stage 100 through the first impedance matching unit 130 and outputs the same to the fourth impedance matching unit 160. 170; A third impedance matching unit 150 connected in series with the power stage 120 and transferring power amplified by the power stage 120 to the fourth impedance matching unit 160; And output power connected to the third impedance matching unit 150 and the impedance converter 170 and applied from the power stage 120 or the impedance converter 170 according to the operation of the voltage control circuit unit 90. It is configured to include a fourth impedance matching unit 160 for transmitting to the output terminal (240).

실시예에서 상기 전력단(120)은 전력단을 통과하는 전력의 흐름을 조절하기 위해서 한 개나 그 이상의 트랜지스터를 포함하게 된다. 또한, 상기 전력단(120)은 높은 전력 모드에서 상기 구동단(100)으로부터 받은 입력 전력을 증폭한다. 따라서, 상기 전력단(120)은 "전력 증폭단"또는 "전력단 트랜지스터"라고 불리게 된다. In an embodiment, the power stage 120 includes one or more transistors to regulate the flow of power through the power stage. In addition, the power stage 120 amplifies the input power received from the driving stage 100 in a high power mode. Thus, the power stage 120 is referred to as a "power amplifier stage" or "power stage transistor."

상기 전압 제어 회로부(90)는 외부 제어 신호 입력에 의해서 전력단(120)에 인가하는 전압을 낮은 전력 모드와 높은 전력 모드에 맞게 조정한다. 낮은 전력 모드로 동작하는 경우, 최적화된 제1 임피던스 정합부(130)와 임피던스 변환기(170)에 의해서 전력단(120)을 거치지 않고 출력을 얻게 되므로, 전압 제어 회로부(90)는 전력단(120)에 인가하는 전압을 전력단(120)의 트랜지스터가 오프 상태에 있도록 조정하고, 이렇게 함으로써 전력의 소모를 줄일 수 있다. The voltage control circuit unit 90 adjusts the voltage applied to the power stage 120 by an external control signal input to the low power mode and the high power mode. When operating in the low power mode, since the output is obtained without the power stage 120 by the optimized first impedance matching unit 130 and the impedance converter 170, the voltage control circuit unit 90 is the power stage 120 The voltage applied to the power amplifier 120 may be adjusted so that the transistor of the power stage 120 is in an off state, thereby reducing power consumption.

한편, 높은 전력 모드로 동작하는 경우, 최적화된 제1 임피던스 정합부(130) 및 제2 임피던스 정합부(140)에 의해서 전력단(120)을 통해 출력을 얻게 되므로, 전압 제어 회로부(90)는 전력단(120)의 트랜지스터의 동작에 적합한 전압을 인가한다. On the other hand, when operating in a high power mode, since the output is obtained through the power stage 120 by the optimized first impedance matching unit 130 and the second impedance matching unit 140, the voltage control circuit unit 90 A voltage suitable for the operation of the transistor of the power stage 120 is applied.

구동단(100)은 낮은 전력 모드로 동작하는 경우, 입력 전력을 증폭하여 최적화된 제1 임피던스 정합부(130)를 경유시킨 뒤 임피던스 변환기(170)의 입력으로 제공한다. 한편, 높은 전력 모드로 동작하는 경우, 구동단(100)은 입력 전력을 증폭하여, 증폭된 입력 전력을 최적화된 제1 임피던스 정합부(130) 및 제2 임피던스 정합부(140)를 경유하여 전력단(120)의 입력으로 제공한다. When operating in the low power mode, the driving stage 100 amplifies the input power and passes through the optimized first impedance matching unit 130 to provide the input to the impedance converter 170. On the other hand, when operating in the high power mode, the driving stage 100 amplifies the input power, the power amplified input power via the optimized first impedance matching unit 130 and the second impedance matching unit 140 Provided as input of stage 120.

전력단(120)은 낮은 전력 모드로 동작하는 경우, 전압 제어 회로부(90)에 의해 오프 상태로 있고, 높은 전력 모드로 동작하는 경우에는 구동단(100)에 의해 증폭되어 전력단(120)에 입력되는 신호를 높은 전력을 갖도록 증폭한다.The power stage 120 is turned off by the voltage control circuit unit 90 when operating in the low power mode, and is amplified by the driving stage 100 when operating in the high power mode to the power stage 120. Amplify the input signal to have a high power.

제1 임피던스 정합부(130)는 낮은 전력 모드와 높은 전력 모드에 따라서 각각 최적의 동작을 하도록 최적화된 회로로서, 구동단(100)에 의해 증폭된 입력 전력을 임피던스 변환기(170) 또는 전력단(120)으로 동작 모드에 따라 선택적으로 인가한다.The first impedance matching unit 130 is a circuit optimized for optimal operation according to the low power mode and the high power mode, respectively, and the input power amplified by the driving stage 100 is converted into an impedance converter 170 or a power stage ( 120) selectively according to the operation mode.

제2 임피던스 정합부(140)는 낮은 전력 모드와 높은 전력 모드에 따라서 각각 최적의 동작을 하도록 최적화된 회로로서, 구동단(100)에 의해 증폭되어 제1 임피던스 정합부(130)를 경유한 전력이, 낮은 전력 모드에서는 임피던스 변환기(170)로, 높은 전력 모드에서는 전력단(120)으로 전달되도록 한다.The second impedance matcher 140 is a circuit optimized for optimal operation according to the low power mode and the high power mode, respectively, and is amplified by the driving stage 100 to pass through the first impedance matcher 130. In the low power mode, the impedance converter 170 is transferred to the power stage 120 in the high power mode.

임피던스 변환기(170)는 낮은 전력 모드와 높은 전력 모드에 따라 적절히 임피던스를 변환하는 임피던스 변환 회로로서, 낮은 전력 모드인 경우 전력단(120)을 우회하는 경로를 형성하여, 구동단(100)의 출력이 전력 증폭장치의 출력단(240)으로 전달되도록 한다.The impedance converter 170 is an impedance conversion circuit for appropriately converting impedances according to the low power mode and the high power mode. In the low power mode, the impedance converter 170 forms a path bypassing the power stage 120 to output the output of the driving stage 100. It is to be delivered to the output terminal 240 of the power amplifier.

도 6은 도 5에서 도시하고 있는 고효율 다중 전력 모드 전력 증폭장치에서 바이패스 스위치를 사용하지 않는 전력 모드 전환 구조에 대해서 자세히 설명하기 위한 것이다.FIG. 6 is a detailed description of a power mode switching structure without using a bypass switch in the high efficiency multi-power mode power amplifier shown in FIG. 5.

구동단(100)의 출력은 제1 임피던스 정합부(130)를 거쳐 전력 모드에 따라서 경로를 분리하는 분기점(72)에 도달한다. The output of the driving stage 100 reaches the branch point 72 that separates the path according to the power mode through the first impedance matching unit 130.

낮은 전력 모드의 경우, 전력단(120)은 전압 제어 회로부(90)에 의해 인가되는 전압에 의해 오프 상태가 되고, 제1 임피던스 정합부(130)에서 바라본 전력단(120)의 입력 임피던스 ZINT-H는 제1 임피던스 정합부(130)에서 바라본 전력단을 우회하는 경로의 입력 임피던스 ZINT-L과 비교하여 매우 큰 값을 갖게 된다. In the low power mode, the power stage 120 is turned off by the voltage applied by the voltage control circuit unit 90 and the input impedance ZINT− of the power stage 120 viewed from the first impedance matching unit 130. H has a very large value compared to the input impedance ZINT-L of the path bypassing the power stage viewed by the first impedance matching unit 130.

구현예로서, 입력 임피던스 ZINT-H는 입력 임피던스 ZINT-L보다 2배 정도 클 수 있거나, 3배 정도 클 수 있다. 다른 구현예에서, 입력 임피던스 ZINT-H는 입력 임피던스 ZINT-L보다 2배를 넘지 않은 정도로 클 수 있으며, 또 다른 구현예에서, 입력 임피던스 ZINT-H는 입력 임피던스 ZINT-L보다 2배 초과 3배 미만의 정도로 클 수 있다. 또, 다른 구현에서는, 입력 임피던스 ZINT-H는 입력 임피던스 ZINT-L보다 3배를 넘는 정도로 클 수 있다.In some embodiments, the input impedance ZINT-H may be about two times greater than the input impedance ZINT-L, or about three times greater. In other embodiments, the input impedance ZINT-H may be greater than two times greater than the input impedance ZINT-L, and in another embodiment, the input impedance ZINT-H is more than two times greater than three times the input impedance ZINT-L. It can be as large as less. In another implementation, the input impedance ZINT-H can be as large as three times greater than the input impedance ZINT-L.

임피던스 변환기(170)는 제1 임피던스 정합부(130)에서 바라본 임피던스를 낮게 하기 위해서 제3 임피던스 정합부(150), 제4 임피던스 정합부(160)와 더불어 최적화 되도록 설계된다. 그러므로, 분기점(72)에 도달한 구동단(100)에 의해 증폭된 전력은 전력단(120)에 입력되는 전력의 양에 비해 임피던스 변환기(170)로 입력되는 전력의 양이 훨씬 큰 값을 갖도록 최적화된다. 출력은 임피던스 변환기(170), 제3 임피던스 정합부(150) 및 제4 임피던스 정합부(160)에 의해 전력단으로의 손실을 최소화하며 출력단(240)으로 전달된다. The impedance converter 170 is designed to be optimized together with the third impedance matcher 150 and the fourth impedance matcher 160 to lower the impedance viewed by the first impedance matcher 130. Therefore, the power amplified by the driving stage 100 reaching the branch point 72 has a much larger amount of power input to the impedance converter 170 than the amount of power input to the power stage 120. Is optimized. The output is transmitted to the output terminal 240 by minimizing the loss to the power stage by the impedance converter 170, the third impedance matching unit 150 and the fourth impedance matching unit 160.

높은 전력 모드의 경우, 전압 제어 회로부(90)에 의해 인가되는 전압에 의해 전력단(120)은 온 상태가 되며, 제1 임피던스 정합부(130)에서 바라본 전력단(120)의 입력 임피던스 ZINT-H는 제1 임피던스 정합부(130)에서 바라본 전력단을 우회하는 경로의 입력 임피던스 ZINT-L에 비해 작은 값을 가진다. 임피던스 변환기(170)는 ZINT-L를 높은 전력 모드에서의 ZINT-H보다 크게 하기 위해서 제3 임피던스 정합부(150), 제4 임피던스 정합부(160)와 더불어 최적화 되도록 설계된다. 제2 임피던스 정합부(140)는 높은 전력 모드에서 인터스테이지 정합을 위해서 제1 임피던스 정합부(130)에서 바라본 임피던스를 증가시키도록 설계된다. 그러므로 분기점(72)에 도달한 구동단(100)에서 증폭된 전력의 대부분이 전력단(120)을 통해서 증폭되어, 최적화된 제3 임피던스 정합부(150) 및 제4 임피던스 정합부(160)에 의해 임피던스 변환기(170)로의 손실을 최소화하며 전력 증폭장치의 출력단(240)으로 전달된다.In the high power mode, the power stage 120 is turned on by the voltage applied by the voltage control circuit unit 90, and the input impedance ZINT− of the power stage 120 viewed by the first impedance matching unit 130 is reduced. H has a smaller value than the input impedance ZINT-L of the path bypassing the power stage viewed by the first impedance matching unit 130. The impedance converter 170 is designed to be optimized together with the third impedance matching unit 150 and the fourth impedance matching unit 160 to make ZINT-L larger than ZINT-H in the high power mode. The second impedance matcher 140 is designed to increase the impedance seen by the first impedance matcher 130 for interstage matching in the high power mode. Therefore, most of the amplified power at the driving stage 100 reaching the branch point 72 is amplified through the power stage 120, and thus is optimized to the optimized third impedance matching unit 150 and the fourth impedance matching unit 160. This minimizes the loss to the impedance converter 170 and is delivered to the output terminal 240 of the power amplifier.

또한, 제1 임피던스 정합부(130)에서 바라본 전력단(120)을 우회하는 경로의 입력 임피던스 ZINT-L은 높은 전력 모드에서 제1 임피던스 정합부(130)와 더불어 구동단(100)과 전력단(120) 사이의 인터스테이지 정합부를 형성하여, 구동단(100)의 출력을 전력단(120)에 잘 전달하도록 최적화되어있다.In addition, the input impedance ZINT-L of the path bypassing the power stage 120 viewed from the first impedance matcher 130 is the driving stage 100 and the power stage together with the first impedance matcher 130 in the high power mode. By forming an interstage match between the 120, it is optimized to deliver the output of the drive stage 100 to the power stage 120 well.

높은 전력 모드에서, 입력 임피던스 ZINT-L는 입력 임피던스 ZINT-H보다 충분히 크다. 입력 임피던스 ZINT-L는 입력 임피던스 ZINT-H보다 2배 정도 클 수 있거나, 3배 정도 클 수 있다. 다른 구현예에서, 입력 임피던스 ZINT-L는 입력 임피던스 ZINT-H보다 2배를 넘지 않은 정도로 클 수 있으며, 또 다른 구현예에서, 입력 임피던스 ZINT-L는 입력 임피던스 ZINT-H보다 2배 초과 3배 미만의 정도로 클 수 있다. 또, 다른 구현에서는, 입력 임피던스 ZINT-L는 입력 임피던스 ZINT-H보다 3배를 넘는 정도로 클 수 있다.In high power mode, the input impedance ZINT-L is sufficiently larger than the input impedance ZINT-H. The input impedance ZINT-L can be about two times greater than the input impedance ZINT-H, or about three times greater. In another embodiment, the input impedance ZINT-L can be as large as no more than two times the input impedance ZINT-H, and in another embodiment, the input impedance ZINT-L is more than two times and three times the input impedance ZINT-H. It can be as large as less. In another implementation, the input impedance ZINT-L can be as large as three times greater than the input impedance ZINT-H.

낮은 전력 모드에서, 전력단은 오프 상태라 불리는 상황이고, 높은 전력 모드에서, 전력단은 온 상태라 불리는 상황이다. 온 상태에서는 전력단이 오프 상태보다 훨씬 더 많은 전력을 소모한다. 게다가, 구현에 있어서, 전력단의 입력 임피던스는 온 상태와 비교하였을 때 2배 정도 크다. 또 다른 구현에서, 전력단의 입력 임피던스는 온 상태와 비교하였을 때 2배 이상 크다.In the low power mode, the power stage is called the off state, and in the high power mode, the power stage is called the on state. In the on state, the power stage consumes much more power than in the off state. In addition, in an implementation, the input impedance of the power stage is about twice as large as in the on state. In another implementation, the input impedance of the power stage is more than twice as large as in the on state.

도 7(a)는 본 발명의 일실시예에 따른 고효율 다중 전력 모드 전력 증폭장치의 제1 전력 모드와 제2 전력 모드에 따른 이득 특성을 설명하기 위한 그래프이다.FIG. 7A is a graph illustrating gain characteristics according to the first power mode and the second power mode of the high efficiency multi-power mode power amplifier according to an embodiment of the present invention.

제2 전력 모드, 즉 출력 전력이 낮은 전력 모드에서는, 전압 제어 회로부(90)에 의해서 전력단(120)이 오프 상태가 되어 구동단(100)의 출력이 전력단(120)에 의해 증폭되지 않고 임피던스 변환기(170)를 통해 출력단(240)에 도달하므로, 전력단(120)에 의한 이득 특성을 얻을 수 없다. 점선은 전력단이 온 상태일 때, 이득을 보여주며, 실선은 전력단이 오프 상태일 때, 이득을 보여준다. 출력 전력이 낮은 제2 전력 모드에서는 전력단(120)에 의한 DC 전력 소모를 없앨 수 있기 때문에 부가효율 특성은 아주 좋다. 부가효율(PAE)은 다음과 같은 공식에 의해서 계산되어진다. 이때 Pout은 출력 전력, Pin은 입력 전력, Pdc는 DC 소비 전력이다.In the second power mode, that is, the power mode with low output power, the power stage 120 is turned off by the voltage control circuit unit 90 so that the output of the driving stage 100 is not amplified by the power stage 120. Since the output terminal 240 is reached through the impedance converter 170, the gain characteristic of the power terminal 120 may not be obtained. The dotted line shows the gain when the power stage is on, and the solid line shows the gain when the power stage is off. In the second power mode with low output power, since DC power consumption by the power stage 120 can be eliminated, the additional efficiency characteristic is very good. The additive efficiency (PAE) is calculated by the formula Pout is output power, Pin is input power, and Pdc is DC power consumption.

PAE = ((Pout-Pin)/Pdc)PAE = ((Pout-Pin) / Pdc)

반면에, 제1 전력 모드, 즉 출력 전력이 높은 경우에는 구동단(100)의 출력이 전력단(120)에 의해서 증폭되어 출력단(240)에 도달되므로, 제2 전력 모드에 의한 동작에 의한 이득 특성에 전력단(120)의 이득 특성이 부가되고, 부가 효율 특성은 전반적으로 출력 전력 레벨이 큰 전력단(120)에 의해 결정된다.On the other hand, in the first power mode, that is, when the output power is high, the output of the driving stage 100 is amplified by the power stage 120 and reaches the output terminal 240, so that the gain by the operation by the second power mode is achieved. The gain characteristic of the power stage 120 is added to the characteristic, and the additional efficiency characteristic is determined by the power stage 120 having a large output power level as a whole.

그러므로, 도 7(a)에서 도시하고 있는 바와 같이 제2 전력 모드에서는 상대적으로 낮은 이득 특성(이득:A)을 유지하다가, 제1 전력 모드로 전환되면서 높은 이득 특성(이득:B)을 나타낸다. Therefore, as shown in FIG. 7A, the second power mode maintains a relatively low gain characteristic (gain: A), and exhibits a high gain characteristic (gain: B) while switching to the first power mode.

도 7(b)는 본 발명의 일실시예에 따른 고효율 다중 전력 모드 전력 증폭장치의 제1 전력 모드와 제2 전력 모드에 따른 부가효율 특성을 설명하기 위한 그래프이다.7 (b) is a graph for explaining the additional efficiency characteristics according to the first power mode and the second power mode of the high efficiency multi-power mode power amplifier according to an embodiment of the present invention.

도 7(a)에서 설명한 바와 같이, 제2 전력 모드에서는 전력단(120)에 의한 DC 소모를 없앨 수 있기 때문에 부가효율 특성이 좋으며, 제1 전력 모드에서는 전력단(120)의 출력이 제3 임피던스 정합부(150) 및 제4 임피던스 정합부(160)를 거쳐 출력단(240)에 전달되는데, 제3 임피던스 정합부(150), 제4 임피던스 정합부(160) 및 임피던스 변환기(170)는 스위치를 사용하지 않기 때문에 전력단(120)의 출력이 출력단(240)에 손실 없이 전달되어서, 높은 부가효율을 갖게 된다.As described with reference to FIG. 7A, in the second power mode, since DC consumption by the power stage 120 can be eliminated, the additional efficiency characteristic is good, and in the first power mode, the output of the power stage 120 has a third output. The impedance matching unit 150 and the fourth impedance matching unit 160 are transmitted to the output terminal 240. The third impedance matching unit 150, the fourth impedance matching unit 160 and the impedance converter 170 are switches Since it does not use the output of the power stage 120 is transmitted to the output terminal 240 without loss, it has a high added efficiency.

도 8은 도 5에 도시된 다중 전력 모드 전력 증폭장치의 일실시예를 보다 구체적으로 나타낸 것이다. 도 8의 점선영역(130)은 도 5의 제1 임피던스 정합부(130)를 구체적으로 구현한 것이다. 또한, 도 8의 점선영역(140)은 도 5의 제2 임피던스 정합부(140)를 구체적으로 구현한 것이다. 또한, 도 8의 점선영역(150)은 도 5의 제3 임피던스 정합부(150)를 구체적으로 구현한 것이다. 또한, 도 8의 점선영역(160)은 도 5의 제4 임피던스 정합부(160)를 구체적으로 구현한 것이다. 또한, 도 8의 점선영역(170)은 도 5의 임피던스 변환기(170)를 구체적으로 구현한 것이다. 또한, 도 8의 점선영역(100)은 도 5의 구동단(100)을 구체적으로 구현한 것이다. 도 8의 점선영역(120)은 도 5의 전력단(120)을, 도 8의 점선영역(90)은 도 5의 전압 제어 회로부(90)를 각각 구체적으로 구현한 것이다.FIG. 8 illustrates an embodiment of the multi-power mode power amplifier shown in FIG. 5 in more detail. The dotted line region 130 of FIG. 8 specifically implements the first impedance matching unit 130 of FIG. 5. In addition, the dotted line 140 of FIG. 8 concretely implements the second impedance matching unit 140 of FIG. 5. In addition, the dotted line region 150 of FIG. 8 concretely implements the third impedance matching unit 150 of FIG. 5. In addition, the dotted line region 160 of FIG. 8 concretely implements the fourth impedance matching unit 160 of FIG. 5. In addition, the dotted line 170 of FIG. 8 specifically implements the impedance converter 170 of FIG. 5. In addition, the dotted line region 100 of FIG. 8 specifically implements the driving stage 100 of FIG. 5. The dotted line region 120 of FIG. 8 implements the power stage 120 of FIG. 5, and the dotted line region 90 of FIG. 8 specifically implements the voltage control circuit unit 90 of FIG. 5.

입력 정합부(80)는 입력에서 반사파를 막거나 최소화하기 위해 사용된다. 도 8에 있는 입력 정합부(80)는 단지 하나의 예에 불과하며, 사용할 수 있는 다른 많은 회로 구성이 가능하다. 입력 신호는 단자(70)를 통하여 입력 정합부(80)에 전달되어서 다중 전력 모드 전력 증폭장치에 들어오게 된다. The input matcher 80 is used to prevent or minimize reflected waves at the input. The input matcher 80 in FIG. 8 is just one example, and many other circuit configurations are possible. The input signal is transmitted to the input matching unit 80 through the terminal 70 to enter the multi-power mode power amplifier.

도 8의 구현을 위해서 양극 접합 트랜지스터(BJT, bipolar junction transistor)를 사용하였다. 그렇지만, 다른 실시예들에서는 헤테로 접합 양극 트랜지스터(HBT, hetero junction bipolar transistor), 금속 산화막 반도체(MOS, metal oxide semiconductor) 트랜지스터, 전계 효과 트랜지스터(FET, field effect transistor), 금속-반도체 전계 효과 트랜지스터, 접합형 전계 효과 트랜지스터(JFET, junction field effect transistor), 이중상보성 금속산화막반도체(BiCMOS, Bi Complementary Metal Oxide Semiconductor), 트라이오드(triode) 등의 소자들 및 이러한 소자들을 조합하여 사용될 수 있다. 이러한 소자들은 실리콘, 갈륨-비소, 실리콘 게르마늄 등을 포함한 반도체 기술을 이용하여 만들어 질 수 있다. 게다가, 도시된 양극 접합 트랜지스터는 npn-형이나, pnp-형의 소자들이 사용될 수 있다. 예를 들어서, N형 금속 산화물 반도체(NMOS, N-type Metal Oxide Semiconductor) 또는 P형 금속 산화물 반도체(PMOS, P-type Metal Oxide Semiconductor) 소자도 사용 가능하다.A bipolar junction transistor (BJT) was used for the implementation of FIG. 8. However, in other embodiments, a hetero junction bipolar transistor (HBT), a metal oxide semiconductor (MOS) transistor, a field effect transistor (FET), a metal-semiconductor field effect transistor, Junction field effect transistors (JFETs), bi-complementary metal oxide semiconductors (BiCMOS, Bi Complementary Metal Oxide Semiconductor), triodes and the like, and combinations thereof may be used. These devices can be made using semiconductor technologies including silicon, gallium-arsenic, silicon germanium, and the like. In addition, the illustrated bipolar junction transistor is npn-type, but pnp-type elements may be used. For example, an N-type metal oxide semiconductor (NMOS) or a P-type metal oxide semiconductor (PMOS) device may be used.

구동단(100)은 양극 접합 트랜지스터 Q5를 포함하는데, 이를 구동단 트랜지스터라 부를 수 있으며, 이 트랜지스터의 이미터는 기준 전압선에 연결되어 있다. Q5의 컬렉터가 연결된 노드(9015)는 구동단의 출력 노드가 되며, 제1 임피던스 정합부(130)의 입력 노드가 된다. 구동단(100)을 위해 도시된 회로는 단지 사용될 수 있는 일예에 불과하며, 다른 증폭기 설계도 사용가능 하다. 구동단(100)은 이미터-공통 형태의 증폭기 회로이지만, 베이스 공통, 케스케이드(cascade), 그리고 케스코드(cascode)와 같은 다른 종류의 증폭기 회로 구성도 가능하다. The drive stage 100 includes a bipolar junction transistor Q5, which may be referred to as a drive stage transistor, whose emitter is connected to a reference voltage line. The node 9015 to which the collector of Q5 is connected is an output node of the driving stage, and becomes an input node of the first impedance matching unit 130. The circuit shown for the drive stage 100 is just one example that can be used, and other amplifier designs are also available. The drive stage 100 is an emitter-common type amplifier circuit, but other types of amplifier circuit configurations such as base common, cascade, and cascode are possible.

Q5에는 정전압 1(constant voltage 1) 과 정전압 2(constant voltage 2)의 두 가지 전압원을 통해서 전력이 공급된다. 정전압 2는 트랜지스터(9017)과 저항 또는 임피던스(9019)를 통해서 노드(9011)에 공급된다. 콘덴서(9021)은 정전압 2와 기준 전압선 사이에 연결된다. 트랜지스터(9017)의 베이스 전극은 노드(9023)에 연결되며, 저항(9025)는 정전압 1과 노드(9023)사이에 연결되고, 두개의 다이오드는 노드(9023)과 기준 전압선 사이에 연결된다. 비록 두개의 다이오드가 도시되어 있지만, 보다 다양한 개수의 다이오드가 사용될 수 있음은 물론이다. Q5 is powered by two voltage sources: constant voltage 1 and constant voltage 2. Constant voltage 2 is supplied to node 9011 through transistor 9017 and resistor or impedance 9019. The capacitor 9021 is connected between the constant voltage 2 and the reference voltage line. The base electrode of transistor 9017 is connected to node 9023, resistor 9025 is connected between constant voltage 1 and node 9023, and two diodes are connected between node 9023 and reference voltage line. Although two diodes are shown, a larger number of diodes can of course be used.

구체적인 실시예에서, 정전압 1에 의해 공급되는 전압의 크기는 대략 2.85V 이다. 전압 레귤레이터와 같은 전압원으로부터 다중 전력 모드 전력 증폭장치에 공급되면, 정전압 1에 의해 공급되는 전압은 상대적으로 일정한 전압이 된다. 위에서 논했듯이, 회로의 한 가지 특정한 응용은 전원이 배터리로 공급되는 단말기나 PDA와 같은 무선 장비에 구비된 전력 증폭장치에 대한 것이다. 그러한 응용에서, 하나 또는 그 이상의 전압원은 배터리 상태에 따라서 값이 변할 수 있다. 새롭게 충전된 경우에, 배터리는 보통 높은 레벨의 전압을 공급하며, 니켈 금속 하이브리드(nickel metal hybride), 니켈-카드뮴, 리튬 이온, 납축전지(lead acid) 같은 특정 배터리 기술이나 화학성분에 따라서 다르겠지만, 배터리가 소모될수록, 점점 공급 전압 레벨은 낮아지게 된다. In a specific embodiment, the magnitude of the voltage supplied by constant voltage 1 is approximately 2.85V. When supplied to a multi-power mode power amplifier from a voltage source such as a voltage regulator, the voltage supplied by constant voltage 1 becomes a relatively constant voltage. As discussed above, one particular application of the circuit is for power amplification devices in wireless equipment such as PDAs or battery powered terminals. In such applications, one or more voltage sources may vary in value depending on the battery condition. In the case of a newly charged battery, the battery usually supplies a high level of voltage and may vary depending on the specific battery technology or chemical composition, such as nickel metal hybride, nickel-cadmium, lithium ions, and lead acid. As the battery drains, the supply voltage level gradually decreases.

구체적인 실시예에서, 정전압 2는 배터리의 상태에 따라서 크기가 변하게 된다. 예를 들어, 배터리가 완전히 충전된 상태에서, 정전압 2에 의해 공급되는 전압의 크기는 4.2V정도 되며, 배터리가 거의 완전히 소모되면, 정전압 2에 의해 공급되는 전압의 크기는 3.2V정도 된다. In a specific embodiment, the constant voltage 2 changes in size depending on the state of the battery. For example, when the battery is fully charged, the voltage supplied by the constant voltage 2 is about 4.2V, and when the battery is almost completely exhausted, the voltage supplied by the constant voltage 2 is about 3.2V.

도 8의 증폭장치는 배터리의 모든 조건에서도 적절한 동작을 해야 하는데, 일반적으로, 가장 최악의 동작 조건은 배터리가 거의 방전되었을 때 일어나는 가장 낮은 전압 레벨이다.The amplifier of FIG. 8 should operate properly in all conditions of the battery. In general, the worst operating condition is the lowest voltage level that occurs when the battery is almost discharged.

제1 임피던스 정합부(130)는 노드(9015) 와 노드(72) 사이에 연결된다. 도 8의 구현에서, 제1 임피던스 정합부는 노드(9015) 와 정전압 2 사이에 연결된 전송선로(9028), 정전압 2와 기준전압 사이에 연결된 콘덴서(9030), 노드(9015) 와 노드(72)에 연결된 콘덴서(9032)로 구성되어 있다.The first impedance matcher 130 is connected between the node 9015 and the node 72. In the implementation of FIG. 8, the first impedance match is applied to the transmission line 9028 connected between the node 9015 and the constant voltage 2, the capacitor 9030 connected between the constant voltage 2 and the reference voltage, the node 9015 and the node 72. It is comprised by the capacitor | condenser 9032 connected.

제2 임피던스 정합부(140)는 노드(72)와 노드(74) 사이에 연결된다. 도 8의 구현에서, 제2 임피던스 정합부는 노드 (72)와 기준 전압 사이에 연결된 인덕터 (9037)과 노드(72)와 노드(74)에 연결된 콘덴서(9039)로 구성되어 있다.The second impedance matcher 140 is connected between the node 72 and the node 74. In the implementation of FIG. 8, the second impedance match consists of an inductor 9037 connected between node 72 and a reference voltage and a capacitor 9039 connected to node 72 and node 74.

임피던스 변환기(170)는 노드(72) 와 노드(76) 사이에 연결되어 있다. 도 8의 구현에서, 임피던스 변환기는 노드(72)와 노드(9044) 사이에 연결된 콘덴서(9042), 노드(9044)와 기준 전압 사이에 연결된 콘덴서(9046), 그리고 노드(9044)와 노드(76) 사이에 연결된 인덕터(9048)로 되어 있다.Impedance converter 170 is connected between node 72 and node 76. In the implementation of FIG. 8, the impedance converter includes a capacitor 9042 connected between node 72 and node 9044, a capacitor 9046 connected between node 9044 and a reference voltage, and node 9044 and node 76. ) Is an inductor 9048 connected therebetween.

전력단(120)은 노드(74)와 노드(9116) 사이에 연결되어 있다. 전력단은 노드(74)에 베이스, 노드(9116)에 컬렉터, 기준 전압에 이미터가 연결된 양극 접합 트랜지스터 Q6을 포함하는 증폭기 회로이다. 구동단(100)처럼 전력단(120)도 이미터-공통 형태의 증폭기 회로이지만, 베이스 공통, 케스케이드, 그리고 케스코드와 같은 다른 종류의 증폭기 회로 구성도 가능하다. 이와 같이, 도 8의 전력 증폭장치 내의 전력단(120)은 구동단(100)과 다른 형태로 구현될 수 있을 뿐만 아니라, 적절히 변경되어 다양한 형태로 구현될 수 있다. Power stage 120 is connected between node 74 and node 9316. The power stage is an amplifier circuit comprising a bipolar junction transistor Q6 having a base connected to node 74, a collector connected to node 9316, and an emitter connected to a reference voltage. Like the drive stage 100, the power stage 120 is an emitter-common amplifier circuit, but other types of amplifier circuits such as base common, cascade, and cascode are possible. As such, the power stage 120 in the power amplifier of FIG. 8 may be implemented in a different form from the driving stage 100, and may be appropriately modified and implemented in various forms.

전력단(120)은 노드(9051)에 인가되는 제어 신호의 전압에 따라서 온/오프가 된다. 도 8은 전압 제어 회로부(90)의 특정한 구현을 보여준다. 상기 전압 제어 회로부(90)는 유사한 기능을 하는 다른 형태로 구현 가능함은 물론이다. 노드(9051)에 인가되는 제어 신호의 값이 정전압 1에 의해 공급되는 전압의 크기 정도의 값이거나 2.85V 정도가 되면, 전력 증폭장치는 제2 전력 모드로 동작하게 된다. 상기 노드(9051)의 값이 기준 전압이거나 0V 정도가 되면, 전력 증폭장치는 제1 전력 모드로 동작하게 된다. 제2 전력 모드에서 트랜지스터 Q6은 높은 임피던스 모드로 전류를 거의 소모치 않는다. 제1 전력 모드에서 트랜지스터 Q6은 동작을 하게 되며 입력 신호를 증폭하기 위해서 전류를 필요로 하게 된다. 일실시예에서, 제1 전력 모드의 전력단은 10~15 데시벨의 이득을 제공하는데, 상기 전력단의 이득의 정확한 값은 트랜지스터나 사용된 소자의 기술, 증폭기 회로가 어떻게 바이어스 되었는지에 따라서 다르다. 상보형 금속 산화물 반도체(Complementary Metal Oxide Semiconductor)와 금속-반도체 전계 효과 트랜지스터 같은 다른 기술을 사용하여 구현된 다중 전력 모드 전력 증폭장치의 다른 실시예는 나중에 논의된다.The power stage 120 is turned on / off according to the voltage of the control signal applied to the node 9051. 8 shows a specific implementation of the voltage control circuitry 90. The voltage control circuit unit 90 may be implemented in other forms having a similar function. When the value of the control signal applied to the node 9051 is about the magnitude of the voltage supplied by the constant voltage 1 or about 2.85V, the power amplifier operates in the second power mode. When the value of the node 9051 is a reference voltage or about 0V, the power amplifier operates in the first power mode. In the second power mode, transistor Q6 consumes little current in a high impedance mode. In the first power mode, transistor Q6 operates and requires current to amplify the input signal. In one embodiment, the power stage of the first power mode provides a gain of 10-15 decibels, the exact value of the gain of the power stage being dependent on the transistor, the technology of the device used, and how the amplifier circuit is biased. Another embodiment of a multi-power mode power amplifier implemented using other techniques, such as a Complementary Metal Oxide Semiconductor and a metal-semiconductor field effect transistor, is discussed later.

동작시, 노드(9051)의 전압 값에 따라서, 정전압 1로부터의 전류는 노드(9103)을 지나게 되며, 트랜지스터(9105)를 거쳐서 기준 전압에 도달하거나, 트랜지스터(9108)을 거쳐서 트랜지스터 Q6의 베이스인, 노드(74)에 이르게 된다. In operation, depending on the voltage value at node 9051, current from constant voltage 1 passes through node 9103, reaches a reference voltage via transistor 9305, or is the base of transistor Q6 via transistor 9108. Node 74 is reached.

제2 전력 모드, 즉 낮은 전력 모드에서, 노드(9051)의 전위는 2.85V이며, 트랜지스터(9105)를 통해 흐르는 전류와 비교할 때, 상대적으로 작은 전류가 트랜지스터(9108)을 통해 흐르게 된다. 그리고 전력단이 오프상태이어야 하므로 트랜지스터 Q6의 베이스는 기준 전압이거나 0V가 된다. In the second power mode, that is, the low power mode, the potential of the node 9051 is 2.85 V, and a relatively small current flows through the transistor 9108 as compared with the current flowing through the transistor 9305. Since the power stage must be off, the base of transistor Q6 is the reference voltage or becomes 0V.

한편, 높은 전력 모드에서는, 노드(9051)의 전위는 기준 전압이거나 0V가 되어, 트랜지스터(9105)를 통해 흐르는 전류와 비교할 때, 상대적으로 많은 전류가 트랜지스터(9108)을 통해 흐르게 된다. 그리고, 전력단이 동작하거나 온 상태가 되기 위해서 트랜지스터 Q6의 베이스의 전위가 약 1.4V 정도 된다.On the other hand, in the high power mode, the potential of the node 9051 is a reference voltage or 0V, so that a relatively large current flows through the transistor 9108 as compared with the current flowing through the transistor 9305. Then, the potential of the base of the transistor Q6 is about 1.4V in order for the power stage to operate or be turned on.

제3 임피던스 정합부(150)는 노드(9116)과 노드(76) 사이에 연결되어 있다. 도 8의 구현에서, 상기 제3 임피던스 정합부(150)는 노드(76)과 정전압 2사이에 연결된 전송선로(9072) 및 정전압 2와 기준 전압 사이에 연결된 콘덴서(9074)로 구성된다. 상기 콘덴서(9074)는 예를 들어, 100pF정도처럼 상대적으로 큰 값을 가질 수 있으며, 상기 콘덴서(9074)는 RF 그라운드 또는 가상 그라운드를 만들며, 정전압 2를 안정화 시킨다. 콘덴서(9119)는 노드(9116)과 기준 전압사이에 연결되어 있다. 인덕터(9122)는 노드(9116)과 노드(76) 사이에 연결되어 있다.The third impedance matcher 150 is connected between the node 9316 and the node 76. In the implementation of FIG. 8, the third impedance matching unit 150 is composed of a transmission line 9092 connected between the node 76 and the constant voltage 2 and a capacitor 9094 connected between the constant voltage 2 and the reference voltage. The capacitor 9094 may have a relatively large value, for example, about 100 pF, and the capacitor 9094 may make an RF ground or a virtual ground and stabilize the constant voltage 2. The capacitor 9119 is connected between the node 9316 and the reference voltage. An inductor 9922 is connected between node 9316 and node 76.

도 8의 마이크로 웨이브 모놀리식 집적 회로(MMIC, microwave monolithic integrated circuit) 영역 안에서 한개 또는 그 이상의 다른 소자로서, 인덕터(9122)는 같은 집적 회로에 만들 수 있다. 구체적인 실시예에서, 인덕터(9122)는 노드(9116)과 노드(76)에 있는 소자들 사이에서 본딩 길이를 사용하여 만들어졌다. 게다가 인덕터(9122)는 인덕터 코일과 같은 수동 소자를 사용하여 만들 수 있다.As one or more other elements within the microwave monolithic integrated circuit (MMIC) region of FIG. 8, inductor 9922 can be made in the same integrated circuit. In a specific embodiment, the inductor 9922 is made using a bonding length between the elements at node 9216 and node 76. In addition, inductor 9922 can be made using passive components such as inductor coils.

하나의 실시예에서, 마이크로웨이브 모놀리식 집적 회로 영역 안에 보이는 부품들은 반도체 칩 위에 만들어 질 수 있는데, 이것은 같은 반도체 칩 위에 부품들이 하나의 집적 회로 형태로 포함되어 있음을 의미한다. 이렇게 하나의 집적 회로위에 가능한 많은 부품들을 포함함으로써, 증폭기의 비용 절감과 요구 되는 크기를 줄일 수 있게 된다. 이것은 특히 소비자들이 더욱더 작은 크기의 제품을 요구하는 휴대용 전자제품에 있어서 매우 중요한 것이다. 다른 실시예에서, 마이크로웨이브 모놀리식 집적 회로 안에 보이는 부품들은 개별적인 부품들이나 다른 집적 회로를 사용하여 반도체 칩 밖에 만들어 질 수 있다. 예를 들면, 위에서 언급한 것처럼, 인덕터(9122)는 칩 밖에서 만들어 질 수 있다. 또 다른 실시예에서, 입력 정합부(80)는 칩 밖에서 만들어 질 수 있다.In one embodiment, components visible within the microwave monolithic integrated circuit region may be made on a semiconductor chip, which means that the components are included in the form of an integrated circuit on the same semiconductor chip. By including as many components as possible on a single integrated circuit, the cost and size of the amplifier can be reduced. This is particularly important for portable electronics, where consumers demand smaller and smaller products. In other embodiments, components visible within microwave monolithic integrated circuits may be made outside the semiconductor chip using individual components or other integrated circuits. For example, as mentioned above, inductor 9922 can be made outside the chip. In another embodiment, the input matcher 80 can be made off chip.

제4 임피던스 정합부(160)는 노드(76)과 출력 신호 노드(240) 사이에 연결되어 있다. 도 8의 구현에서, 제4 임피던스 정합부(160)는 노드(76)과 노드(9084) 사이에 연결된 전송 선로(9082), 노드(76)과 기준 전압 사이에 연결된 콘덴서(9086), 노드(9084)와 기준 전압 사이에 연결된 콘덴서(9088), 그리고 노드(9084)와 출력 신호 단자(240) 사이에 연결된 콘덴서(9090)로 구성된다. 실시예에서 콘덴서 (9086)는 조건에 따라 사용할 수도 있는 콘덴서이며 발명의 다른 실시예에서는 사용하지 않을 수도 있다. 게다가, 몇몇 실시예에서, 이 콘덴서는 기생 콘덴서 성분을 이용하여 구현될 수도 있다.The fourth impedance matcher 160 is connected between the node 76 and the output signal node 240. In the implementation of FIG. 8, the fourth impedance matcher 160 includes a transmission line 9902 connected between node 76 and node 9084, a capacitor 9086 connected between node 76 and a reference voltage, and a node ( A capacitor 9088 connected between the 9084 and the reference voltage, and a capacitor 9090 connected between the node 9084 and the output signal terminal 240. In the embodiment, the capacitor 9086 is a capacitor that may be used depending on conditions and may not be used in other embodiments of the invention. In addition, in some embodiments, this capacitor may be implemented using parasitic capacitor components.

도 9는 본 발명의 다른 실시예에 따른 바이패스 스위칭 회로를 사용하지 않는 전력 모드 전환 구조를 이용하고, 구동단이 가변 이득 증폭기로 구현된 고효율 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다.9 illustrates a configuration of a high efficiency multi-power mode power amplifier using a power mode switching structure without using a bypass switching circuit according to another embodiment of the present invention and having a driving stage implemented as a variable gain amplifier.

이득 제어 회로부(91)는 구동단의 이득을 제어하기 위한 신호를 발생한다. 도 9의 회로는 도 5의 회로와 유사한 방식으로 동작을 하며, 유사한 이점을 가지지만, 구동단(110)을 가변 이득 증폭기를 이용하여 구현함으로써 이득이 변하는 추가적인 특징을 갖는다.The gain control circuit unit 91 generates a signal for controlling the gain of the driving stage. The circuit of FIG. 9 operates in a similar manner to the circuit of FIG. 5 and has similar advantages, but has the additional feature that the gain is changed by implementing the drive stage 110 using a variable gain amplifier.

상기와 같은 회로 구성은 가변 이득을 요구하는 경우에 사용될 수 있으며, 상기 구동단(110)의 이득을 고정시킴으로써 고정된 이득을 필요로 하는 경우에도 사용가능하다. 이때, 상기 회로는 별다른 구성의 추가없이 여러 가지 응용예에 사용될 수 있어서, 무선 통신 표준의 변화에 어렵지 않게 적응할 수 있으며, 각 시스템 별로 요구되는 다양한 이득 요구를 만족시키도록 이용될 수 있다. 예를 들면, 본 발명의 증폭기는 휴즈나 레이저 절단, 프로그램 가능한 셀(programmable cell), 또는 공정 후 다른 기술을 이용하여 전기적으로 프로그램 될 수 있다.The circuit configuration as described above may be used when a variable gain is required, and may be used even when a fixed gain is required by fixing the gain of the driving stage 110. In this case, the circuit can be used in various applications without the addition of a separate configuration, so that it is not difficult to adapt to changes in the wireless communication standard, and can be used to satisfy various gain requirements required for each system. For example, the amplifier of the present invention can be electrically programmed using fuse or laser cutting, a programmable cell, or other technique after processing.

다른 한편으로, 고정 이득 응용예로서, 구동단(110)은 전치 왜곡 회로로 구현할 수 있는데, 전치 왜곡 회로는 주증폭기의 이득 감소 현상을 개선하는데 주안점을 둔 것으로, 전력이 증가함에 따른 주증폭기(120)에서의 이득 감소 현상을 개선하기 위해서 사용된다. 상기 전치 왜곡 회로는 전력이 증가할수록 이득을 증가시킴으로써 구동단(110) 및 전력단(120)을 포함한 회로의 총 이득을 더욱 일정하게 하며, 특히 높은 전력에서 증폭기의 선형성을 개선시키게 된다. 그러므로, 전치 왜곡 회로를 사용하면, 회로는 더 넓은 전력 범위에서 일정한 이득을 제공해 줄 수 있다.On the other hand, as a fixed gain application, the driving stage 110 may be implemented as a predistortion circuit. The predistortion circuit focuses on improving a gain reduction phenomenon of the main amplifier. In order to improve the gain reduction phenomenon. The predistortion circuit increases the gain as the power increases, thereby making the total gain of the circuit including the drive stage 110 and the power stage 120 more constant, improving the linearity of the amplifier, especially at high power. Therefore, using a predistortion circuit, the circuit can provide a constant gain over a wider power range.

도 10은 두 개의 구동단과 한 개의 전력단을 갖는 본 발명의 또 다른 실시예를 보여주고 있다. 도 5의 구현된 것과 비교해보면, 이 증폭기는 전압 제어 회로부(90)에 의해서 제어되는 제2 구동단(105)과 제2 임피던스 정합부(140)와 전력단(120) 사이에 연결된 제5 임피던스 정합부(145)를 추가로 포함하고 있다. 제2 전력 모드에서는 제1 구동단(100)만을 사용하여 제1 임피던스 정합부(130)와 제2 임피던스 정합부(140) 사이의 노드(72)에서 임피던스 변환기(170)을 통해 출력 전력을 얻는다.10 shows another embodiment of the invention with two drive stages and one power stage. In comparison with the implementation of FIG. 5, the amplifier has a fifth impedance connected between the second drive stage 105 and the second impedance matcher 140 and the power stage 120 controlled by the voltage control circuitry 90. The matching part 145 is further included. In the second power mode, output power is obtained through the impedance converter 170 at the node 72 between the first impedance matching unit 130 and the second impedance matching unit 140 using only the first driving stage 100. .

도 10은 도 5의 회로가 2개의 이득단을 가지고 있는 것에 반해서, 3개의 이득단을 가지고 있다. 임피던스 변환기(170)를 포함하도록 구성된 바이패스 경로는 제2 구동단과 전력단을 바이패스한다. 제2 전력 모드에서, 제2 구동단과 전력단은 모두 오프 상태로서, 최소의 전류를 사용하게 되며, 제1 전력 모드에서, 제2 구동단과 전력단은 온 상태로, 이득을 제공한다.FIG. 10 has three gain stages, while the circuit of FIG. 5 has two gain stages. The bypass path configured to include the impedance converter 170 bypasses the second drive stage and the power stage. In the second power mode, both the second drive stage and the power stage are off and use minimal current, and in the first power mode, the second drive stage and the power stage are on, providing gain.

도 10의 회로는 도 5의 회로에 비해서 더 많은 이득단을 가지고 있기 때문에 더 높은 이득을 갖는다. 더욱이 도 10은 더 많은 다단 회로이므로, 설계시 더 많은 자유도가 있는데, 이는 설계와 구현에 용이함을 주게 된다. The circuit of FIG. 10 has a higher gain since it has more gain stages than the circuit of FIG. Moreover, since FIG. 10 is more multi-stage circuitry, there is more freedom in design, which facilitates design and implementation.

도 11은 제1 구동단(110)이 이득 제어 회로부(91)에 의해 제어되는 가변 이득 증폭기인 전력 증폭장치의 구성을 보여준다. 이 차이점을 제외하고는, 이 회로는 도 10의 회로와 유사하게 동작을 한다.FIG. 11 shows a configuration of a power amplifier in which the first driving stage 110 is a variable gain amplifier controlled by the gain control circuit 91. Except for this difference, this circuit operates similar to the circuit of FIG.

도 12는 전력 증폭장치의 또 다른 실시예를 보여주고 있다. 이 실시예는 이득을 증가시키기 위해서 3단의 증폭기를 이용한 도 10과 유사하다. 그러나 임피던스 변환기로 구성된 바이패스 경로가 도 10에서 제2 구동단과 전력단을 바이패스 했던 것과는 다르게, 전력단만을 바이패스 한다.12 shows another embodiment of the power amplification apparatus. This embodiment is similar to FIG. 10 using a three stage amplifier to increase the gain. However, the bypass path composed of the impedance converter bypasses only the power stage, unlike the second driving stage and the power stage in FIG. 10.

이 회로는 전력단만을 바이패스 하기 때문에, 도 10에 구현된 전력 증폭장치보다 큰 전력 소모를 갖는다.Since this circuit bypasses only the power stage, it has a larger power consumption than the power amplifier implemented in FIG.

도 13은 도 12에 도시된 전력 증폭장치를 보다 구체적으로 구현한 것이다. 도 13은 도 12에 사용된 도면 부호와 동일한 도면 부호를 사용하여 각 구성요소를 점선 영역안에 보다 구체적으로 구현하였다. 도 13에 나타난 증폭기 회로에서, 제2 구동단(105)의 구성은 전력단(120)의 구성과 유사하지만, 보다 다양하게 구성될 수 있으며 본 발명에 따른 다중 전력 모드 전력 증폭장치를 구현하기 위해 다양하게 조합될 수 있다.FIG. 13 illustrates the power amplifier shown in FIG. 12 in more detail. FIG. 13 uses the same reference numerals as those used in FIG. 12 to more specifically implement each component in a dotted line region. In the amplifier circuit shown in FIG. 13, the configuration of the second driving stage 105 is similar to that of the power stage 120, but may be configured in more various ways, and to implement a multi-power mode power amplifier according to the present invention. It can be combined in various ways.

도 14는 도 12에 도시된 전력 증폭장치와 유사한 구성을 나타내고 있다. 그러나, 도 14에 도시된 제1 구동단(110)은 가변 이득 증폭기나 전치 왜곡 회로로 구성되며, 이득 제어 회로부(91)에 의해 제어된다.FIG. 14 shows a configuration similar to that of the power amplifier shown in FIG. However, the first drive stage 110 shown in FIG. 14 is composed of a variable gain amplifier or a predistortion circuit, and is controlled by the gain control circuit unit 91.

도 15는 제1 임피던스 정합부(130)와 제2 임피던스 정합부(140)를 구현하기 위한 다양한 회로 구성을 나타낸 것이다. 상기 회로 구성은 본 발명의 여러 실시예에 그대로 적용될 수 있다. 또한, 도 15a 내지 도 15h에 나타난 제1 임피던스 정합부 및 제2 임피던스 정합부의 구성은 예시적인 것에 불과하며, 다양하게 변형될 수 있음은 자명하다.15 illustrates various circuit configurations for implementing the first impedance matching unit 130 and the second impedance matching unit 140. The circuit arrangement can be applied to various embodiments of the present invention as it is. In addition, configurations of the first impedance matching unit and the second impedance matching unit shown in FIGS. 15A to 15H are merely exemplary, and various modifications may be made.

도 16은 제3 임피던스 정합부(150)와 제4 임피던스 정합부(160)를 구현하기 위한 다양한 회로구성을 나타낸 것이다. 상기 회로 구성은 본 발명의 여러 실시예에 그대로 적용될 수 있다. 또한, 도 16a 내지 도 16i에 나타난 제3 임피던스 정합부 및 제4 임피던스 정합부의 구성은 예시적인 것에 불과하며, 다양하게 변형될 수 있음은 자명하다.FIG. 16 illustrates various circuit configurations for implementing the third impedance matching unit 150 and the fourth impedance matching unit 160. The circuit arrangement can be applied to various embodiments of the present invention as it is. In addition, configurations of the third impedance matching unit and the fourth impedance matching unit illustrated in FIGS. 16A to 16I are merely exemplary, and various modifications may be made.

도 17은 임피던스 변환기(170)를 구현하기 위한 다양한 회로구성을 나타낸 것이다. 상기 회로구성은 본 발명의 여러 실시예에 그대로 적용될 수 있으며, 도 17a 내지 도 17j에 나타난 임피던스 변환기의 구성은 예시적인 것에 불과하며, 다양하게 변형될 수 있음은 자명하다.17 illustrates various circuit configurations for implementing the impedance converter 170. The circuit configuration may be applied to various embodiments of the present invention as it is, and the configuration of the impedance converter shown in FIGS. 17A to 17J is merely exemplary, and may be variously modified.

도 18a 내지 18h는 제1 임피던스 정합부의 또 다른 일실시예들을 나타낸 것이다. 이는, 전력단의 구동 전원으로부터 구동단의 구동 전원을 동시에 사용할 수 있게 하기 위해서이다. 이를 위해, 상기 임피던스 변환기가 도 17a 내지 도 17j의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성될 수 있고, 상기 제1 임피던스 정합부는 도 18a 내지 도 18h의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성될 수 있다.18A to 18H illustrate still other embodiments of the first impedance matching unit. This is to enable simultaneous use of the drive power source of the drive stage from the drive power source of the power stage. To this end, the impedance converter may be configured in the form of any one of the circuits specified by the dotted line regions of FIGS. 17A to 17J, and the first impedance matched portion is a circuit specified by the dotted line regions of FIGS. 18A to 18H. It may be configured in any one form.

도 19는 두개의 구동단과 하나의 전력단으로 이루어지고, 전력단만을 우회하는 임피던스 변환 회로로 구성된 바이패스 경로에서, 전력단의 인가 전원으로부터 구동단의 인가 전원을 동시에 사용하도록 구현된, 3단 다중 전력 모드 전력 증폭 장치의 일실시예를 나타낸 것이다.FIG. 19 is a three-stage, which is implemented to simultaneously use the applied power of the drive stage from the applied power of the power stage in a bypass path consisting of two drive stages and one power stage and consisting of an impedance conversion circuit bypassing only the power stage. An embodiment of a multi-power mode power amplification apparatus is shown.

도 20a 내지 도 20d는 전압 제어 회로부(90)의 다양한 회로 구성을 나타낸 것이다. 상기 회로 구성은 본 발명의 여러 실시예에 그대로 적용될 수 있으며, 도 20a 내지 도 20d는 예시적인 것에 불과하며, 다양하게 변형될 수 있음은 자명하다.20A to 20D show various circuit configurations of the voltage control circuit unit 90. The circuit configuration may be applied to various embodiments of the present invention, and FIGS. 20A to 20D are merely exemplary, and various modifications may be made.

도 21은 본 발명에 따른 다중 전력 모드 전력 증폭장치를 상보형 금속 산화물 반도체 기술을 이용하여 구현한 것이다. 도 21의 다중 전력 모드 전력 증폭장치는 도 5에서 도시하고 있는 다중 전력 모드 전력 증폭장치와 같이 2단으로 구현되어있다. 도 21은 본 발명의 일실시예에 불과하며, 다른 실시예들도 가능하다. 예를 들면, 도 21에 도시되어 있는 다중 전력 모드 전력 증폭장치 역시 도 15 내지 도 18 및 도 20에 도시된 여러 회로를 포함하도록 구성될 수 있으며, 상기 상보형 금속 산화물 반도체 기술을 이용하여 앞서 도시된 여러 다중 전력 모드 전력 증폭장치를 구현할 수 있다. 21 illustrates a multi-power mode power amplifier according to the present invention using complementary metal oxide semiconductor technology. The multi-power mode power amplifier of FIG. 21 is implemented in two stages as in the multi-power mode power amplifier of FIG. 5. 21 is only one embodiment of the invention, other embodiments are possible. For example, the multi-power mode power amplifier shown in FIG. 21 may also be configured to include the various circuits shown in FIGS. 15-18 and 20, as previously described using the complementary metal oxide semiconductor technology. Multiple power mode power amplifiers can be implemented.

도 22는 본 발명에 따른 다중 전력 모드 전력 증폭장치를 상보형 금속 산화물 반도체 기술을 이용하여 구현한 것이다. 도 22는 3단으로 구현된 다중 전력 모드 전력 증폭장치를 도시하고 있는데, 이는 본 발명의 일실시예에 불과하며, 여러 다양한 실시예가 가능하다. 즉, 도 22에 도시되어 있는 다중 전력 모드 전력 증폭장치에 대해서도 15 내지 도 18 및 도 20에 도시된 여러 회로가 사용될 수 있다. 22 illustrates a multi-power mode power amplifier according to the present invention using a complementary metal oxide semiconductor technology. FIG. 22 illustrates a multi-power mode power amplifying apparatus implemented in three stages, which is merely one embodiment of the present invention, and various various embodiments are possible. That is, various circuits shown in FIGS. 15 to 18 and 20 may also be used for the multi-power mode power amplifier shown in FIG. 22.

도 23은 본 발명에 따른 다중 전력 모드 전력 증폭장치를 금속-반도체 전계 효과 트랜지스터 기술을 이용하여 구현된 것이다. 상기 다중 전력 모드 전력 증폭장치는 도 5에 도시된 다중 전력 모드 전력 증폭장치와 같이 2단으로 구현되어있다. 도 23에 도시되어 있는 다중 전력 모드 전력 증폭장치는 본 발명의 한 가지 실시예에 불과하며, 여러 다양한 실시예가 가능하다. 즉, 도 23에 도시되어 있는 다중 전력 모드 전력 증폭장치에 대해서도 도 15 내지 도 18 및 도 20의 여러 회로가 사용될 수 있다. 또한, 상기 금속-반도체 전계 효과 트랜지스터 기술을 이용하여 앞서 도시된 여러 다중 전력 모드 전력 증폭장치를 구현할 수 있다. 23 is a multi-power mode power amplifier according to the present invention is implemented using a metal-semiconductor field effect transistor technology. The multi-power mode power amplifier is implemented in two stages as in the multi-power mode power amplifier shown in FIG. The multi-power mode power amplifier shown in FIG. 23 is just one embodiment of the invention, and various other embodiments are possible. That is, various circuits of FIGS. 15 to 18 and 20 may also be used for the multi-power mode power amplifier shown in FIG. 23. In addition, various multi-power mode power amplifiers as described above may be implemented using the metal-semiconductor field effect transistor technology.

도 24 역시 본 발명에 따른 다중 전력 모드 전력 증폭장치를 금속-반도체 전계 효과 트랜지스터 기술을 이용하여 구현한 것이다. 상기 다중 전력 모드 전력 증폭장치는 도 12에서 도시하고 있는 다중 전력 모드 전력 증폭장치처럼 3단으로 구현되어 있다. 도 24에 도시되어 있는 다중 전력 모드 전력 증폭장치 또한 본 발명의 일실시예에 불과하며, 여러 다양한 실시예가 가능하다. 즉, 도 24에 도시되어 있는 다중 전력 모드 전력 증폭장치에 대해서도 15 내지 도 18 및 도 20에 도시된 여러 회로가 사용될 수 있다. 24 also implements a multi-power mode power amplifier according to the present invention using a metal-semiconductor field effect transistor technology. The multi-power mode power amplifier is implemented in three stages like the multi-power mode power amplifier shown in FIG. The multi-power mode power amplifier shown in FIG. 24 is also just one embodiment of the present invention, and various other embodiments are possible. That is, various circuits shown in FIGS. 15 to 18 and 20 may be used for the multi-power mode power amplifier shown in FIG. 24.

도 25는 본 발명의 일실시예에 따른 바이패스 스위치를 사용하지 않는 전력 모드 전환 구조를 이용한 고효율 다중 전력 모드 전력 증폭장치를, 임의의 N단의 구동단과 임의의 M단의 전력단으로 구성한 구조를 나타낸 것이다. 도 5 및 도 9 등에서는 N=1, M=1인 경우의 다중 전력 모드 전력 증폭장치를 도시하고 있으며, 도 10 내지 도 12 및 도 14 등에서는 N=2 및 M=1인 경우의 다중 전력 모드 전력 증폭장치를 도시하고 있다. 25 is a structure in which a high efficiency multi-power mode power amplifying apparatus using a power mode switching structure without using a bypass switch according to an embodiment of the present invention comprises a power stage of arbitrary N stages and an arbitrary M stage. It is shown. 5 and 9 illustrate a multi-power mode power amplification apparatus in the case of N = 1, M = 1, and in FIG. 10 to FIG. 10 and FIG. 14, the multi-power in the case of N = 2 and M = 1. The mode power amplifier is shown.

본 발명을 설명하기 위해서 본 발명의 실시예들이 위와 같이 기술되었다. 그러나 본 발명은 도시된 도면과 기술된 설명의 내용에 한정하지 않으며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 개량과 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다. 따라서 발명의 범위는 다음의 추가된 청구항에서 정의된다.In order to explain the invention, embodiments of the invention have been described above. However, the present invention is not limited to the contents of the drawings and the described description, and various forms of modifications and variations can be made without departing from the spirit of the present invention, which are obvious to those skilled in the art. to be. Therefore, the scope of the invention is defined in the following appended claims.

본 발명에 의한 고효율 다중 전력 모드 전력 증폭 장치는 바이패스 스위칭 회로를 이용하지 않고서 다양한 레벨의 전력에 대해 증폭을 가능하게 함으로써, 종래 다중 전력 모드 전력 증폭 장치에서 바이패스 스위칭 회로를 이용함으로써 야기되었던 손실, 전력 증폭 회로의 크기의 증가 및 가격 경쟁력 저하 등의 문제를 해결할 수 있다. 또한, 배터리의 수명을 좌우하는 제2 전력 모드에서의 DC 전력 소모량을 줄임으로써, 전력 증폭 장치의 부가효율 특성을 개선하고 본 발명에 의한 고효율 다중 전력 모드 전력 증폭 장치를 구비한 무선 통신 단말기의 통화 시간을 연장할 수 있다.The high efficiency multi-power mode power amplification apparatus according to the present invention enables amplification for various levels of power without using a bypass switching circuit, thereby resulting in a loss caused by using a bypass switching circuit in a conventional multi power mode power amplification apparatus. In addition, the size of the power amplification circuit can be increased and the price competitiveness can be solved. In addition, by reducing the DC power consumption in the second power mode that influences the life of the battery, it improves the additional efficiency characteristics of the power amplification device and the call of the wireless communication terminal having a high efficiency multi-power mode power amplification device according to the present invention You can extend the time.

또한, 가변 이득 증폭기나 전치 왜곡기를 구동단으로 채용한 본 발명은 종래 다중 전력 모드 전력 증폭 장치가 갖는 제1 전력 모드에서의 손실을 최소화하게 되어 제1 전력 모드에서의 부가효율 특성을 개선시킬 수 있고, 제1 전력 모드에서의 열악한 선형성 문제를 해결할 수 있으며, 본 발명에 의한 고효율 다중 전력 모드 전력 증폭 장치를 구비한 무선 통신 단말기의 소형화 및 통화품질의 개선을 가능하게 한다. In addition, the present invention employing a variable gain amplifier or predistorter as a driving stage minimizes the loss in the first power mode of the conventional multi-power mode power amplifier, thereby improving the additional efficiency characteristics in the first power mode. In addition, the problem of poor linearity in the first power mode can be solved, and the miniaturization and the call quality of the wireless communication terminal having the high efficiency multi-power mode power amplification apparatus according to the present invention can be improved.

도 1은 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다.1 shows a configuration of a conventional general multi-power mode power amplifier using a bypass switch.

도 2는 다른 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다.Figure 2 shows the configuration of a conventional general multi-power mode power amplifier using another bypass switch.

도 3(a)는 λ/4 바이패스 전송 선로 출력측에 스위치가 있는 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다.Fig. 3 (a) shows the configuration of a conventional general multi-power mode power amplifier using a bypass switch with a switch on the output side of a? / 4 bypass transmission line.

도 3(b)는 λ/4 바이패스 전송 선로 입력측에 스위치가 있는 바이패스 스위치를 이용한 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다.Figure 3 (b) shows the configuration of a conventional general multi-power mode power amplifier using a bypass switch having a switch on the input side of the λ / 4 bypass transmission line.

도 4는 바이패스 스위치를 이용한 또 다른 종래의 일반적인 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다.Figure 4 shows the configuration of another conventional general multi-power mode power amplifier using a bypass switch.

도 5는 본 발명의 일실시예에 따른 바이패스 스위치를 사용하지 않는 전력 모드 전환 구조를 이용한 고효율 다중 전력 모드 전력 증폭장치의 구성을 나타낸 것이다.5 illustrates a configuration of a high efficiency multi-power mode power amplifier using a power mode switching structure without using a bypass switch according to an embodiment of the present invention.

도 6은 도 5에서 도시하고 있는 고효율 다중 전력 모드 전력 증폭장치에서 바이패스 스위치를 사용하지 않는 전력 모드 전환 구조에 대해서 자세히 설명하기 위한 것이다.FIG. 6 is a detailed description of a power mode switching structure without using a bypass switch in the high efficiency multi-power mode power amplifier shown in FIG. 5.

도 7(a)는 본 발명의 일실시예에 따른 다중 전력 모드 전력 증폭장치의 제1 전력 모드와 제2 전력 모드에 따른 이득 특성을 설명하기 위한 그래프이다.FIG. 7A is a graph illustrating gain characteristics according to a first power mode and a second power mode of a multi-power mode power amplifier according to an embodiment of the present invention.

도 7(b)는 본 발명의 일실시예에 따른 다중 전력 모드 전력 증폭장치의 제1 전력 모드와 제2 전력 모드에 따른 부가효율 특성을 설명하기 위한 그래프이다.FIG. 7B is a graph for explaining additional efficiency characteristics according to the first power mode and the second power mode of the multi-power mode power amplifier according to an embodiment of the present invention.

도 8은 도 5에 도시된 다중 전력 모드 전력 증폭장치의 일실시예를 보다 구체적으로 나타낸 것이다.FIG. 8 illustrates an embodiment of the multi-power mode power amplifier shown in FIG. 5 in more detail.

도 9는 구동단이 가변 이득 증폭기(VGA)나 전치 왜곡기 회로로 구현된 2단 다중 전력 모드 전력 증폭장치의 다른 일실시예를 나타낸 것이다.FIG. 9 illustrates another embodiment of a two-stage multi-power mode power amplifier in which the driving stage is implemented by a variable gain amplifier (VGA) or a predistorter circuit.

도 10은 두 개의 구동단과 하나의 전력단을 포함하도록 구성되며, 하나의 구동단과 전력단을 우회하며 임피던스 변환기를 포함하는 바이패스 경로를 갖는, 3단 다중 전력 모드 전력 증폭 장치의 또 다른 일실시예를 나타낸 것이다.FIG. 10 is another embodiment of a three stage multi-power mode power amplification apparatus, configured to include two drive stages and one power stage, having a bypass path bypassing one drive stage and a power stage and including an impedance converter. An example is shown.

도 11은 하나의 구동단이 가변 이득 증폭기나 전치 왜곡기 회로로 구현된 3단 다중 전력 모드 전력 증폭장치의 다른 일실시예를 나타낸 것이다.Figure 11 shows another embodiment of a three-stage multi-power mode power amplifier in which one drive stage is implemented as a variable gain amplifier or predistorter circuit.

도 12는 두 개의 구동단과 하나의 전력단을 포함하도록 구성되며, 전력단만을 우회하며 임피던스 변환기를 포함하는 바이패스 경로를 갖는, 3단 다중 전력 모드 전력 증폭장치의 또 다른 일실시예를 나타낸 것이다.FIG. 12 illustrates another embodiment of a three-stage multi-power mode power amplifying apparatus configured to include two driving stages and one power stage, bypassing only the power stage, and having a bypass path including an impedance converter. .

도 13은 도 12에 도시된 3단 다중 전력 모드 전력 증폭장치를 보다 구체적으로 나타낸 것이다.FIG. 13 illustrates the three-stage multi-power mode power amplifier shown in FIG. 12 in more detail.

도 14는 도 12에 도시된 3단 다중 전력 모드 전력 증폭장치의 구동단 중 하나가 가변 이득 증폭기 또는 전치 왜곡기 회로로 구현된 3단 다중 전력 모드 전력 증폭장치의 다른 일실시예를 나타낸 것이다.FIG. 14 illustrates another embodiment of the three-stage multi-power mode power amplifier in which one of the driving stages of the three-stage multi-power mode power amplifier shown in FIG. 12 is implemented with a variable gain amplifier or a predistorter circuit.

도 15a 내지 15h는 제1 임피던스 정합부 및 제2 임피던스 정합부를 구현하기 위한 다양한 회로 구성을 나타낸 것이다.15A to 15H illustrate various circuit configurations for implementing the first impedance matching unit and the second impedance matching unit.

도 16a 내지 도 16i는 제3 임피던스 정합부 및 제4 임피던스 정합부를 구현하기 위한 다양한 회로 구성을 나타낸 것이다.16A to 16I illustrate various circuit configurations for implementing the third impedance matching unit and the fourth impedance matching unit.

도 17a 내지 도 17j는 임피던스 변환기를 구현하기 위한 다양한 회로 구성을 나타낸 것이다.17A-17J illustrate various circuit configurations for implementing an impedance converter.

도 18a 내지 18h는 제1 임피던스 정합부의 또 다른 일실시예들을 나타낸 것이다.18A to 18H illustrate still other embodiments of the first impedance matching unit.

도 19는 두개의 구동단과 하나의 전력단을 포함하도록 구성되며, 전력단만을 우회하며 임피던스 변환기를 포함하는 바이패스 경로를 가지며, 전력단의 인가 전원으로부터 구동단의 인가 전원을 동시에 사용하도록 구현된, 3단 다중 전력 모드 전력 증폭 장치의 일실시예를 나타낸 것이다.19 is configured to include two drive stages and one power stage, has a bypass path that bypasses only the power stage and includes an impedance converter, and is implemented to simultaneously use the applied power source of the drive stage from an applied power source of the power stage. , An embodiment of a three-stage multi-power mode power amplifier.

도 20a 내지 20d는 전압 제어 회로부를 구현하기 위한 다양한 회로 구성을 나타낸 것이다.20A to 20D show various circuit configurations for implementing the voltage control circuit.

도 21은 상보형 금속 산화물 반도체 기술을 이용하여 구현된 2단 다중 전력 모드 전력 증폭장치 회로를 나타낸 것이다.FIG. 21 illustrates a two stage multi power mode power amplifier circuit implemented using complementary metal oxide semiconductor technology.

도 22은 상보형 금속 산화물 반도체 기술을 이용하여 구현된 3단 다중 전력 모드 전력 증폭장치 회로를 나타낸 것이다.FIG. 22 illustrates a three stage multi power mode power amplifier circuit implemented using complementary metal oxide semiconductor technology.

도 23는 금속-반도체 전계 효과 트랜지스터(MESFET, Metal-Semiconductor Field Effect Transistor) 기술을 이용하여 구현된 2단 다중 전력 모드 전력 증폭장치 회로를 나타낸 것이다.FIG. 23 illustrates a two-stage multi-power mode power amplifier circuit implemented using metal-semiconductor field effect transistor (MESFET) technology.

도 24은 금속-반도체 전계 효과 트랜지스터 기술을 이용하여 구현된 3단 다중 전력 모드 전력 증폭장치 회로를 나타낸 것이다. 24 shows a three stage multi power mode power amplifier circuit implemented using metal-semiconductor field effect transistor technology.

도 25는 본 발명의 일실시예에 따른 바이패스 스위치를 사용하지 않는 전력 모드 전환 구조를 이용한 고효율 다중 전력 모드 전력 증폭장치를, 임의의 N단의 구동단과 임의의 M단의 전력단으로 구성한 구조를 나타낸 것이다.25 is a structure in which a high efficiency multi-power mode power amplifying apparatus using a power mode switching structure without using a bypass switch according to an embodiment of the present invention comprises a power stage of arbitrary N stages and an arbitrary M stage. It is shown.

Claims (36)

입력 임피던스 정합부를 거쳐 입력된 입력 전력을 증폭시키는 구동단;A driving stage for amplifying the input power input through the input impedance matching unit; 상기 구동단의 이득을 제어하는 이득 제어 회로부;A gain control circuit unit controlling the gain of the driving stage; 상기 구동단에서 증폭된 입력 전력을 재증폭하는 전력단; 및A power stage for reamplifying the input power amplified by the driving stage; And 출력 전력의 크기에 따라 나뉜 제1 전력 모드 및 제2 전력 모드에 따라 다른 전압을 상기 전력단에 인가하는 전압 제어 회로부를 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.Multi-power mode power amplification apparatus that does not use a bypass switch, characterized in that it comprises a voltage control circuit for applying a different voltage to the power stage according to the first power mode and the second power mode divided according to the magnitude of the output power . 제1 항에 있어서,According to claim 1, 상기 구동단은 가변 이득 증폭기인 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And the driving stage is a variable gain amplifier. 제1 항에 있어서,According to claim 1, 상기 이득 제어 회로부는 상기 제1 전력 모드 및 제2 전력 모드에 따라 상기 구동단의 이득을 제어하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And the gain control circuit unit controls a gain of the driving stage in accordance with the first power mode and the second power mode. 제1 항에 있어서,According to claim 1, 상기 전력단은 제1 전력 모드인 경우에는 온 상태에 있고, 제2 전력 모드인 경우에는 오프 상태에 있는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And the power stage is in an on state in a first power mode and in an off state in a second power mode. 제1 항에 있어서,According to claim 1, 상기 전압 제어 회로부는 제1 전력 모드의 경우 상기 전력단에 전원을 공급하며, 제2 전력 모드의 경우 상기 전력단에 공급되는 전원을 차단하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The voltage control circuit unit supplies power to the power stage in the first power mode, and cuts off the power supplied to the power stage in the second power mode, without using the bypass switch. Power amplifier. 제2 항에 있어서,The method of claim 2, 상기 구동단은 선형화기의 역할을 수행하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The driving stage is a multi-power mode power amplification apparatus that does not use a bypass switch, characterized in that serves as a linearizer. 제2 항에 있어서,The method of claim 2, 상기 구동단은 전치 왜곡 회로의 역할을 수행하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The driving stage is a multi-power mode power amplification device not using a bypass switch, characterized in that serves as a predistortion circuit. 제3 항에 있어서,The method of claim 3, wherein 상기 이득 제어 회로부는 제2 전력 모드인 경우의 구동단이 제1 전력 모드인 경우보다 더 많은 이득을 증폭하도록 제어하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치. And the gain control circuit unit controls the driving stage in the second power mode to amplify more gain than in the first power mode. 제3 항에 있어서,The method of claim 3, wherein 상기 이득 제어 회로부는 제1 전력 모드인 경우의 구동단이 제2 전력 모드인 경우보다 더 많은 이득을 증폭하도록 제어하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치. And the gain control circuit unit controls the driving stage in the first power mode to amplify more gain than in the second power mode. 제1 항에 있어서,According to claim 1, 상기 구동단 앞에서 입력신호가 상기 구동단에 최대 전송될 수 있도록 임피던스 정합기능을 수행하는 입력 임피던스 정합부;An input impedance matching unit which performs an impedance matching function so that an input signal can be transmitted to the driving stage in front of the driving stage; 상기 구동단에서 증폭된 전력이 최대 전송될 수 있도록 임피던스 정합기능을 수행하는 제1 임피던스 정합부;A first impedance matching unit performing an impedance matching function so that the power amplified by the driving stage can be transmitted to the maximum; 상기 제1 전력 모드인 경우, 상기 제1 임피던스 정합부로부터 전력을 전달받아 상기 전력단으로 전달하는 제2 임피던스 정합부;A second impedance matcher receiving power from the first impedance matcher and transferring the power to the power stage in the first power mode; 상기 전력단에서 재증폭된 전력을 전달받아 출력단 측으로 전달하는 제3 임피던스 정합부;A third impedance matching unit receiving the re-amplified power from the power stage and transferring the power to the output stage; 상기 제2 전력 모드인 경우, 상기 제1 임피던스 정합부로부터 전력을 전달받아 출력단 측으로 전달하는 임피던스 변환기; 및An impedance converter which receives power from the first impedance matching unit and transmits the power to an output terminal in the second power mode; And 상기 제1 전력 모드인 경우에는 상기 제3 임피던스 정합부로부터, 상기 제2 전력 모드인 경우에는 상기 임피던스 변환기로부터 전력을 전달받아 출력단으로 전달하는 제4 임피던스 정합부를 더 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The bypass may further include a fourth impedance matcher configured to receive power from the third impedance matcher in the first power mode and to receive the power from the impedance converter in the second power mode. Multiple power mode power amplifier without switch. 제10 항에 있어서,The method of claim 10, 상기 제1 임피던스 정합부에서 상기 제2 임피던스 정합부 및 전력단 측을 바라본 임피던스 ZINT-H와 상기 제1 임피던스 정합부에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L을 비교함으로써 상기 구동단에서 증폭된 전력의 전달 경로가 결정되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.Power amplified by the driving stage by comparing the impedance ZINT-H viewed from the first impedance matching section to the second impedance matching section and the power stage side and the impedance ZINT-L viewed from the first impedance matching section to the impedance converter. Multi-power mode power amplification device not using a bypass switch, characterized in that the transmission path of the. 제10 항에 있어서,The method of claim 10, 상기 제1 전력 모드인 경우, 상기 제1 임피던스 정합부에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L은 상기 제1 임피던스 정합부와 더불어 상기 구동단과 상기 전력단 사이의 인터스테이지 정합부를 형성하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.In the first power mode, the impedance ZINT-L viewed from the first impedance matcher to the impedance converter forms an interstage matcher between the driving stage and the power stage together with the first impedance matcher. Multiple power mode power amplifier without using bypass switch. 출력 전력의 크기에 따라 제1 전력 모드 및 제2 전력 모드로 나뉘어 동작하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치에 있어서,In the multi-power mode power amplification apparatus that does not use a bypass switch that is divided into a first power mode and a second power mode according to the output power, 입력 임피던스 정합부를 거쳐 입력된 입력 전력을 증폭시키는 제1 구동단;A first driving stage configured to amplify the input power input through the input impedance matching unit; 상기 제1 전력 모드인 경우 상기 제1 구동단에 의해 증폭된 전력을 전달받아 재증폭하는 제2 구동단;A second driving stage receiving and re-amplifying power amplified by the first driving stage in the first power mode; 상기 제2 구동단에서 재증폭된 전력을 전달받아 다시 증폭하는 전력단; 및A power stage for receiving and re-amplifying the power re-amplified in the second driving stage; And 상기 제2 구동단 및 전력단에 인가되는 전압을 제어하는 전압 제어 회로부를 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And a voltage control circuit for controlling a voltage applied to the second driving stage and the power stage. 제13 항에 있어서,The method of claim 13, 상기 제1 구동단에서 증폭된 입력 전력이 손실을 최소화하며 최대 전달될 수 있도록 상기 제1 구동단에 연결되어 있는 제1 임피던스 정합부;A first impedance matching unit connected to the first driving stage so that the input power amplified by the first driving stage can be transmitted with maximum loss; 상기 제1 임피던스 정합부에 연결되며, 상기 제1 전력 모드의 경우에 상기 제1 임피던스 정합부를 통해 전달받은 전력이 상기 제2 구동단으로 최대 전달될 수 있도록 임피던스 정합기능을 하는 제2 임피던스 정합부; A second impedance matching unit connected to the first impedance matching unit and performing an impedance matching function so that power received through the first impedance matching unit can be transferred to the second driving terminal in the case of the first power mode; ; 상기 전력단에서 증폭된 전력을 전달받아 출력단 측으로 전달하는 제3 임피던스 정합부;A third impedance matching unit receiving the amplified power from the power stage and transferring the power amplified to the output stage; 상기 제2 전력 모드의 경우, 상기 제1 구동단에 의해 증폭된 입력 전력을 상기 제2 구동단 및 전력단을 거치지 않고 상기 제1 임피던스 정합부로부터 전달받아 출력단측으로 전달하는 임피던스 변환기; 및In the case of the second power mode, the impedance converter for receiving the input power amplified by the first driving stage is received from the first impedance matching unit without passing through the second driving stage and the power stage to the output stage side; And 상기 제1 전력 모드인 경우에는 상기 제3 임피던스 정합부로부터, 상기 제2 전력 모드인 경우에는 상기 임피던스 변환기로부터 전력을 전달받아 출력단으로 전달하는 제4 임피던스 정합부를 더 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The bypass may further include a fourth impedance matcher configured to receive power from the third impedance matcher in the first power mode and to receive the power from the impedance converter in the second power mode. Multiple power mode power amplifier without switch. 제13 항에 있어서,The method of claim 13, 상기 제1 구동단은 가변 이득 증폭기인 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And the first driving stage is a variable gain amplifier. 제13 항에 있어서,The method of claim 13, 상기 제1 구동단은 전치 왜곡 회로인 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And the first driving stage is a predistortion circuit. 제14 항에 있어서,The method of claim 14, 상기 제1 전력 모드 및 제2 전력 모드에 따른 입력 전력의 전달 경로는 상기 제1 임피던스 정합부에서 상기 제2 임피던스 정합부, 제 2구동단 및 전력단 측을 바라본 임피던스 ZINT-H와 상기 제1 임피던스에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L을 비교함으로써 결정되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치. The transmission path of input power according to the first power mode and the second power mode includes impedance ZINT-H viewed from the first impedance matching part, the second impedance matching part, the second driving end, and the power end. The multi-power mode power amplification apparatus using no bypass switch, characterized in that the impedance is determined by comparing the impedance ZINT-L viewed from the impedance converter. 제15 항에 있어서,The method of claim 15, 상기 제1 구동단에 연결되어 상기 제1 구동단의 이득을 제어하는 이득 제어 회로부를 더 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And a gain control circuit unit connected to the first driving stage to control gain of the first driving stage. 제17 항에 있어서,The method of claim 17, 상기 제1 전력 모드인 경우, 상기 제1 임피던스 정합부에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L은 상기 제1 임피던스 정합부와 더불어 상기 제1 구동단과 상기 제2 구동단의 인터스테이지 정합부를 형성하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.In the first power mode, the impedance ZINT-L viewed from the first impedance matching unit to the impedance converter forms an interstage matching unit between the first driving stage and the second driving stage together with the first impedance matching portion. Multiple power mode power amplification device not using a bypass switch, characterized in that. 출력 전력의 크기에 따라 제1 전력 모드 및 제2 전력 모드로 나뉘어 동작하는, 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치에 있어서,In the multi-power mode power amplification apparatus using no bypass switch, divided into a first power mode and a second power mode according to the magnitude of the output power, 입력 임피던스 정합부를 거친 입력 전력을 증폭하는 제1 구동단;A first driving stage configured to amplify the input power passing through the input impedance matching unit; 상기 제1 구동단에서 증폭된 전력을 전달받아 재증폭하는 제2 구동단;A second driving stage receiving and amplifying the power amplified by the first driving stage; 상기 제1 전력 모드인 경우, 상기 제2 구동단에 의해 재증폭된 전력을 전달받아 다시 증폭하는 전력단;A power stage configured to receive and amplify again the power re-amplified by the second driving stage in the first power mode; 상기 전력단에 연결되어 상기 전력단에 인가되는 전압을 제어하는 전압 제어 회로부를 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And a voltage control circuit unit connected to the power stage to control a voltage applied to the power stage. 제20 항에 있어서,The method of claim 20, 상기 제2 구동단에 연결되어, 상기 제2 구동단에 의해 재증폭된 전력이 전달되는 경로를 선택하는 역할을 수행하는 제1 임피던스 정합부;A first impedance matching unit connected to the second driving stage to select a path through which power re-amplified by the second driving stage is delivered; 상기 제1 임피던스 정합부 및 상기 전력단 사이에 연결되어 제1 전력 모드인 경우에 상기 제2 구동단에 의해 재증폭된 전력을 상기 제1 임피던스 정합부를 통해 전달받아 상기 전력단으로 전달하는 제2 임피던스 정합부;A second power connected between the first impedance matcher and the power stage to receive power re-amplified by the second driving stage through the first impedance matcher and to the power stage in a first power mode; An impedance matching unit; 상기 전력단에서 증폭된 전력을 전달받아 출력단 측으로 전달하는 제3 임피던스 정합부;A third impedance matching unit receiving the amplified power from the power stage and transferring the power amplified to the output stage; 상기 제1 임피던스 정합부에 연결되며, 제2 전력 모드인 경우에 상기 제2 구동단에 의해 재증폭된 전력을 상기 제1 임피던스 정합부를 통해 전달받는 임피던스 변환기; 및An impedance converter connected to the first impedance matching unit and receiving power re-amplified by the second driving stage in the second power mode through the first impedance matching unit; And 상기 제1 전력 모드인 경우에는 상기 제3 임피던스 정합부로부터, 상기 제2 전력 모드인 경우에는 상기 임피던스 변환기로부터 전력을 전달받아 출력단으로 전달하는 제4 임피던스 정합부를 더 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치. The bypass may further include a fourth impedance matcher configured to receive power from the third impedance matcher in the first power mode and to receive the power from the impedance converter in the second power mode. Multiple power mode power amplifier without switch. 제20 항에 있어서,The method of claim 20, 상기 제1 구동단 및 제2 구동단 중 적어도 하나는 가변 이득 증폭기인 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And at least one of the first driving stage and the second driving stage is a variable gain amplifier. 제20 항에 있어서,The method of claim 20, 상기 제1 구동단 및 제2 구동단 중 적어도 하나는 전치 왜곡 회로인 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And at least one of the first driving stage and the second driving stage is a predistortion circuit. 제21 항에 있어서,The method of claim 21, 상기 제1 전력 모드 및 제2 전력 모드에 따른 입력 전력의 전달 경로는 상기 제1 임피던스 정합부에서 상기 제2 임피던스 정합부 및 전력단 측을 바라본 임피던스 ZINT-H와 상기 제1 임피던스에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L을 비교함으로써 결정되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치. The transmission path of the input power according to the first power mode and the second power mode includes impedance ZINT-H viewed from the first impedance matching part to the second impedance matching part and the power stage, and the impedance converter at the first impedance. Multi-power mode power amplification apparatus using no bypass switch, characterized in that is determined by comparing the impedance ZINT-L. 제22 항에 있어서,The method of claim 22, 상기 제1 구동단 및 제2 구동단 중 적어도 하나에 연결되어 상기 제1 구동단 또는 제2 구동단의 이득을 제어하는 이득 제어 회로부를 더 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And a gain control circuit unit connected to at least one of the first driving stage and the second driving stage to control gain of the first driving stage or the second driving stage. Power Mode Power Amplifier. 제24 항에 있어서,The method of claim 24, 상기 제1 전력 모드인 경우, 상기 제1 임피던스 정합부에서 상기 임피던스 변환기를 바라본 임피던스 ZINT-L은 상기 제1 임피던스 정합부와 더불어 상기 제2 구동단과 상기 전력단 사이의 인터스테이지 정합부를 형성하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.In the first power mode, the impedance ZINT-L viewed from the first impedance matcher to the impedance converter forms an interstage matcher between the second driving stage and the power stage together with the first impedance matcher. Multi-power mode power amplifiers that do not use bypass switches. 제1 항 내지 제26 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 26, 상기 제1 임피던스 정합부 및 상기 제2 임피던스 정합부는 도 15a 내지 도 15h의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The first impedance matching unit and the second impedance matching unit may be configured in any one form of a circuit specified by the dotted line region of FIGS. 15A to 15H. Device. 제1 항 내지 제26 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 26, 상기 제3 임피던스 정합부 및 제4 임피던스 정합부는 도 16a 내지 도 16i의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The third impedance matching unit and the fourth impedance matching unit is a multi-power mode power amplification apparatus that does not use a bypass switch, characterized in that configured in any one form of the circuit specified by the dotted line region of Figs. 16a to 16i. . 제1 항 내지 제26 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 26, 상기 임피던스 변환기는 도 17a 내지 도 17j의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The impedance converter is a multi-power mode power amplification apparatus not using a bypass switch, characterized in that the configuration of any one of the circuits specified by the dotted line region of Figs. 17a to 17j. 제1 항 내지 제26 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 26, 상기 제1 임피던스 정합부는 도 18a 내지 도 18h의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성되어, 전력단 인가 전원을 구동단이 공유하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The first impedance matching unit may be configured in any one of the circuits specified by the dotted line regions of FIGS. 18A to 18H, and the driving stage may share the power stage applied power. Power Mode Power Amplifier. 제1 항 내지 제26 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 26, 상기 전압 제어 회로부는 도 20a 내지 도 20d의 점선 영역에 의해 특정된 회로 중 어느 하나의 형태로 구성되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And the voltage control circuit unit is configured in any one form of a circuit specified by the dotted line region of FIGS. 20A to 20D. 제1 항 내지 제12 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 12, 상기 구동단 및 전력단은 헤테로 접합 양극 트랜지스터(HBT), 금속 산화막 반도체(MOS) 트랜지스터, 전계 효과 트랜지스터(FET), 접합형 전계 효과 트랜지스터(JFET), 이중 상보성 금속 산화막 반도체(BiCMOS), 양극 접합 트랜지스터(BJT), 상보형 금속 산화막 반도체(Complementary Metal Oxide Semiconductor), 금속-반도체 전계 효과 트랜지스터(MESFET), 트라이오드(triode) 등과 같은 스위칭 소자들을 이용하여 구현되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 증폭장치. The driving stage and the power stage are a heterojunction bipolar transistor (HBT), a metal oxide semiconductor (MOS) transistor, a field effect transistor (FET), a junction type field effect transistor (JFET), a double complementary metal oxide semiconductor (BiCMOS), an anode junction Using a bypass switch, which is implemented using switching elements such as transistors (BJTs), complementary metal oxide semiconductors, metal-semiconductor field effect transistors (MESFETs), triodes, and the like. Multiple power mode amplifier. 제13 항 내지 제26 항 중 어느 한 항에 있어서,The method according to any one of claims 13 to 26, 상기 제1 구동단, 제2 구동단 및 전력단은 헤테로 접합 양극 트랜지스터(HBT), 금속 산화막 반도체(MOS) 트랜지스터, 전계 효과 트랜지스터(FET), 접합형 전계 효과 트랜지스터(JFET), 이중 상보성 금속 산화막 반도체(BiCMOS), 양극 접합 트랜지스터(BJT), 상보형 금속 산화막 반도체(Complementary Metal Oxide Semiconductor), 금속-반도체 전계 효과 트랜지스터(MESFET), 트라이오드(triode) 등과 같은 스위칭 소자들을 이용하여 구현되는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 증폭장치. The first driving stage, the second driving stage, and the power stage include a heterojunction bipolar transistor (HBT), a metal oxide semiconductor (MOS) transistor, a field effect transistor (FET), a junction type field effect transistor (JFET), and a dual complementary metal oxide layer. It is implemented using switching elements such as a semiconductor (BiCMOS), an anode junction transistor (BJT), a complementary metal oxide semiconductor, a metal-semiconductor field effect transistor (MESFET), a triode, etc. Multiple power mode amplifiers without bypass switches. 제1 항 내지 제26 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 26, 상기 제1 전력 모드는 출력 전력이 높은 경우이며, 제2 전력 모드는 출력 전력이 낮은 경우임을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.And the first power mode is a case where the output power is high, and the second power mode is a case where the output power is low. 제1 항 내지 제12 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 12, 상기 구동단 및 전력단의 개수는 복수 개인 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치. And a plurality of driving stages and power stages. 제13 항 내지 제26 항 중 어느 한 항에 있어서,The method according to any one of claims 13 to 26, 상기 전력단의 개수는 복수 개이며, 상기 제1 구동단 및 제2 구동단 이외에 복수 개의 구동단을 더 포함하는 것을 특징으로 하는 바이패스 스위치를 사용하지 않는 다중 전력 모드 전력 증폭장치.The number of the power stage is a plurality, and multiple power mode power amplification apparatus not using a bypass switch, characterized in that it further comprises a plurality of driving stages in addition to the first driving stage and the second driving stage.