KR20050082587A - Method for manufacturing image sensor - Google Patents
Method for manufacturing image sensor Download PDFInfo
- Publication number
- KR20050082587A KR20050082587A KR1020040011075A KR20040011075A KR20050082587A KR 20050082587 A KR20050082587 A KR 20050082587A KR 1020040011075 A KR1020040011075 A KR 1020040011075A KR 20040011075 A KR20040011075 A KR 20040011075A KR 20050082587 A KR20050082587 A KR 20050082587A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- ion implantation
- image sensor
- boron ion
- substrate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/1336—Illuminating devices
- G02F1/133615—Edge-illuminating devices, i.e. illuminating from the side
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
- G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
- G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
- G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
- G02B6/0025—Diffusing sheet or layer; Prismatic sheet or layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133524—Light-guides, e.g. fibre-optic bundles, louvered or jalousie light-guides
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
- G02F1/133314—Back frames
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
- G02F1/13332—Front frames
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
- G02F1/133322—Mechanical guidance or alignment of LCD panel support components
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 선명한 색상의 이미지를 구현시키는 이미지센서의 제조방법을 개시한다. 개시된 본 발명의 방법은, 필드영역과 액티브영역이 정의된 실리콘 기판을 제공하는 단계; 상기 기판의 필드영역을 소정 깊이 만큼 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내부에 선택적으로 1차 보론이온주입을 실시하는 단계; 상기 결과의 기판 전면에 2차 보론이온주입 및 RTP 공정을 차례로 실시하여 상기 트렌치 하부의 깊은 영역에 계단형의 보론도핑층을 형성하는 단계; 및 상기 트렌치를 매립시키는 소자분리막을 형성하는 단계를 포함한다.The present invention discloses a method of manufacturing an image sensor for realizing a bright color image. The disclosed method comprises the steps of providing a silicon substrate with defined field and active regions; Etching the field region of the substrate to a predetermined depth to form a trench; Selectively performing primary boron ion implantation into the trench; Performing a second boron ion implantation and an RTP process on the entire surface of the resultant substrate to form a stepped boron doping layer in a deep region under the trench; And forming an isolation layer to fill the trench.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 선명한 색상의 이미지를 구현시키기 위한 이미지센서(Image Sensor)의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing an image sensor (Image Sensor) for realizing a vivid color image.
일반적으로, 이미지센서는 광학 영상(Optical Image)을 전기적 신호로 변환시키는 반도체 장치로서, 전하결합소자(Charge Coupled Device ; CCD)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS) 이미지센서는 제어 회로(Control Circuit) 및 신호처리회로(Signal Processing Circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(Pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력(Out-put)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and a charge coupled device (CCD) is located at a position where individual metal-oxide-silicon (MOS) capacitors are very close to each other. And charge carriers are stored and transported in the capacitors, and CMOS (Complementary MOS) image sensors use pixel technology using CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts switching method that makes as many MOS transistors and uses it to detect out-put sequentially.
이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo Sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하고 있는 비율(이를 통상 'Fill Factor' 라 함)을 크게 하려는 노력이 진행되고 있다. In manufacturing such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, and one of them is a light collecting technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the area of the photodiode occupies the entire area of the image sensor. Efforts are underway to increase the ratio (commonly called the 'Fill Factor').
도 1a 내지 도 1h는 종래의 기술에 따른 이미지센서의 제조방법을 설명하기 위한 각 공정별 단면도이다.1A to 1H are cross-sectional views of respective processes for explaining a method of manufacturing an image sensor according to the related art.
종래의 이미지센서의 제조방법에 대하여 도 1a 내지 도 1h를 참조하여 간략하게 설명하면 다음과 같다. A method of manufacturing a conventional image sensor is briefly described with reference to FIGS. 1A to 1H as follows.
종래의 이미지센서의 제조방법은, 도 1a에 도시된 바와 같이, 먼저, 필드영역(미도시)과 액티브영역(미도시)이 정의된 실리콘 기판(11) 상에 필드영역을 한정하는 제1감광막패턴(12)을 형성한다. 그리고, 상기 제1감광막패턴(12)을 식각 장벽으로 이용하여 상기 필드영역에 해당하는 기판 부분을 소정 깊이 만큼 식각하여 트렌치(13)를 형성한다. In the conventional method of manufacturing an image sensor, as shown in FIG. 1A, first, a first photosensitive film defining a field region on a silicon substrate 11 in which a field region (not shown) and an active region (not shown) are defined. The pattern 12 is formed. The trench 13 is formed by etching a portion of the substrate corresponding to the field region by using the first photoresist pattern 12 as an etching barrier.
이어서, 도 1b에 도시된 바와 같이, 상기 제1감광막패턴을 제거하고, 상기 트렌치(13)가 완전 매립되도록 상기 결과의 기판 전면에 갭필(Gap Fill)산화막(미도시)을 증착한다. 그런다음, 상기 실리콘 기판(11) 표면이 노출될 때까지 상기 갭필산화막을 화학적 기계적 연마(Chemical Mechanical Polishing ; 이하, 씨엠피)하여 소자분리막(14)을 형성한다. Subsequently, as shown in FIG. 1B, the first photoresist pattern is removed and a gap fill oxide film (not shown) is deposited on the entire surface of the resultant substrate so that the trench 13 is completely buried. Thereafter, the gap isolation oxide film is chemically mechanically polished (CMP) until the surface of the silicon substrate 11 is exposed to form the device isolation layer 14.
그런다음, 도 1c에 도시된 바와 같이, 상기 소자분리막(14)이 형성된 실리콘 기판(11) 상에 P웰 형성영역(미도시)을 한정하는 제2감광막패턴(15)을 형성하고 나서, 상기 제2감광막패턴(15)을 이온주입 마스크로 이용하여 이온주입에 의한 P웰(미도시)을 형성한다.Next, as shown in FIG. 1C, a second photoresist layer pattern 15 defining a P well forming region (not shown) is formed on the silicon substrate 11 on which the device isolation layer 14 is formed. A P well (not shown) by ion implantation is formed using the second photoresist pattern 15 as an ion implantation mask.
그리고, 도 1d에 도시된 바와 같이, 상기 제2감광막패턴을 제거하고 나서, 상기 결과의 기판 상에 게이트 산화막(16) 및 폴리실리콘막(17)의 적층 구조로 이루어지는 게이트 전극(18)을 형성한다. As shown in FIG. 1D, after the second photoresist pattern is removed, a gate electrode 18 having a stacked structure of a gate oxide film 16 and a polysilicon film 17 is formed on the resultant substrate. do.
이어서, 도 1e에 도시된 바와 같이, 상기 결과물 상에 포토다이오드용 N접합층 형성영역(미도시)을 한정하는 제3감광막패턴(19)을 형성한다. 그리고, 상기 제3감광막패턴(19)을 이온주입 마스크로 이용하여 상기 소자분리막(14)과 게이트 전극(18)에 접하는 포토다이오드용 N접합층(20)을 기판 내부에 소정의 깊이로 형성한다. Subsequently, as illustrated in FIG. 1E, a third photosensitive film pattern 19 defining an N junction layer forming region (not shown) for a photodiode is formed on the resultant. Then, using the third photoresist pattern 19 as an ion implantation mask, an N junction layer 20 for photodiode contacting the device isolation layer 14 and the gate electrode 18 is formed to a predetermined depth inside the substrate. .
그리고 나서, 도 1f에 도시된 바와 같이, 상기 제3감광막패턴을 제거하고, 상기 게이트 전극(18)의 양측벽에 버퍼산화막(21) 및 스페이서(22)를 차례로 형성한다. 이어서, 상기 게이트 전극(18)과 N+ 소오스/드레인 접합층 형성영역(미도시)을 한정하는 제4감광막패턴(23)을 형성한다. 그리고, 상기 제4감광막패턴(23)을 이온주입 마스크로 이용하여 고농도의 N형 불순물을 이온주입한 다음, 급속열처리(Rapid Thermal Process ; 이하, RTP) 공정을 수행하여 N+ 소오스/드레인 접합층(24)을 형성한다.Then, as shown in FIG. 1F, the third photoresist pattern is removed, and the buffer oxide film 21 and the spacer 22 are sequentially formed on both sidewalls of the gate electrode 18. Subsequently, a fourth photoresist pattern 23 defining the gate electrode 18 and an N + source / drain junction layer forming region (not shown) is formed. Then, using the fourth photoresist pattern 23 as an ion implantation mask, a high concentration of N-type impurities are ion implanted, followed by a rapid thermal process (hereinafter referred to as RTP) to perform an N + source / drain junction layer ( 24).
그리고, 도 1g에 도시된 바와 같이, 상기 제4감광막패턴을 제거한 다음, 상기 결과물 상에 포토다이오드용 P접합층 형성영역(미도시)을 한정하는 제5감광막패턴(25)을 형성한다. 계속해서, 상기 제5감광막패턴(25)을 이온주입 마스크로 이용하여 이온주입을 실시하여 상기 포토다이오드용 N접합층(20)의 상부와 실리콘 기판(11)의 표면에 접하는 포토다이오드용 P접합층(26)을 형성한다.As shown in FIG. 1G, the fourth photoresist pattern is removed, and then a fifth photoresist pattern 25 defining a P junction layer forming region (not shown) for the photodiode is formed on the resultant. Subsequently, ion implantation is performed using the fifth photosensitive film pattern 25 as an ion implantation mask to contact the upper portion of the N junction layer 20 for photodiodes and the surface of the silicon substrate 11. Forms layer 26.
이어서, 도 1h에 도시된 바와 같이, 상기 제5감광막패턴을 제거한다.Subsequently, as shown in FIG. 1H, the fifth photoresist pattern is removed.
그러나, 종래의 기술에서는 트렌치 형성을 위한 실리콘 기판의 식각 시, 식각되는 상기 실리콘 기판의 표면, 즉 트렌치의 표면이 손상(Damage)을 입게 되어, 이후, 상기 트렌치를 갭필산화막으로 매립하거나 상기 트렌치 표면을 회복시키기 위한 후속 공정을 진행하더라도 상기 손상된 트렌치 표면은 결국 회복되기가 어렵다. 따라서, 이후의 공정에서 소자분리막과 인접하여 형성되는 포토다이오드에서 생성되는 전하의 일부가 손실되는 문제점이 발생된다. However, in the related art, when the silicon substrate for trench formation is etched, the surface of the silicon substrate to be etched, that is, the surface of the trench, is damaged, and then the trench is filled with a gapfill oxide or the trench surface The damaged trench surface is difficult to recover eventually, even with subsequent processing to recover. Therefore, a problem arises in that a part of the electric charge generated in the photodiode formed adjacent to the device isolation film is lost in a subsequent process.
또한, 소자의 고집적화에 따라 포토다이오드간의 거리가 좁아져서, 소자의 구동 시에 포토다이오드간의 전하가 서로 이동하는 크로스 토크(Cross talk) 현상이 일어난다. 결국, 포토다이오드에서 나타나는 색상이 뚜렷하지 못한 현상이 발생하여 선명한 이미지를 얻을 수 없는 문제점이 발생된다.In addition, as the device is highly integrated, the distance between the photodiodes becomes narrow, and a cross talk phenomenon occurs in which charges between the photodiodes move with each other when the device is driven. As a result, a phenomenon in which the color appearing in the photodiode is not clear occurs and a problem in which a clear image cannot be obtained is generated.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 상기 포토다이오드 내의 전하 손실을 방지하고, 상기 포토다이오드간 전하의 흐름을 방지하여 선명한 색상의 이미지를 얻을 수 있는 이미지센서의 제조방법을 제공함에 그 목적이 있다.Therefore, the present invention has been made in order to solve the above problems, to prevent the loss of charge in the photodiode, and to prevent the flow of charge between the photodiode manufacturing method of the image sensor that can obtain a vivid color image The purpose is to provide.
상기와 같은 목적을 달성하기 위한 본 발명의 이미지센서의 제조방법은, 필드영역과 액티브영역이 정의된 실리콘 기판을 제공하는 단계; 상기 기판의 필드영역을 소정 깊이 만큼 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내부에 선택적으로 1차 보론이온주입을 실시하는 단계; 상기 결과의 기판 전면에 2차 보론이온주입 및 RTP 공정을 차례로 실시하여 상기 트렌치 하부의 깊은 영역에 계단형의 보론도핑층을 형성하는 단계; 및 상기 트렌치를 매립시키는 소자분리막을 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing an image sensor, the method including: providing a silicon substrate in which a field region and an active region are defined; Etching the field region of the substrate to a predetermined depth to form a trench; Selectively performing primary boron ion implantation into the trench; Performing a second boron ion implantation and an RTP process on the entire surface of the resultant substrate to form a stepped boron doping layer in a deep region under the trench; And forming an isolation layer to fill the trench.
여기서, 상기 1차 보론이온주입 공정은 20~40KeV의 에너지와, 1.0E12~5.0E13 atoms/㎠의 도우즈와, 7~45˚의 틸트를 주면서 진행하고, 반드시 4회로 나누어 90˚간격으로 로테이션하며 실시한다. 또한, 상기 2차 보론이온주입 공정은 500~2000KeV의 에너지와, 1.0E11~5.0E12 atoms/㎠의 도우즈와, 0˚의 틸트를 주면서 진행한다. 그리고, 상기 RTP 공정은 100% N2 분위기의 챔버 내에서, 900~1100℃의 온도에서 10~30초 동안 30~50℃/sec의 승온 속도로 실시한다.Here, the first boron ion implantation process is carried out while giving energy of 20 to 40 KeV, dose of 1.0E12 to 5.0E13 atoms / cm 2, and tilting of 7 to 45 °, and must be divided into four rotations at 90 ° intervals. Conduct. In addition, the secondary boron ion implantation process proceeds while giving energy of 500 to 2000 KeV, dose of 1.0E11 to 5.0E12 atoms / cm 2, and tilt of 0 °. In addition, the RTP process is performed at a temperature increase rate of 30 to 50 ° C./sec for 10 to 30 seconds at a temperature of 900 to 1100 ° C. in a chamber of 100% N 2 atmosphere.
본 발명에 따르면, 트렌치를 형성한 후에 상기 트렌치 내부에 선택적으로 1차 보론이온주입을 실시하여 상기 트렌치 내부의 손상영역을 인접하는 포토다이오드와 명확하게 분리시켜 포토다이오드 내의 전하 손실을 방지할 수 있고, 이후, 2차 보론이온주입을 실시하여 상기 트렌치 하부에 계단형 보론도핑층을 형성함으로써, 상기 트렌치 하부의 깊은 영역에서의 포토다이오드간 전하의 흐름을 방지하여 선명한 색상의 이미지를 얻을 수 있다.According to the present invention, after forming the trench, selective boron ion implantation may be selectively performed in the trench to clearly separate the damage region in the trench from an adjacent photodiode, thereby preventing charge loss in the photodiode. After that, secondary boron ion implantation is performed to form a stepped boron doping layer under the trench, thereby preventing the flow of charge between photodiodes in a deep region below the trench to obtain a vivid color image.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 이미지센서의 제조방법을 설명하기 위한 각 공정별 단면도이다.2A to 2J are cross-sectional views of respective processes for explaining a method of manufacturing an image sensor according to an exemplary embodiment of the present invention.
본 발명의 실시예에 따른 이미지센서의 제조방법은, 도 2a에 도시된 바와 같이, 먼저, 필드영역(미도시)과 액티브영역(미도시)이 정의된 실리콘 기판(31) 상에 필드영역을 한정하는 제1감광막패턴(32)을 형성한다. 그리고, 상기 제1감광막패턴(32)을 식각 장벽으로 이용하여 상기 필드영역에 해당하는 기판 부분을 소정 깊이 만큼 식각하여 트렌치(33)를 형성한다. In the method of manufacturing an image sensor according to an exemplary embodiment of the present invention, as shown in FIG. 2A, first, a field region is formed on a silicon substrate 31 in which a field region (not shown) and an active region (not shown) are defined. A first photosensitive film pattern 32 is formed. In addition, the trench 33 is formed by etching the substrate portion corresponding to the field region by a predetermined depth using the first photoresist pattern 32 as an etch barrier.
그런다음, 도 2b에 도시된 바와 같이, 상기 제1감광막패턴(32)을 이온주입 마스크로 이용하여 상기 트렌치(33) 내부에 1차 보론(Boron)이온주입을 실시한다. 여기서, 상기 1차 보론이온주입 공정은 20~40KeV의 에너지(Energy)와, 1.0E12~5.0E13 atoms/㎠의 도우즈(Dose)와, 7~45˚의 틸트(Tilt)를 주면서 진행한다. 또한, 상기 1차 보론이온주입 공정은 반드시 4회로 나누어 90˚간격으로 로테이션(Rotation)하며 실시한다.Next, as shown in FIG. 2B, primary boron ion implantation is performed inside the trench 33 using the first photoresist pattern 32 as an ion implantation mask. Here, the first boron ion implantation process is performed while giving energy of 20 to 40 KeV, a dose of 1.0E12 to 5.0E13 atoms / cm 2, and a tilt of 7 to 45 °. In addition, the first boron ion implantation process is necessarily performed by rotating at intervals of 90 degrees divided into four times.
이어서, 도 2c에 도시된 바와 같이, 상기 제1감광막패턴을 제거한다. 그리고, 이온주입 마스크 없이 상기 결과의 기판 전면에 2차 보론이온주입 및 1차 RTP 공정을 차례로 실시하여 상기 트렌치(33) 하부의 깊은 영역에 계단형의 보론도핑층(34)을 형성한다. 여기서, 상기 2차 보론이온주입 공정은, 500~2000KeV의 에너지와, 1.0E11~5.0E12 atoms/㎠의 도우즈와, 0˚의 틸트를 주면서 진행한다. 그리고, 상기 1차 RTP 공정은 100% N2 분위기의 챔버(Chamber) 내에서, 900~1100℃의 온도에서 10~30초 동안 30~50℃/sec의 승온 속도로 실시한다.Subsequently, as shown in FIG. 2C, the first photoresist pattern is removed. In addition, a secondary boron ion implantation and a primary RTP process are sequentially performed on the entire surface of the resultant substrate without an ion implantation mask to form a stepped boron doping layer 34 in a deep region under the trench 33. The secondary boron ion implantation step proceeds while giving energy of 500 to 2000 KeV, dose of 1.0E11 to 5.0E12 atoms / cm 2, and tilt of 0 °. The first RTP process is performed at a temperature increase rate of 30 to 50 ° C./sec for 10 to 30 seconds at a temperature of 900 to 1100 ° C. in a chamber of 100% N 2 atmosphere.
이어서, 도 2d에 도시된 바와 같이, 상기 트렌치(33)가 완전 매립되도록 상기 결과의 기판 전면에 갭필산화막(미도시)을 증착한다. 그런다음, 상기 실리콘 기판(31) 표면이 노출될 때까지 상기 갭필산화막을 씨엠피하여 소자분리막(35)을 형성한다. Subsequently, as shown in FIG. 2D, a gapfill oxide film (not shown) is deposited on the entire surface of the resultant substrate so that the trench 33 is completely buried. Then, the gap isolation oxide film is CMPed to form the device isolation layer 35 until the surface of the silicon substrate 31 is exposed.
그런다음, 도 2e에 도시된 바와 같이, 상기 소자분리막(35)이 형성된 실리콘 기판(31) 상에 P웰 형성영역(미도시)을 한정하는 제2감광막패턴(36)을 형성하고, 상기 제2감광막패턴(36)을 이온주입 마스크로 이용하여 이온주입에 의한 P웰(미도시)을 형성한다. 여기서, 상기 P웰은 붉은색 계통의 빛에 대한 효율을 증가시킬 수 있도록 0.5㎛ 내지 수㎛ 정도의 깊이를 갖도록 형성한다. Next, as shown in FIG. 2E, a second photoresist layer pattern 36 defining a P well forming region (not shown) is formed on the silicon substrate 31 on which the device isolation layer 35 is formed. A P well (not shown) by ion implantation is formed using the two photoresist pattern 36 as an ion implantation mask. Here, the P well is formed to have a depth of about 0.5 ㎛ to several ㎛ to increase the efficiency for the light of the red system.
그리고, 도 2f에 도시된 바와 같이, 상기 제2감광막패턴을 제거하고 나서, 상기 결과의 기판 상에 게이트 산화막(37) 및 폴리실리콘막(38)의 적층 구조로 이루어지는 게이트 전극(39)을 형성한다. As shown in FIG. 2F, after the second photosensitive film pattern is removed, a gate electrode 39 having a stacked structure of a gate oxide film 37 and a polysilicon film 38 is formed on the resultant substrate. do.
이어서, 도 2g에 도시된 바와 같이, 상기 결과물 상에 포토다이오드용 N접합층 형성영역(미도시)을 한정하는 제3감광막패턴(40)을 형성한다. 그리고, 상기 제3감광막패턴(40)을 이온주입 마스크로 이용하여 상기 소자분리막(35)과 게이트 전극(39)에 접하는 포토다이오드용 N접합층(41)을 기판 내부에 소정의 깊이로 형성한다. 또한, 상기 포토다이오드용 N접합층(41)은 푸른색 계통의 빛에 대한 효율을 증가시킬 수 있도록 1㎛ 이하 정도의 깊이를 갖도록 형성한다. Subsequently, as illustrated in FIG. 2G, a third photosensitive film pattern 40 defining an N junction layer forming region for a photodiode (not shown) is formed on the resultant. Then, using the third photoresist layer pattern 40 as an ion implantation mask, an N junction layer 41 for photodiode contacting the device isolation layer 35 and the gate electrode 39 is formed to a predetermined depth inside the substrate. . In addition, the N junction layer 41 for photodiodes is formed to have a depth of about 1 μm or less so as to increase the efficiency of light of a blue system.
그리고 나서, 도 2h에 도시된 바와 같이, 상기 제3감광막패턴을 제거하고 나서, 상기 게이트 전극(39)의 양측벽에 버퍼산화막(42) 및 스페이서(43)를 차례로 형성한다. 이어서, 상기 게이트 전극(39)과 N+ 소오스/드레인 접합층 형성영역(미도시)을 한정하는 제4감광막패턴(44)을 형성한다. 그리고, 상기 제4감광막패턴(44)을 이온주입 마스크로 이용하여 고농도의 N형 불순물을 이온주입한 다음, 2차 RTP 공정을 수행하여 N+ 소오스/드레인 접합층(45)을 형성한다. Then, as shown in FIG. 2H, after the third photoresist pattern is removed, the buffer oxide film 42 and the spacer 43 are sequentially formed on both sidewalls of the gate electrode 39. Subsequently, a fourth photoresist pattern 44 defining the gate electrode 39 and an N + source / drain junction layer forming region (not shown) is formed. Then, using the fourth photoresist pattern 44 as an ion implantation mask, a high concentration of N-type impurities are implanted, followed by a second RTP process to form an N + source / drain junction layer 45.
그리고, 도 2i에 도시된 바와 같이, 상기 제4감광막패턴을 제거한 다음, 상기 결과물 상에 포토다이오드용 P접합층 형성영역(미도시)을 한정하는 제5감광막패턴(46)을 형성한다. 계속해서, 상기 제5감광막패턴(46)을 이온주입 마스크로 이용하여 이온주입을 실시하여 상기 포토다이오드용 N접합층(41)의 상부와 실리콘 기판(31)의 표면에 접하는 포토다이오드용 P접합층(47)을 형성한다.As shown in FIG. 2I, after the fourth photoresist pattern is removed, a fifth photoresist pattern 46 defining a P junction layer forming region (not shown) for a photodiode is formed on the resultant. Subsequently, ion implantation is performed using the fifth photosensitive film pattern 46 as an ion implantation mask to contact the upper portion of the N junction layer 41 for photodiodes and the surface of the silicon substrate 31. Form layer 47.
이어서, 도 2j에 도시된 바와 같이, 상기 제5감광막패턴을 제거한다.Subsequently, as shown in FIG. 2J, the fifth photoresist pattern is removed.
상기와 같은 공정을 통해 제조되는 본 발명에 따른 이미지센서는 1차 및 2차 보론이온주입을 통해 트렌치 내부의 손상영역을 인접하는 포토다이오드와 명확하게 분리시켜 포토다이오드 내의 전하 손실을 방지할 수 있고, 상기 트렌치 하부의 깊은 영역에서의 포토다이오드간 전하의 흐름을 방지하여 선명한 색상의 이미지를 얻을 수 있다.The image sensor according to the present invention manufactured through the above process can clearly separate the damage region inside the trench from the adjacent photodiode through primary and secondary boron ion injection to prevent the loss of charge in the photodiode. In addition, by preventing charge flow between photodiodes in a deep region under the trench, a vivid color image may be obtained.
이상에서와 같이, 본 발명은 트렌치를 형성한 후에 상기 트렌치 내부에 선택적으로 1차 보론이온주입을 실시하여 상기 트렌치 내부의 손상영역을 인접하는 포토다이오드와 명확하게 분리시켜 상기 포토다이오드 내의 전하 손실을 방지할 수 있다. As described above, in the present invention, after forming the trench, the boron ion implantation is selectively performed in the trench to clearly separate the damage region in the trench from the adjacent photodiode, thereby reducing the charge loss in the photodiode. You can prevent it.
또한, 2차 보론이온주입을 실시하여 상기 트렌치 하부의 깊은 영역에 계단형 보론도핑층을 형성함으로써, 상기 트렌치 하부 깊은 영역에서의 포토다이오드간 전하의 흐름, 즉, 크로스 토크(Cross talk) 현상을 방지하여 선명한 색상의 이미지를 얻을 수 있다.In addition, by performing secondary boron ion implantation to form a stepped boron doping layer in the deep region under the trench, the flow of charge between photodiodes in the deep region under the trench, that is, cross talk phenomenon To obtain a vivid color image.
도 1a 내지 도 1h는 종래의 기술에 따른 이미지센서의 제조방법을 설명하기 위한 각 공정별 단면도.1A to 1H are cross-sectional views for each process for explaining a method of manufacturing an image sensor according to the related art.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 이미지센서의 제조방법을 설명하기 위한 각 공정별 단면도.2A to 2J are cross-sectional views of respective processes for explaining a method of manufacturing an image sensor according to an exemplary embodiment of the present invention.
-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing
31 : 실리콘기판 32 : 제1감광막패턴31 silicon substrate 32 first photosensitive film pattern
33 : 트렌치 34 : 보론도핑층33: trench 34: boron doped layer
35 : 소자분리막 36 : 제2감광막패턴35 device isolation layer 36 second photosensitive film pattern
37 : 게이트 산화막 38 : 폴리실리콘막37 gate oxide film 38 polysilicon film
39 : 게이트 전극 40 : 제3감광막패턴39: gate electrode 40: third photosensitive film pattern
41 : 포토다이오드용 N접합층 42 : 버퍼산화막41 N junction layer for photodiode 42 buffer oxide film
43 : 스페이서 44 : 제4감광막패턴43: spacer 44: fourth photosensitive film pattern
45 : N+ 소오스/드레인 접합층 46 : 제5감광막패턴45: N + source / drain junction layer 46: the fifth photosensitive film pattern
47 : 포토다이오드용 P접합층47: P junction layer for photodiode
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040011075A KR20050082587A (en) | 2004-02-19 | 2004-02-19 | Method for manufacturing image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040011075A KR20050082587A (en) | 2004-02-19 | 2004-02-19 | Method for manufacturing image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050082587A true KR20050082587A (en) | 2005-08-24 |
Family
ID=37268973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040011075A KR20050082587A (en) | 2004-02-19 | 2004-02-19 | Method for manufacturing image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050082587A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719361B1 (en) * | 2005-11-22 | 2007-05-17 | 삼성전자주식회사 | Cmos image sensor and method of forming the same |
| KR100776162B1 (en) * | 2005-12-21 | 2007-11-12 | 동부일렉트로닉스 주식회사 | Method of manufacturing image device having p-type dopants region |
| KR100809323B1 (en) * | 2006-01-31 | 2008-03-05 | 삼성전자주식회사 | Image sensor with improved sensitivity and decreased crosstalk and fabrication method thereof |
| KR101363223B1 (en) * | 2012-01-31 | 2014-02-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Method for increasing photodiode full well capacity |
-
2004
- 2004-02-19 KR KR1020040011075A patent/KR20050082587A/en not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719361B1 (en) * | 2005-11-22 | 2007-05-17 | 삼성전자주식회사 | Cmos image sensor and method of forming the same |
| US7659563B2 (en) | 2005-11-22 | 2010-02-09 | Samsung Electronics Co., Ltd. | Complementary metal-oxide-silicon (CMOS) image sensor and method of forming the same |
| KR100776162B1 (en) * | 2005-12-21 | 2007-11-12 | 동부일렉트로닉스 주식회사 | Method of manufacturing image device having p-type dopants region |
| KR100809323B1 (en) * | 2006-01-31 | 2008-03-05 | 삼성전자주식회사 | Image sensor with improved sensitivity and decreased crosstalk and fabrication method thereof |
| US7518172B2 (en) | 2006-01-31 | 2009-04-14 | Samsung Electronics Co., Ltd. | Image sensor having improved sensitivity and decreased crosstalk and method of fabricating same |
| KR101363223B1 (en) * | 2012-01-31 | 2014-02-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Method for increasing photodiode full well capacity |
| US8951826B2 (en) | 2012-01-31 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for increasing photodiode full well capacity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051059B2 (en) | CMOS image sensor and manufacturing method thereof | |
| US10784301B2 (en) | Image sensors including an amorphous region and an electron suppression region | |
| KR100720483B1 (en) | Vertical color filter detector group and method for manufacturing the same | |
| US8614113B2 (en) | Image sensor and method of fabricating the same | |
| KR100561004B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| CN109192741B (en) | Method for forming back side illumination type image sensor | |
| CN115706118A (en) | Image sensor and forming method thereof | |
| US20090068784A1 (en) | Method for Manufacturing of the Image Sensor | |
| KR100708866B1 (en) | Method of fabricating image sensors | |
| KR20050082587A (en) | Method for manufacturing image sensor | |
| KR20070029369A (en) | Method for fabrication of image sensor for preventing generation of dark current | |
| KR100748323B1 (en) | A fabricating method of image sensor | |
| KR100893054B1 (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
| CN115863367A (en) | Image sensor and forming method thereof | |
| KR100690984B1 (en) | Method for fabricating image sensor | |
| KR100790208B1 (en) | Fabricating method of Image sensor | |
| KR100538378B1 (en) | Image sensor and method of manufacturing the same | |
| KR100850859B1 (en) | Image Sensor and The Fabricating Method thereof | |
| KR20030001795A (en) | Image sensor and fabricating method of the same | |
| KR100619408B1 (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
| KR100790287B1 (en) | Fabricating method of Image sensor | |
| KR102674895B1 (en) | Image sensor and method of fabricating the same | |
| TWI782650B (en) | Manufacturing method of backside illuminated image sensor | |
| US20070148847A1 (en) | Method of Fabricating CMOS Image Sensor | |
| KR20070033694A (en) | MOS image sensor manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |