KR20050073976A - Apparatus and method for controlling power supply in processor having multiple core - Google Patents

Apparatus and method for controlling power supply in processor having multiple core Download PDF

Info

Publication number
KR20050073976A
KR20050073976A KR1020040002127A KR20040002127A KR20050073976A KR 20050073976 A KR20050073976 A KR 20050073976A KR 1020040002127 A KR1020040002127 A KR 1020040002127A KR 20040002127 A KR20040002127 A KR 20040002127A KR 20050073976 A KR20050073976 A KR 20050073976A
Authority
KR
South Korea
Prior art keywords
cores
processor
core
power
independently
Prior art date
Application number
KR1020040002127A
Other languages
Korean (ko)
Other versions
KR100793199B1 (en
Inventor
오장근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040002127A priority Critical patent/KR100793199B1/en
Priority to EP04028470A priority patent/EP1555595A3/en
Priority to TW093137846A priority patent/TWI278740B/en
Priority to US11/015,803 priority patent/US7636863B2/en
Priority to CNB2005100041746A priority patent/CN100541398C/en
Publication of KR20050073976A publication Critical patent/KR20050073976A/en
Application granted granted Critical
Publication of KR100793199B1 publication Critical patent/KR100793199B1/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D3/00—Book covers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42F—SHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
    • B42F7/00—Filing appliances without fastening means
    • B42F7/02—Filing appliances comprising only one pocket or compartment, e.g. single gussetted pockets
    • B42F7/025—Filing appliances comprising only one pocket or compartment, e.g. single gussetted pockets made of transparent material

Landscapes

  • Power Sources (AREA)

Abstract

본 발명은, 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법에 관한 것으로, 하나의 프로세서 내에 구비된 복수의 코어들에 대한 사용 상태를 각각 체크하여, 현재 사용되고 있지 않은 임의의 코어에 인가되는 전원을 각각 독립적으로 차단하거나, 또는 상기 복수의 코어들 중, 사용자가 선택 지정한 임의의 한 코어에 인가되는 공급 전원을, 개별적으로 차단시킴으로써, 하나의 프로세서 내에 구비된 각 코어의 사용 여부 또는 사용자의 선택에 따라, 불필요한 임의의 코어 및 디씨/디씨 컨버터를 독립적으로 오프시킬 수 있게 되어, 누설 전류에 의한 배터리 전원 낭비를 효율적으로 예방할 수 있게 되는 매우 유용한 발명인 것이다. The present invention relates to a power supply control apparatus and a method of a processor having a plurality of cores, each of which checks the state of use of the plurality of cores provided in one processor, and is applied to any core not currently used. By cutting off the power independently of each other, or by individually cutting off the supply power applied to any one core selected by the user among the plurality of cores, whether or not each core included in one processor is used or Optionally, it is a very useful invention to be able to independently turn off any unnecessary cores and DC / DC converters, thereby effectively preventing battery power waste due to leakage current.

Description

복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법 {Apparatus and method for controlling power supply in processor having multiple core} Apparatus and method for controlling power supply in processor having multiple core}

본 발명은, 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법에 관한 것으로, 예를 들어 중앙처리장치(CPU) 등과 같이, 서로 다른 복수의 코어(Core)들이 구비된 프로세서에 인가되는 공급 전원을 효율적으로 제어할 수 있도록 하기 위한 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법에 관한 것이다. The present invention relates to a power supply control apparatus and method for a processor having a plurality of cores, for example, a power supply applied to a processor having a plurality of different cores, such as a central processing unit (CPU), etc. The present invention relates to a power supply control apparatus and method for a processor having a plurality of cores for efficiently controlling the same.

일반적으로, 노트북 컴퓨터 등과 같은 휴대용 컴퓨터가 널리 보급되어 상용화되고 있으며, 상기 휴대용 컴퓨터에서는, 한정된 용량의 배터리 전원을 시스템 전원으로 사용하게 되는 데, 예를 들어, 도 1에 도시한 바와 같이, 디씨/디씨 컨버터(10)에 의해 변환 출력되는 직류 성분의 공급 전원은, 프로세서(200) 내에 구비된 전원 입력부(20)를 거쳐 코어(21)에 인가되고, 상기 코어(21)에서는, 상기 직류 성분의 공급 전원을 이용하여, 임의의 기능 및 동작을 수행하게 된다. In general, portable computers such as notebook computers and the like are widely used and commercialized. In the portable computers, a limited amount of battery power is used as a system power source. For example, as shown in FIG. Supply power of the DC component converted and output by the DC converter 10 is applied to the core 21 via the power input unit 20 provided in the processor 200, and in the core 21, By using the power supply, any function or operation is performed.

한편, 최근에는 서로 다른 복수의 코어들이 구비된 프로세서가 개발 출시되어 상용화되고 있는 데, 예를 들어 도 2에 도시한 바와 같이, 상기 복수의 코어가 구비된 프로세서(210)에는, 제1 코어(21)와 제2 코어(22)가 포함 구비되고, 상기 제1 및 제2 코어(21,22)에서는, 전원 입력부(20)를 통해 인가되는 직류 성분의 공급 전원을 이용하여, 임의의 기능 및 동작을 각각 수행하게 된다. Meanwhile, recently, a processor having a plurality of different cores has been developed and released and commercialized. For example, as illustrated in FIG. 2, a processor having a plurality of cores includes a first core ( 21 and the second core 22 are included, and in the first and second cores 21 and 22, arbitrary functions and functions are provided by using a supply power of a DC component applied through the power input unit 20. Each operation will be performed.

그리고, 상기 제1 및 제2 코어(21,22)에서 사용하는 소비 전력의 증대로 인해, 제1 디씨/디씨 컨버터(10)와 제2 디씨/디씨 컨버터(11)를 사용하게 되는 데, 상기 제1 디씨/디씨 컨버터(10)와 제2 디씨/디씨 컨버터(11)는, 교번적으로 온/오프 제어되어, 필요한 전체 소비 전력의 50%에 해당하는 공급 전원을 각각 안정적으로 인가하게 된다. In addition, due to an increase in power consumption used by the first and second cores 21 and 22, the first DC / DC converter 10 and the second DC / DC converter 11 are used. The first DC / DC converter 10 and the second DC / DC converter 11 are alternately turned on / off, thereby stably applying the supply power corresponding to 50% of the total power consumption required.

그러나, 상기 프로세서(210) 내에 구비된 제1 코어(21)와 제2 코어(22) 중, 어느 하나가 사용되지 않는 경우, 예를 들어 제1 코어(21)만이 사용되는 경우에도, 상기 제1 및 제2 디씨/디씨 컨버터(10,11)가, 교번적으로 모두 온/오프 제어되기 때문에, 디씨/디씨 컨버터의 온/오프 제어에 따른 불필요한 누설 전류가 발생하게 되며, 또한 현재 사용되지 않는 제2 코어(22)에 의한 누설 전류가 발생하게 되어, 한정된 용량의 배터리 전원이 비효율적으로 낭비되는 문제점이 있다. However, when any one of the first core 21 and the second core 22 provided in the processor 210 is not used, for example, even when only the first core 21 is used, the first core 21 is used. Since the first and second DC / DC converters 10 and 11 are all turned on and off alternately, unnecessary leakage currents are generated according to the on / off control of the DC / DC converter and are not currently used. The leakage current caused by the second core 22 is generated, and the battery power of a limited capacity is inefficiently wasted.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 서로 다른 복수의 코어(Core)들이 구비된 프로세서에 인가되는 공급 전원을, 각 코어의 사용 여부 또는 사용자의 선택에 따라, 독립적으로 온/오프시킴으로써, 불필요한 누설 전류의 발생으로 인해 배터리 전원이 비효율적으로 낭비되지 않도록 하기 위한 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법을 제공하는 데, 그 목적이 있는 것이다. Therefore, the present invention was created to solve the above problems, and independently of the supply power applied to a processor having a plurality of different cores, depending on whether each core is used or a user's selection SUMMARY OF THE INVENTION An object of the present invention is to provide a power supply control apparatus and method for a processor having a plurality of cores for preventing battery power from being inefficiently discharged due to generation of unnecessary leakage current.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어방법은, 하나의 프로세서 내에 구비된 복수의 코어들에 대한 사용 상태를 각각 체크하는 1단계; 및 상기 체크 결과, 현재 사용되고 있지 않은 임의의 코어에 인가되는 전원을 각각 독립적으로 차단하는 2단계를 포함하여 이루어지는 것을 특징으로 하며,According to an aspect of the present invention, there is provided a power control method of a processor having a plurality of cores, the method comprising: checking a use state of a plurality of cores provided in one processor; And as a result of the check, characterized in that it comprises a two steps to each independently cut off the power applied to any core not currently used,

또한, 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어방법은, 하나의 프로세서 내에 구비된 복수의 코어들에 대한 공급 전원을 각각 독립적으로 인가하는 1단계; 및 상기 복수의 코어들 중, 사용자가 선택 지정한 임의의 한 코어에 인가되는 공급 전원을, 개별적으로 차단시키는 2단계를 포함하여 이루어지는 것을 특징으로 하며,In addition, the power control method of a processor provided with a plurality of cores according to the present invention, step 1 for independently applying the supply power to the plurality of cores provided in one processor; And two steps of individually disconnecting supply power applied to any one core selected by a user among the plurality of cores.

또한, 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어장치는, 하나의 프로세서 내에 구비된 복수의 코어들에 대한 공급 전원을 각각 독립적으로 인가시키기 위한 복수의 디씨/디씨 컨버터; 상기 복수의 코어들에 대한 사용 상태를 체크하여, 현재 사용되고 있지 않은 임의의 코어를 독립적으로 오프시키기 위한 디바이스 드라이버; 및 상기 현재 사용되고 있지 않는 임의의 코어에 공급 전원을 인가하는 디씨/디씨 컨버터를, 독립적으로 오프시키기 위한 엠비디드 컨트롤러를 포함하여 구성되는 것을 특징으로 하며,In addition, a power control apparatus of a processor having a plurality of cores according to the present invention may include a plurality of DC / DC converters for independently applying supply power to a plurality of cores provided in one processor; A device driver for checking a usage state for the plurality of cores to independently turn off any cores not currently being used; And an embedded controller for independently turning off a DC / DC converter for supplying supply power to any core not currently used.

또한, 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어장치는, 하나의 프로세서 내에 구비된 복수의 코어들에 대한 공급 전원을 각각 독립적으로 인가시키기 위한 복수의 디씨/디씨 컨버터; 상기 복수의 코어들 중, 사용자가 선택 지정한 임의의 코어를 독립적으로 오프시키기 위한 디바이스 드라이버; 및 상기 임의의 코어에 공급 전원을 인가하는 디씨/디씨 컨버터를, 독립적으로 오프시키기 위한 엠비디드 컨트롤러를 포함하여 구성되는 것을 특징으로 한다. In addition, a power control apparatus of a processor having a plurality of cores according to the present invention may include a plurality of DC / DC converters for independently applying supply power to a plurality of cores provided in one processor; A device driver for independently turning off any core selected by a user among the plurality of cores; And an embedded controller for independently turning off the DC / DC converter for supplying supply power to the arbitrary cores.

이하, 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, exemplary embodiments of a power supply control apparatus and method for a processor having a plurality of cores according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은, 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어장치에 대한 구성을 도시한 것으로, 예를 들어 상기 복수의 코어가 구비된 프로세서(300)에는, 제1 코어(31)와 제2 코어(33)가 구비됨과 아울러, 상기 제1 코어(31)에 전원을 인가하기 위한 제1 전원 입력부(30)와, 상기 제2 코어(33)에 전원을 인가하기 위한 제2 전원 입력부(32)가 개별적으로 각각 포함 구비된다. 3 illustrates a configuration of a power supply control apparatus of a processor having a plurality of cores according to the present invention. For example, the processor 300 including the plurality of cores includes a first core 31 and In addition to the second core 33, the first power input unit 30 for applying power to the first core 31 and the second power input unit for applying power to the second core 33 are provided. 32 are provided separately included, respectively.

또한, 상기 제1 코어(31)에 직류 성분의 공급 전원을 인가하기 위한 제1 디씨/디씨 컨버터(10)가, 상기 제1 전원 입력부(30)에 연결 접속되고, 상기 제2 코어(33)에 직류 성분의 공급 전원을 인가하기 위한 제2 디씨/디씨 컨버터(11)가, 상기 제2 전원 공급부(32)에 개별적으로 각각 연결 접속된다. In addition, a first DC / DC converter 10 for applying supply power of a DC component to the first core 31 is connected to the first power input unit 30, and the second core 33 is connected. A second DC / DC converter 11 for applying a supply power of a DC component to the second power supply unit 32 is individually connected and connected to each other.

그리고, 상기 프로세서(300) 내에 포함 구비된 제1 코어(31)와 제2 코어(33)의 사용 상태를 체크하는 오에스(OS)의 디바이스 드라이버(50)에서는, 현재 사용되고 있지 않은 코어가 검출되는 경우, 해당 코어를 독립적으로 오프시키게 되고, 현재 사용되고 있는 코어는, 온 상태를 유지시키게 된다. In addition, in the device driver 50 of OS (OS) which checks the use states of the first core 31 and the second core 33 included in the processor 300, a core not currently used is detected. In this case, the core is turned off independently, and the core currently used is kept on.

한편, 상기 제1 및 제2 디씨/디씨 컨버터(10,11)를 온/오프 제어하기 위한 엠비디드 컨트롤러(40)에서는, 상기 디바이스 드라이버와의 인터페이스를 통해, 현재 사용되고 있지 않는 임의의 코어에 공급 전원을 인가하는 디씨/디씨 컨버터를 오프시키고, 현재 사용되고 있는 코어에 공급 전원을 인가하는 디씨/디씨 컨버터는, 온 상태를 유지시키게 된다. On the other hand, in the embedded controller 40 for on / off control of the first and second DC / DC converters 10 and 11, the device is supplied to an arbitrary core not currently being used through an interface with the device driver. The DC / DC converter which turns off the power and the DC / DC converter which supplies the supply power to the core currently being used is kept on.

예를 들어, 상기 디바이스 드라이버(50)에서, 상기 제1 코어와 제2 코어의 사용 상태를 체크한 결과, 제1 코어(31)가 사용되고, 제2 코어(33)가 사용되지 않고 있는 경우, 현재 사용되고 있는 제1 코어(31)는 온 상태를 유지하고, 현재 사용되고 있지 않는 제2 코어(33)는, 오프시켜, 제2 코어에 의해 누설 전류가 발생되지 않도록 한다.For example, when the device driver 50 checks the use state of the first core and the second core, the first core 31 is used and the second core 33 is not used. The first core 31 currently being used is kept in an on state, and the second core 33 which is not currently being used is turned off so that no leakage current is generated by the second core.

또한, 상기 엠비디드 컨트롤러(40)에서는, 상기 디바이스 드라이버(50)와의 인터페이스를 통해, 제1 코어가 사용되고 제2 코어가 사용되지 않고 있다고 판별되는 경우, 현재 사용되고 있는 제1 코어(31)에 공급 전원을 인가하는 제1 디씨/디씨 컨버터(10)는, 온 상태를 유지시키고, 현재 사용되지 않고 있는 제2 코어(33)에 공급 전원을 인가하는 제2 디씨/디씨 컨버터(11)는, 오프시켜, 상기 제2 디씨/디씨 컨버터에 의해 누설 전류가 발생되지 않도록 한다. In addition, in the embedded controller 40, when it is determined that the first core is used and the second core is not used through the interface with the device driver 50, the embedded controller 40 supplies the first core 31 currently being used. The first DC / DC converter 10 for applying power is kept on and the second DC / DC converter 11 for applying supply power to the second core 33 which is not currently used is turned off. The leakage current is not generated by the second DC / DC converter.

한편, 상기 엠비디드 컨트롤러(40)에서는, 사용자가 제2 코어(33)에 인가되는 공급 전원을 차단할 것을 선택 지정하는 경우, 상기 제2 코어에 공급 전원을 인가하는 제2 디씨/디씨 컨버터(11)를 오프시킴과 아울러, 상기 디바이스 드라이버(50)와의 인터페이스를 통해, 제2 코어(33)를 오프시킴으로써, 불필요한 누설 전류의 발생으로 인해 배터리 전원이 비효율적으로 낭비되지 않도록 하는 데, 이에 대해 상세히 설명하면 다음과 같다. On the other hand, in the embedded controller 40, when the user selects to cut off the supply power applied to the second core 33, the second DC / DC converter 11 for applying the supply power to the second core By turning off) and by turning off the second core 33 through the interface with the device driver 50, the battery power is not inefficiently wasted due to generation of unnecessary leakage current, which will be described in detail. Is as follows.

도 4는, 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어방법에 대한 동작 흐름도를 도시한 것으로, 예를 들어 노트북 컴퓨터와 같이 휴대용 컴퓨터에서, 전원 공급 및 시스템 부팅 동작이 수행되는 경우(S10), 상기 엠비디드 컨트롤러(50)에서는, 상기 제1 및 제2 디씨/디씨 컨버터(10,11)가, 모두 온 상태가 되도록 제어하게 되고, 상기 디바이스 드라이버(40)에서는, 상기 프로세서(300)에 구비된 제1 및 제2 코어(31,33)가, 모두 온 상태가 되도록 제어하게 된다(S11). 4 is a flowchart illustrating a power control method of a processor having a plurality of cores according to the present invention. For example, in a portable computer such as a notebook computer, power supply and system booting operations are performed ( S10), the embedded controller 50 controls the first and second DC / DC converters 10 and 11 to be in an on state, and in the device driver 40, the processor 300 The first and second cores (31, 33) provided in the) is controlled to be in the on state (S11).

그리고, 상기 디바이스 드라이버(40)에서는, 상기 프로세서 내에 구비된 제1 및 제2 코어(31,33)의 사용 상태를 체크하게 되는 데(S12), 상기 체크 결과, 미사용 중인 코어가 검출되는 경우(S13), 예를 들어 제1 코어가 사용 중이면서 제2 코어가 미사용 중인 경우, 상기 디바이스 드라이버(40)에서는, 상기 제1 코어(31)는 온 상태를 유지시키고, 상기 제2 코어(33)는, 오프시키게 된다(S15). In the device driver 40, the state of use of the first and second cores 31 and 33 included in the processor is checked (S12). When the unused core is detected as a result of the check ( S13), for example, when the first core is in use and the second core is not in use, in the device driver 40, the first core 31 is kept in an on state and the second core 33 is in use. Is turned off (S15).

또한, 상기 디바이스 드라이버(50)에서는, 상기 엠비디드 컨트롤러(40)와의 인터페이스를 통해, 상기 제1 코어가 사용 중이고, 상기 제2 코어가 미사용 중임을 알리게 되며, 상기 엠비디드 컨트롤러(40)에서는, 현재 사용되고 있는 제1 코어에 직류 성분의 공급 전원을 인가하는 제1 디씨/디씨 컨버터(10)는 온 상태를 유지시키고, 현재 사용되고 있지 않은 제2 코어에 직류 성분의 공급 전원을 인가하는 제2 디씨/디씨 컨버터(11)는, 오프시키게 된다(S16). In the device driver 50, the interface with the embedded controller 40 informs that the first core is in use and the second core is not in use. In the embedded controller 40, The first DC / DC converter 10 which applies the supply power of the DC component to the first core currently being used is kept on and the second DC which applies the supply power of the DC component to the second core which is not currently used. The DC converter 11 is turned off (S16).

한편, 상기 엠비디드 컨트롤러(40)에서는, 사용자가 임의의 코어에 대한 전원 공급을 차단할 것을 선택 지정하는 경우(S14), 예를 들어 사용자가 제2 코어(33)에 인가되는 공급 전원을 차단할 것을 선택 지정하는 경우, 상기 제2 코어에 공급 전원을 인가하는 제2 디씨/디씨 컨버터(11)를 오프시킴과 아울러, 상기 디바이스 드라이버(50)와의 인터페이스를 통해, 제2 코어(33)를 오프시키게 된다. On the other hand, in the embedded controller 40, if the user selects to specify that the power supply to any core (S14), for example, to the user to cut off the power supply applied to the second core 33 When the selection is made, the second DC / DC converter 11 for supplying the supply power to the second core is turned off, and the second core 33 is turned off through an interface with the device driver 50. do.

이에 따라, 본 발명이 적용되는 전원 제어장치 및 방법에서는, 프로세서 내에 구비된 각 코어의 사용 여부 또는 사용자의 선택에 따라, 불필요한 임의의 코어 및 디씨/디씨 컨버터를 독립적으로 오프시킴으로써, 누설 전류가 발생되는 것을 효율적으로 방지하여, 배터리 전원이 낭비되는 것을 예방할 수 있게 된다. Accordingly, in the power supply control apparatus and method to which the present invention is applied, leakage current is generated by independently turning off any unnecessary cores and DC / DC converters according to the use of each core provided in the processor or the user's selection. It is possible to effectively prevent the battery from being wasted, thereby preventing the battery power from being wasted.

이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면, 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 또다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다. Or more, preferred embodiments of the present invention described above, for the purpose of illustration, those skilled in the art, within the technical spirit and the technical scope of the present invention disclosed in the appended claims below, to further improve various other embodiments Changes, substitutions or additions will be possible.

상기와 같이 구성 및 이루어지는 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법은, 하나의 프로세서 내에 구비된 복수의 코어들에 대한 사용 상태를 각각 체크하여, 현재 사용되고 있지 않은 임의의 코어에 인가되는 전원을 각각 독립적으로 차단하거나, 또는 상기 복수의 코어들 중, 사용자가 선택 지정한 임의의 한 코어에 인가되는 공급 전원을, 개별적으로 차단시킴으로써, 하나의 프로세서 내에 구비된 각 코어의 사용 여부 또는 사용자의 선택에 따라, 불필요한 임의의 코어 및 디씨/디씨 컨버터를 독립적으로 오프시킬 수 있게 되어, 누설 전류에 의한 배터리 전원 낭비를 효율적으로 예방할 수 있게 되는 매우 유용한 발명인 것이다. The power control apparatus and method for a processor with a plurality of cores according to the present invention constructed and configured as described above may be configured to check a state of use of a plurality of cores included in one processor, and may not be currently used. The use of each core provided in one processor by individually cutting off the power applied to the core, or individually cutting off the supply power applied to any one core selected by the user among the plurality of cores. It is a very useful invention to be able to independently turn off any unnecessary core and the DC / DC converter according to whether or not, or the user's choice, to efficiently prevent battery power waste due to leakage current.

도 1은 일반적인 하나의 코어가 구비된 프로세서의 전원 제어장치에 대한 구성을 도시한 것이고,1 illustrates a configuration of a power control apparatus of a processor having a single core in general,

도 2는 일반적인 복수의 코어가 구비된 프로세서의 전원 제어장치에 대한 구성을 도시한 것이고, 2 illustrates a configuration of a power control apparatus of a processor having a plurality of common cores,

도 3은 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어장치에 대한 구성을 도시한 것이고,3 illustrates a configuration of a power control apparatus of a processor provided with a plurality of cores according to the present invention.

도 4는 본 발명에 따른 복수의 코어가 구비된 프로세서의 전원 제어방법에 대한 동작 흐름도를 도시한 것이다. 4 is a flowchart illustrating an operation of a power control method of a processor having a plurality of cores according to the present invention.

※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing

10,11 : 디씨/디씨 컨버터 20,30,32 : 전원 입력부 10,11: DC / DC converter 20,30,32: power input

21,22,31,33 : 코어 40 : 엠비디드 컨트롤러21,22,31,33: Core 40: Embedded Controller

50 : 디바이스 드라이버 200,210,300 : 프로세서 50: device driver 200,210,300: processor

Claims (8)

하나의 프로세서 내에 구비된 복수의 코어들에 대한 사용 상태를 각각 체크하는 1단계; 및 Checking each usage state of a plurality of cores included in one processor; And 상기 체크 결과, 현재 사용되고 있지 않은 임의의 코어에 인가되는 전원을 각각 독립적으로 차단하는 2단계를 포함하여 이루어지는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 전원 제어방법. And checking the power applied to any core not currently being used as a result of the check, independently of each other. 2. 제 1항에 있어서,The method of claim 1, 상기 1단계는, 오에스의 디바이스 드라이버에서, 상기 하나의 프로세서 내에 구비된 복수의 코어들 중 현재 사용되고 있지 않은 임의의 코어를 각각 체크하는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 전원 제어방법. In the step 1, the device driver of the OS, the power control method of the processor with a plurality of cores, characterized in that each of the cores that are not currently being used among the plurality of cores provided in the one processor. 제 1항에 있어서,The method of claim 1, 상기 2단계는, 상기 현재 사용되고 있지 않는 임의의 코어를 오에스의 디바아스 드라이버에서 오프시키고, 상기 임의의 코어에 전원을 개별적으로 공급하는 디씨/디씨 컨버터를, 엠비디드 컨트롤러에서 오프시키는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 전원 제어방법. The second step is to turn off any of the cores that are not currently used in the OS driver, and to turn off the DC / DC converter for supplying power to the arbitrary cores from the embedded controller, Power control method of a processor having a plurality of cores. 하나의 프로세서 내에 구비된 복수의 코어들에 대한 공급 전원을 각각 독립적으로 인가하는 1단계; 및 A step of independently applying supply power to a plurality of cores provided in one processor; And 상기 복수의 코어들 중, 사용자가 선택 지정한 임의의 한 코어에 인가되는 공급 전원을, 개별적으로 차단시키는 2단계를 포함하여 이루어지는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 전원 제어방법. A power control method of a processor with a plurality of cores, characterized in that it comprises the step of individually shutting off the supply power applied to any one of the plurality of cores selected by the user individually. 제 4항에 있어서,The method of claim 4, wherein 상기 1단계는, 복수의 디씨/디씨 컨버터들로부터 각각 출력되는 공급 전원을, 상기 복수의 코어들에 각각 독립적으로 인가하는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 전원 제어방법. In the first step, the power supply control method of a processor having a plurality of cores, characterized in that for each of the plurality of cores to independently supply the supply power output from the plurality of DC / DC converter. 제 4항에 있어서,The method of claim 4, wherein 상기 2단계는, 상기 사용자가 선택 지정한 임의의 코어에 공급 전원을 인가하는 디씨/디씨 컨버터를, 엠비디드 컨트롤러에서 오프시킴과 아울러, 상기 임의의 코어를, 디바아스 드라이버에서 오프시키는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 전원 제어방법. In the step 2, the DC / DC converter for supplying the supply power to any core selected by the user is turned off in the embedded controller, and the arbitrary core is turned off in the DEVAS driver. Power control method of a processor having a plurality of cores. 하나의 프로세서 내에 구비된 복수의 코어들에 대한 공급 전원을 각각 독립적으로 인가시키기 위한 복수의 디씨/디씨 컨버터;A plurality of DC / DC converters for independently applying supply power to a plurality of cores provided in one processor; 상기 복수의 코어들에 대한 사용 상태를 체크하여, 현재 사용되고 있지 않은 임의의 코어를 독립적으로 오프시키기 위한 디바이스 드라이버; 및 A device driver for checking a usage state for the plurality of cores to independently turn off any cores not currently being used; And 상기 현재 사용되고 있지 않는 임의의 코어에 공급 전원을 인가하는 디씨/디씨 컨버터를, 독립적으로 오프시키기 위한 엠비디드 컨트롤러를 포함하여 구성되는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 전원 제어장치. And a built-in controller for independently turning off a DC / DC converter for supplying supply power to any core not currently being used. 하나의 프로세서 내에 구비된 복수의 코어들에 대한 공급 전원을 각각 독립적으로 인가시키기 위한 복수의 디씨/디씨 컨버터;A plurality of DC / DC converters for independently applying supply power to a plurality of cores provided in one processor; 상기 복수의 코어들 중, 사용자가 선택 지정한 임의의 코어를 독립적으로 오프시키기 위한 디바이스 드라이버; 및 A device driver for independently turning off any core selected by a user among the plurality of cores; And 상기 임의의 코어에 공급 전원을 인가하는 디씨/디씨 컨버터를, 독립적으로 오프시키기 위한 엠비디드 컨트롤러를 포함하여 구성되는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 전원 제어장치. And a embedded controller for independently turning off a DC / DC converter for supplying supply power to the arbitrary cores.
KR1020040002127A 2004-01-13 2004-01-13 Apparatus and method for controlling power supply in processor having multiple core KR100793199B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040002127A KR100793199B1 (en) 2004-01-13 2004-01-13 Apparatus and method for controlling power supply in processor having multiple core
EP04028470A EP1555595A3 (en) 2004-01-13 2004-12-01 Apparatus for controlling power of processor having a plurality of cores and control method of the same
TW093137846A TWI278740B (en) 2004-01-13 2004-12-07 Apparatus for controlling power of processor having a plurality of cores and control method of the same
US11/015,803 US7636863B2 (en) 2004-01-13 2004-12-20 Apparatus for controlling power of processor having a plurality of cores and control method of the same
CNB2005100041746A CN100541398C (en) 2004-01-13 2005-01-13 Be used to control the device and the control method thereof of the power of the processor that contains a plurality of cores

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040002127A KR100793199B1 (en) 2004-01-13 2004-01-13 Apparatus and method for controlling power supply in processor having multiple core

Publications (2)

Publication Number Publication Date
KR20050073976A true KR20050073976A (en) 2005-07-18
KR100793199B1 KR100793199B1 (en) 2008-01-10

Family

ID=37262850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040002127A KR100793199B1 (en) 2004-01-13 2004-01-13 Apparatus and method for controlling power supply in processor having multiple core

Country Status (1)

Country Link
KR (1) KR100793199B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663864B1 (en) * 2005-06-16 2007-01-03 엘지전자 주식회사 Apparatus and method for controlling processor mode in a multi-core processor
KR100988396B1 (en) * 2006-11-01 2010-10-18 인텔 코오퍼레이션 Independent power control of processing cores

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918061A (en) * 1993-12-29 1999-06-29 Intel Corporation Enhanced power managing unit (PMU) in a multiprocessor chip
US6154845A (en) * 1998-09-11 2000-11-28 Intel Corporation Power failure safe computer architecture

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663864B1 (en) * 2005-06-16 2007-01-03 엘지전자 주식회사 Apparatus and method for controlling processor mode in a multi-core processor
US7596705B2 (en) 2005-06-16 2009-09-29 Lg Electronics Inc. Automatically controlling processor mode of multi-core processor
KR100988396B1 (en) * 2006-11-01 2010-10-18 인텔 코오퍼레이션 Independent power control of processing cores
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8069358B2 (en) 2006-11-01 2011-11-29 Intel Corporation Independent power control of processing cores
KR101297481B1 (en) * 2006-11-01 2013-08-16 인텔 코오퍼레이션 Independent power control of processing cores
US8856568B2 (en) 2006-11-01 2014-10-07 Intel Corporation Independent power control of processing cores
US8996899B2 (en) 2006-11-01 2015-03-31 Intel Corporation Independent power control of processing cores
US9021279B2 (en) 2006-11-01 2015-04-28 Intel Corporation Independent power control of processing cores
US9037885B2 (en) 2006-11-01 2015-05-19 Intel Corporation Independent power control of processing cores
US9841803B2 (en) 2006-11-01 2017-12-12 Intel Corporation Independent power control of processing cores
US10095300B2 (en) 2006-11-01 2018-10-09 Intel Corporation Independent power control of processing cores
US10534419B2 (en) 2006-11-01 2020-01-14 Intel Corporation Independent power control of processing cores
US10613610B2 (en) 2006-11-01 2020-04-07 Intel Corporation Independent power control of processing cores
US10635155B2 (en) 2006-11-01 2020-04-28 Intel Corporation Independent power control of processing cores

Also Published As

Publication number Publication date
KR100793199B1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
KR100316647B1 (en) Power control method and apparatus therefor in computer system using wake on LAN signal
US6298448B1 (en) Apparatus and method for automatic CPU speed control based on application-specific criteria
KR20010038449A (en) Power supply control circuit for computer system having a plurality of power management states
KR970071210A (en) Computer systems
KR20110038036A (en) Sleep processor
KR20080050400A (en) Improved charging of mobile devices
JP2009289193A (en) Information processing apparatus
CN111475012A (en) Dynamic power routing to hardware accelerators
KR100793199B1 (en) Apparatus and method for controlling power supply in processor having multiple core
KR102498254B1 (en) Method for reducing standby-power and electronic device thereof
US7856550B2 (en) System and method for hardware manipulation in a computing device
KR100673690B1 (en) Method for controlling power supply in processor having multiple core
KR20100001352A (en) Power management system of terminal
JP2020013533A (en) Computer power saving method and computer waking method
KR100997482B1 (en) Apparatus and method for supplying a power in portable computer
US9785216B2 (en) Management apparatus and power management method
KR101033944B1 (en) Apparatus and method for controling System operation based on battery state
KR100426694B1 (en) portable computer and control method therof
KR100820641B1 (en) Computer system for controlling power supply to universal serial bus controller
KR20050000233A (en) Power saving system and power saving method of computer
KR19990073937A (en) Power control device of computer system and method
KR100710879B1 (en) Computer system and controlling method thereof
KR100225985B1 (en) Apparatus and method of saving power of computer
KR20040027242A (en) Computer system
JP2000156941A (en) Power supply change-over control system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 13