KR20050069034A - 질화물 반도체막 성장 방법 - Google Patents

질화물 반도체막 성장 방법 Download PDF

Info

Publication number
KR20050069034A
KR20050069034A KR1020030100854A KR20030100854A KR20050069034A KR 20050069034 A KR20050069034 A KR 20050069034A KR 1020030100854 A KR1020030100854 A KR 1020030100854A KR 20030100854 A KR20030100854 A KR 20030100854A KR 20050069034 A KR20050069034 A KR 20050069034A
Authority
KR
South Korea
Prior art keywords
film
mask
width
nitride
forming
Prior art date
Application number
KR1020030100854A
Other languages
English (en)
Inventor
여환국
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030100854A priority Critical patent/KR20050069034A/ko
Publication of KR20050069034A publication Critical patent/KR20050069034A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

질화물 반도체막 성장 방법을 제공하기 위한 것으로서, 기판위에 제 1 질화물 에피 박막층을 형성하는 단계와, 상기 제 1 질화물 에피 박막층 위에 마스크 물질을 형성하는 단계와, 상기 마스크 물질을 선택적으로 제거하여 제 1의 폭을 가지며 상기 제 1 질화물 에피 박막층을 일정간격마다 일정 폭 노출시키는 하부부분 및 상기 제 1 폭보다 좁은 제 2의 폭을 가지며 그 중심이 상기 하부부분의 중심과 얼라인되는 상부부분으로 이루어진 마스크막을 형성하는 단계와, 상기 노출된 제 1 질화물 에피 박막층 위에 제 2 질화물 에피 박막층을 성장시키되 상기 제 2 질화물 에피 박막층이 상기 마스크막의 상부부분 측면에 접촉될 때까지 성장시키는 단계와, 상기 마스크막을 제거하고 상기 기판위에 제 3 질화물 에피 박막층을 후속 성장시키는 단계를 포함하여 형성함을 특징으로 한다.

Description

질화물 반도체막 성장 방법{Growing Method for Nitride Semiconductor Film}
본 발명은 반도체 기판 형성 방법에 관한 것으로 특히, 질화물 반도체막 성장 방법에 관한 것이다.
GaN, InN, AIn 및 그들의 고용체인 Ⅱ-Ⅴ족 질화물 반도체는 UV(Ultraviolet)에서 적색에 이르는 LED(Light Emitting Diode), LD(Laser Diode), 광검출기 등의 광소자와 넓은 밴드 갭(bandgap)을 이용한 고온, 고출력 전자 소자 등에 이용되고 있다.
상기 소자들은 Ⅲ-Ⅴ족 질화물 반도체의 단결정 박막, 즉 에피 박막층으로 구성되며, 우수한 에피 박막을 얻기 위해서는 결함이 적은 동종의 단결정 물질 기판이 있어야 한다. 그러나, 아직까지 GaN 등의 단결정 성장이 어려워 2인치 이상의 대면적 단결정 기판을 얻기가 어려운 실정이다.
따라서, 현재까지 질화물 반도체를 이용한 소자는 대부분 사파이어나 SiC 등의 이종 기판위에 성장되고 있으나, 질화물 반도체와의 격자 상수 및 열팽창 계수 차이가 커서 에피 박막 내부의 전위(dislocation), 크랙(crack) 등의 결함이 많이 존재하기 때문에 누설 전류의 통로, 비 발광 부위 등으로 작용하여 소자의 성능을 저하시키게 된다.
이와 같은 문제점을 해결하기 위하여 현재까지 선택영역 에피성장(Selective Area Epitaxial Growth), 다른 말로 측면에피성장(Lateral Epitaxial Overgrowth) 방법을 주로 이용하고 있다.
이러한 측면에피성장 방법으로 GaN 기판을 형성할 경우에는 GaN이 노출된 부분에서는 아래에 존재하는 결함이 위로 전파되지만, 마스크로 덮인 부분은 측면에피성장에 의해 성장이 이루어지기 때문에 전파전위(threading dislocation)가 감소하는 것으로 알려져 있다. 또한, 아래에서 전파되는 결함도 측면성장시 약간 옆으로 기울어지면서 전파되거나 기울어진 결함끼리 반응하여 위로 전달되지 않음으로 인해, 마스크로 덮인 영역이 결함이 적은 영역이 된다.
그러나, 이러한 방법으로 Ⅲ-Ⅴ족 질화물 기판을 형성할 경우에는 마스크 물질과 Ⅲ-Ⅴ족 질화물 반도체 사이의 열팽창 계수의 차이에 의한 응력이 문제로 대두하게 된다. 특히, Ⅲ-Ⅴ족 질화물 반도체 에피 박막의 성장온도가 비교적 높기 때문에 열팽창 계수의 차이에 의한 응력이 매우 중요해진다. 측면에피성장법에 의해 성장되는 GaN 에피층과 마스크 물질과의 계면에 발생하는 응력은 여러 가지 좋지 않은 효과를 유발하게 되는데, 내재된 응력의 기판위에 소자 구조를 형성하였을 때 AlGaN/InGaN/GaN 등의 여러 이종 에피층의 계면에서 발생하는 응력에 더해져 소자 구조 내부에 크랙(Crack) 등의 결함을 발생시켜 소자 성능 및 수명의 저하를 가져온다. 또한, 매우 큰 응력이 발생할 경우에는 마스크로 이용된 박막층이 떨어져 나오기도 한다.
이외에도 마스크와의 계면에서 발생하는 응력에 의해 측면 성장된 에피층의 결정학적인 방향이 기울어지기도 하며 이로 인해 표면이 평탄하지 않게 된다. 이렇듯 평탄한 표면의 기판이 얻어지지 않으면 그 위에 형성되는 소자 구조가 제대로 이루어지지 못할 뿐만 아니라, 공정상의 어려움을 유발한다.
이러한 문제점을 해결하기 위하여 본 출원인에 의하여 "질화물 반도체막 성장 방법"(등록특허 10-0357116호, 등록일 : 2002년 10월 4일)이 제안된 바 있으며, 그 내용은 다음과 같다.
도 1a 내지 도 1d는 상기 인용특허에 의해 제안된 종래 기술에 따른 측면 에피 성장 공정을 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 사파이어 기판, 실리콘 SiC 등의 이종 기판(1) 위에 형성된 제 1 GaN 에피 박막(2) 위에 마스크(3)로 이용할 물질을 형성한 후, 직선형으로 마스크 물질을 식각하여 측면 성장을 위한 마스크(3) 패턴을 형성한다. 마스크(3) 물질은 실리콘 산화물(SiO2), 실리콘 질화막(Si3N4), Cr, Ti, Ta 등의 금속 박막으로 이루어진다.
이어, 도 1b에 도시된 바와 같이, 기판(1)위에 제 2 GaN 에피 박막(5)을 형성한다. 이때, 측면 성장된 제 2 GaN 에피 박막(5)이 서로 만나기 전에 성장을 중지시킨다.
이어, 도 1c에 도시된 바와 같이, 마스크(3)를 제거해 낸다.
그리고, 도 1d에 도시된 바와 같이 후속 성장을 하여 제 3 GaN 에피 박막(6)을 형성하여 두꺼운 GaN 기판을 형성한다. 이때, 최종 성장된 GaN 기판의 두께는 2~300㎛이다.
상기와 같이 측면 에피 성장 방법으로 GaN 기판을 형성할 경우에는 전파 전위(Threading dislocation)가 감소한다. 즉, GaN 에피 박막(2)이 노출된 부분에서는 아래에 존재하는 결함이 위로 전파되지만, 마스크(3)로 덮인 부분은 측면 성장에 의해 성장이 이루어지기 때문에 아래에서 오는 결함이 없어서 결함 밀도가 낮아지게 된다. 또한, 아래에서 전파되는 결함도 측면 성장시 약간 옆으로 기울어지면서 전파되거나, 기울어진 결함끼리 반응하여 위로 전달되지 않으므로 마스크(3)로 덮인 영역은 결함이 적은 영역이 된다.
그리고, 마스크(3)를 제거하여도 측면 성장된 후이므로, 기판(1)과 마스크(3) 사이에 존재하는 응력과 상기 마스크(3)와 후속 성장된 제 3 GaN 에피 박막(6) 사이의 열팽창 계수의 차이로 발생하는 응력이 작아지게 된다. 따라서, 상기 방법으로 제작된 GaN 에피 박막 위에 AlGaN/InGaN/GaN 등의 이종 에피 박막층 구조를 형성하여도 전위(dislocation) 형성, 크랙(crack) 발생의 결함이 줄어들게 된다.
그러나, 상기한 종래 기술은 다음과 같은 문제점이 있다.
첫째, 측면 성장 도중 측면 성장된 질화 에피 박막이 서로 만나기 전에 성장을 멈추어야 하는데 그 시점을 직접적으로 알기 어렵다. 통상, 성장 속도를 고려하여 성장을 멈추어야 하는 시점을 추정하고 있는데 이 방법에는 오차가 있을 가능성이 크다.
둘째, 일반적인 성장 장치로 측면 성장시킬 때 측면 성장 속도가 동일 기판내에서도 다른 경우가 많은데, 씨드(seed)로부터 상장한 에피 박막이 서로 만나는 정도가 다르게 되고, 이로 인해 동일 기판내에소도 표면이나 결함이 불균일하게 분포하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 결함이 적은 양질의 질화물 기판을 제공할 수 있는 질화물 반도체막 성장 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 마스크를 제거하기 위해 성장을 멈추는 시점을 일정하게 제어함으로써 기판 제작을 보다 용이하게 하는데 있다.
본 발명의 또 다른 목적은 측면 성장한 에피막의 크기를 인위적으로 조절함으로써, 기판의 표면 평활도를 개선하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 질화물 반도체막 성장 방법은 기판위에 제 1 질화물 에피 박막층을 형성하는 단계와, 상기 제 1 질화물 에피 박막층 위에 마스크 물질을 형성하는 단계와, 상기 마스크 물질을 선택적으로 제거하여 제 1의 폭을 가지며 상기 제 1 질화물 에피 박막층을 일정간격마다 일정 폭 노출시키는 하부부분 및 상기 제 1의 폭보다 좁은 제 2의 폭을 가지며 그 중심이 상기 하부부분의 중심과 얼라인되는 상부부분으로 이루어진 마스크막을 형성하는 단계와, 상기 노출된 제 1 질화물 에피 박막층 위에 제 2 질화물 에피 박막층을 성장시키되 상기 제 2 질화물 에피 박막층이 상기 마스크막의 상부부분 측면에 접촉될 때까지 성장시키는 단계와, 상기 마스크막을 제거하고 상기 기판위에 제 3 질화물 에피 박막층을 후속 성장시키는 단계를 포함하여 형성함을 특징으로 한다.
바람직하게, 상기 마스크막은 상기 마스크 물질 위에 상기 제 1의 폭을 가지며 마스크 물질을 일정 간격마다 일정 폭 노출시키는 제 1 감광막을 형성하는 단계와, 상기 제 1 감광막을 마스크로 마스크 물질을 제거하는 단계와, 상기 제 1 감광막을 제거하는 단계와, 상기 제 2의 폭을 가지며 그 중심이 상기 제 1 감광막에 의해 마스킹되었던 부분의 중심과 얼라인되도록 제 2 감광막을 형성하는 단계와, 상기 제 2 감광막을 마스크로 상기 마스크 물질을 제거하되 완전히 제거하지 않고 일정 두께 잔류시키는 단계와, 상기 제 2 감광막을 제거하는 단계를 포함하여 형성하는 것을 특징으로 한다.
바람직하게, 상기 마스크막은 상기 마스크 물질 상에 상기 제 2의 폭을 가지며 상기 마스크 물질을 일정간격마다 일정폭 노출시키는 제 3 감광막을 형성하는 단계와, 상기 제 3 감광막을 마스크로 상기 마스크 물질을 제거하되 완전히 제거하지 않고 일정 두께 잔류시키는 단계와, 상기 제 3 감광막을 제거하는 단계와, 상기 제 1의 폭을 가지며 그 중심이 상기 제 3 감광막에 의해 마스킹되었던 부분의 중심과 얼라인되도록 제 4 감광막을 형성하는 단계와, 상기 제 4 감광막을 마스크로 상기 마스크 물질을 제거하는 단계와, 상기 제 4 감광막을 제거하는 단계를 포함하여 형성하는 것을 특징으로 한다.
바람직하게, 상기 제 1의 폭은 1~100㎛, 제 2의 폭은 0.01~10㎛의 범위의 값을 갖도록 하되, 항상 상기 제 1의 폭이 제 2의 폭보다 크게 되도록 하는 것을 특징으로 한다.
바람직하게, 상기 마스크막의 하부부분 두께는 상기 제 2 질화물 에피 박막층보다 얇게 되도록 형성하고, 상기 마스크막의 총 두께는 상기 제 2 질화물 에피 박막층보다 두껍게 되도록 형성하는 것을 특징으로 한다.
바람직하게, 상기 마스크막의 하부부분은 50nm~3㎛의 두께로 형성하고 상부부분은 500nm~3㎛의 두께로 형성하는 것을 특징으로 한다.
바람직하게, 상기 마스크막에 의해 노출되는 제 1 질화물 에피 박막층의 폭은 1~100㎛인 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 2a 내지 도 2f는 본 발명에 따른 측면 에피 성장 공정을 나타낸 단면도이고, 도 3은 도 2c 공정 단계에서의 평면도이다.
우선, 도 2a에 도시된 바와 같이, 사파이어, 실리콘, SiC 등의 이종 기판(도시하지 않음) 위에 적절한 두께로 제 1 GaN 에피 박막(10)을 형성한 후, 상기 제 1 GaN 에피 박막(10) 위에 마스크막(11)을 형성한다. 이때, 마스크막(11)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4) 등의 증착과 제거가 용이한 물질로 형성한다.
이어, 도 2a 및 도 2b에 도시된 바와 같이, 두 단계의 포토 공정과 건식 식각 공정을 거쳐 도 2c와 같이 상기 제 1 GaN 에피 박막(10)을 일정간격마다 일정폭 노출시키며 2단의 단차를 갖는 형태로 마스크막(11)을 제조한다.
즉, 도 2a에 도시된 바와 같이 마스크막(11)상에 W2의 폭을 갖는 스트라이프 형태의 제 1 감광막(12a)을 형성하고 상기 제 1 감광막(12a)에 의해 마스킹되지 않은 마스크막(11)을 1차로 식각하고 상기 제 1 감광막(12a)을 제거한다. 그리고, 도 2b에 도시된 바와 같이 상기 제 1 감광막(12a)의 폭 W2보다 좁은 W1의 폭을 갖는 제 2 감광막(12b)을 상기 제 1 감광막(12a)에 의해 마스킹되었던 부분의 중심과 그 중심이 얼라인(align)되도록 형성하고, 상기 제 2 감광막(12b)을 마스크로 상기 마스크막(11)을 2차로 식각하되 완전히 식각하지 않고 일정 두께 잔류시킨 다음 상기 제 2 감광막(12b)을 제거한다.
이때, 상기 1차 식각 공정과 2차 식각 공정을 바꾸어 진행하여도 무방하다.
즉, 마스크막(11)상에 W1의 폭을 갖는 스트라이프 형태의 제 3 감광막을 형성하고, 상기 제 3 감광막을 마스크로 상기 마스크막을 1차로 식각하되 완전히 식각하지 않고 일정 두께 잔류시킨 후에, 상기 제 3 감광막을 제거한다. 그리고, 상기 제 3 감광막의 폭 W1보다 넓은 W2의 폭을 갖는 제 4 감광막을 상기 제 3 감광막에 의해 마스킹되었던 부분의 그 중심이 얼라인되도록 형성하고, 상기 제 4 감광막을 마스크로 상기 마스크막을 2차로 식각한 다음 상기 제 4 감광막을 제거한다.
그러면, 도 2c와 같이 하부에서는 W2의 폭을 갖고 상부에서는 W1(W1<W 2)의 폭을 갖는 마스크막(11)이 형성되게 된다.
이때, W1의 폭으로 형성되는 마스크막(11)의 상부부분은 이후에 실시되는 GaN 에피 박막의 측면 성장시 식각 정지 역할을 하는 막으로, 이하에서는 마스크막(11)의 상부부분을 '성장 정지 마스크막(11a)'라하고, W2의 폭으로 형성되는 마스크막(11)의 하부부분은 '하부 마스크막(11b)'이라 하겠다.
도 3에 도시된 바와 같이, 상기 성장 정지 마스크막(11a)의 폭(W1)은 0.01~10㎛이고 그 두께(t1)는 500nm~3㎛이며, 상기 하부 마스크막(11b)의 폭(W2)은 1~100㎛(단, W1<W2의 조건은 항상 만족되도록 한다)이고 그 두께(t2)는 50nm~3㎛이다. 한편, 마스크막(11)의 식각으로 드러난 제 1 GaN 에피 박막(10)의 폭(W3)은 1~100㎛이다.
이때, 상기 하부 마스크막(11b)의 두께(t2)는 이후에 형성될 제 2 GaN 에피 박막의 두께는 작아야 하고, 상기 하부 마스크막(11b)과 식각 정지 마스크막(11a)을 포함하는 마스크막(11)의 총 두께는 제 2 GaN 에피 박막의 두께보다 두꺼워야 한다.
이어, 도 2d에 도시된 바와 같이, 상기 패터닝된 마스크막(11)을 마스크로 제 1 GaN 에피 박막(10)상에 제 2 GaN 에피 박막(13)을 성장시킨다.
이때, 제 2 GaN 에피 박막(13)은 측면성장이 충분히 되도록 하여 상기 성장 정지 마스크막(11a)의 측면에 접촉될 때까지 성장시킨다.
상기 제 2 GaN 에피 박막(13)의 측면 성장이 식각 정지 마스크막(11a)에 의해 제어되므로 제 2 GaN 에피 박막(13) 사이의 간격은 일정하게 된다.
이어, 도 2e에 도시된 바와 같이 알맞은 식각 용액에 넣어 상기 마스크막(11)을 식각하여 제거한 후 흐르는 물에 세정(Rinse)한다.
그리고, 도 2f에 도시된 바와 같이, 후속 성장 공정으로 상기 제 2 GaN 에피 박막(13)상에 제 3 GaN 에피 박막(14)을 형성하여 두꺼운 GaN 기판을 형성한다.
상기 제 2 GaN 에피 박막(13)간 간격이 일정하므로 후속 질화막 성장시 GaN 에피 박막이 만나는 정도가 비슷하여 최종적으로 형성된 제 3 GaN 에피 박막(14)은 평탄한 표면을 갖게 된다.
상기와 같은 본 발명에 따른 질화물 반도체막 성장 방법은 다음과 같은 효과가 있다.
첫째, 성장 정지 마스크막을 이용하여 측면 성장 도중 성장을 멈추어야 하는 시점을 정확히 제어할 수 있으므로 기판 제작이 용이해진다.
둘째, 1차 질화물막 성장 공정이 식각 정지 마스크막에 의해 제어되어 1차 질화물막 성장 공정 후에 질화물막 사이의 간격이 일정하므로 2차 질화물막 성장 공정시 질화물막이 서로 만나는 정도가 비슷하게 된다. 따라서, 형성되는 질화물 반도체 기판의 평활도를 개선할 수 있다.
셋째, 상기와 같은 이유로 결함이 적은 양질의 질화물 기판을 제공할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.
도 1a 내지 도 1d는 종래 기술에 따른 측면 에피 성장 공정을 나타낸 단면도
도 2a 내지 도 2f는 본 발명에 따른 측면 에피 성장 공정을 나타낸 단면도
도 3은 도 2c 공정 단계에서의 평면도
**도면의 주요 부분에 대한 부호 설명**
10 : 제 1 GaN 에피 박막 11 : 마스크막
11a : 성장 정지 마스크 11b : 하부 마스크
12a : 제 1 감광막 12b : 제 2 감광막
13 : 제 2 GaN 에피 박막 14 : 제 3 GaN 에피 박막

Claims (7)

  1. 기판위에 제 1 질화물 에피 박막층을 형성하는 단계;
    상기 제 1 질화물 에피 박막층 위에 마스크 물질을 형성하는 단계;
    상기 마스크 물질을 선택적으로 제거하여 제 1의 폭을 가지며 상기 제 1 질화물 에피 박막층을 일정간격마다 일정 폭 노출시키는 하부부분 및 상기 제 1의 폭보다 좁은 제 2의 폭을 가지며 그 중심이 상기 하부부분의 중심과 얼라인되는 상부부분으로 이루어진 마스크막을 형성하는 단계;
    상기 노출된 제 1 질화물 에피 박막층 위에 제 2 질화물 에피 박막층을 성장시키되 상기 제 2 질화물 에피 박막층이 상기 마스크막의 상부부분 측면에 접촉될 때까지 성장시키는 단계; 그리고,
    상기 마스크막을 제거하고 상기 기판위에 제 3 질화물 에피 박막층을 후속 성장시키는 단계를 포함하여 형성함을 특징으로 하는 질화물 반도체막 성장 방법.
  2. 제 1항에 있어서,
    상기 마스크막은
    상기 마스크 물질 위에 상기 제 1의 폭을 가지며 마스크 물질을 일정 간격마다 일정 폭 노출시키는 제 1 감광막을 형성하는 단계;
    상기 제 1 감광막을 마스크로 마스크 물질을 제거하는 단계;
    상기 제 1 감광막을 제거하는 단계;
    상기 제 2의 폭을 가지며 그 중심이 상기 제 1 감광막에 의해 마스킹되었던 부분의 중심과 얼라인되도록 제 2 감광막을 형성하는 단계;
    상기 제 2 감광막을 마스크로 상기 마스크 물질을 제거하되 완전히 제거하지 않고 일정 두께 잔류시키는 단계; 그리고,
    상기 제 2 감광막을 제거하는 단계를 포함하여 형성하는 것을 특징으로 하는 질화물 반도체막 성장 방법.
  3. 제 1항에 있어서,
    상기 마스크막은
    상기 마스크 물질 상에 상기 제 2의 폭을 가지며 상기 마스크 물질을 일정간격마다 일정폭 노출시키는 제 3 감광막을 형성하는 단계;
    상기 제 3 감광막을 마스크로 상기 마스크 물질을 제거하되 완전히 제거하지 않고 일정 두께 잔류시키는 단계;
    상기 제 3 감광막을 제거하는 단계;
    상기 제 1의 폭을 가지며 그 중심이 상기 제 3 감광막에 의해 마스킹되었던 부분의 중심과 얼라인되도록 제 4 감광막을 형성하는 단계;
    상기 제 4 감광막을 마스크로 상기 마스크 물질을 제거하는 단계; 그리고,
    상기 제 4 감광막을 제거하는 단계를 포함하여 형성하는 것을 특징으로 하는 질화물 반도체막 성장 방법.
  4. 제 1항에 있어서,
    상기 제 1의 폭은 1~100㎛, 제 2의 폭은 0.01~10㎛의 범위의 값을 갖도록 하되, 항상 상기 제 1의 폭이 제 2의 폭보다 크게 되도록 하는 것을 특징으로 하는 질화물 반도체막 성장 방법.
  5. 제 1항에 있어서,
    상기 마스크막의 하부부분 두께는 상기 제 2 질화물 에피 박막층보다 얇게 되도록 형성하고, 상기 마스크막의 총 두께는 상기 제 2 질화물 에피 박막층보다 두껍게 되도록 형성하는 것을 특징으로 하는 질화물 반도체막 성장 방법.
  6. 제 1항에 있어서,
    상기 마스크막의 상부부분은 500nm~3㎛의 두께로 형성하고 하부부분은 50nm~3㎛의 두께로 형성하는 것을 특징으로 하는 질화물 반도체막 성장 방법.
  7. 제 1항에 있어서,
    상기 마스크막에 의해 노출되는 제 1 질화물 에피 박막층의 폭은 1~10㎛인 것을 특징으로 하는 질화물 반도체막 성장 방법.
KR1020030100854A 2003-12-30 2003-12-30 질화물 반도체막 성장 방법 KR20050069034A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100854A KR20050069034A (ko) 2003-12-30 2003-12-30 질화물 반도체막 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100854A KR20050069034A (ko) 2003-12-30 2003-12-30 질화물 반도체막 성장 방법

Publications (1)

Publication Number Publication Date
KR20050069034A true KR20050069034A (ko) 2005-07-05

Family

ID=37259499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100854A KR20050069034A (ko) 2003-12-30 2003-12-30 질화물 반도체막 성장 방법

Country Status (1)

Country Link
KR (1) KR20050069034A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148178B2 (en) 2008-06-03 2012-04-03 Samsung Led Co., Ltd. Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
KR101591677B1 (ko) * 2014-09-26 2016-02-18 광주과학기술원 고품위 질화물계 반도체 성장방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148178B2 (en) 2008-06-03 2012-04-03 Samsung Led Co., Ltd. Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
KR101591677B1 (ko) * 2014-09-26 2016-02-18 광주과학기술원 고품위 질화물계 반도체 성장방법

Similar Documents

Publication Publication Date Title
KR101640830B1 (ko) 기판 구조체 및 그 제조 방법
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
KR100512580B1 (ko) 결함이 적은 질화물 반도체 박막 성장 방법
KR20010052808A (ko) 반도체 레이저, 반도체 장치 및 그의 제조 방법
KR20010041192A (ko) 마스크를 통한 측면 과성장에 의한 질화갈륨 반도체층을 제조하는 방법 및 제조된 질화갈륨 반도체 구조
KR100705225B1 (ko) 수직형 발광소자의 제조방법
KR100357116B1 (ko) 질화물 반도체막 성장 방법
KR101203692B1 (ko) 펜데오 에피탁시 성장용 기판 및 그 형성 방법
KR20050069034A (ko) 질화물 반도체막 성장 방법
KR100638609B1 (ko) 질화물 반도체 결정성장방법 및 질화물 반도체 소자제조방법
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
KR100691176B1 (ko) 질화물 반도체 단결정 성장방법
KR100425680B1 (ko) 질화물 반도체 박막 형성방법
KR20040036381A (ko) 질화갈륨 기판 제조방법
KR100651971B1 (ko) 질화물 반도체막 성장 방법
JP3471687B2 (ja) 半導体基材及びその製造方法
KR20040022114A (ko) Ｌｅｄ 기판 제조방법
KR100720537B1 (ko) 질화물 반도체막 성장 방법
KR20060077807A (ko) 측면 성장된 발광 다이오드 및 그의 제조 방법
KR100775137B1 (ko) 질화물 반도체층의 성장 방법
KR100960764B1 (ko) 레이저 발광 다이오드 및 그 제조 방법
KR20050061994A (ko) Ｉｎ 도핑을 통한 ＧａＮ 측면 성장 방법
KR100512581B1 (ko) 질화갈륨 에피층 성장 방법
KR100425097B1 (ko) ＧａＮ 기판 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination