KR20050068886A

KR20050068886A - The array substrate and the fabrication method for lcd

Info

Publication number: KR20050068886A
Application number: KR1020030100702A
Authority: KR
Inventors: 오재영
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2005-07-05

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 생산성을 극대화시킨 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device and a manufacturing method thereof for maximizing productivity.

본 발명은 액정 표시 장치를 제조하는 데 있어서, 게이트 배선 공정과 동시에 화소 전극을 형성하고 액티브층과 소스, 드레인 전극을 동시에 형성하고 도전성 유기 폴리머를 이용한 프린팅 공정을 이용하여 드레인 전극과 화소 전극을 연결함으로써 제조 공정을 단순화하고 마스크를 저감하여 제조 공정을 감소시키고 생산 수율을 향상시킨다.According to the present invention, a pixel electrode is formed simultaneously with a gate wiring process, an active layer, a source and a drain electrode are simultaneously formed, and a drain electrode and the pixel electrode are connected using a printing process using a conductive organic polymer. This simplifies the manufacturing process and reduces the mask to reduce the manufacturing process and improve production yield.

Description

액정 표시 장치용 어레이 기판 및 그 제조 방법{the array substrate and the fabrication method for LCD}Array substrate for liquid crystal display device and manufacturing method therefor {the array substrate and the fabrication method for LCD}

최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.Recently, with the rapid development of the information society, there is a need for a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption. Among them, a liquid crystal display having excellent color reproducibility, etc. displays are actively being developed.

일반적으로 액정 표시 장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates having electrodes formed on one surface thereof so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.

액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.Liquid crystal displays may be formed in various forms. Currently, an active matrix LCD (AM-LCD) having a thin film transistor and pixel electrodes connected to the thin film transistors arranged in a matrix manner has excellent resolution and video performance. It is most noticed.

이러한 액정 표시 장치는 하부의 어레이 기판에 화소 전극이 형성되어 있고 상부 기판인 컬러 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.The liquid crystal display has a structure in which a pixel electrode is formed on a lower array substrate and a common electrode is formed on a color filter substrate, which is an upper substrate, and drives liquid crystal molecules by an electric field in a direction perpendicular to an up and down substrate. to be. This is excellent in characteristics such as transmittance and aperture ratio, and the common electrode of the upper plate serves as a ground, thereby preventing the destruction of the liquid crystal cell due to static electricity.

여기서, 액정 표시 장치의 상부 기판은 화소 전극 이외의 부분에서 발생하는 빛샘 현상을 막기 위해 블랙 매트릭스(black matrix)를 더 포함한다.Here, the upper substrate of the liquid crystal display further includes a black matrix to prevent light leakage occurring in portions other than the pixel electrode.

한편, 액정 표시 장치의 하부 기판인 어레이 기판은 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성되는데, 통상적으로 마스크 수는 4장 내지 5장이 사용되고 있으며, 마스크의 수가 어레이 기판을 제조하는 공정수를 나타낸다.On the other hand, the array substrate, which is the lower substrate of the liquid crystal display, is formed by repeatedly depositing a thin film and performing a photolithography process using a mask several times. Typically, 4 to 5 masks are used, and the number of masks is an array substrate. The process water which manufactures this is shown.

이하, 첨부한 도면을 참조하여 종래의 액정 표시 장치용 어레이 기판 및 그 제조 방법에 대하여 설명한다.Hereinafter, a conventional array substrate for a liquid crystal display device and a method of manufacturing the same will be described with reference to the accompanying drawings.

도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도이고, 도 2는 도 1에서 Ⅰ-Ⅰ선을 따라 자른 단면도이다. 1 is a plan view of a conventional array substrate for a liquid crystal display device, and FIG. 2 is a cross-sectional view taken along the line I-I of FIG. 1.

도 1 및 도 2에 도시한 바와 같이, 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(110) 위에 가로 방향을 가지는 게이트 배선(121)과, 게이트 배선(121)에서 연장된 게이트 전극(122)이 형성되어 있다. 1 and 2, in an array substrate for a liquid crystal display device, a gate wiring 121 having a horizontal direction and a gate electrode 122 extending from the gate wiring 121 are disposed on a transparent insulating substrate 110. Formed.

상기 게이트 배선(121)과 게이트 전극(122) 상부에는 게이트 절연막(130)이 형성되어 있으며, 그 위에 액티브층(141)과 오믹 콘택층(151, 152)이 순차적으로 형성되어 있다. The gate insulating layer 130 is formed on the gate line 121 and the gate electrode 122, and the active layer 141 and the ohmic contact layers 151 and 152 are sequentially formed thereon.

그리고, 상기 오믹 콘택층(151, 152) 위에 게이트 배선(121)과 직교하는 데이터 배선(161), 데이터 배선(161)에서 연장된 소스 전극(162), 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163) 및 게이트 배선(121)과 중첩하는 캐패시터 전극(165)이 형성되어 있다.The source electrode is formed on the ohmic contact layers 151 and 152 with the data wire 161 orthogonal to the gate wire 121 and the source electrode 162 and the gate electrode 122 extending from the data wire 161. A capacitor electrode 165 overlapping with the drain electrode 163 and the gate wiring 121 facing 162 is formed.

여기서, 상기 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 캐패시터 전극(165)은 보호층(170)으로 덮여 있으며, 보호층(170)은 드레인 전극(163)과 캐패시터 전극(165)을 각각 드러내는 제 1 및 제 2 콘택홀(171, 172)을 가진다. Here, the data line 161, the source and drain electrodes 162 and 163, and the capacitor electrode 165 are covered with the protective layer 170, and the protective layer 170 includes the drain electrode 163 and the capacitor electrode ( And first and second contact holes 171 and 172 exposing 165, respectively.

상기 게이트 배선(121)과 데이터 배선(161)이 교차하여 정의되는 화소 영역의 보호층(170) 상부에는 화소 전극(181)이 형성되어 있는데, 화소 전극(181)은 제 1 및 제 2 콘택홀(171, 172)을 통해 각각 드레인 전극(162) 및 캐패시터 전극(165)과 연결되어 있다.The pixel electrode 181 is formed on the passivation layer 170 of the pixel area defined by the gate line 121 and the data line 161 intersecting, and the pixel electrode 181 has first and second contact holes. It is connected to the drain electrode 162 and the capacitor electrode 165 through 171 and 172, respectively.

이와 같이, 상기한 구성을 가지고 있는 액정 표시 장치용 어레이 기판은 일반적으로 5장의 마스크를 이용한 사진 식각 공정으로 제조할 수 있는데, 사진 식각 공정에는 세정과 감광막의 도포, 노광 및 현상, 식각 등 여러 공정을 수반하고 있다. As described above, an array substrate for a liquid crystal display device having the above-described configuration can be generally manufactured by a photolithography process using five masks. In the photolithography process, various processes such as cleaning, coating of photoresist, exposure and development, and etching are performed. Entails.

따라서, 사진 식각 공정을 한번만 단축해도 제조 시간이 상당히 많이 줄어들고, 제조 비용을 감소시킬 수 있으며 불량 발생율이 적어지므로, 마스크 수를 줄여 어레이 기판을 제조하는 것이 바람직하다.Therefore, shortening the photolithography process only once can significantly reduce the manufacturing time, reduce the manufacturing cost, and reduce the incidence of defects. Therefore, it is desirable to manufacture the array substrate by reducing the number of masks.

본 발명은 액정 표시 장치를 제조하는 데 있어서, 게이트 배선 공정과 동시에 화소 전극을 형성하고 액티브층과 소스, 드레인 전극을 동시에 형성하고 도전성 유기 폴리머를 이용한 프린팅 공정을 이용하여 드레인 전극과 화소 전극을 연결함으로써 제조 공정을 단순화하고 마스크를 저감하는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 목적이 있다.According to the present invention, a pixel electrode is formed simultaneously with a gate wiring process, an active layer, a source and a drain electrode are simultaneously formed, and a drain electrode and the pixel electrode are connected using a printing process using a conductive organic polymer. It is an object of the present invention to provide an array substrate for a liquid crystal display device and a method of manufacturing the same, which simplify the manufacturing process and reduce the mask.

상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판 상에 형성되어 있는 게이트 배선, 게이트 전극, 화소 전극 및 게이트 패드와; 상기 게이트 배선, 게이트 전극 상부에 형성되어 있는 게이트 절연막과; 상기 게이트 절연막 상부에서 상기 게이트 배선과 직교하는 데이터 배선과 액티브층, 오믹 콘택층과, 상기 오믹 콘택층 상부에 형성되어 있는 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드와; 상기 드레인 전극과 화소 전극을 연결하는 드레인 연결 도트(dot)와, 상기 화소 전극과 캐패시터 전극을 연결하는 캐패시터 연결 도트와; 상기 기판 전면에 형성되어 있는 보호층;을 포함하는 이루어지는 것을 특징으로 한다.In order to achieve the above object, an array substrate for a liquid crystal display device according to the present invention comprises: a gate wiring, a gate electrode, a pixel electrode, and a gate pad formed on the substrate; A gate insulating film formed on the gate wiring and the gate electrode; A data line, an active layer, an ohmic contact layer, a source electrode, a drain electrode, a capacitor electrode, and a data pad formed on the ohmic contact layer orthogonal to the gate wiring on the gate insulating layer; A drain connection dot connecting the drain electrode and the pixel electrode, and a capacitor connection dot connecting the pixel electrode and the capacitor electrode; And a protective layer formed on the entire surface of the substrate.

상기 게이트 배선, 게이트 전극, 화소 전극은 투명한 전도성 물질로 이루어지는 것을 특징으로 한다.The gate wiring, the gate electrode, and the pixel electrode may be made of a transparent conductive material.

상기 게이트 배선, 게이트 전극, 화소 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중에서 선택되어진 하나로 형성하는 것을 특징으로 한다.The gate wiring, the gate electrode, and the pixel electrode may be formed of one selected from indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

상기 액티브층, 오믹 콘택층, 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드는 일괄 식각되어 형성된 것을 특징으로 한다.The active layer, the ohmic contact layer, the source electrode and the drain electrode, the capacitor electrode, and the data pad may be collectively formed by etching.

상기 드레인 연결 도트, 캐패시터 연결 도트는 전도성 폴리머(polymer)로 이루어진 것을 특징으로 한다.The drain connection dot and the capacitor connection dot may be made of a conductive polymer.

상기 전도성 폴리머는 PEDOT(PolyEthyleneDiOxyThiophene), PSS(PolyStyreneSulfonic acid)를 함유한 PEDOT인 것을 특징으로 한다.The conductive polymer is PEDOT containing PEDOT (PolyEthyleneDiOxyThiophene), PSS (PolyStyreneSulfonic acid).

상기 게이트 배선, 게이트 전극, 게이트 패드는 투명한 전도성 물질 위에 형성되는 것을 특징으로 한다.The gate line, the gate electrode, and the gate pad are formed on a transparent conductive material.

또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 상부에 게이트 배선, 게이트 전극, 게이트 패드, 화소 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에서 상기 게이트 배선과 직교하는 데이터 배선과 액티브층, 오믹 콘택층과, 상기 오믹 콘택층 상부에 형성되어 있는 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드를 형성하는 단계와; 상기 드레인 전극과 화소 전극을 연결하는 드레인 연결 도트(dot)와, 상기 화소 전극과 캐패시터 전극을 연결하는 캐패시터 연결 도트를 형성하는 단계와; 상기 기판 전면에 보호층을 형성하는 단계;를 포함하는 이루어지는 것을 특징으로 한다.In addition, to achieve the above object, a method of manufacturing an array substrate for a liquid crystal display device according to the present invention comprises the steps of forming a gate wiring, a gate electrode, a gate pad, a pixel electrode on the substrate; Forming a gate insulating film on the gate wiring and the gate electrode; Forming a data line, an active layer, an ohmic contact layer, and a source electrode, a drain electrode, a capacitor electrode, and a data pad formed on the ohmic contact layer, the data line being orthogonal to the gate wiring on the gate insulating layer; Forming a drain connection dot connecting the drain electrode and the pixel electrode and a capacitor connection dot connecting the pixel electrode and the capacitor electrode; And forming a protective layer on the entire surface of the substrate.

상기 게이트 배선, 게이트 전극, 게이트 패드, 화소 전극은 투명한 전도성 물질로 이루어지는 것을 특징으로 한다.The gate wiring, the gate electrode, the gate pad, and the pixel electrode may be made of a transparent conductive material.

상기 액티브층, 오믹 콘택층, 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드는 회절 마스크에 의해서 일괄 식각되는 것을 특징으로 한다.The active layer, the ohmic contact layer, the source electrode and the drain electrode, the capacitor electrode, and the data pad are collectively etched by a diffraction mask.

상기 드레인 연결 도트와 캐패시터 연결 도트는 전도성 폴리머로 이루어지는 것을 특징으로 한다.The drain connection dot and the capacitor connection dot may be made of a conductive polymer.

상기 드레인 연결 도트와 캐패시터 연결 도트는 잉크젯(inkjet)법, 도트 프린팅(dot printing)법으로 형성되는 것을 특징으로 한다.The drain connection dot and the capacitor connection dot may be formed by an inkjet method or a dot printing method.

상기 게이트 패드와 데이터 패드는 AP 플라즈마(atmosperic plasma)법으로 오픈(open)되는 것을 특징으로 한다.The gate pad and the data pad may be opened by an AP plasma method.

또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 상부에 게이트 배선 금속 물질과 투명한 전도성 물질을 순서대로 형성하는 단계와; 상기 게이트 배선 금속 물질과 투명한 전도성 물질을 패터닝하여 게이트 배선, 게이트 전극, 게이트 패드 및 화소 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에서 상기 게이트 배선과 직교하는 데이터 배선과 액티브층, 오믹 콘택층과, 상기 오믹 콘택층 상부에 형성되어 있는 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드를 형성하는 단계와; 상기 드레인 전극과 화소 전극을 연결하는 드레인 연결 도트(dot)와, 상기 화소 전극과 캐패시터 전극을 연결하는 캐패시터 연결 도트를 형성하는 단계와; 상기 기판 전면에 보호층을 형성하는 단계;를 포함하는 이루어지는 것을 특징으로 한다.In addition, to achieve the above object, a method of manufacturing an array substrate for a liquid crystal display device according to the present invention comprises the steps of forming a gate wiring metal material and a transparent conductive material on the substrate in order; Patterning the gate wiring metal material and the transparent conductive material to form a gate wiring, a gate electrode, a gate pad, and a pixel electrode; Forming a gate insulating film on the gate wiring and the gate electrode; Forming a data line, an active layer, an ohmic contact layer, and a source electrode, a drain electrode, a capacitor electrode, and a data pad formed on the ohmic contact layer, the data line being orthogonal to the gate wiring on the gate insulating layer; Forming a drain connection dot connecting the drain electrode and the pixel electrode and a capacitor connection dot connecting the pixel electrode and the capacitor electrode; And forming a protective layer on the entire surface of the substrate.

상기 게이트 배선 금속 물질과 투명한 전도성 물질은 회절 마스크에 의해서 식각되는 것을 특징으로 한다.The gate wiring metal material and the transparent conductive material may be etched by a diffraction mask.

이하, 첨부한 도면을 참조로 하여 본 발명의 구체적인 실시예에 대해서 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 액정 표시 장치용 어레이 기판의 화소부와 패드부의 일부를 개략적으로 보여주는 평면도이고, 도 4는 도 3에서 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'로 자른 단면도이다.3 is a plan view schematically illustrating a portion of a pixel portion and a pad portion of an array substrate for a liquid crystal display according to the present invention, and FIG. 4 is a cross-sectional view taken along line II-II ′, III-III ′, and IV-IV ′ of FIG. 3. to be.

도 3 및 도 4에 도시된 바와 같이, 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(210) 위에 가로 방향을 가지는 게이트 배선(221)과, 게이트 배선(221)에서 연장된 게이트 전극(222)이 형성되어 있다. 3 and 4, in the array substrate for a liquid crystal display device, a gate wiring 221 having a horizontal direction and a gate electrode 222 extending from the gate wiring 221 are disposed on the transparent insulating substrate 210. Formed.

그리고, 상기 게이트 배선(221)이 형성된 층에 화소 전극(281)이 형성되어 있다. The pixel electrode 281 is formed on the layer on which the gate wiring 221 is formed.

여기서, 상기 게이트 배선(221), 게이트 전극(222), 화소 전극(281)은 투명한 도전성 전극으로 이루어진다.The gate wiring 221, the gate electrode 222, and the pixel electrode 281 may be made of a transparent conductive electrode.

이때, 상기 게이트 배선(221)과 연장하여 게이트 패드(277)가 형성된다.In this case, the gate pad 277 extends from the gate line 221.

상기 게이트 배선(221)과 게이트 전극(222) 상부에는 게이트 절연막(230)이 형성되어 있으며, 그 위에 액티브층(241)과 오믹 콘택층(251, 252)이 순차적으로 형성되어 있다. The gate insulating layer 230 is formed on the gate line 221 and the gate electrode 222, and the active layer 241 and the ohmic contact layers 251 and 252 are sequentially formed thereon.

그리고, 상기 오믹 콘택층(251, 252) 위에 게이트 배선(221)과 직교하는 데이터 배선(261), 데이터 배선(261)에서 연장된 소스 전극(262), 게이트 전극(222)을 중심으로 소스 전극(262)과 마주 대하고 있는 드레인 전극(263) 및 게이트 배선(221)과 중첩하는 캐패시터 전극(265)이 형성되어 있다. The source electrode is disposed on the ohmic contact layers 251 and 252 with the data wire 261 orthogonal to the gate wire 221, the source electrode 262 extending from the data wire 261, and the gate electrode 222. A capacitor electrode 265 overlapping with the drain electrode 263 and the gate wiring 221 facing 262 is formed.

이때, 상기 액티브층(241)과 데이터 배선(261)은 순차적으로 적층되고 난 후에 회절 노광에 의해 일괄적으로 형성되기 때문에 상기 데이터 배선(261) 아래에는 액티브층이 형성되어 있다.At this time, since the active layer 241 and the data line 261 are sequentially stacked and collectively formed by diffraction exposure, an active layer is formed under the data line 261.

한편, 상기 액티브층(241), 소스 및 드레인 전극(262, 263) 형성시에 데이터 패드(278)가 형성되며, 상기 게이트 패드는 게이트 절연막(230), 액티브층(241) 상에 형성된다.The data pad 278 is formed when the active layer 241, the source and drain electrodes 262 and 263 are formed, and the gate pad is formed on the gate insulating layer 230 and the active layer 241.

여기서, 상기 데이터 배선(261)과 게이트 배선(221), 소스 및 드레인 전극(262, 263), 그리고 캐패시터 전극(265)은 보호층(270)으로 덮여 있다.The data line 261, the gate line 221, the source and drain electrodes 262 and 263, and the capacitor electrode 265 are covered with a protective layer 270.

상기 화소 전극(281)은 드레인 전극(263) 및 캐패시터 전극(265)과 전도성 폴리머에 의해서 전기적으로 연결되어 있다. The pixel electrode 281 is electrically connected to the drain electrode 263 and the capacitor electrode 265 by a conductive polymer.

상기 전도성 폴리머는 PEDOT(PolyEthyleneDiOxyThiophene), PSS(PolyStyreneSulfonic acid)를 함유한 PEDOT 등을 이용한다.The conductive polymer is PEDOT (PolyEthyleneDiOxyThiophene), PSS (PolyStyreneSulfonic acid) containing PEDOT.

도 5a 내지 도 5d는 이러한 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 것으로서, 도 3의 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'로 자른 단면에 해당한다. 5A to 5D illustrate a manufacturing process of the array substrate for a liquid crystal display device, and correspond to a cross section taken along line II-II ′, III-III ′, and IV-IV ′ of FIG. 3.

도 5a에 도시한 바와 같이, 제 1 마스크를 이용해서 패터닝하여 기판(210) 상에 투명한 전도성 물질을 이용하여 게이트 배선(221)과 게이트 전극(222) 화소 전극(281)을 형성한다.As shown in FIG. 5A, the gate wiring 221 and the gate electrode 222 pixel electrode 281 are formed on the substrate 210 by patterning the first mask using a transparent conductive material.

상기 투명한 전도성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중에서 선택되어진 하나로 형성한다.The transparent conductive material may be formed of one selected from indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

이때, 상기 게이트 배선(221)에 연장되어 게이트 패드(277)도 동시에 형성된다.At this time, the gate pad 277 is also extended to the gate line 221 and formed at the same time.

상기 게이트배선(221)과 게이트전극(222)을 형성한 기판(210)의 전면에 질화실리콘(SiN_x)과 산화실리콘(SiO₂)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(230)을 형성한다.A gate insulating film is formed by depositing one selected from the group of inorganic insulating materials including silicon nitride (SiN _x ) and silicon oxide (SiO ₂ ) on the entire surface of the substrate 210 on which the gate wiring 221 and the gate electrode 222 are formed. To form 230.

다음, 도 5b에 도시한 바와 같이 비정질 실리콘, 불순물이 함유된 비정질 실리콘 및 데이터 배선용 금속 물질을 순차적으로 증착한 후, 제 2 마스크인 회절 마스크를 이용한 회절 노광 공정으로 액티브층(241)과 오믹 콘택층(251, 252) 및 소스 전극(262), 드레인 전극(263)과 캐패시터 전극(265), 데이터 패드(278)를 형성한다. Next, as shown in FIG. 5B, amorphous silicon, amorphous silicon containing impurities, and a metal material for data wiring are sequentially deposited, and then the active layer 241 and the ohmic contact are subjected to a diffraction exposure process using a diffraction mask, which is a second mask. The layers 251 and 252, the source electrode 262, the drain electrode 263, the capacitor electrode 265, and the data pad 278 are formed.

상기 회절 마스크는 광이 그대로 통과시키는 부분과 격자로 이루어져 광의 회절 및 소멸 현상을 이용하여 광을 일부만 통과시키는 부분과 광을 완전히 차단시키는 부분으로 이루어져 있다.The diffraction mask is composed of a portion through which light passes and a grating, and a portion that partially passes the light by using diffraction and disappearance of the light and a portion that completely blocks the light.

따라서, 도 5b에 도시된 바와 같이, 회절 노광에 의해 액티브층(241), 소스 전극(262), 드레인 전극(263), 캐패시터 전극(265), 데이터 패드(278)가 패터닝된다.Therefore, as shown in FIG. 5B, the active layer 241, the source electrode 262, the drain electrode 263, the capacitor electrode 265, and the data pad 278 are patterned by diffraction exposure.

이어서, 도 5c에 도시된 바와 같이, 상기 드레인 전극(263)과 화소 전극(281)을 전기적으로 연결하는 드레인 연결 도트(dot)(274)와 상기 캐패시터 전극(265)과 화소 전극(281)을 전기적으로 연결하는 캐패시터 연결 도트(dot)(275)를 형성한다.Subsequently, as illustrated in FIG. 5C, the drain connection dot 274 electrically connecting the drain electrode 263 and the pixel electrode 281 and the capacitor electrode 265 and the pixel electrode 281 are connected to each other. A capacitor connecting dot 275 that electrically connects is formed.

여기서, 상기 드레인 연결 도트(274)와 캐패시터 연결 도트(275)는 전도성 폴리머로 이루어지며, 상기 전도성 폴리머는 PEDOT(PolyEthyleneDiOxyThiophene), PSS(PolyStyreneSulfonic acid)를 함유한 PEDOT 등을 이용한다.Here, the drain connection dot 274 and the capacitor connection dot 275 are made of a conductive polymer, and the conductive polymer is made of PEDOT containing PolyEthyleneDiOxyThiophene (PEDOT), PolyStyreneSulfonic acid (PSS), or the like.

상기 전도성 폴리머는 잉크젯(inkjet)법을 이용하거나, 메탈 마스크(metal mask)를 이용한 도트 프린팅(dot printing)법을 이용하여 형성할 수 있다.The conductive polymer may be formed using an inkjet method or a dot printing method using a metal mask.

상기 잉크젯법은 전도성 폴리머를 잉크젯의 용기 내에 채운 후, 상기 잉크젯의 노즐(nozzle)을 통해서 기판 상의 원하는 위치에 분사하는 방법이다.The inkjet method is a method in which a conductive polymer is filled into a container of an inkjet and then sprayed to a desired position on a substrate through a nozzle of the inkjet.

상기 도트 프린팅법은 원하는 패턴으로 형성되어 있는 메탈 마스크를 기판 상에 두고 전도성 폴리머를 프린팅하여 원하는 위치에 전도성 폴리머 물질을 형성시키는 방법이다. The dot printing method is a method of forming a conductive polymer material at a desired position by printing a conductive polymer with a metal mask formed in a desired pattern on a substrate.

최종적으로, 도 5d에 도시된 바와 같이, 기판(210) 전면에 절연 물질로 이루어진 보호층(270)을 형성한다. Finally, as shown in FIG. 5D, a protective layer 270 made of an insulating material is formed on the entire surface of the substrate 210.

상기 보호층(270)은 질화 실리콘 또는 산화실리콘 등의 무기 절연 물질 또는 아크릴(acryl)계 유기화합물, 테프론, BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutene) 등의 유전상수가 작은 유기 절연물로 형성된다.The protective layer 270 may be an inorganic insulating material such as silicon nitride or silicon oxide, or an organic material having a small dielectric constant such as acryl-based organic compound, Teflon, BCB (benzocyclobutene), cytotope, or perfluorocyclobutene (PFCB). It is formed of an insulator.

한편, 상기 게이트, 데이터 패드부(277, 278) 오픈(open)시에 AP 플라즈마(atmosperic plasma) 방법을 이용하여 게이트, 데이터 패드(277, 278) 상에 형성되어 있는 절연 물질을 제거할 수 있다.Meanwhile, an insulating material formed on the gate and data pads 277 and 278 may be removed by using an AP plasma method when the gate and data pad units 277 and 278 are opened. .

도 6은 본 발명에 따른 다른 실시예로서, 액정 표시 장치용 어레이 기판의 화소부와 패드부의 일부를 개략적으로 보여주는 단면도이다.6 is a cross-sectional view schematically illustrating a portion of a pixel portion and a pad portion of an array substrate for a liquid crystal display according to another exemplary embodiment of the present invention.

도 6에 도시된 바와 같이, 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(310) 위에 게이트 배선(321)에서 연장된 게이트 전극(322)이 형성되어 있다. As illustrated in FIG. 6, in the array substrate for a liquid crystal display device, a gate electrode 322 extending from the gate line 321 is formed on the transparent insulating substrate 310.

그리고, 상기 게이트 배선(321)이 형성된 층에 화소 전극(381)이 형성되어 있다.The pixel electrode 381 is formed on the layer on which the gate line 321 is formed.

여기서, 상기 게이트 배선(321), 게이트 전극(322)은 금속 물질로 형성되며, 상기 게이트 배선(321), 게이트 전극(322) 아래에는 화소 전극(381)과 동일한 물질인 투명한 전도성 물질(382)로 이루어진다.The gate wiring 321 and the gate electrode 322 are formed of a metal material, and a transparent conductive material 382 is formed of the same material as the pixel electrode 381 under the gate wiring 321 and the gate electrode 322. Is made of.

상기 투명한 전도성 물질(382)로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중에서 선택되어진 하나로 형성한다.The transparent conductive material 382 is formed of one selected from indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

이때, 상기 게이트 배선(321)과 연장하여 게이트 패드(377)가 형성되며, 상기 게이트 패드(377) 아래에도 투명한 전도성 물질(382)이 형성되어 있다.In this case, a gate pad 377 extends from the gate line 321, and a transparent conductive material 382 is formed under the gate pad 377.

상기 게이트 배선(321)과 게이트 전극(322) 상부에는 게이트 절연막(330)이 형성되어 있으며, 그 위에 액티브층(341)과 오믹 콘택층(351, 352)이 순차적으로 형성되어 있다. The gate insulating layer 330 is formed on the gate line 321 and the gate electrode 322, and the active layer 341 and the ohmic contact layers 351 and 352 are sequentially formed thereon.

그리고, 상기 오믹 콘택층(351, 352) 위에 게이트 배선(321)과 직교하는 데이터 배선(361), 데이터 배선(361)에서 연장된 소스 전극(362), 게이트 전극(322)을 중심으로 소스 전극(362)과 마주 대하고 있는 드레인 전극(363) 및 게이트 배선(321)과 중첩하는 캐패시터 전극(365)이 형성되어 있다. The source electrode is positioned on the ohmic contact layers 351 and 352 with the data wire 361 perpendicular to the gate wire 321, the source electrode 362 extending from the data wire 361, and the gate electrode 322. A capacitor electrode 365 overlapping the drain electrode 363 and the gate wiring 321 facing the 362 is formed.

이때, 상기 액티브층(341)과 데이터 배선(361)은 순차적으로 적층되고 난 후에 회절 노광에 의해 일괄적으로 형성되기 때문에 상기 데이터 배선(361) 아래에는 액티브층이 형성되어 있다.In this case, since the active layer 341 and the data line 361 are sequentially stacked and collectively formed by diffraction exposure, an active layer is formed under the data line 361.

한편, 상기 액티브층(341), 소스 및 드레인 전극(362, 363) 형성시에 데이터 패드(378)가 형성되며, 상기 게이트 패드는 게이트 절연막(330), 액티브층(341) 상에 형성된다.The data pad 378 is formed when the active layer 341, the source and drain electrodes 362 and 363 are formed, and the gate pad is formed on the gate insulating layer 330 and the active layer 341.

여기서, 상기 데이터 배선(361)과 게이트 배선(321), 소스 및 드레인 전극(362, 363), 그리고 캐패시터 전극(365)은 보호층(370)으로 덮여 있다.The data line 361, the gate line 321, the source and drain electrodes 362 and 363, and the capacitor electrode 365 are covered with a protective layer 370.

상기 화소 전극(381)은 드레인 전극(363) 및 캐패시터 전극(365)과 전도성 폴리머에 의해서 전기적으로 연결되어 있다.The pixel electrode 381 is electrically connected to the drain electrode 363 and the capacitor electrode 365 by a conductive polymer.

상기 전도성 폴리머는 PEDOT(PolyEthyleneDiOxyThiophene), PSS(PolyStyreneSulfonic acid)를 함유한 PEDOT 등을 이용한다. The conductive polymer is PEDOT (PolyEthyleneDiOxyThiophene), PSS (PolyStyreneSulfonic acid) containing PEDOT.

도 7a 내지 도 7e는 이러한 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 공정도이다. 7A to 7E are process diagrams illustrating a manufacturing process of such an array substrate for a liquid crystal display device.

도 7a에 도시한 바와 같이, 투명한 전도성 물질(382))과 게이트 배선용 금속 물질(320)을 차례로 적층한다.As shown in FIG. 7A, a transparent conductive material 382) and a gate wiring metal material 320 are sequentially stacked.

상기 투명한 전도성 물질(382)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중에서 선택되어진 하나로 형성한다.The transparent conductive material 382 is formed of one selected from indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

그리고, 도 7b에 도시된 바와 같이, 제 1 마스크인 회절 마스크를 이용해서 패터닝하여 기판(310) 상에 투명한 전도성 물질을 이용하여 게이트 배선(321)과 게이트 전극(322) 화소 전극(381)을 형성한다.As shown in FIG. 7B, the gate wiring 321 and the gate electrode 322 pixel electrodes 381 are patterned by using a diffraction mask, which is a first mask, using a transparent conductive material on the substrate 310. Form.

이때, 상기 게이트 배선(321)에 연장되어 게이트 패드(377)도 동시에 형성된다.In this case, the gate pad 377 is also extended to the gate line 321 and formed at the same time.

여기서, 상기 게이트 배선(321), 게이트 전극(322), 게이트 패드(377)는 투명한 전도성 물질(382) 상에 형성되어 이중 배선을 이루게 되고, 상기 화소 전극(381)은 금속 물질을 모두 식각하여 투명한 전도성 물질만으로 형성한다.The gate wiring 321, the gate electrode 322, and the gate pad 377 are formed on the transparent conductive material 382 to form a double wiring, and the pixel electrode 381 may etch all of the metal materials. It is formed only of a transparent conductive material.

여기서, 상기 게이트 배선(321), 게이트 전극(322), 게이트 패드(377) 및 화소 전극(381)의 차등 식각은 회절 마스크를 이용함으로써 가능하며, 상기 회절 마스크는 광이 그대로 통과시키는 부분과 격자로 이루어져 광의 회절 및 소멸 현상을 이용하여 광을 일부만 통과시키는 부분과 광을 완전히 차단시키는 부분으로 이루어져 있다.Here, the differential etching of the gate wiring 321, the gate electrode 322, the gate pad 377, and the pixel electrode 381 may be performed by using a diffraction mask, and the diffraction mask may be a portion and a grating through which light passes. It consists of a part that passes only part of the light and a part that completely blocks the light by using diffraction and disappearance of light.

따라서, 상기와 같은 회절 마스크를 이용한 포토리소그래피 방법 등으로 상기 게이트 배선(321), 게이트 전극(322), 게이트 패드(377) 및 화소 전극(381)을 동시에 형성할 수 있다.Accordingly, the gate line 321, the gate electrode 322, the gate pad 377, and the pixel electrode 381 may be simultaneously formed by a photolithography method using the diffraction mask as described above.

그리고, 상기 게이트배선(321)과 게이트전극(322)을 형성한 기판(310)의 전면에 질화실리콘(SiN_x)과 산화실리콘(SiO₂)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(330)을 형성한다.In addition, one selected from the group of inorganic insulating materials including silicon nitride (SiN _x ) and silicon oxide (SiO ₂ ) is deposited on the entire surface of the substrate 310 on which the gate wiring 321 and the gate electrode 322 are formed. The gate insulating film 330 is formed.

다음, 도 7c에 도시한 바와 같이 비정질 실리콘, 불순물이 함유된 비정질 실리콘 및 데이터 배선용 금속 물질을 순차적으로 증착한 후, 제 2 마스크인 회절 마스크를 이용한 회절 노광 공정으로 액티브층(341)과 오믹 콘택층(351, 352) 및 소스 전극(362), 드레인 전극(363)과 캐패시터 전극(365), 데이터 패드(378)를 형성한다.Next, as shown in FIG. 7C, amorphous silicon, amorphous silicon containing impurities, and a metal material for data wiring are sequentially deposited, and then the active layer 341 and the ohmic contact are subjected to a diffraction exposure process using a diffraction mask as a second mask. The layers 351 and 352 and the source electrode 362, the drain electrode 363 and the capacitor electrode 365, and the data pad 378 are formed.

따라서, 도 7c에 도시된 바와 같이, 회절 노광에 의해 액티브층(341), 소스 전극(362), 드레인 전극(363), 캐패시터 전극(365), 데이터 패드(378)가 패터닝된다.Therefore, as shown in FIG. 7C, the active layer 341, the source electrode 362, the drain electrode 363, the capacitor electrode 365, and the data pad 378 are patterned by diffraction exposure.

이어서, 도 7d에 도시된 바와 같이, 상기 드레인 전극(363)과 화소 전극(381)을 전기적으로 연결하는 드레인 연결 도트(dot)(374)와 상기 캐패시터 전극(365)과 화소 전극(381)을 전기적으로 연결하는 캐패시터 연결 도트(dot)(375)를 형성한다.Subsequently, as illustrated in FIG. 7D, the drain connection dot 374 and the capacitor electrode 365 and the pixel electrode 381 electrically connecting the drain electrode 363 and the pixel electrode 381 are connected. A capacitor connection dot 375 for electrically connecting is formed.

여기서, 상기 드레인 연결 도트(374)와 캐패시터 연결 도트(375)는 전도성 폴리머로 이루어지며, 상기 전도성 폴리머는 PEDOT(PolyEthyleneDiOxyThiophene), PSS(PolyStyreneSulfonic acid)를 함유한 PEDOT 등을 이용한다.Here, the drain connection dot 374 and the capacitor connection dot 375 are made of a conductive polymer, and the conductive polymer is made of PEDOT containing PolyEthyleneDiOxyThiophene (PEDOT), PolyStyreneSulfonic acid (PSS), or the like.

상기 도트 프린팅법은 원하는 패턴으로 형성되어 있는 메탈 마스크를 기판 상에 두고 전도성 폴리머를 프린팅하여 원하는 위치에 전도성 폴리머 물질을 형성시키는 방법이다.The dot printing method is a method of forming a conductive polymer material at a desired position by printing a conductive polymer with a metal mask formed in a desired pattern on a substrate.

최종적으로, 도 7e에 도시된 바와 같이, 기판(310) 전면에 절연 물질로 이루어진 보호층(370)을 형성한다. Finally, as shown in FIG. 7E, a protective layer 370 made of an insulating material is formed on the entire surface of the substrate 310.

상기 보호층(370)은 질화 실리콘 또는 산화실리콘 등의 무기 절연 물질 또는 아크릴(acryl)계 유기화합물, 테프론, BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutene) 등의 유전상수가 작은 유기 절연물로 형성된다.The protective layer 370 may be an inorganic insulating material such as silicon nitride or silicon oxide, or an organic material having a small dielectric constant such as acryl-based organic compound, Teflon, BCB (benzocyclobutene), cytope, or perfluorocyclobutene (PFCB). It is formed of an insulator.

한편, 상기 게이트, 데이터 패드부(377, 378) 오픈(open)시에 AP 플라즈마(atmosperic plasma) 방법을 이용하여 게이트, 데이터 패드(377, 378) 상에 형성되어 있는 절연 물질을 제거할 수 있다.Meanwhile, an insulating material formed on the gate and data pads 377 and 378 may be removed using an AP plasma method when the gate and data pad units 377 and 378 are opened. .

본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치용 어레이 기판 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the array substrate for a liquid crystal display device and a method of manufacturing the same according to the present invention are not limited thereto, and within the technical spirit of the present invention. It is apparent that modifications and improvements are possible by those skilled in the art.

본 발명은 액정 표시 장치를 제조하는 데 있어서, 어레이 기판에서 사용되는 마스크 수를 저감하여 제조 공정을 감소시키고 생산 수율을 향상시키는 효과가 있다.The present invention has the effect of reducing the number of masks used in the array substrate to reduce the manufacturing process and improve the production yield in manufacturing the liquid crystal display device.

도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도.1 is a plan view of a conventional array substrate for a liquid crystal display device.

도 2는 도 1에서 Ⅰ-Ⅰ선을 따라 자른 단면도.FIG. 2 is a cross-sectional view taken along the line II of FIG. 1. FIG.

도 3은 본 발명에 따른 액정 표시 장치용 어레이 기판의 화소부와 패드부의 일부를 개략적으로 보여주는 평면도.3 is a plan view schematically illustrating a portion of a pixel portion and a pad portion of an array substrate for a liquid crystal display according to the present invention;

도 4는 도 3에서 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'로 자른 단면도.4 is a cross-sectional view taken along line II-II ', III-III' and IV-IV 'of FIG. 3.

도 5a 내지 도 5d는 이러한 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 도면.5A to 5D illustrate a manufacturing process of such an array substrate for a liquid crystal display device.

도 6은 본 발명에 따른 액정 표시 장치용 어레이 기판의 화소부와 패드부의 일부를 개략적으로 보여주는 단면도.6 is a schematic cross-sectional view of a portion of a pixel portion and a pad portion of an array substrate for a liquid crystal display device according to the present invention;

도 7a 내지 도 7e는 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 도면.7A to 7E are views illustrating a manufacturing process of an array substrate for a liquid crystal display according to the present invention.

<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>

210, 310 : 절연 기판 210, 310: insulated substrate

221, 321 : 게이트 배선 222, 322 : 게이트 전극221, 321: gate wiring 222, 322: gate electrode

230, 330 : 게이트 절연막 241, 341 : 액티브층 230, 330: gate insulating film 241, 341: active layer

251, 252, 351, 352 : 오믹 콘택층 261, 361 : 데이터 배선251, 252, 351, 352: ohmic contact layer 261, 361: data wiring

262, 362 : 소스 전극 263, 363 : 드레인 전극262, 362: source electrode 263, 363: drain electrode

265, 365 : 캐패시터 전극 281, 381 : 화소 전극265 and 365 capacitor capacitors 281 and 381 pixel electrodes

270, 370 : 보호층 274, 374 : 드레인 연결 도트270, 370: protective layer 274, 374: drain connection dot

275, 375 : 캐패시터 연결 도트 277, 377 : 게이트 패드275, 375: capacitor connection dots 277, 377: gate pad

278, 378 : 데이터 패드 320 : 금속 물질278, 378: data pad 320: metallic material

382 : 투명한 도전성 물질382: transparent conductive material

Claims

기판 상에 형성되어 있는 게이트 배선, 게이트 전극, 화소 전극 및 게이트 패드와;A gate wiring, a gate electrode, a pixel electrode, and a gate pad formed on the substrate;

상기 게이트 배선, 게이트 전극 상부에 형성되어 있는 게이트 절연막과;A gate insulating film formed on the gate wiring and the gate electrode;

상기 게이트 절연막 상부에서 상기 게이트 배선과 직교하는 데이터 배선과 액티브층, 오믹 콘택층과, 상기 오믹 콘택층 상부에 형성되어 있는 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드와;A data line, an active layer, an ohmic contact layer, a source electrode, a drain electrode, a capacitor electrode, and a data pad formed on the ohmic contact layer orthogonal to the gate wiring on the gate insulating layer;

상기 드레인 전극과 화소 전극을 연결하는 드레인 연결 도트(dot)와, 상기 화소 전극과 캐패시터 전극을 연결하는 캐패시터 연결 도트와;A drain connection dot connecting the drain electrode and the pixel electrode, and a capacitor connection dot connecting the pixel electrode and the capacitor electrode;

상기 기판 전면에 형성되어 있는 보호층;을 포함하는 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.And a protective layer formed on the entire surface of the substrate.

제 1항에 있어서,The method of claim 1,

상기 게이트 배선, 게이트 전극, 화소 전극은 투명한 전도성 물질로 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.And the gate wiring, the gate electrode, and the pixel electrode are made of a transparent conductive material.

제 1항에 있어서,The method of claim 1,

상기 게이트 배선, 게이트 전극, 화소 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 중에서 선택되어진 하나로 형성하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.The gate wiring, the gate electrode, and the pixel electrode are formed of one selected from indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

제 1항에 있어서,The method of claim 1,

상기 액티브층, 오믹 콘택층, 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드는 일괄 식각되어 형성된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.And the active layer, the ohmic contact layer, the source electrode and the drain electrode, the capacitor electrode, and the data pad are collectively etched.

제 1항에 있어서,The method of claim 1,

상기 드레인 연결 도트, 캐패시터 연결 도트는 전도성 폴리머(polymer)로 이루어진 것을 특징으로 하는 액정 표시 장치용 어레이 기판.And the drain connection dot and the capacitor connection dot are made of a conductive polymer.

제 5항에 있어서,The method of claim 5,

상기 전도성 폴리머는 PEDOT(PolyEthyleneDiOxyThiophene), PSS(PolyStyreneSulfonic acid)를 함유한 PEDOT인 것을 특징으로 하는 액정 표시 장치용 어레이 기판.The conductive polymer is a PEDOT containing PEDOT (PolyEthyleneDiOxyThiophene), PSS (PolyStyreneSulfonic acid) array substrate for a liquid crystal display device.

제 1항에 있어서,The method of claim 1,

상기 게이트 배선, 게이트 전극, 게이트 패드는 투명한 전도성 물질 위에 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.And the gate wirings, gate electrodes, and gate pads are formed on a transparent conductive material.

기판 상부에 게이트 배선, 게이트 전극, 게이트 패드, 화소 전극을 형성하는 단계와;Forming a gate wiring, a gate electrode, a gate pad, and a pixel electrode on the substrate;

상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on the gate wiring and the gate electrode;

상기 게이트 절연막 상부에서 상기 게이트 배선과 직교하는 데이터 배선과 액티브층, 오믹 콘택층과, 상기 오믹 콘택층 상부에 형성되어 있는 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드를 형성하는 단계와;Forming a data line, an active layer, an ohmic contact layer, and a source electrode, a drain electrode, a capacitor electrode, and a data pad formed on the ohmic contact layer, the data line being orthogonal to the gate wiring on the gate insulating layer;

상기 드레인 전극과 화소 전극을 연결하는 드레인 연결 도트(dot)와, 상기 화소 전극과 캐패시터 전극을 연결하는 캐패시터 연결 도트를 형성하는 단계와;Forming a drain connection dot connecting the drain electrode and the pixel electrode and a capacitor connection dot connecting the pixel electrode and the capacitor electrode;

상기 기판 전면에 보호층을 형성하는 단계;를 포함하는 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.Forming a protective layer on the entire surface of the substrate; manufacturing method of an array substrate for a liquid crystal display device comprising a.

제 8항에 있어서,The method of claim 8,

상기 게이트 배선, 게이트 전극, 게이트 패드, 화소 전극은 투명한 전도성 물질로 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.The gate wiring, the gate electrode, the gate pad, and the pixel electrode are made of a transparent conductive material.

제 8항에 있어서,The method of claim 8,

상기 액티브층, 오믹 콘택층, 소스 전극 및 드레인 전극, 캐패시터 전극, 데이터 패드는 회절 마스크에 의해서 일괄 식각되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.The active layer, the ohmic contact layer, the source electrode and the drain electrode, the capacitor electrode, and the data pad are collectively etched by a diffraction mask.

제 8항에 있어서,The method of claim 8,

상기 드레인 연결 도트와 캐패시터 연결 도트는 전도성 폴리머로 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.And the drain connection dot and the capacitor connection dot are made of a conductive polymer.

제 8항에 있어서,The method of claim 8,

상기 드레인 연결 도트와 캐패시터 연결 도트는 잉크젯(inkjet)법, 도트 프린팅(dot printing)법으로 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.And the drain connection dot and the capacitor connection dot are formed by an inkjet method or a dot printing method.

제 8항에 있어서,The method of claim 8,

상기 게이트 패드와 데이터 패드는 AP 플라즈마(atmosperic plasma)법으로 오픈(open)되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.The gate pad and the data pad are opened by an AP plasma method.

기판 상부에 게이트 배선 금속 물질과 투명한 전도성 물질을 순서대로 형성하는 단계와;Sequentially forming a gate wiring metal material and a transparent conductive material on the substrate;

상기 게이트 배선 금속 물질과 투명한 전도성 물질을 패터닝하여 게이트 배선, 게이트 전극, 게이트 패드 및 화소 전극을 형성하는 단계와;Patterning the gate wiring metal material and the transparent conductive material to form a gate wiring, a gate electrode, a gate pad, and a pixel electrode;

제 14항에 있어서,The method of claim 14,

상기 게이트 배선 금속 물질과 투명한 전도성 물질은 회절 마스크에 의해서 식각되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.And the gate wiring metal material and the transparent conductive material are etched by a diffraction mask.

제 14항에 있어서,The method of claim 14,