KR20050066639A - Thin film transistor array substrate including repair line and repair method using thereof - Google Patents
Thin film transistor array substrate including repair line and repair method using thereof Download PDFInfo
- Publication number
- KR20050066639A KR20050066639A KR1020030097949A KR20030097949A KR20050066639A KR 20050066639 A KR20050066639 A KR 20050066639A KR 1020030097949 A KR1020030097949 A KR 1020030097949A KR 20030097949 A KR20030097949 A KR 20030097949A KR 20050066639 A KR20050066639 A KR 20050066639A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- gate
- repair
- array substrate
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 정전기에 의해 게이트 라인과 데이터 라인이 단락이 발생한 경우, 리페어할 수 있는 리페어 배선구조에 관한 것으로, 게이트 라인을 복수개의 패스로 구성하고 상기 복수개의 패스에 복수개 패스를 구비하는 데이터 라인을 교차하도록 형성하여 게이트 라인과 데이터 라인이 단락이 발생하더라도 단락이 발생한 라인을 제거하고 나머지 라인을 통하여 신호가 인가될 수 있게 구성한 것을 특징으로 한다. 상기 구조의 리페어 라인을 구비하는 TFT어레이 기판은 게이트 라인과 데이터 라인에 단락이 발생하더라도 단락이 발생한 배선을 쉽게 제거하고 단락 불량을 수리할 수 있는 효과를 얻을 수 있다.The present invention relates to a repair wiring structure that can be repaired when a short circuit occurs between a gate line and a data line due to static electricity. The present invention relates to a data line including a plurality of passes in a gate line and a plurality of passes in the plurality of passes. The gate line and the data line are formed to intersect so that even if a short circuit occurs, the short circuit line is removed and a signal can be applied through the remaining lines. The TFT array substrate having the repair line of the above structure can obtain the effect of easily removing the wiring in which the short circuit occurs and repairing the short circuit defect even if a short circuit occurs in the gate line and the data line.
Description
본 발명은 액정표시장치에 관한 것으로, 특히, 외부로부터 유입되는 정전기에 의해 게이트 라인과 데이터 라인이 접전될 경우 리페어할 수 있는 리페어(repair) 배선부를 구비하는 박막트랜지스터 어레이 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a thin film transistor array substrate having a repair wiring portion that can be repaired when a gate line and a data line are contacted by static electricity flowing from the outside.
일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 단위화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 단위화소들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 영상표시장치이다. In general, a liquid crystal display device individually supplies a data signal according to image information to unit pixels arranged in a matrix, and adjusts the light transmittance of the unit pixels to display a desired image. It is a display device.
상기 액정표시장치는 단위화소들이 매트릭스 형태로 배열되는 액정표시패널과, 상기 단위화소들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)를 구비된다.The liquid crystal display includes a liquid crystal display panel in which unit pixels are arranged in a matrix form, and a driver integrated circuit (IC) for driving the unit pixels.
상기 액정표시패널은 박막트랜지스터(TFT) 어레이 기판과 컬러필터 기판이 서로 대향하여 일정한 간격(통상, 셀-갭(cell-gap)이라 한다)을 갖도록 합착되고, 상기 이격된 간격에 액정층이 충진되어 형성된다.The liquid crystal display panel is bonded to have a thin film transistor (TFT) array substrate and a color filter substrate facing each other to have a predetermined interval (commonly referred to as a cell-gap), and the liquid crystal layer is filled in the spaced intervals. It is formed.
상기 TFT 어레이 기판과 컬러필터 기판은 유효 화상 표시부의 외곽을 따라 형성되는 실 패턴에 의해 합착된다. 이때, TFT 어레이 기판이나 컬러필터 기판상에는 스페이서(spacer)가 형성되어 일정한 셀-갭을 유지한다.The TFT array substrate and the color filter substrate are bonded by a seal pattern formed along the periphery of the effective image display portion. At this time, a spacer is formed on the TFT array substrate or the color filter substrate to maintain a constant cell gap.
상기 TFT 어레이 기판과 컬러필터 기판의 외면에는 편광판과 위상차판 등이 구비되며, 이와 같은 다수의 구성요소를 선택적으로 구성함으로써, 빛의 진행상태를 바꾸거나 굴절률을 변화시켜 높은 휘도와 콘트라스트 특성을 갖는 액정표시장치가 구성된다.The outer surface of the TFT array substrate and the color filter substrate is provided with a polarizing plate and a retardation plate, and by selectively configuring a plurality of such components, by changing the progress of light or by changing the refractive index has a high brightness and contrast characteristics A liquid crystal display device is constructed.
상기 TFT 어레이 기판과 컬러필터 기판이 대향하며 합착된 액정표시패널에는 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 즉, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 단위화소들의 광투과율을 개별적으로 조절할 수 있게 된다. 이와같이 화소전극에 인가되는 전압을 단위화소별로 제어하기 위하여 각각의 단위화소에는 스위칭 소자로 사용되는 박막트랜지스터가 형성된다.A common electrode and a pixel electrode are formed in the liquid crystal display panel where the TFT array substrate and the color filter substrate face each other and are bonded to apply an electric field to the liquid crystal layer. That is, by controlling the voltage applied to the pixel electrode while the voltage is applied to the common electrode, the light transmittance of the unit pixels can be individually controlled. As such, in order to control the voltage applied to the pixel electrode for each unit pixel, a thin film transistor used as a switching element is formed in each unit pixel.
특히, 액정표시장치에 있어서, TFT어레이 기판은 액정패널을 형성하는데 많은 공정이 집중되는 곳으로 다른 액정표시소자에 비해 복잡한 구조와 공정을 거친다.In particular, in a liquid crystal display device, a TFT array substrate is a place where many processes are concentrated in forming a liquid crystal panel, and has a complicated structure and process compared to other liquid crystal display elements.
이하 도 1을 통하여 TFT어레이 기판의 구조를 살펴본다.Hereinafter, the structure of the TFT array substrate will be described with reference to FIG. 1.
도 1에 도시된 바와 같이, TFT어레이 기판(100)은 화상이 구현되는 화면표시영역(110)과 화면표시영역 가장자리의 화면 비표시영역으로 구분된다.As shown in FIG. 1, the TFT array substrate 100 is divided into a screen display area 110 where an image is implemented and a screen non-display area at the edge of the screen display area.
화면표시영역에는 다수의 게이트 라인(111,112)이 서로 평행하게 배열되며 상기 게이트 라인과 수직 교차하는 다수의 데이터 라인(113)이 형성된다. 또한, 상기 게이트 라인 및 데이터 라인의 교차에 의해 화소영역이 정의된다.In the screen display area, a plurality of gate lines 111 and 112 are arranged in parallel to each other, and a plurality of data lines 113 perpendicular to the gate lines are formed. In addition, the pixel area is defined by the intersection of the gate line and the data line.
또한 상기 화소영역에는 상기 게이트 라인과 데이터 라인이 교차하는 영역에 스위칭소자로써 TFT(115)가 형성되어 있으며 상기 TFT는 단위화소내의 화소전극(117)과 전기적으로 연결되어 있다.In the pixel region, a TFT 115 is formed as a switching element in an area where the gate line and the data line cross each other, and the TFT is electrically connected to the pixel electrode 117 in the unit pixel.
상기 화소전극 및 TFT는 매트릭스 배열을 하는 단위화소 내에 각각 형성되며 매트릭스 배열을 이룬다.The pixel electrodes and the TFTs are formed in unit pixels that form a matrix array and form a matrix array.
한편, 도 2를 통하여 게이트 단락 배선이 형성되는 액정표시패널의 가장자리 구성을 확대해 살펴보면, 상기 게이트 라인(111,112) 및 데이터 라인(113)은 화면 비표시영역 상에서 신호를 인가하기 위한 게이트 패드(121a,121b) 및 데이터 패드(123)를 각각 구비하며 그 끝단은 게이트 단락 배선(shoting bar)(125,126)과 데이터 단락배선(shoting bar)(127)과 각각 연결되어 있다. 여기서, 짝수 번째 게이트 라인(112)은 이븐 라인 단락부(131)에 의해 제 1 게이트 단락 배선(125)과 분리되어 있고, 홀수 번째 게이트 라인(111)만 상기 제1 게이트 단락 배선(125)과 연결되어 있다. 상기 짝수 번째 게이트 라인(112)은 각각 제 2 게이트 단락 배선(126)과 연결되어 일체를 이루고 있다. 상기 게이트 단락 배선 및 데이터 단락 배선은 TFT어레이 기판을 제조하는 공정을 진행함에 있어서 발생할 수 있는 정전기를 방지하는 역할과 TFT어레이 기판 제조공정이 마무리된 후에 각 단위화소 및 배선의 단락 여부를 검사하는 단락 검사용 배선 역할을 수행한다.Meanwhile, referring to FIG. 2, an enlarged edge configuration of a liquid crystal display panel in which gate short wirings are formed, the gate lines 111 and 112 and the data lines 113 may be gate pads 121a for applying a signal on a screen non-display area. And 121b and a data pad 123, and ends thereof are connected to gate shorting wirings 125 and 126 and data shorting wirings 127, respectively. Here, the even-numbered gate line 112 is separated from the first gate short-circuit wire 125 by the even line short-circuit 131, and only the odd-numbered gate line 111 is separated from the first gate short-circuit wire 125. It is connected. The even-numbered gate lines 112 are connected to the second gate short wiring 126 to form a single body. The gate short circuit and the data short circuit serve to prevent static electricity that may occur in the process of manufacturing a TFT array substrate, and a short circuit for inspecting whether each unit pixel and a wire is shorted after the TFT array substrate manufacturing process is completed. It serves as a test wiring.
상기 게이트 단락 배선 및 데이터 단락 배선은 단락 검사가 끝난 후, 후공정으로 절단공정에서 제거된다.After the short-circuit inspection is completed, the gate short wiring and the data short wiring are removed in the cutting step in a later step.
즉, TFT어레이 기판 및 컬러필터 기판을 완성하고 상기 TFT어레이 기판의 단선 검사를 완료한 후, 상기 TFT어레이 기판과 컬러필터 기판은 합착공정을 거치게된다. 합착된 후, 다수의 단위액정패널을 구비하는 액정패널은 절단공정을 거쳐 단위 액정패널로 분리되고 단위 액정패널 사이에 형성되는 액정공간에 액정을 충진하여 액정패널을 완성한다. That is, after the TFT array substrate and the color filter substrate are completed and the disconnection inspection of the TFT array substrate is completed, the TFT array substrate and the color filter substrate undergo a bonding process. After the bonding, the liquid crystal panel having a plurality of unit liquid crystal panels is separated into a unit liquid crystal panel through a cutting process and fills a liquid crystal in a liquid crystal space formed between the unit liquid crystal panels to complete the liquid crystal panel.
이때 다수의 단위 액정패널을 구비하는 액정패널을 절단하는 공정에서 정전기가 발생하기 쉽고 상기 정전기에 의해 게이트 라인 및 데이터 라인에 단락(shot)이 발생하는 경우가 있다. 정전기에 의해 게이트 라인 및 데이터 라인이 단락되면, 액정패널은 점 결함 또는 선 결함등의 불량이 발생하여 모든 공정 진행이 완료된 액정패널을 사용할 수 없게 되는 경우가 있다.In this case, in the process of cutting a liquid crystal panel including a plurality of unit liquid crystal panels, static electricity may be easily generated, and a short may occur in the gate line and the data line by the static electricity. When the gate line and the data line are short-circuited by static electricity, defects such as point defects or line defects may occur in the liquid crystal panel, thereby making it impossible to use the liquid crystal panel in which all the processes are completed.
특히, 절단공정에서 제 1 게이트 라인과 제 1 데이터 라인이 교차하는 영역에서 정전기에 의한 단락이 문제된다.In particular, in the cutting process, a short circuit due to static electricity is problematic in a region where the first gate line and the first data line cross each other.
본 발명은 액정패널을 단위 액정패널로 절단하는 공정에서 발생하는 정전기로부터 화소영역의 액정표시소자들을 보호하고자 하는 것을 목적으로 하고 정전기에 의해 단락이 발생하더라도 리페어할 수 있는 리페어 라인을 구비하는 TFT어레이 기판을 제공하는 것을 목적으로 한다.The present invention aims to protect the liquid crystal display elements of the pixel region from static electricity generated in the process of cutting the liquid crystal panel into a unit liquid crystal panel, and includes a TFT array having a repair line capable of repairing even if a short circuit occurs due to static electricity. It is an object to provide a substrate.
상기의 목적을 달성하기 위하여 본 발명의 TFT어레이 기판은 다수의 게이트 라인; 상기 게이트 라인과 수직 교차하는 다수의 데이터 라인; 상기 게이트 라인과 연결되는 게이트 단락 배선; 상기 데이터 라인과 연결되는 데이터 단락 배선; 상기 게이트 단락 배선과 상기 데이터 라인 사이에 형성되는 리페어 라인을 구비하는 것을 특징으로 한다. In order to achieve the above object, the TFT array substrate of the present invention comprises a plurality of gate lines; A plurality of data lines perpendicular to the gate line; A gate short wiring connected to the gate line; A data short wiring connected to the data line; And a repair line formed between the gate short circuit line and the data line.
또한, 본 발명의 다른 실시 예에 의한 TFT어레이 기판은 복수의 게이트 단락 배선; 상기 게이트 단락 배선과 각각 연결되는 복수의 게이트 라인 그룹; 상기 게이트 라인과 수직 교차하는 다수의 데이터 라인; 상기 데이터 라인과 연결되는 데이터 단락 배선; 상기 게이트 단락 배선과 상기 데이터 라인 사이에 형성되는 리페어 라인을 구비하는 것을 특징으로 한다.In addition, a TFT array substrate according to another embodiment of the present invention comprises a plurality of gate short-circuit wiring; A plurality of gate line groups respectively connected to the gate short circuit lines; A plurality of data lines perpendicular to the gate line; A data short wiring connected to the data line; And a repair line formed between the gate short circuit line and the data line.
본 발명의 또 다른 실시 예에 의한 본 발명의 TFT어레이 기판은 복수의 패스로 구성되는 리페어 라인을 구비하는 게이트 라인; 상기 게이트 라인과 수직교차하며 복수의 패스로 구성되는 리페어 라인을 구비하는 데이터 라인; 상기 게이트 라인과 연결되는 게이트 단락 배선; 상기 데이터 라인과 연결되는 데이터 단락 배선을 구비하는 것을 특징으로 한다.TFT array substrate of the present invention according to another embodiment of the present invention is a gate line having a repair line consisting of a plurality of passes; A data line perpendicular to the gate line and having a repair line composed of a plurality of passes; A gate short wiring connected to the gate line; And a data short wiring connected to the data line.
이하 도 3을 통하여 본 발명의 일실시 예에 의한 정전기 방지 리페어 라인을 포함하는 TFT어레이 기판의 구조를 살펴본다.Hereinafter, a structure of a TFT array substrate including an antistatic repair line according to an embodiment of the present invention will be described with reference to FIG. 3.
본 발명의 정전기 방지 리페어 라인을 포함하는 TFT어레이 기판(300) 상에는 복수의 게이트 라인(111,112)과 상기 복수의 게이트 라인과 수직 교차하는 복수의 데이터 라인(113)이 각각 형성되어 있다. 상기 게이트 라인(111,112) 및 데이터 라인(113)은 서로 교차함으로써 단위화소 영역을 정의하고 상기 단위화소 영역에는 스위칭소자로서 박막트랜지스터(115)가 각각 형성되어 있고, 상기 TFT(115)는 상기 게이트 라인(111,112) 및 데이터 라인(113)과 연결되며 상기 TFT의 일 구성요소인 드레인 전극(미도시)을 통하여 화소전극(117)과 연결된다. 그러므로 상기 TFT 및 화소전극은 상기 TFT어레이 기판의 화면표시부에서 매트릭스 배열을 한다.A plurality of gate lines 111 and 112 and a plurality of data lines 113 perpendicular to the plurality of gate lines are formed on the TFT array substrate 300 including the antistatic repair line according to the present invention. The gate lines 111 and 112 and the data line 113 cross each other to define a unit pixel region, and the thin film transistor 115 is formed in the unit pixel region as a switching element, and the TFT 115 is formed in the gate line. And a pixel electrode 117 through a drain electrode (not shown) which is a component of the TFT. Therefore, the TFT and the pixel electrode have a matrix arrangement in the screen display section of the TFT array substrate.
상기 게이트 라인(111,112)은 각각 홀수 번째 게이트 라인(111)과 짝수 번째 게이트 라인(112)으로 나뉘어 지며 상기 홀수 번째 게이트 라인(111)은 제 1 게이트 라인 단락 배선(125)과 연결되며 상기 짝수 번째 게이트 라인(112)은 제 2 게이트 라인 단락 배선(126)과 연결된다. 또한 상기 짝수 번째 게이트 라인은 이븐 라인 단락부(131)에 의해 제 1 게이트 단락 배선과는 분리되어 있다.The gate lines 111 and 112 are divided into odd-numbered gate lines 111 and even-numbered gate lines 112, respectively, and the odd-numbered gate lines 111 are connected to a first gate line short-circuit wiring 125 and are even-numbered. The gate line 112 is connected to the second gate line short wiring 126. The even-numbered gate line is separated from the first gate short-circuit line by an even line short-circuit 131.
상기 제 1 게이트 단락 배선(125) 및 제 2 게이트 단락 배선(126)은 TFT어레이 기판을 형성하는 과정에서 발생할 수 있는 정전기를 제거하는 역할을 수행한다. TFT어레이 공정은 다수의 박막 형성 공정을 포함하여 형성되는데, 상기 공정 중에 각 배선간의 전위차로 인하여 정전기가 발생할 수 있다. 상기 정전기를 방지하기 위하여 게이트 라인 및 데이터 라인을 형성하는 공정 중에 상기 게이트 라인 및 데이터 라인을 등전위로 만들어 정전기 발생을 억제한다. 상기 게이트 라인 및 데이터 라인을 등전위로 만들어 주기 위하여 서로 연결시키는 역할을 수행하는 것이 제 1 및 제 2 게이트 라인 단락 배선이다. The first gate short wiring 125 and the second gate short wiring 126 remove static electricity that may be generated in the process of forming the TFT array substrate. The TFT array process includes a plurality of thin film forming processes, and static electricity may be generated due to the potential difference between the wirings during the process. In order to prevent the static electricity, the gate line and the data line are equipotential during the process of forming the gate line and the data line to suppress the generation of static electricity. The first and second gate line short-circuit lines serve to connect the gate lines and the data lines with each other to make the equipotential.
또한 상기 게이트 라인 단락 배선은 TFT 어레이 기판이 완성된 후, TFT어레이 기판의 단선을 검사하는 검사선으로서도 활용된다.The gate line short-circuit wiring is also used as an inspection line for inspecting disconnection of the TFT array substrate after the TFT array substrate is completed.
상기 제 1 및 제 2 게이트 단락 배선을 통하여 단락 검사를 하는 과정을 간단히 살펴보면, 게이트 라인 및 데이터 라인이 완성된 후, 홀수 번째 게이트 라인이 연결된 제 1 게이트 단락 배선(125)을 통해 게이트 전압을 인가한다. 게이트 전압이 인가된 후, 상기 데이터 라인을 통하여 데이터 전압이 인가된다. 상기 결과, 단락 또는 단선 불량이 없는 단위화소에는 정상적으로 전압이 인가되어 구동하지만 단선 또는 단락된 단위화소에는 전압이 인가되지 않는다. 상기 단위화소에 전압이 인가되는 여부를 검사하여 단락 여부를 확인한다. Referring to the process of short-circuit inspection through the first and second gate short-circuit lines, after a gate line and a data line are completed, a gate voltage is applied through the first gate short-circuit line 125 to which odd-numbered gate lines are connected. do. After a gate voltage is applied, a data voltage is applied through the data line. As a result, the voltage is normally applied to the unit pixel without short circuit or disconnection failure, but the voltage is not applied to the unit pixel with disconnection or short circuit. By checking whether voltage is applied to the unit pixel, a short circuit is confirmed.
상기 제 1 게이트 단락 배선에 의한 배선 단락 검사가 끝나면 제 2 게이트 단락 배선을 통하여 게이트 전압을 인가하고 데이터 전압을 인가하여 짝수 번째 게이트 라인의 단락 여부를 검사한다. After the wiring short-circuit inspection by the first gate short-circuit is completed, a gate voltage is applied through the second gate short-circuit and a data voltage is applied to check whether the even-numbered gate line is short-circuited.
상기와 같이, 제 1 게이트 단락 배선과 제 2 게이트 단락 배선으로 구분하는 이유는 전체 게이트 라인을 하나의 게이트 단락 배선으로 연결하고 단락 검사를 실시 할 경우, 소정의 게이트 라인이 단락이 발생하였더라도 인접하는 게이트 라인을 통하여 전압이 인가될 수 있고, 이 경우 단락 여부를 판단할 수 없을 수 있기 때문에 홀수 라인과 짝수 라인으로 나누어 전압을 인가한다.As described above, the reason for dividing the first gate short wiring and the second gate short wiring is that when a short circuit inspection is performed by connecting the entire gate line with one gate short wiring, a predetermined gate line may be adjacent even if a short occurs. Since a voltage may be applied through the gate line, and in this case, it may not be possible to determine whether a short circuit occurs, the voltage is divided into odd lines and even lines.
한편, 상기 데이터 라인(113)은 하나의 데이터 단락 배선(127)과 연결되어 있다. 상기 데이터 단락 배선(127) 또한 상기 게이트 단락 배선(125,126)과 동일하게 복수개의 단락 배선으로 구성될 수 있다.The data line 113 is connected to one data short wiring 127. The data short wiring 127 may also be configured of a plurality of short circuit wirings in the same manner as the gate short wirings 125 and 126.
TFT어레이 기판의 단선 검사가 끝나면, 상기 TFT어레이 기판과 별도의 공정을 통하여 형성되는 컬러필터 기판을 합착하고 절단공정을 진행한다.After the disconnection inspection of the TFT array substrate is finished, the color filter substrate formed through a separate process from the TFT array substrate is bonded and the cutting process is performed.
절단 공정에서 상기 게이트 단락 배선(125,126) 및 데이터 단락 배선(127)은 절단되어 제거된다.In the cutting process, the gate short wirings 125 and 126 and the data short wirings 127 are cut and removed.
이때 TFT어레이 기판을 절단하는 절단선은 게이트 단락 배선(125,126)과 게이트 패드(121) 사이와 데이터 단락 배선(127)과 데이터 패드(123) 사이가 된다.At this time, the cutting line for cutting the TFT array substrate is between the gate short wirings 125 and 126 and the gate pad 121 and between the data short wiring 127 and the data pad 123.
절단공정은 초경합금 또는 다이아몬드 재질의 경도가 큰 스크라이브 휠 또는 스크라이브 나이프에 의해 기판 상에 크랙(crack)을 형성하고 브래이킹(breaking) 공정을 통해 패널을 절단하는 공정으로써 기판을 스크라이브하는 과정에서 정전기가 많이 발생한다. 특히, 상기 정전기는 스크라이브 라인에서 가까운 게이트 라인(111,112) 및 제 1 데이터 라인(113)이 교차하는 제 1 교차 영역(320)에서 게이트 라인과 데이터 라인 사이의 절연층이 파괴되는 절연파괴의 원인이 된다. 상기 절연파괴로 인하여 상기 게이트 라인 및 데이터 라인은 단락(shot)이 발생하고 화소 불량의 원인이 된다.The cutting process is a process of forming a crack on a substrate by a hard scribe wheel or scribe knife made of cemented carbide or diamond, and cutting the panel through a breaking process. Happens a lot. In particular, the static electricity may cause an insulation breakdown in which the insulating layer between the gate line and the data line is destroyed at the first crossing area 320 where the gate lines 111 and 112 and the first data line 113 close to the scribe line intersect. do. Due to the insulation breakdown, the gate line and the data line may be shorted and cause pixel defects.
본 발명은 상기 게이트 라인(111,112) 및 상기 제 1 데이터 라인(113)의 제 1 교차 영역에서 정전기에 의한 절연파괴를 방지하기 위해 게이트 패드(121a,121b)와 제 1교차 영역(320) 사이의 게이트 라인을 복수개의 패스(path)로 분기시키고 상기 분기된 게이트 라인 상에 복수개의 패스로 분기되는 데이터 라인을 교차하여 배치한다.According to an exemplary embodiment of the present invention, the gate pads 121a and 121b are disposed between the gate pads 121a and 121b and the first intersecting region 320 in order to prevent dielectric breakdown at the first crossing area of the gate lines 111 and 112 and the first data line 113. A gate line is branched into a plurality of paths and intersects a data line branched into a plurality of paths on the branched gate line.
상기 복수개로 분기되는 게이트 라인 및 데이트 라인은 정전기 발생에 의해 단선 불량이 발생했을 때 리페어를 용이하게 하고 불량 화소를 치유할 수 있게 한다.The plurality of branched gate lines and data lines facilitate repairing and repairing defective pixels when disconnection failure occurs due to static electricity.
도 3에 도시된 본 발명의 일 실시 예에서는 게이트 라인이 두 가닥의 게이트 라인으로 분기되고 상기 분기된 게이트 라인과 오버랩 되는 리페어 라인(330)이 상기 제 1 데이터 라인(113a)으로부터 분기된 모습을 예시하고 있다. 상기 두가닥으로 나뉘어지는 게이트 라인(340a,340b) 및 제 1 데이터 라인(113a)으로부터 분기되는 리페어 라인(330)은 정전기 발생에 의해 손상된 화소를 복구하는 역할을 하므로 리페어 라인이라 칭하기로 한다.In an embodiment of the present invention shown in FIG. 3, a gate line branches into two gate lines and a repair line 330 overlapping the branched gate line is branched from the first data line 113a. To illustrate. The repair line 330 branching from the two gate lines 340a and 340b and the first data line 113a is called a repair line because it serves to recover a pixel damaged by static electricity generation.
그러므로 본 발명의 게이트 라인은 게이트 패드(121a,121b)와 제 1 데이터 라인(113a) 사이에 제 1 리페어 라인(340a) 및 제 2 리페어 라인(340b)을 가지며, 상기 제 1 리페어 라인(340a) 및 제 2 리페어 라인(340b)은 제 1 데이터 라인(113a)으로 부터 분기하는 제 3 리페어 라인(330)과 교차하도록 구성된다.Therefore, the gate line of the present invention has a first repair line 340a and a second repair line 340b between the gate pads 121a and 121b and the first data line 113a and the first repair line 340a. And the second repair line 340b intersect the third repair line 330 branching from the first data line 113a.
상기 구조를 가지는 리페어 라인이 정전기에 의해 손상된 화소를 리페어하는 과정을 살펴본다.A process of repairing a pixel damaged by static electricity by a repair line having the above structure will be described.
스크라이브(scribe) 휠(wheel)에 의해 TFT어레이 기판이 절단되는 과정에서 발생하는 정전기 또는 기판의 외부 접촉 등에 의해 발생하는 정전기는 게이트 라인을 타고 진행하며 게이트 라인과 제 1 데이터 라인이 교차하는 제 1 교차 영역에서 절연파괴가 주로 일어난다. The static electricity generated in the process of cutting the TFT array substrate by the scribe wheel, or the static electricity generated by external contact of the substrate proceeds along the gate line, and the first cross where the gate line and the first data line cross each other. Breakdown occurs mainly in the intersecting areas.
그러므로 본 발명은 상기 게이트 패드(121a,121b)와 제 1 데이터 라인(113a)사이에 형성되는 게이트 라인을 제 1 리페어 라인(340a) 및 제 2 리페어 라인(340b)으로 분기시키고 제 1 데이터 라인(113a)으로부터 분기되는 제 3 리페어 라인(330)을 상기 제 1 리페어 라인 및 제 2 리페어라인과 오버랩 되게 한다.Therefore, according to the present invention, the gate line formed between the gate pads 121a and 121b and the first data line 113a is branched into the first repair line 340a and the second repair line 340b and the first data line ( The third repair line 330 branching from 113a is overlapped with the first repair line and the second repair line.
상기 제1,2 리페어 라인(340a,340b)과 제 3 리페어 라인(330)은 게이트 절연층에 의해 절연되어 있는데, 외부로부터 발생한 정전기가 게이트 라인을 통해 들어오면 제 1,2 리페어 라인(340a,340b)과 제 3 리페어 라인(330)이 오버랩 되는 영역에서 절연파괴가 일어난다.The first and second repair lines 340a and 340b and the third repair line 330 are insulated by a gate insulating layer. When static electricity generated from the outside enters through the gate line, the first and second repair lines 340a and 340a, Insulation breakdown occurs in a region where 340b) and the third repair line 330 overlap each other.
어느 한 곳에서 절연파괴가 일어나면 급격히 정전기 에너지가 감소하므로 다른 곳에서는 정전기에 의해 절연파괴 될 가능성은 작아진다.If breakdown occurs in one place, the electrostatic energy decreases rapidly, and the likelihood of breakdown by static electricity in other places decreases.
그러므로 도 3에 도시된 바와 같이, 제 3 리페어 라인(330)은 제 1,2 리페어 라인(340a,340b)과 각각 오버랩 되어 한곳에서 절연파괴가 일어날 수 있다.Therefore, as shown in FIG. 3, the third repair line 330 overlaps the first and second repair lines 340a and 340b, respectively, so that breakdown may occur at one place.
절연파괴에 의해 게이트 라인과 데이터 라인이 단락(shot)되면 도 3에 도시된 바와 같이, 제 3 리페어 라인 컷트영역(310)을 레이저 등에 의해 절단한다. 상기 리페어 라인 컷트영역(310)이 절단되면, 게이트 라인은 단락이 발생하지 않은 여분의 리페어 라인을 통해 신호가 인가되고 게이트 라인과 제 1 데이터 라인의 제 1 교차 영역(320)은 보호될 수 있다.When the gate line and the data line are shorted by the dielectric breakdown, as illustrated in FIG. 3, the third repair line cut region 310 is cut by a laser or the like. When the repair line cut region 310 is cut, a signal may be applied through a spare repair line in which a short circuit does not occur, and the first crossing region 320 of the gate line and the first data line may be protected. .
도 3에서는 본 발명의 일실시 예로서 두개의 리페어 라인으로 분기되는 게이트 라인을 도시하였으나 본 발명의 리페어 라인은 두가닥으로 분기되는 것에 제한 되지 않는다. 복수개의 리페어 라인을 구비하고 제 1 데이터 라인으로 분기하는 리페어 라인을 구비하여 복수개의 오버랩 영역을 형성하면 정전기에 의한 단락되는 영역을 분산시킬 수 있어 리페어에 효율적일 수 있다.3 illustrates a gate line branched into two repair lines as an embodiment of the present invention, but the repair line of the present invention is not limited to branching into two strands. When a plurality of overlap regions are formed by having a plurality of repair lines and a repair line branching to the first data line, a region shorted by static electricity can be dispersed, which can be efficient for repair.
본 발명은 도 3에 도시된 바와 같이, 2개의 게이트 단락 배선을 가지는 경우에 제한되지 않는다. 게이트 단락 배선은 모델에 따라 하나의 단락 배선을 형성하고 모든 게이트 라인이 연결된 구조를 취할 수도 있다. 이 경우에 본 발명의 리페어 라인은 게이트 패드와 제 1 데이터 라인 사이에 형성될 수 있다.The present invention is not limited to the case of having two gate short wirings as shown in FIG. The gate short wiring may form a single short wiring according to a model, and may have a structure in which all gate lines are connected. In this case, the repair line of the present invention may be formed between the gate pad and the first data line.
또한 도 4 및 도 5를 통하여 본 발명의 다른 실시 예로써 게이트 라인 및 제 1 데이터 라인이 게이트 라인 및 데이터 라인의 제 1 교차 영역에 리페어 라인을 형성하는 구조에 대해서 살펴본다.4 and 5, a structure in which a gate line and a first data line form a repair line at a first crossing area between the gate line and the data line will be described.
도 4에 도시된 바와 같이, 본 발명의 다른 실시 예에 의한 정전기에 의한 단락 리페어 라인을 포함하는 TFT어레이 기판은 상기 실시 예와 거의 동일한 구조를 가진다.As shown in FIG. 4, a TFT array substrate including a short circuit repair line by static electricity according to another embodiment of the present invention has a structure substantially the same as that of the above embodiment.
다만 게이트 라인(111,112)과 제 1 데이터 라인(113a)의 교차 영역에 형성되는 리페어 라인의 구조에 있어 차이가 난다.However, there is a difference in the structure of the repair line formed at the intersection of the gate lines 111 and 112 and the first data line 113a.
도 5를 통하여 본 발명의 다른 실시 예에 의한 리페어 라인의 구조를 살펴본다.Referring to Figure 5 looks at the structure of a repair line according to another embodiment of the present invention.
도 5는 게이트 라인과 제 1 데이터 라인이 교차하는 교차 영역인 도 4의 B영역을 확대한 것으로, 게이트 라인(111)은 복수개의 리페어 라인(340a,340b)으로 분기되어 있고 제 1 데이터 라인(113)도 복수개의 리페어 라인(330a,330b)으로 분기되어 있다.FIG. 5 is an enlarged view of region B of FIG. 4, which is an intersection area where a gate line and a first data line cross each other, and the gate line 111 is branched into a plurality of repair lines 340a and 340b and the first data line ( 113 is also branched into a plurality of repair lines 330a and 330b.
상기 리페어 라인들은 게이트 라인과 제 1 데이터 라인이 교차하는 영역에서 오버 랩되어 형성된다.The repair lines are formed to overlap each other in the region where the gate line and the first data line cross each other.
외부로부터 발생하는 정전기가 게이트 라인(111)을 통해 들어오면, 제 1 리페어 라인(340a)과 제 1 데이터 라인으로부터 분기되는 제 3 데이터 라인(330a)의 교차 영역에서 절연파괴가 일어나거나, 제 2 리페어 라인(340b)과 제 4 리페어 라인(330b)이 교차하는 영역에서 절연파괴가 일어날 수 있다.When static electricity generated from the outside enters through the gate line 111, an insulation breakdown occurs at an intersection of the first repair line 340a and the third data line 330a branching from the first data line, or the second Insulation breakdown may occur in a region where the repair line 340b and the fourth repair line 330b cross each other.
만약 도 5에 도시된 바와 같이, 제 1 리페어 라인(340a)과 제 3 리페어 라인(330a)의 교차 영역(S)에서 단락이 발생했을 경우, 제 1 리페어 라인의 E와 F영역을 레이저 등에 의해서 절단하여 단락된 게이트 라인 및 데이터 라인을 제거한다.As shown in FIG. 5, when a short circuit occurs in the intersection area S between the first repair line 340a and the third repair line 330a, the E and F areas of the first repair line may be formed by using a laser or the like. Cutting to remove shorted gate lines and data lines.
상기 실시 예에서는 게이트 라인 및 데이터 라인이 제 1 교차영역에서 각각 복수개의 리페어 라인으로 분기하고 복수개의 교차 영역을 구비하는 것을 특징으로 하는 것으로 게이트 라인을 통해 들어오는 정전기에 의한 절연파괴가 일어났을 경우 뿐 아니라, 데이터 라인을 통해 유입되는 정전기에 의해 절연파괴가 일어날 경우에도 효과적으로 단락불량을 리페어할 수 있다는 장점이 있다.In the above embodiment, the gate line and the data line each branch into a plurality of repair lines in the first crossing region and include a plurality of crossing regions. Only when insulation breakdown occurs due to static electricity entering through the gate line. In addition, there is an advantage in that short-circuit defects can be effectively repaired even when insulation breakdown occurs due to static electricity flowing through the data line.
즉, 데이터 라인을 통해 유입되는 정전기에 의해 도 5의 단락 영역(S)에 단락이 발생하였다면, 도 5의 G, H의 절단 영역을 절단함으로써 단락에 의한 화소 불량을 리페어할 수 있다.That is, if a short circuit occurs in the short region S of FIG. 5 due to the static electricity flowing through the data line, the defective pixel may be repaired by cutting the cut regions of G and H of FIG. 5.
상기에서 살펴본 바와 같이, TFT어레이 기판의 게이트 라인과 제 1 데이터 라인의 교차 영역에 정전기가 발생하는 경우, 불량화소를 리페어하기 위하여 게이트 라인 및 제 1 데이터 라인을 복수개의 리페어 라인으로 분기시키고 각각 오버렙되게 형성하여 절연파괴가 일어날 경우, 절연파괴가 일어난 리페어 라인을 절단하고 여분의 다른 리페어 라인을 통하여 신호가 인가될 수 있게 구성함으로써 절연파괴로 불량이 발생한 화소를 효과적으로 리페어할 수 있다. As described above, when static electricity is generated in the intersection area of the gate line and the first data line of the TFT array substrate, the gate line and the first data line are branched into a plurality of repair lines to repair defective pixels, respectively. If the breakdown occurs by forming a rep, the repair line in which the breakdown occurs may be cut, and a signal may be applied through another spare repair line, thereby effectively repairing a pixel in which a failure has occurred due to the breakdown.
특히, 본 공정은 TFT 어레이 기판 제조공정 및 컬러필터 기판 제조공정이 완성된 후, 그의 마지막 단계에서 불량이 발생할 경우, 다락 불량으로 말미암아 여러 공정을 거쳐 완성된 패널을 무용하게 될 수 있는 것을 효과적으로 수리할 수 있어 불량 패널을 줄이는데 기여할 수 있다.In particular, this process effectively repairs a panel that can be used after various processes due to the attic failure if defects occur in the final stage after the TFT array substrate manufacturing process and the color filter substrate manufacturing process are completed. Can contribute to reducing defective panels.
도 1은 액정표시장치의 TFT어레이 기판의 구조를 개략적으로 나타내는 평면도.1 is a plan view schematically showing the structure of a TFT array substrate of a liquid crystal display device;
도 2는 도1의 TFT어레이 기판의 게이트 단락 배선부를 확대한 평면도.FIG. 2 is an enlarged plan view of a gate short wiring portion of the TFT array substrate of FIG. 1; FIG.
도 3은 본 발명의 리페어 라인을 구비하는 TFT어레이 기판의 평면도.3 is a plan view of a TFT array substrate having a repair line of the present invention.
도 4는 본 발명의 다른 실시 예에 의한 TFT어레이 기판의 평면도.4 is a plan view of a TFT array substrate according to another embodiment of the present invention.
도 5는 도 4의 B영역을 확대한 평면도.5 is an enlarged plan view of region B of FIG. 4;
***** 도면의 주요부분에 대한 부호의 설명 ********** Explanation of symbols for main parts of drawing *****
111,112:게이트 라인 113:데이터 라인111,112: gate line 113: data line
113a:제 1 게이트 라인 121:게이트 패드113a: first gate line 121: gate pad
123:데이터 패드 131: 이븐 라인 단락부123: data pad 131: even line short circuit
125,126:게이트 단락 배선 127:데이터 단락 배선125,126: gate short wiring 127: data short wiring
340a,340b,330:리페어 라인 310: 커트 영역340a, 340b, 330: Repair line 310: Cut area
320:제 1 교차 영역320: first intersection region
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097949A KR101036738B1 (en) | 2003-12-26 | 2003-12-26 | Thin film transistor array substrate including repair line and repair method using thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097949A KR101036738B1 (en) | 2003-12-26 | 2003-12-26 | Thin film transistor array substrate including repair line and repair method using thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050066639A true KR20050066639A (en) | 2005-06-30 |
KR101036738B1 KR101036738B1 (en) | 2011-05-24 |
Family
ID=37257688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030097949A KR101036738B1 (en) | 2003-12-26 | 2003-12-26 | Thin film transistor array substrate including repair line and repair method using thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101036738B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150124210A (en) * | 2014-04-28 | 2015-11-05 | 엘지디스플레이 주식회사 | Display device and the method of repairing thereof |
US10424630B2 (en) | 2017-07-31 | 2019-09-24 | Lg Display Co., Ltd. | Organic light emitting diode display |
CN110764289A (en) * | 2019-10-29 | 2020-02-07 | 深圳市华星光电技术有限公司 | Liquid crystal panel repairing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102047002B1 (en) | 2013-05-31 | 2019-11-21 | 삼성디스플레이 주식회사 | Organic light emitting display apparatus and method for repair thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3970351B2 (en) * | 1996-04-19 | 2007-09-05 | シャープ株式会社 | Liquid crystal display device and bus line disconnection processing method |
KR100244181B1 (en) * | 1996-07-11 | 2000-02-01 | 구본준 | Repair structure of liquid crystal display device and repairing method for using it |
TWI282457B (en) | 2000-04-06 | 2007-06-11 | Chi Mei Optoelectronics Corp | Liquid crystal display component with defect restore ability and restoring method of defect |
KR100796749B1 (en) * | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | A thin film transistor array substrate for a liquid crystal display |
-
2003
- 2003-12-26 KR KR1020030097949A patent/KR101036738B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150124210A (en) * | 2014-04-28 | 2015-11-05 | 엘지디스플레이 주식회사 | Display device and the method of repairing thereof |
US10424630B2 (en) | 2017-07-31 | 2019-09-24 | Lg Display Co., Ltd. | Organic light emitting diode display |
CN110764289A (en) * | 2019-10-29 | 2020-02-07 | 深圳市华星光电技术有限公司 | Liquid crystal panel repairing method |
Also Published As
Publication number | Publication date |
---|---|
KR101036738B1 (en) | 2011-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101347846B1 (en) | Thin film transistor substrate, liquid crystal display including the same and repair method thereof | |
US8325315B2 (en) | Mother panel and method of manufacturing display panel using the same | |
US8274621B2 (en) | Display device and manufacturing method of display device | |
KR101187200B1 (en) | Liquid crystal display device comprising test line connected to switching device | |
KR101730163B1 (en) | Method of making liquid crystal display and liquid crystal display thereof | |
JP2006030627A (en) | Substrate for display device, and liquid crystal display device using the same | |
JP2005249993A (en) | Active matrix type display apparatus and manufacturing method for the same | |
JP2007298791A (en) | Liquid crystal display device and method for repairing its defect | |
KR20060134263A (en) | Thin film transistor substrate and liquid crystal display including the same | |
US20130329158A1 (en) | Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate | |
US6989884B2 (en) | Active matrix liquid crystal panel and method for repairing defect therein | |
KR20070068195A (en) | In-plane switching mode liquid crystal display and method for repairing the same | |
US8351016B2 (en) | Display device and manufacturing method of display device | |
KR20080022716A (en) | Thin film transistor substrate and liquid crystal display having the same | |
KR101036738B1 (en) | Thin film transistor array substrate including repair line and repair method using thereof | |
US20100309401A1 (en) | Liquid crystal display device and method for manufacturing the same | |
KR101224455B1 (en) | In-plane switching mode liquid crystal display and method for repairing the same | |
US8228480B2 (en) | Display device and manufacturing method of display device | |
KR20070068193A (en) | Liquid crystal display and method for repairing the same | |
JP5121809B2 (en) | Display device substrate and liquid crystal display device using the same | |
JP2009128552A (en) | Liquid crystal display device and method of manufacturing the same | |
KR100835972B1 (en) | Manufacturing Process of Liquid Crystal Cell for Liquid Crystal Display Device | |
KR100469505B1 (en) | Liquid crystal display device and method for reparing thereof | |
KR20080088936A (en) | A liquid crystal display display and method of fabricating thereof | |
KR20040040786A (en) | Array substrate and the fabrication method for lcd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 9 |