KR20050063015A - 박막 트랜지스터의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20050063015A
KR20050063015A KR1020030094065A KR20030094065A KR20050063015A KR 20050063015 A KR20050063015 A KR 20050063015A KR 1020030094065 A KR1020030094065 A KR 1020030094065A KR 20030094065 A KR20030094065 A KR 20030094065A KR 20050063015 A KR20050063015 A KR 20050063015A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
electrode
thin film
layer
film transistor
Prior art date
Application number
KR1020030094065A
Other languages
English (en)
Inventor
김덕회
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030094065A priority Critical patent/KR20050063015A/ko
Publication of KR20050063015A publication Critical patent/KR20050063015A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

우선 절연 기판의 상부에 비정질 규소를 적층한 다음, 비정질 규소를 패터닝하여 가장자리 부분은 중앙부보다 얇은 두께를 가지도록 패터닝하여 비정질 규소 패턴을 형성한다. 이어, 비정질 규소 패턴을 결정화하여 다결정 규소의 반도체층을 형성하고, 반도체층을 덮는 게이트 절연막을 형성한 다음, 그 상부에 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성하고, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성한다. 이어, 게이트 전극을 덮는 제1 층간 절연막을 형성한 다음, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.

Description

박막 트랜지스터의 제조 방법{METHOD FOR MANUFACTURING A THIN FILM TRANSISTOR}
이 발명은 박막 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는, 다결정 규소를 반도체로 이용하는 박막 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터 표시판은 매트릭스 배열을 가지는 화소를 가지는 액정 표시 장치 또는 유기 EL 표시 장치 등의 한 기판으로 사용된다. 이때, 각각의 화소에는 스위칭 소자로 박막 트랜지스터를 구비되어 R, G, B 화소를 선택적으로 구동하며, 이를 통하여 다양한 색의 화면을 구현하는 것이 가능하다.
액정 표시 장치는 두 표시판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 화상 신호를 제어하기 위해 스위칭 소자로 박막 트랜지스터를 사용한다.
유기 발광(organic electro-luminescence)은 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 정공 주입 전극(애노드)과 전자주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하고, 유기 발광층에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 자기발광형 표시 장치이고, 각각의 화소에는 구동 박막 트랜지스터와 스위칭 트랜지스터가 구비되어 있다. 이때, 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 전압에 의해 제어되며, 스위칭 트랜지스터의 게이트와 소스는 각각 서로 교차하여 배치되어 있는 게이트 신호선(또는 스캔 라인)과 데이터 신호선에 연결되어 있다.
이러한 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널 또는 유기 EL(electro luminescence) 등의 표시 장치에서 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터를 스위칭 소자로 또는 구동 소자로 이용하는 액정 표시 장치 또는 유기 EL(electro luminescence)가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 표시 장치용 패널에 내장하는 칩 인 글라스(Chip In Glass)를 구현할 수 있다.
이때, 다결정 규소를 반도체층으로 사용하기 위해서는 기판의 상부에 비정질 규소층을 적층한 다음 결정화 공정을 실시해야하는데, 현재 낮은 융점을 가지는 유리 기판 상부에 다결정 규소의 박막을 결정화하여 형성하는 방법 중 가장 많이 쓰이는 방법은 엑시머 레이저 어닐닝(eximer laser annealing), 순차적 측면 고상 결정(sequential lateral solidification) 등이 개발되고 있다.
하지만, 이러한 방법들은 기판의 상부에 비정질 규소층을 적층한 다음, 기판 전 영역에 걸쳐 결정화 공정을 실시하기 때문에 단위시간당 생산량이 저하되어 생산성 측면에서 불리하며, 결정화가 필요 없는 부분까지 사진 식각 공정을 실시하기 때문에 공정이 추가되는 문제점이 발생한다. 이러한 문제점을 해결하기 위해 비정질 규소층을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하는 방법이 개발되었다. 하지만, 이러한 공정에서는 패터닝된 비정질 규소층의 중심부와 가장자리 부분의 열 전도도가 달라 결정화 속도가 부분적으로 다르게 나타나는 문제점이 발생한다. 특히, 미세한 패턴을 형성하는 경우에는 이러한 현상이 더욱 심하게 발생하며, 결정화후 다결정 규소가 식으면서 가장자리 부분은 응축되어 구형에 가까운 변형이 일어나 박막 트랜지스터의 채널을 형성할 수 없는 문제점이 발생한다.
본 발명의 목적은 패터닝된 비정질 규소의 결정화를 균일하게 진행할 수 있는 박막 트랜지스터의 제조 방법을 제공하는 것이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 비정질 규소층의 두께를 부분적으로 다르게 패터닝한 다음, 결정화를 실시한다. 이때, 가장자리 부분의 중심부보다 얇은 두께로 형성하는 것이 바람직하다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 절연 기판의 상부에 비정질 규소를 적층한 다음, 비정질 규소를 패터닝하여 부분적으로 다른 두께를 가지는 비정질 규소 패턴을 형성한다. 이어, 비정질 규소 패턴을 결정화하여 다결정 규소의 반도체층을 형성하고, 반도체층을 덮는 게이트 절연막을 형성한 다음, 그 상부에 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성하고, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성한다. 이어, 게이트 전극을 덮는 제1 층간 절연막을 형성한 다음, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.
이러한 제조 방법에서는, 소스 및 드레인 전극을 덮는 제2 층간 절연막을 형성하고, 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
이때, 비정질 규소의 가장자리 부분은 중앙부보다 얇은 두께로 형성하는 것이 바람직하며, 이러한 비정질 규소 패턴은 감광막 패턴을 이용한 사진 식각 공정으로 형성하며, 감광막 패턴은 부분적으로 다른 두께를 가지며, 감광막 패턴은 부분적으로 다른 투과율을 가지는 마스크를 이용하여 형성하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는 박막 트랜지스터를 포함하는 표시 장치의 한 기판으로 사용하는 표시판의 제조 방법을 통하여 설명하기로 한다.
우선, 도 1 내지 도 3을 참조하여 완성된 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 설명하기로 한다.
절연 기판(110) 위에는 산화 규소 또는 질화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 제1 및 제2 다결정 규소층(150a, 150b)이 형성되어 있고, 제2 다결정 규소층(150b)에는 축전기용 다결정 규소층(157)이 연결되어 있다. 제1 다결정 규소층(150a)은 제1 트랜지스터부 (153a, 154a, 155a)를 포함하고 있으며, 제2 다결정 규소층(150b)은 제2 트랜지스터부(153b, 154b, 155b)를 포함한다. 제1 트랜지스터부(153a, 154a, 155a)의 소스 영역(제1 소스 영역, 153a)과 드레인 영역(제1 드레인 영역, 155a)은 n형 불순물로 도핑되어 있고, 제2 트랜지스터부(153b, 154b, 155b)의 소스 영역(제2 소스 영역, 153b)과 드레인 영역(제2 드레인 영역, 155b)은 p형 불순물로 도핑되어 있다. 이 때, 구동 조건에 따라서는 제1 소스 영역(153a) 및 드레인 영역(155a)이 p형 불순물로 도핑되고 제2 소스 영역(153b) 및 드레인 영역(155b)이 n형 불순물로 되핑될 수도 있다. 여기서, 제1 트랜지스터부(153a, 154a, 155a)는 스위칭 박막 트랜지스터의 반도체이며, 제2 트랜지스터부(153b, 154b, 155b)는 구동 박막 트랜지스터의 반도체이다. 이때, 다결정 규소층(150a, 150b, 157)의 가장자리 부분은 테이퍼 구조로 이루어진 경사진 프로파일(profile)을 가진다.
다결정 규소층(150a, 150b, 157) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 알루미늄 또는 알루미늄 합금 등과 같이 저저항의 도전 물질로 이루어진 도전막을 포함하는 게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)이 형성되어 있다. 제1 게이트 전극(124a)은 게이트선(121)에 연결되어 가지 모양으로 형성되어 있고 제1 트랜지스터의 채널부(제1 채널부, 154a)와 중첩하고 있으며, 제2 게이트 전극(124b)은 게이트선(121)과는 분리되어 있고 제2 트랜지스터의 채널부(제2 채널부, 154b)와 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(124b)과 연결되어 있고, 다결정 규소층의 유지 전극부(157)와 중첩되어 있다.
게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)의 위에는 제1 층간 절연막(801)이 형성되어 있고, 제1 층간 절연막(801) 위에는 데이터 신호를 전달하는 데이터선(171), 전원 전압을 공급하는 선형의 전원 전압용 전극(172), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 제1 소스 전극(173a)은 데이터선(171)의 일부이며 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(181)를 통하여 제1 소스 영역(153a)과 연결되어 있고, 제2 소스 전극(173b)은 전원 전압용 전극(172)의 일부로 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(184)를 통하여 제2 소스 영역(153b)과 연결되어 있다. 제1 드레인 전극(175a)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(182, 183)를 통하여 제1 드레인 영역(155a) 및 제2 게이트 전극(124b)과 접촉하여 이들을 서로 전기적으로 연결하고 있다. 제2 드레인 전극(175b)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(186)를 통하여 제2 드레인 영역(155b)과 연결되어 있으며, 데이터선(171)과 동일한 물질로 이루어져 있다.
데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b) 위에는 질화 규소 또는 산화 규소 또는 유기 절연 물질 등으로 이루어진 제2 층간 절연막(802)이 형성되어 있으며, 제2 층간 절연막(802)은 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 가진다.
제2 층간 절연막(802) 상부에는 접촉구(185)를 통하여 제2 드레인 전극 (175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 알루미늄 또는 은 합금 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 필요에 따라서는 화소 전극(190)을 ITO (Indium Tin Oxide) 또는 IZO(Indium zinc Oxide) 등의 투명한 절연 물질로 형성할 수도 있다. 투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 아래 방향으로 화상을 표시하는 바텀 방출 (bottom emission) 방식의 유기 발광에 적용한다. 불투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 상부 방향으로 화상을 표시하는 탑 방출(top emission) 방식의 유기 발광에 적용한다.
제2 층간 절연막(802) 상부에는 유기 절연 물질로 이루어져 있으며, 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극(190) 주변을 둘러싸서 유기 발광층(70)이 채워질 영역을 한정하고 있다. 격벽(803)은 검정색 안료를 포함하는 감광제를 노광, 현상하여 형성함으로써 차광막의 역할을 하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 격벽(803)에 둘러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형성되어 있다. 유기 발광층(70)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다.
유기 발광층(70)과 격벽(803) 위에는 버퍼층(804)이 형성되어 있다. 버퍼층(804)은 필요에 따라서는 생략될 수 있다.
버퍼층(804) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(190)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(270)은 알루미늄 등의 반사성이 좋은 금속으로 이루어질 수 있다.
한편, 도시하지는 않았으나 공통 전극(270)의 전도성을 보완하기 위하여 저항이 낮은 금속으로 보조 전극을 형성할 수도 있다. 보조 전극은 공통 전극(270)과 버퍼층(804) 사이 또는 공통 전극(270) 위에 형성할 수 있으며, 유기 발광층(70)과는 중첩하지 않도록 격벽(803)을 따라 매트릭스 모양으로 형성하는 것이 바람직하다.
이러한 유기 발광 표시판의 구동에 대하여 간단히 설명한다.
게이트선(121)에 온(on) 펄스가 인가되면 제1 트랜지스터가 온되어 데이터선(171)을 통하여 인가되는 화상 신호 전압 또는 데이터 전압이 제2 게이트 전극(124b)으로 전달된다. 제2 게이트 전극(124b)에 화상 신호 전압이 인가되면 제2 트랜지스터가 온되어 데이터 전압에 의한 전류가 화소 전극(190)과 유기 발광층(70)으로 흐르게 되며, 유기 발광층(70)은 특정 파장대의 빛을 방출한다. 이때, 제2 박막 트랜지스터를 통하여 흐르는 전류의 양에 따라 유기 발광층(70)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때, 제2 트랜지스터가 전류를 흘릴 수 있는 양은 제1 트랜지스터를 통하여 전달되는 화상 신호 전압과 전원 전압용 전극(172)을 통하여 전달되는 전원 전압과 차이의 크기에 의하여 결정된다.
그러면, 이러한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법을 도 4 내지 도 19b와 앞서의 도 1 내지 3을 참고로 하여 설명한다.
먼저, 도 4 내지 도 5b에서 보는 바와 같이 기판(110)의 상부에 산화 규소 등을 증착하여 차단층(111)을 형성하고, 차단층(111) 위에 비정질 규소층을 증착한다. 이어서, 비정질 규소층을 감광막 패턴을 이용한 사진 식각 공정으로 패터닝한 다음, 엑시머 레이저를 이용하거나 투과 영역으로 슬릿이 형성되어 있는 마스크를 통하여 레이저빔을 조사하여 제1 및 제2 박막 트랜지스터부(150a, 150b)와 유지 전극부(157)를 포함하는 다결정 규소로 결정화한다. 이때, 앞에서 설명한 바와 같이 결정화 공정은 비정질 규소층을 패터닝한 다음 실시하며, 비정질 규소층을 패터닝할 때에는 부분적으로 다른 두께를 가지도록, 특히 가장자리 부분은 중앙부보다 얇은 두께를 가지도록 형성하며, 이에 대하여 도면을 참조하여 구체적으로 설명한다.
도 6a 및 도 6b에 도시한 바와 같이, 우선 기판(110) 상부의 차단층 상부에 비정질 규소층(150)을 적층한다. 비정질 규소층의 증착은 LPCVD(low temperature chemical vapor deposition), PECVE(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)으로 진행할 수 있다. 이어, 비정질 규소층(150)의 상부에 감광막을 1 μm 내지 2 μm의 두께로 도포한 후, 그 후, 광마스크(도시하지 않음)를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(52, 54)을 형성한다.
이때, 현상된 감광막의 두께는 위치에 따라 다른데, 감광막은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. 중앙 영역(A)에 위치한 제1 부분과 가장자리 영역(C)에 위치한 제2 부분은 각각 도면 부호 52와 54로 나타내었고 기타 영역(B)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 비정질 규소층(150)이 드러나 있기 때문이다. 제1 부분(52)과 제2 부분(54)의 두께의 비는 후속 공정에서의 공정 조건에 따라 조절할 수 있다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다.
이러한 감광막 패턴(52, 54)을 식각 마스크로 이용하여 비정질 규소층(150)을 식각하면 감광막 패턴(52, 54)의 두께에 대응하여 도 7a 및 도 7b에서 보는 바와 같이 가장자리 부분은 중앙부보다 얇은 두께를 가지는 비정질 규소 패턴(150a', 150b', 157')을 형성할 수 있다.
이어, 도 5a 및 도 5b에서 보는 바와 같이, 레이저를 조사하거나 열을 가하여 결정화 공정을 실시하여 비정질 규소 패턴(150a', 150b', 157')을 다결정 규소 패턴(150a, 150b, 157)으로 결정화한다. 이때, 비정질 규소 패턴(150a', 150b', 157')의 가장자리 부분은 얇은 두께로 패터닝 한 다음 결정화를 실시함으로써 다결정 규소 패턴(150a, 150b, 157)의 가장자리는 완만한 프로파일을 가지는 테이퍼 구조로 형성할 수 있으며, 중앙부와 가장자리에서 결정화가 균일하게 진행되어 이후에 박막 트랜지스터의 특성을 균일하게 확보할 수 있다.
다음, 도 8 내지 도 9b에 나타낸 바와 같이, 다결정 규소층(150a, 150b, 157) 위에 게이트 절연막(140)을 증착한다. 이어서, 게이트용 금속층(120)을 증착하고 감광막을 도포하고 노광 및 현상하여 제1 감광막 패턴(PR1)을 형성한다. 제1 감광막 패턴(PR1)을 마스크로 하여 게이트 금속층(120)을 식각함으로써 제2 게이트 전극(124b)과 유지 전극(133)을 형성하고, 노출되어 있는 제2 트랜지스터부(150b) 다결정 규소층에 p형 불순물 이온을 주입하여 채널 영역(154b)을 정의하고 제2 소스 영역(153b)과 제2 드레인 영역(155b)을 형성한다. 이 때, 제2 트랜지스터부(150a) 다결정 규소층은 제1 감광막 패턴(PR1) 및 게이트 금속층(120)에 덮여 보호된다.
다음, 도 10 내지 도 11b에 나타낸 바와 같이, 제1 감광막 패턴(PR1)을 제거하고, 감광막을 새로 도포하고 노광 및 현상하여 제2 감광막 패턴(PR2)을 형성한다. 제2 감광막 패턴(PR2)을 마스크로 하여 게이트 금속층(120)을 식각함으로써 제1 게이트 전극(124a) 및 게이트선(121)을 형성하고, 노출되어 있는 제1 트랜지스터부(150a) 다결정 규소층에 n형 불순물 이온을 주입하여 채널 영역(154a)을 정의하고 제1 소스 영역(153a)과 제1 드레인 영역(155a)을 형성한다. 이 때, 제2 트랜지스터부(150a) 및 유지 전극부(157)는 제2 감광막 패턴(PR2)에 덮여 보호된다.
다음, 도 12 내지 도 13b에 나타낸 바와 같이, 게이트선(121, 124b), 제2 게이트 전극(124b) 및 유지 전극(133) 위에 제1 층간 절연막(801)을 적층하고 게이트 절연막(140)과 함께 사진 식각하여 제1 소스 영역(173a), 제1 드레인 영역(175a), 제2 소스 영역(173b) 및 제2 드레인 영역(175b)을 각각 노출시키는 접촉구(181, 182, 184, 186)와 제2 게이트 전극(124b)의 일단부를 노출시키는 접촉구(183)를 형성한다.
다음, 도 14 내지 도 15b에 나타낸 바와 같이, 데이터 금속층을 적층하고 사진 식각하여 데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b)을 형성한다. 이 때, 이후에 형성하는 화소 전극(190)을 함께 형성할 수도 있으며, 화소 전극(190)을 ITO 또는 IZO 등의 투명한 도전 물질로 형성하는 경우에는 별개의 사진 식각 공정을 통하여 형성한다.
다음, 도 16 내지 도 17b에서 보는 바와 같이, 제2 층간 절연막(802)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 형성한다.
이어, 도 18 내지 도 19b에서 보는 바와 같이, 투명한 도전 물질 또는 저저항을 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(190)을 형성한다.
다음, 도 1 내지 도 3에 나타낸 바와 같이, 화소 전극(190)이 형성되어 있는 제2 층간 절연막(802) 위에 검정색 안료를 포함하는 유기막을 도포하고 노광 및 현상하여 격벽(803)을 형성하고, 각 화소 영역에 유기 발광층(70)을 형성한다. 이 때, 유기 발광층(70)은 다층 구조로 이루어지는 것이 보통이다. 유기 발광층(70)은 마스킹(masking) 후 증착, 잉크젯 프린팅 등의 방법을 통하여 형성한다.
다음, 유기 발광층(70) 위에 전도성 유기 물질을 도포하여 버퍼층(804)을 형성하고, 버퍼층(804) 위에 ITO 또는 IZO를 증착하여 공통 전극(270)을 형성한다.
이 때, 도시하지는 않았으나 공통 전극(270) 형성 전 또는 후에 알루미늄 등의 저저항 물질로 보조 전극을 형성할 수 있다. 또, 화소 전극(190)을 투명 도전 물질로 형성하는 경우에는 공통 전극(270)을 반사성이 우수한 금속을 형성한다.
이러한 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에서는 화소 전극(190)을 불투명한 도전막으로 형성하고, 공통 전극(270)을 투명한 도전 물질로 형성하여, 화상을 표시판의 상부 방향으로 표시하는 탑 발광 방식에 대하여 설명하였다.
한편, 본 발명의 실시예에 따른 결정화 방법은 화소 전극(190)을 투명 도전 물질로 형성하고 공통 전극(270)을 불투명한 도전 물질로 형성하는 경우에는 화상을 표시한의 하부로 표시하는 바텀 방출 방식의 박막 트랜지스터 표시판 및 그 제조 방법에도 동일하게 적용할 수 있으며, 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에도 동일하게 적용할 수 있으며, 하나의 실시예를 도면을 참조하여 설명하기로 한다.
도 20은 본 발명의 실시예에 따른 결정화 방법을 통하여 다결정 규소층을 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 21은 도 20의 박막 트랜지스터 표시판을 XXI-XXI' 선을 따라 잘라 도시한 단면도이다.
도 20 및 도 21에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에는 n형 불순물이 고농도로 도핑되어 있는 소스 영역(153)과 드레인 영역(155) 및 이들 사이에 위치하며 불순물이 도핑되지 않은 채널 영역(154)이 포함된 박막 트랜지스터의 다결정 규소층(150)이 형성되어 있다.
그리고 게이트 절연(140) 위에는 일 방향으로 긴 게이트선(121)이 각각 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 n형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역(152)이 각각 형성되어 있다.
또한, 게이트 절연막(140) 상부에는 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 되며, 유지 전극 영역(157)의 양쪽에도 저농도 도핑 영역(152)이 각각 형성되어 있으며, 유지 전극 영역(157)의 한쪽에는 고농도 도핑 영역(158)이 위치한다. 게이트선(121)의 한쪽 끝 부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성할 수 있으며, 게이트 구동 회로의 출력단에 직접 연결될 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 및 반도체층(150) 위에는 제1 층간 절연막(801)이 형성되어 있다. 제1 층간 절연막(801)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.
제1 층간 절연막(801) 위의 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173d)으로 사용된다. 데이터선(171)의 한쪽 끝 부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있으며, 데이터 구동 회로의 출력단에 직접 연결될 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(801) 위에 제2 층간 절연막(802)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(175)을 노출하는 제3 접촉구(143)를 가진다.
제2 층간 절연막(802) 위에는 제3 접촉구(143)를 통해 드레인 전극(175d)과 연결되어 있는 화소 전극(190)이 각각의 화소 영역에 형성되어 있다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에서도 다결정 규소층(150)을 앞에서 설명한 바와 같이 가장자리부가 중앙부보다 얇은 두께를 가지도록 패터닝한 다음 결정화함으로써 박막 트랜지스터의 특성을 확보할 수 있다.
한편, 이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은 화소를 구동하는 스위치용 박막 트랜지스터보다는 영상 신호나 스케닝 신호를 출력하기 위한 게이트 구동 집적 회로 및 데이터 구동 집적 회로를 형성할 때 더욱 유용하다.
이처럼, 본 발명에서는 다른 부분보다 얇은 두께로 가장자리 부분을 패터닝한 다음 비정질 규소층을 결정화함으로써 박막 트랜지스터의 특성을 안정적으로 확보할 수 있으며, 이를 통하여 표시 장치의 표시 특성을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시예에 따른 제조 공정을 통하여 완성한 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18은 도 1 내지 도 3의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고,
도 5a 및 도 5b는 도 4에서 Vb-Vb' 선을 따라 잘라 도시한 단면도이고,
도 6a 및 도 6b는 도 4에서 Vb-Vb' 선을 따라 잘라 도시한 단면도로서, 결정화 공정을 실시하기 전 비정질 규소층을 패터닝하는 단계를 도시한 도면이고,
도 7a 및 도 7b는 도 5에서 Vb-Vb' 선을 따라 잘라 도시한 단면도로서, 도 6a 및 도 6b의 다음 단계를 도시한 도면이고,
도 9a 및 도 9b는 도 8에서 IXb-IXb' 선을 따라 잘라 도시한 단면도이고,
도 11a 및 도 11b는 도 10에서 XIb-XIb' 선을 따라 잘라 도시한 단면도이고,
도 13a 및 도 13b는 도 12에서 XIIIb-XIIIb' 선을 따라 잘라 도시한 단면도이고,
도 15a 및 도 15b는 도 14에서 XVb-XVb' 선을 따라 잘라 도시한 단면도이고,
도 17a 및 도 17b는 도 16에서 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도이고,
도 19a 및 도 19b는 도 18에서 XIXb-XIXb' 선을 따라 잘라 도시한 단면도이고,
도 20은 본 발명의 실시예에 따른 제조 방법을 통하여 완성한 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 21은 도 20의 박막 트랜지스터 표시판을 XX-XX' 선을 따라 잘라 도시한 단면도이다.

Claims (5)

  1. 절연 기판의 상부에 비정질 규소를 적층하는 단계,
    상기 비정질 규소를 패터닝하여 부분적으로 다른 두께를 가지는 비정질 규소 패턴을 형성하는 단계,
    상기 비정질 규소 패턴을 결정화하여 다결정 규소의 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계,
    상기 반도체층에 불순물을 주입하여 상기 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하는 단계,
    상기 게이트 전극을 덮는 제1 층간 절연막을 형성하는 단계,
    상기 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  2. 제1항에서,
    상기 소스 및 드레인 전극을 덮는 제2 층간 절연막을 형성하는 단계,
    상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터의 제조 방법.
  3. 제1항에서,
    상기 비정질 규소의 가장자리 부분은 중앙부보다 얇은 두께로 형성하는 박막 트랜지스터의 제조 방법.
  4. 제3항에서,
    상기 비정질 규소 패턴은 감광막 패턴을 이용한 사진 식각 공정으로 형성하며, 상기 감광막 패턴은 부분적으로 다른 두께를 가지는 박막 트랜지스터의 제조 방법.
  5. 제4항에서,
    상기 감광막 패턴은 부분적으로 다른 투과율을 가지는 마스크를 이용하여 형성하는 박막 트랜지스터의 제조 방법.
KR1020030094065A 2003-12-19 2003-12-19 박막 트랜지스터의 제조 방법 KR20050063015A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094065A KR20050063015A (ko) 2003-12-19 2003-12-19 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094065A KR20050063015A (ko) 2003-12-19 2003-12-19 박막 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050063015A true KR20050063015A (ko) 2005-06-28

Family

ID=37254908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094065A KR20050063015A (ko) 2003-12-19 2003-12-19 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20050063015A (ko)

Similar Documents

Publication Publication Date Title
KR100653297B1 (ko) 일렉트로 루미네선스 표시 장치
US7785942B2 (en) Active matrix organic EL display device and manufacturing method thereof
JP4613054B2 (ja) 有機発光表示板及びその製造方法
KR101333612B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100997971B1 (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
US7385223B2 (en) Flat panel display with thin film transistor
KR20090050765A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101071712B1 (ko) 유기전계발광 소자 및 그의 제조 방법
KR20140084603A (ko) 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
JP2002033481A (ja) 薄膜半導体装置
KR102034071B1 (ko) 폴리 실리콘 박막트랜지스터를 포함하는 유기발광 디스플레이 장치 및 이의 제조방법
KR101843191B1 (ko) 유기발광 다이오드 표시장치 및 그의 제조방법
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
KR101071255B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101272326B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101100875B1 (ko) 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법
KR20050063015A (ko) 박막 트랜지스터의 제조 방법
KR101032940B1 (ko) 박막 트랜지스터 표시판
KR100920343B1 (ko) 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법
KR101032944B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법
KR100982497B1 (ko) 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법
KR101018749B1 (ko) 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법
KR101067939B1 (ko) 유기전계발광표시소자의 제조방법
KR20050068537A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20090105649A (ko) 표시 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application