KR20050050847A - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR20050050847A KR20050050847A KR1020030084494A KR20030084494A KR20050050847A KR 20050050847 A KR20050050847 A KR 20050050847A KR 1020030084494 A KR1020030084494 A KR 1020030084494A KR 20030084494 A KR20030084494 A KR 20030084494A KR 20050050847 A KR20050050847 A KR 20050050847A
- Authority
- KR
- South Korea
- Prior art keywords
- scan
- output terminal
- voltage
- waveform
- falling
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은, 리셋하강파형을 인가하는 회로가 파손된 경우에도 플라즈마 표시패널의 파손을 방지할 수 있는 플라즈마 표시패널 및 그의 구동방법을 제공한다.The present invention provides a plasma display panel and a driving method thereof capable of preventing damage to the plasma display panel even when a circuit to which the reset falling waveform is applied is broken.
본 발명은, 나란히 배열된 주사전극 및 유지전극과 교차되게 배열되는 어드레스전극들을 포함하고, 리셋기간, 어드레스기간 및 유지기간 동안 상기 전극들에 구동파형을 인가하는 구동부를 포함하는 플라즈마 표시패널에서, 주사전극을 구동하는 주사전극구동부는 주사전극에 리셋을 위하여 인가되며 제1전압부터 제2전압까지 서서히 하강하는 하강파형을 인가하는 하강파형인가부; 및 주사전극의 어드레싱을 위하여 인가되는 제3전압의 주사선택전압파형을 인가하는 주사선택전압인가부를 포함하고, 하강파형인가부는 하강파형의 출력단에 퓨즈소자가 연결된다.The present invention provides a plasma display panel including a drive unit including address electrodes arranged to intersect the scan electrodes and the sustain electrodes arranged side by side, and applying a driving waveform to the electrodes during a reset period, an address period, and a sustain period. A scan electrode driver for driving the scan electrodes, the falling waveform applying unit being applied to the scan electrodes to reset and applying a falling waveform gradually falling from the first voltage to the second voltage; And a scan selection voltage application unit for applying a scan selection voltage waveform of a third voltage applied for addressing the scan electrode, wherein the falling waveform application unit is connected to an output terminal of the falling waveform.
본 발명에 따르면, 하강램프인가부의 출력단 및 주사선택전압인가부의 출력단 각각에 퓨즈역할을 하는 소자를 연결함으로써, 하강램프인가부의 파손에 의해 어드레스 데이터에 상관없이 모든 방전셀에서 유지방전이 발생하는 것을 방지할 수 있다.According to the present invention, by connecting an element acting as a fuse to each of the output terminal of the falling lamp applying unit and the output terminal of the scanning selection voltage applying unit, it is possible to prevent sustain discharge from occurring in all discharge cells regardless of the address data due to breakage of the falling lamp applying unit. You can prevent it.
Description
본 발명은 플라즈마 표시패널(plasma display panel: PDP) 및 그 구동방법에 관한 것으로, 특히 표시 휘도를 높일 수 있는 플라즈마 표시패널 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (PDP) and a driving method thereof, and more particularly, to a plasma display panel capable of increasing display brightness and a driving method thereof.
최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), 플라즈마 표시패널 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 플라즈마 표시패널은 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, 플라즈마 표시패널이 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다. Recently, flat display devices such as a liquid crystal display (LCD), a field emission display (FED), and a plasma display panel have been actively developed. Among the flat panel display devices, the plasma display panel has advantages of higher luminance and luminous efficiency and wider viewing angle than other flat panel display devices. Accordingly, the plasma display panel is in the spotlight as a display device to replace the conventional cathode ray tube (CRT) in a large display device of 40 inches or more.
먼저, 도 1을 참조하여 일반적인 플라즈마 표시패널의 구조에 대하여 설명한다.First, a structure of a general plasma display panel will be described with reference to FIG. 1.
도 1은 일반적인 플라즈마 표시패널의 구조를 보여주는 부분분해 사시도이다. 1 is a partially exploded perspective view illustrating a structure of a general plasma display panel.
도 1에 도시한 바와 같이, 제1유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2유리기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스전극(8)이 설치된다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제1유리기판(1)과 제2유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부에 있는 방전공간이 방전셀(12)을 형성한다.As shown in FIG. 1, the scan electrode 4 and the sustain electrode 5 covered with the dielectric layer 2 and the protective film 3 are arranged in parallel on the first glass substrate 1. A plurality of address electrodes 8 covered with the insulator layer 7 are provided on the second glass substrate 6. A partition 9 is formed on the insulator layer 7 between the address electrodes 8 in parallel with the address electrode 8. In addition, the phosphor 10 is formed on the surface of the insulator layer 7 and on both side surfaces of the partition wall 9. The first glass substrate 1 and the second glass substrate 6 have a discharge space 11 therebetween so that the scan electrode 4 and the address electrode 8 and the sustain electrode 5 and the address electrode 8 are orthogonal to each other. They are arranged to face each other. The discharge space at the intersection of the address electrode 8 and the pair of the scanning electrode 4 and the sustain electrode 5 forms a discharge cell 12.
도 2는 도 1의 플라즈마 표시패널의 전극들의 배열을 개략적으로 보여주는 도면이다.FIG. 2 is a diagram schematically illustrating an arrangement of electrodes of the plasma display panel of FIG. 1.
도 2에 도시한 바와 같이, 플라즈마 표시패널의 전극들은 m×n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방 향으로는 n행의 주사전극(Y1~Yn)(이하, Y전극 이라 명명함) 및 유지전극(X1~Xn)(이하, X전극이라고 명명함)이 교대로 배열되어 있다. 즉, X전극(X1~Xn)과 Y전극(Y1~Yn)은 어드레스전극(A1~Am)과 직교되도록 제1유리기판(1)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점마다 방전셀(12)이 형성된다. 방전셀(12)의 방전공간에는 플라즈마 형성용 가스가 밀봉되고, 3전극에 인가되는 펄스에 의해 방전되어 화상을 표시한다. As shown in FIG. 2, the electrodes of the plasma display panel have a matrix configuration of m × n. Specifically, the address electrodes A1 to Am are arranged in the column direction and the scan electrodes of n rows in the row direction. (Y1 to Yn) (hereinafter referred to as Y electrode) and sustain electrodes X1 to Xn (hereinafter referred to as X electrode) are alternately arranged. That is, the X electrodes X1 to Xn and the Y electrodes Y1 to Yn are formed in a predetermined pattern on the back of the first glass substrate 1 to be orthogonal to the address electrodes A1 to Am. Discharge cells 12 are formed at each crossing point. The plasma forming gas is sealed in the discharge space of the discharge cell 12 and discharged by a pulse applied to the three electrodes to display an image.
상기한 바와 같은 구조의 플라즈마 표시 패널(1)의 구동방법으로서, 서브필드가 리셋기간, 어드레스 기간 및 유지기간으로 분할되어 구동되는 어드레스-표시 분리(ADS: Address and Display period Separated) 구동방법이 미국특허 제5541618호에 개시되어 있다.As a method of driving the plasma display panel 1 having the above structure, an address and display period separated (ADS) driving method in which a subfield is driven by being divided into a reset period, an address period, and a sustain period is disclosed in the United States. It is disclosed in patent no.
도 3은 어드레스-표시 분리 구동방법에서 사용되는 플라즈마 표시패널의 서브필드의 구동파형을 보여주는 도면이다.3 is a view showing a driving waveform of a subfield of the plasma display panel used in the address-display separation driving method.
도 3에서와 같이, 각 서브필드는 리셋기간, 어드레스기간 및 유지기간으로 구성된다. 리셋기간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup)하는 역할을 한다. As shown in Fig. 3, each subfield is composed of a reset period, an address period, and a sustain period. The reset period serves to erase the wall charge state of the previous sustain discharge and to set up wall charge in order to stably perform the next address discharge.
여기서, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽전압은 벽전하에 의해서 방전셀의 벽에 형성되는 전위차를 말한다.Here, the wall charges refer to electric charges formed on the walls of the discharge cells (eg, dielectric layers) close to each electrode and accumulated in the electrodes. Such wall charges are not actually in contact with the electrodes themselves, but here wall charges are described as "formed", "accumulated" or "stacked" on the electrodes. In addition, the wall voltage refers to a potential difference formed on the wall of the discharge cell by the wall charge.
어드레스기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓는 동작을 수행하는 기간이다. 유지기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. The address period is a period in which wall charges are accumulated on cells (addressed cells) that are turned on by selecting cells that are turned on and cells that are not turned on in the panel. The sustain period is a period in which a discharge for actually displaying an image on the addressed cells is performed.
도 4는 도 3의 구동방법에 의해 구동되는 플라즈마 표시패널에서 리셋기간에 벽전하를 소거시키기 위한 하강램프파형을 인가하는 구동회로가 파손되었을 때 발생할 수 있는 구동파형을 보여주는 도면이다.FIG. 4 is a view illustrating driving waveforms that may occur when a driving circuit that applies a falling ramp waveform for erasing wall charges during a reset period in a plasma display panel driven by the driving method of FIG. 3 is broken.
리셋기간에 유지방전에 의해 인가된 벽전하를 소거하기 위하여 Y전극에 상승램프 및 하강램프를 포함하는 파형을 인가한다. 그런데 하강램프파형을 인가하는 회로가 파손되어 하강램프파형을 출력하지 못하면, 도 4에서와 같이, 상승램프가 종료된 후 전압(Vr)이 유지된며 유지방전에 의해 인가된 벽전하는 소거되지 않는다. 전압(Vr)이 유지된 상태에서 어드레싱을 위한 어드레스전압(-Vsc)이 인가되면 Y전극의 전압은 전압(Vr)에서 전압(-Vsc)까지 떨어지게 되면, 이러한 오동작이 발생하게 되면 어드레스 데이터(Address data) 없이 모든 방전셀에서 유지방전이 발생하게 된다. In the reset period, a waveform including a rising lamp and a falling lamp is applied to the Y electrode to erase the wall charges applied by the sustain discharge. However, when the circuit for applying the falling ramp waveform is broken and the falling ramp waveform is not output, as shown in FIG. 4, the voltage Vr is maintained after the rising lamp is terminated and the wall charge applied by the sustain discharge is not erased. When the address voltage (-Vsc) for addressing is applied while the voltage Vr is maintained, the voltage of the Y electrode falls from the voltage Vr to the voltage (-Vsc). When such a malfunction occurs, the address data (Address) sustain discharge occurs in all discharge cells without data).
한편, 플라즈마 표시패널의 소비 전력을 제어하기 위해 어드레스 데이터가 온되는 양에 의해 서스테인 펄스의 수를 조정한다. 구체적으로, 켜지는 셀의 수가 많고 밝은 휘도를 출력하는 화이트계조(white gray)인 경우에는 유지 방전의 수를 감소시켜 소비 전력을 줄이고, 켜지는 셀의 수가 적고 어두운 휘도를 출력하는 블랙계조(black gray)인 경우에는 유지 방전의 수를 증가시켜 휘도를 증가시킨다. On the other hand, in order to control the power consumption of the plasma display panel, the number of sustain pulses is adjusted by the amount of the address data turned on. Specifically, in the case of a white gray that outputs a bright luminance with a large number of cells to be turned on, the power consumption is reduced by reducing the number of sustain discharges, and a black gray that outputs a dark luminance with a small number of cells turned on gray), the number of sustain discharges is increased to increase luminance.
그런데, 블랙계조이기 때문에 유지방전의 수가 증가되도록 조정한 경우, 앞서 설명한 바와 같이 하강램프파형을 인가하는 회로가 파손으로 벽전하가 소거되지 않으면, 모든 방전셀이 어드레싱되어 유지방전이 발생한다. 이에 의해 소비 전력 제어 범위를 크게 초과하게 된다. 즉, 어드레스 데이터에 의하면 유지방전이 발생되는 셀이 적어 유지 방전의 수를 크게 증가시킨 상태에서, 모든 발전셀에서 유지방전이 발생하게 되면 규정한 소비 전력을 크게 초과하게 된다. 이 때문에 플라즈마 표시패널이 파손될 뿐만 아니라 화재나 기타 문제를 발생시킬 우려가 있다.However, when the number of sustain discharges is adjusted because of black gradation, as described above, if the circuit to which the down ramp waveform is applied is not damaged due to breakage of the wall charges, all discharge cells are addressed to generate sustain discharge. This greatly exceeds the power consumption control range. That is, according to the address data, when the sustain discharge occurs in all the power generation cells in a state where the number of sustain discharges is largely increased because the number of sustain discharges is small, the power consumption specified is greatly exceeded. This may not only damage the plasma display panel but also cause a fire or other problems.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는, 리셋하강램프파형을 인가하는 회로가 파손된 경우에도 플라즈마 표시패널의 파손을 방지할 수 있는 플라즈마 표시패널 및 그의 구동방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display panel and a driving method thereof capable of preventing damage to the plasma display panel even when a circuit for applying a reset down ramp waveform is broken.
상기 기술적 과제를 해결하기 위한 본 발명의 첫째 특징에 따른 플라즈마 표시패널은, The plasma display panel according to the first aspect of the present invention for solving the above technical problem,
나란히 배열된 주사전극 및 유지전극과 교차되게 배열되는 어드레스전극들을 포함하고, 리셋기간, 어드레스기간 및 유지기간 동안 상기 전극들에 구동파형을 인가하는 구동부를 포함하는 플라즈마 표시패널으로서, 10. A plasma display panel comprising: address electrodes arranged to intersect with scan electrodes and sustain electrodes arranged side by side; and a driving unit for applying a driving waveform to the electrodes during a reset period, an address period, and a sustain period;
상기 주사전극을 구동하는 주사전극구동부는 Scan electrode driving unit for driving the scan electrode
상기 주사전극에 리셋을 위하여 인가되며 제1전압부터 제2전압까지 서서히 하강하는 하강파형을 인가하는 하강파형인가부; 및A falling waveform applying unit applied to the scan electrode for resetting and applying a falling waveform gradually falling from a first voltage to a second voltage; And
상기 주사전극의 어드레싱을 위하여 인가되는 제3전압의 주사선택전압파형을 인가하는 주사선택전압인가부를 포함하고,A scan select voltage applying unit configured to apply a scan select voltage waveform of a third voltage applied for addressing the scan electrodes;
상기 하강파형인가부는 상기 하강파형의 출력단에 퓨즈소자가 연결된다.The falling waveform applying unit is connected to the output terminal of the falling waveform fuse element.
여기서, 상기 하강파형인가부의 출력단은 상기 주사선택전압인가부의 출력단과 병렬로 접속될 수 있다.Here, the output terminal of the falling waveform applying unit may be connected in parallel with the output terminal of the scanning selection voltage applying unit.
상기 퓨즈소자가 연결된 상기 하강파형인가부의 출력단에 상기 주사선택전압인가부의 출력단이 병렬 접속될 수 있다.An output terminal of the scan selection voltage application unit may be connected in parallel to an output terminal of the falling waveform application unit to which the fuse device is connected.
상기 퓨즈소자가 연결된 상기 주사선택전압인가부의 출력단에 상기 하강파형인가부의 출력단이 병렬로 접속될 수 있다.An output terminal of the falling waveform application unit may be connected in parallel to an output terminal of the scan selection voltage application unit to which the fuse device is connected.
상기 주사선택전압인가부의 출력단에 퓨즈소자가 연결될 수 있다.A fuse device may be connected to an output terminal of the scan selection voltage applying unit.
상기 하강파형인가부의 출력단은 상기 하강파형의 출력단일 수 있다.The output terminal of the falling waveform applying unit may be an output terminal of the falling waveform.
상기 주사선택전압인가부의 출력단은 상기 주사선택전압파형의 출력단일 수 있다.The output terminal of the scan selection voltage applying unit may be an output terminal of the scan selection voltage waveform.
본 발명의 둘째 특징에 따른 플라즈마 표시패널은, Plasma display panel according to a second aspect of the present invention,
나란히 배열된 주사전극 및 유지전극과 교차되게 배열되는 어드레스전극들을 포함하고, 리셋기간, 어드레스기간 및 유지기간 동안 상기 전극들에 구동파형을 인가하는 구동부를 포함하는 플라즈마 표시패널으로서, 10. A plasma display panel comprising: address electrodes arranged to intersect with scan electrodes and sustain electrodes arranged side by side; and a driving unit for applying a driving waveform to the electrodes during a reset period, an address period, and a sustain period;
상기 주사전극을 구동하는 주사전극구동부는 Scan electrode driving unit for driving the scan electrode
상기 주사전극에 리셋을 위하여 인가되며 제1전압부터 제2전압까지 서서히 하강하는 하강파형을 인가하는 하강파형인가부; 및A falling waveform applying unit applied to the scan electrode for resetting and applying a falling waveform gradually falling from a first voltage to a second voltage; And
상기 주사전극의 어드레싱을 위하여 인가되는 제3전압의 주사선택전압파형을 인가하는 주사선택전압인가부를 포함하고,A scan select voltage applying unit configured to apply a scan select voltage waveform of a third voltage applied for addressing the scan electrodes;
상기 하강파형인가부 및 상기 주사선택전압인가부의 공통 출력단에 퓨즈소자가 연결된다.A fuse element is connected to a common output terminal of the falling waveform applying unit and the scan selection voltage applying unit.
상기 하강파형인가부의 출력단은 상기 주사선택전압인가부의 출력단과 병렬접속될 수 있다. The output terminal of the falling waveform applying unit may be connected in parallel with the output terminal of the scan selection voltage applying unit.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예들에 대하여 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail embodiments of the present invention.
도 5는 플라즈마 표시패널의 주사전극에 인가되는 구동파형을 인가하는 주사전극구동회로를 보여주는 도면이다. 5 is a diagram illustrating a scan electrode driving circuit applying a driving waveform applied to a scan electrode of a plasma display panel.
도 5에서와 같이, 주사전극구동회로(200)는, 유지전압인가부(210), 상승램프인가부(220), 하강램프인가부(230) 및 주사구동부(240)를 포함한다. As shown in FIG. 5, the scan electrode driving circuit 200 includes a sustain voltage applying unit 210, a rising lamp applying unit 220, a falling lamp applying unit 230, and a scan driving unit 240.
또한, 주사구동부(240)는 어드레스기간에 하이레벨을 인가하는 주사전압인가부(243), 로우레벨을 인가하는 주사선택전압인가부(245) 및 인가될 전압을 주사전극에 전달하는 스캔IC(247)를 포함한다. In addition, the scan driver 240 includes a scan voltage applying unit 243 for applying a high level in the address period, a scan selection voltage applying unit 245 for applying a low level, and a scan IC for transmitting the voltage to be applied to the scan electrode ( 247).
주사선택전압인가부(245)는 트랜지스터(YscL)를 이용하며, 도시하지는 않았지만 높은 전압을 견디기 위해서 백투백(back to back)으로 형성될 수 있다.The scan selection voltage applying unit 245 uses a transistor YscL and may be formed back to back to withstand high voltage although not shown.
상승램프인가부(220)는 트랜지스터(Yrr)를 이용하여 전압(Vset)까지 서서히 상승하는 상승램프파형을 인가한다.The rising ramp applying unit 220 applies a rising ramp waveform that gradually rises to the voltage Vset using the transistor Yrr.
하강램프인가부(230)는 트랜지스터(Yfr)를 이용하여 전압(Vr)부터 전압(-VscL)까지 서서히 하강하는 하강램프파형을 인가한다. The falling ramp application unit 230 applies a falling ramp waveform that gradually descends from the voltage Vr to the voltage -VscL using the transistor Yfr.
-VscL 전압은 Vr 전압보다 낮으므로, 트랜지스터(YscL)의 턴온시에 트랜지스터(Yfr)의 바디 다이오드를 통하여 전류 경로가 형성될 수 있다. 이 전류 경로를 차단하기 위해, 도시되지는 않았지만, 트랜지스터(Yfr)의 바디 다이오드에 대해서 반대 방향으로 바디 다이오드가 형성되는 트랜지스터를 추가로 형성할 수 있다Since the -VscL voltage is lower than the Vr voltage, a current path may be formed through the body diode of the transistor Yfr at the turn-on of the transistor YscL. In order to block this current path, although not shown, a transistor in which a body diode is formed in a direction opposite to the body diode of the transistor Yfr may be further formed.
유지전압인가부(210)는 도 3의 유지기간에 유지방전을 위하여 인가되는 유지펄스를 인가한다.The sustain voltage applying unit 210 applies a sustain pulse applied for sustain discharge in the sustain period of FIG. 3.
도 6은 본 발명의 제1 실시예에 따른 주사전극구동회로(300)를 보여주는 도면이다.6 is a diagram illustrating a scan electrode driver circuit 300 according to a first embodiment of the present invention.
제1 실시예에 따른 주사전극구동회로(300)는, 하강램프인가부(230)가 파손되어 하강램프파형이 인가되지 않고 전압(Vr)이 계속 주사전극에 인가되는 것을 방지하기 위하여, 하강램프인가부(230)의 출력단에 퓨즈(fuse)의 역할을 하는 소자(201) 및 주사선택전압인가부(245)의 출력단에 퓨즈 역할을 하는 소자(203)를 더 포함한다.In the scanning electrode driving circuit 300 according to the first embodiment, the falling lamp applying unit 230 is damaged so that the falling ramp waveform is not applied and the voltage Vr is not continuously applied to the scanning electrode. The device 201 further includes a device 201 serving as a fuse at the output terminal of the applying unit 230 and a device 203 serving as a fuse at the output terminal of the scan selection voltage applying unit 245.
따라서, 제1 실시예에 따른 주사전극구동회로(200)는, 전압(Vr)이 계속 인가되는 경우, 소자(201)가 파괴되어 더 이상 주사전극에 전압이 인가되지 않는다. 이에 의해 모든 방전셀에서 방전이 발생하는 것을 방지할 수 있다. Therefore, in the scan electrode driving circuit 200 according to the first embodiment, when the voltage Vr is continuously applied, the element 201 is destroyed and no voltage is applied to the scan electrode anymore. This can prevent the discharge from occurring in all the discharge cells.
도 7은 본 발명의 제2 실시예에 따른 주사전극구동회로(400)를 보여주는 도면이다.7 is a diagram illustrating a scan electrode driving circuit 400 according to a second embodiment of the present invention.
제2 실시예에 따른 주사전극구동회로(400)는, 하강램프인가부(230)가 파손되어 하강램프파형이 인가되지 않고 전압(Vr)이 계속 주사전극에 인가되는 것을 방지하기 위하여, 하강램프인가부(230) 및 주사선택전압인가부(245)의 출력단에 퓨즈(fuse)의 역할을 하는 소자(205)를 더 포함한다.In the scan electrode driving circuit 400 according to the second exemplary embodiment, the falling lamp applying unit 230 is damaged so that the falling lamp waveform is not applied and the voltage Vr is not continuously applied to the scan electrode. The device 205, which functions as a fuse, is further included at the output terminals of the applying unit 230 and the scan selection voltage applying unit 245.
따라서, 제1 실시예에 따른 주사전극구동회로(200)는, 전압(Vr)이 계속 인가되는 경우, 소자(205)가 파괴되어 더 이상 주사전극에 전압이 인가되지 않는다. 이에 의해 모든 방전셀에서 방전이 발생하는 것을 방지할 수 있다. Therefore, in the scan electrode driving circuit 200 according to the first embodiment, when the voltage Vr is continuously applied, the element 205 is destroyed and no voltage is applied to the scan electrode anymore. This can prevent the discharge from occurring in all the discharge cells.
또한, 제2 실시예는 하강램프인가부(230) 및 주사선택전압인가부(245)는 출력 경로를 공유하고, 더 정확하게는 전체 패널을 보호하기 위한 퓨즈 역할을 하는 소자(205)를 공유한다. 따라서 하강램프인가부(230) 또는 주사선택전압인가부(245) 중 어느 하나가 파괴되더라도 소자(205)가 파괴된다.Also, in the second embodiment, the down ramp applying unit 230 and the scan selection voltage applying unit 245 share an output path, and more precisely, share an element 205 serving as a fuse to protect the entire panel. . Therefore, the element 205 is destroyed even if either the falling ramp application unit 230 or the scan selection voltage application unit 245 is destroyed.
즉, 퓨즈 역할을 하는 소자를 공유하면 하강램프인가부(230)가 파손이 되어 퓨즈가 끊어지게 될 때 주사선택전압인가부의 출력되기 때문에 주사전극에는 주사에 필요한 전압이 공급되지 않아 종래와 같이 모든 방전셀이 켜지는 문제가 발생하지 않게 된다. 따라서 화면은 블랙상태를 유지하게 된다. That is, if the element serving as a fuse is shared, the falling lamp application unit 230 is broken and the scan selection voltage application unit is output when the fuse is blown, so that the voltage required for scanning is not supplied to the scan electrode. The problem that the discharge cell is turned on does not occur. Therefore, the screen remains black.
앞에서 바람직한 실시예들에 근거하여 본 발명을 설명하였지만, 이 실시예는 본 발명을 제한하려는 것이 아니라 예시하려는 것이다. 본 발명이 속하는 기술분야의 통상의 기술자에게는 본 발명의 기술사상의 벗어남 없이 실시예에 대한 다양한 변화, 변경 등이 가능함은 명백할 것이다. 그러므로 본 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 변화예 또는 변경예 등을 모두 포함하는 것으로 해석되어야 할 것이다.Although the present invention has been described above based on the preferred embodiments, the embodiments are intended to illustrate and not limit the invention. It will be apparent to those skilled in the art that various changes, modifications, and the like can be made to the embodiments without departing from the spirit of the invention. Therefore, the protection scope of the present invention will be limited only by the appended claims, and should be construed as including all changes or modifications.
본 발명에 따르면, 하강램프인가부의 출력단 및 주사선택전압인가부의 출력단 각각에 퓨즈역할을 하는 소자를 연결함으로써, 하강램프인가부의 파손에 의해 어드레스 데이터에 상관없이 모든 방전셀에서 유지방전이 발생하는 것을 방지할 수 있다.According to the present invention, by connecting an element acting as a fuse to each of the output terminal of the falling lamp applying unit and the output terminal of the scanning selection voltage applying unit, it is possible to prevent sustain discharge from occurring in all discharge cells regardless of the address data due to breakage of the falling lamp applying unit. You can prevent it.
또는 하강램프인가부 및 주사선택전압인가부의 출력단을 공유시키고 그 출력단에 퓨즈역할을 하는 소자를 연결하여 하강램프인가부 및 주사선택전압인가부가 퓨즈소자를 공유하게 함으로써, 퓨즈소자가 파괴되어끊어지게 될 때 주사선택전압인가부의 출력되기 때문에 주사전극에는 주사에 필요한 전압이 공급되지 않아 종래와 같이 모든 방전셀이 켜지는 문제가 발생하지 않게 된다. Or by sharing the output terminals of the falling lamp application section and the scan selection voltage application section and connecting the elements acting as fuses to the output terminals so that the falling lamp application section and the scan selection voltage application section share the fuse elements, the fuse element is destroyed and disconnected. In this case, since the scan selection voltage applying unit is outputted, the scan electrode is not supplied with the voltage required for scanning, so that all the discharge cells are turned on as in the prior art.
따라서, 블랙계조이기 때문에 유지방전의 수가 증가되도록 조정한 경우에서, 소비 전력 제어 범위를 크게 초과하는 일이 발생하지 않아, 플라즈마 표시패널의 파괴, 화재 등의 문제는 발생되지 않는다.Therefore, in the case of adjusting to increase the number of sustain discharges because of black gradation, a large exceeding power consumption control range does not occur, and problems such as destruction of the plasma display panel and fire do not occur.
도 1은 일반적인 플라즈마 표시패널의 구조를 보여주는 부분분해 사시도이다. 1 is a partially exploded perspective view illustrating a structure of a general plasma display panel.
도 2는 도 1의 플라즈마 디스플레이 패널의 전극들의 배열을 개략적으로 보여주는 도면이다.FIG. 2 is a diagram schematically illustrating an arrangement of electrodes of the plasma display panel of FIG. 1.
도 3은 앞서 설명한 3전극을 갖는 플라즈마 표시패널의 서브필드의 구동파형을 보여주는 도면이다.3 is a diagram illustrating driving waveforms of a subfield of a plasma display panel having three electrodes described above.
도 4는 도 3의 구동방법에 의해 구동되는 플라즈마 표시패널에서 리셋기간에 하강램프파형을 인가하는 구동회로가 파손되었을 때 발생할 수 있는 구동파형을 보여주는 도면이다.FIG. 4 is a view illustrating driving waveforms that may occur when a driving circuit for applying a falling ramp waveform during a reset period is broken in a plasma display panel driven by the driving method of FIG. 3.
도 5는 플라즈마 표시패널의 주사전극에 인가되는 구동파형을 인가하는 주사전극구동회로를 보여주는 도면이다. 5 is a diagram illustrating a scan electrode driving circuit applying a driving waveform applied to a scan electrode of a plasma display panel.
도 6은 본 발명의 제1 실시예에 따른 주사전극구동회로(300)를 보여주는 도면이다.6 is a diagram illustrating a scan electrode driver circuit 300 according to a first embodiment of the present invention.
도 7은 본 발명의 제2 실시예에 따른 주사전극구동회로(400)를 보여주는 도면이다.7 is a diagram illustrating a scan electrode driving circuit 400 according to a second embodiment of the present invention.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084494A KR100542516B1 (en) | 2003-11-26 | 2003-11-26 | Plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084494A KR100542516B1 (en) | 2003-11-26 | 2003-11-26 | Plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050050847A true KR20050050847A (en) | 2005-06-01 |
| KR100542516B1 KR100542516B1 (en) | 2006-01-11 |
Family
ID=38666160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030084494A KR100542516B1 (en) | 2003-11-26 | 2003-11-26 | Plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100542516B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719552B1 (en) * | 2005-06-20 | 2007-05-17 | 삼성에스디아이 주식회사 | Plasma display panel |
| CN100437699C (en) * | 2005-07-06 | 2008-11-26 | 三星Sdi株式会社 | Plasma display and driving apparatus thereof |
-
2003
- 2003-11-26 KR KR1020030084494A patent/KR100542516B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719552B1 (en) * | 2005-06-20 | 2007-05-17 | 삼성에스디아이 주식회사 | Plasma display panel |
| CN100437699C (en) * | 2005-07-06 | 2008-11-26 | 三星Sdi株式会社 | Plasma display and driving apparatus thereof |
| US7616175B2 (en) | 2005-07-06 | 2009-11-10 | Samsung Sdi Co., Ltd. | Plasma display device and driving apparatus thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100542516B1 (en) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100502924B1 (en) | Plasma display panel and driving method thereof | |
| KR100467432B1 (en) | Driving circuit for plasma display panel and method thereof | |
| KR100551033B1 (en) | Driving method of plasma display panel and diriving apparatus thereof and plasma display device | |
| KR100570613B1 (en) | Plasma display panel and driving method thereof | |
| JP4031001B2 (en) | Driving device and driving method for plasma display panel | |
| KR20050041044A (en) | Plasma display panel and driving method thereof | |
| JP2005165267A (en) | Plasma display and driving method thereof | |
| KR100542516B1 (en) | Plasma display panel | |
| KR100578960B1 (en) | Plasma display panel and driving method thereof | |
| KR100458573B1 (en) | Method for driving plasma display panel | |
| KR100570748B1 (en) | Plasma display panel and Method for deriving the same | |
| KR100589377B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100612383B1 (en) | Plasma display panel and driving method thereof | |
| KR100578809B1 (en) | Plasma display device and driving method thereof | |
| KR100458567B1 (en) | A plasma display panel driving apparatus which produces a multi-level driving voltage and the driving method thereof | |
| KR100553207B1 (en) | Plasma display panel and Method for driving the same | |
| KR20050041054A (en) | Plasma display panel and method for deriving the same | |
| KR20050037136A (en) | Plasma display panel and driving method thereof | |
| KR100536219B1 (en) | Plasma display panel and driving method thereof | |
| KR100578828B1 (en) | Plasma display panel and Method for deriving the same | |
| KR100578832B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100578834B1 (en) | Plasma display panel and Method for deriving the same | |
| KR100599643B1 (en) | Plasma display panel and Method for deriving the same | |
| KR100542519B1 (en) | Plasma display panel and Method for deriving the same | |
| KR20050040558A (en) | Driving method of plasma display panel and plasma display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090105 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |