KR20050046926A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20050046926A
KR20050046926A KR1020030080545A KR20030080545A KR20050046926A KR 20050046926 A KR20050046926 A KR 20050046926A KR 1020030080545 A KR1020030080545 A KR 1020030080545A KR 20030080545 A KR20030080545 A KR 20030080545A KR 20050046926 A KR20050046926 A KR 20050046926A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
gate
lines
Prior art date
Application number
KR1020030080545A
Other languages
English (en)
Inventor
홍성규
홍성환
손정호
다케시타후사유키
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030080545A priority Critical patent/KR20050046926A/ko
Publication of KR20050046926A publication Critical patent/KR20050046926A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 복수개의 게이트선, 절연 기판 위에 형성되어 있는 유지 전극선 및 유지 전극선의 가지로 이웃하는 유지 전극선을 전기적으로 연결하는 복수개의 유지 전극, 게이트선과 절연되어 교차하는 복수개의 데이터선, 게이트선 및 데이터선과 각각 연결되어 있는 복수개의 박막 트랜지스터, 박막 트랜지스터를 덮고 있는 보호막, 보호막 위에 형성되며 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고, 화소 전극의 가장 자리 중 유지 전극 또는 데이터선과 중첩하는 부분은 유지 전극 또는 데이터선과 평행하지 않은 지그재그 또는 요철 모양의 절단면을 가진다.

Description

박막 트랜지스터 표시판{Thin film transistor array panel}
본 발명은 박막 트랜지스터 표시판에 관한 것으로 특히, 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
이러한 액정 표시 장치의 각 화소에는 공통 전극과 화소 전극 사이에 형성되는 액정 용량을 임의의 시간 동안 지속적으로 유지시켜주기 위해 유지 용량이 형성되어 있으며, 이를 위하여 각각의 화소에는 화소 전극과 중첩하는 유지 전극이 배치되어 있다.
그런데 이러한 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 하나의 방법으로 화소 전극을 최대한 넓게 형성하는 초고개구율 구조를 고안하였으나, 이러한 초고개구율 구조에서는 인접한 화소의 화소 전극 사이에 데이터선과 유지 전극이 가까운 거리로 배치되어 있어, 이들 사이에는 측방향 전기장(lateral field)이 강하게 형성된다. 따라서 화소 전극 가장자리에 위치하는 액정들은 이러한 측방향 전기장의 영향을 받아 화소 전극의 가장자리 부분에 위치하는 액정 분자의 배열 방향이 왜곡되며, 이로 인하여 빛샘이 발생하여 디스클리네이션(disclination)이 형성된다.
이 디스클리네이션은 비틀린 네마틱(twisted namatic)방식 등과 같이 공통 전극과 화소 전극에 전압을 인가하여 어두운 상태를 표시하는 노멀리 화이트 모드의 경우에는 화소 전극과 데이터선과의 전압차가 매우 크기 때문에 더욱 심하게 나타나며, 데이터선을 통하여 전달되는 데이터 신호는 수십 ㎲ 단위로 변동됨으로 인하여 화소의 안쪽까지 확산되어 액정 표시 장치의 표시 특성을 저하시키는 주원인으로 작용한다.
이러한 문제점을 해결하기 위해 화소 사이에는 누설되는 빛을 차단하기 위해 상부 표시판에 화소 사이에서 누설되는 빛을 차단하는 블랙 매트릭스가 배치되어 있으나, 블랙 매트릭스의 폭을 넓게 설계하는 경우에는 화소의 개구율이 감소되고 휘도가 감소하는 문제점이 있다.
상기한 문제점을 해결하기 위한 본 발명은 측방향의 전계의 영향을 최소화할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 박막 트랜지스터 표시판에는 화소 전극의 가장자리가 요철 구조를 취하거나, 화소 전극과 데이터선 사이에 플로팅(floating)되어 있는 도전체를 배치한다.
구체적으로는, 절연 기판, 절연 기판 위에 형성되어 있는 복수개의 게이트선, 절연 기판 위에 형성되어 있는 유지 전극선 및 유지 전극선의 가지로 이웃하는 유지 전극선을 전기적으로 연결하는 복수개의 유지 전극, 게이트선과 절연되어 교차하는 복수개의 데이터선, 게이트선 및 데이터선과 각각 연결되어 있는 복수개의 박막 트랜지스터, 박막 트랜지스터를 덮고 있는 보호막, 보호막 위에 형성되며 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고, 화소 전극의 가장 자리 중 유지 전극 또는 데이터선과 중첩하는 부분은 유지 전극 또는 데이터선과 평행하지 않은 지그재그 또는 요철 모양의 절단면을 가진다.
또한 이웃하는 게이트선 사이에 위치하며 게이트선과 일정거리 떨어져 형성되어 있고, 화소 전극의 가장 자리와 중첩하는 전압 유도용 도전체를 더 포함할 수 있다.
이때, 전압 유도용 도전체와 중첩하는 화소 전극의 가장 자리는 일직선으로 형성되어 있는 바람직하다.
그리고 박막 트랜지스터는 게이트선의 일부분 또는 가지 형태로 형성되어 있는 게이트 전극, 게이트 전극과 일부분이 중첩하는 반도체층, 데이터선의 일부분 또는 가지 형태로 형성되어 있으며 반도체층과 적어도 일부분이 중첩하는 소스 전극, 반도체층과 적어도 일부분이 중첩하며 게이트 전극을 중심으로 소스 전극과 대향하는 드레인 전극을 포함하는 것이 바람직하다.
여기서 반도체층과 소스 전극 및 드레인 전극 사이에 형성되어 있는 저항성 접촉층을 더 포함할 수 있다.
이때, 반도체층의 소정 영역을 제외하고 데이터선 및 드레인 전극은 반도체층과 동일한 평면 패턴을 가지는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 '위에' 있다고 할 때, 이는 다른 부분 '바로 위에' 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 '바로 위에' 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 II-II'-II"선을 따라 자른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 복수의 게이트선(gate line, 121), 복수의 유지 전극선(Storage line, 131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(gate electrode)(124)을 이루는데, 게이트 전극(124)은 다양한 모양으로 변형되어 게이트선(121)의 돌출부(도시하지 않음)가 될 수도 있다.
유지 전극선(131a, 131b)은 게이트선(121)과 후술하는 데이터선(171)에 의해 정의되는 화소 영역 내에 형성되며 게이트선(121)과 인접한 화소 영역의 상, 하부에 형성되어 있다.
유지 전극선(131a, 131b)은 주로 게이트선(121)과 나란한 방향으로 뻗어 있으며, 이들은 유지 전극(133)에 의해 전기적으로 연결되어 있다. 유지 전극(133)은 데이터선(171)과 인접한 화소 영역의 좌, 우에 형성되어 있다.
유지 전극선(131a, 131b)과 유지 전극(133)은 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가 받는다. 유지 전극선(131a, 131b) 및 유지 전극(133)이 전기적으로 연결되어 있으므로 소정 영역이 단선되더라도 박막 트랜지스터 표시판 전체에 균일한 유지 용량을 형성할 수 있다.
게이트선(121), 유지 전극선(131a, 131b)은 은(Ag), 은 합금, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함할 수 있으며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐 (MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(AlNd) 합금을 들 수 있다.
그리고 이들(121, 131a, 131b) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 주로 세로 방향으로 뻗어 있으며 이로부터 게이트 전극(124)까지 확대 형성되어 있는 복수의 돌출부 (extension)(154)를 가진다.
그리고 선형 반도체층(151)은 후술하는 소스 전극(173)과 드레인 전극(175) 사이에 가려지지 않는 부분을 가지고 있으며, 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작다.
반도체층(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉층(ohmic contact)(161, 165)이 형성되어 있다. 선형 저항성 접촉층(161)은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉층(165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다.
저항성 접촉층(161, 165)은 그 하부의 반도체층(151, 154)과 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉층(161, 165)은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(154)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다.
반도체층(151)은 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다(도시하지 않음). 그리고 반도체층(151)과 데이터선(171) 사이의 기생 용량에 따라 데이터선(171) 아래의 선형 반도체층(151) 부분은 형성하지 않을 수 있다.
반도체층(151, 154)과 저항성 접촉층(161, 165)의 측벽은 테이퍼지도록 형성되어 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.
저항 접촉층(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 선형 저항성 접촉층(161) 위에 형성되고, 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 그리고 드레인 전극(175)은 섬형 저항성 접촉층(165) 위에 형성되어 있다.
각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성되어 있다.
여기서 데이터선(171)의 한쪽 끝부분은 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171) 폭보다 넓을 수 있다. 그리고 드레인 전극(175)은 화소 전극(190)과 연결되는 부분이 유지 전극선(131)과 중첩하고 있다.
이때, 데이터선(171), 드레인 전극(175) 또한, 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함할 수 있으며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다.
기판 위에는 데이터선(171), 드레인 전극(175) 및 노출된 반도체층(154)을 덮도록 보호막(180)이 형성되어 있다.
보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진다.
여기서 보호막(180)을 유전율이 4.0 이하의 저유전율 유기 물질로 형성할 수 있으며, 이때는 무기 물질로 형성할 때보다 보호막(180)의 두께가 두껍게 형성되므로 화소 전극(190)과 데이터선(171) 사이의 커플링 현상이 발생하지 않아 후술되는 화소 전극(190)의 가장 자리를 데이터선(171)과 중첩하여 화소의 개구율을 최대로할 수 있다.
이러한 보호막(180)에는 데이터선(171)의 끝 부분을 노출하는 복수의 접촉구(contact hole)(182), 드레인 전극(175)을 노출하는 복수의 접촉구(185)가 형성되어 있다.
보호막(180) 위에는 ITO(indium tin oxide) 또는 IZO(Indium zinc oxide)로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.
여기서 화소 전극(190)은 지그재그(zigzag) 또는 요철(凹凸) 구조로 데이터선과 평행하지 않은 경계선을 포함하여, 유지 전극(133)과 중첩되어 있다. 이처럼 화소 전극(190) 경계가 지그 재그 형태를 취하고 있어 화소 전극(190)과 데이터선(171) 사이에 형성되는 전계는 데이터선에 대하여 임의각을 가지면서 형성하여 디스클리네이션의 발생을 최소화할 수 있다.
즉, 지그재그 끝단에 디스클리네이션이 속박되어 데이터 전압의 크게 변동되더라도 화소의 안쪽까지 디스클리네이션이 확산되지 않는다. 따라서 디스클리네이션을 가리기 위해서 박막 트랜지스터 표시판과 대향하는 상부 표시판의 블랙 매트릭스의 폭을 넓게 형성하지 않아도 되므로 화소의 개구율이 증가한다.
보호막(180)을 저유전율 유기 물질로 형성할 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 일부분 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 한쪽 끝 부분과 연결되어 있다. 게이트선(121)의 끝부분도 데이터선(171)의 끝부분과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 보호막(180)의 상부에 게이트용 접촉 보조 부재가 형성된다.
접촉 보조 부재(82)는 외부와의 접착성을 보완하기 위한 것으로 특히, 칩의 형태로 기판(110) 또는 가용성 회로 기판(도시하지 않음) 위에 장착되는 경우에 필요한 것으로 구동 회로가 기판(110) 위에 직접 박막 트랜지스터 등으로 만들어지는 경우에는 형성하지 않는다.
마지막으로 화소 전극(190) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다. 배향막(11)은 액정 분자들의 수평 방향을 결정하기 위한 러빙 처리가 되어 있다.
[제2 실시예]
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도시한 바와 같이, 대부분의 구조는 도 1 및 도 2와 동일하다. 하지만, 제1 실시예와 달리 제2 실시예에 따른 박막 트랜지스터 표시판은 전압 유도용 도전체(128)를 포함하고 있는데, 이러한 전압 유도용 도전체(128)는 화소의 가장 자리에 배치되어 화소 전극(190)의 가장자리와 중첩하고 있으며, 일부는 화소 전극의 경계선 밖으로 드러나 있다.
여기서 전압 유도용 도전체(128)는 이웃하는 게이트선(121) 사이에 위치하며 게이트선(121)과 분리되어 플로팅(floating)되어 있다.
이때, 전압 유도용 도전체(128)에는 화소 전극(190)에 인가되는 전압에 따라 전압 유도용 도전체(128)에 임의의 전압이 유도된다. 전압 유도용 도전체(128)에 유도되는 임의의 전압은 [수학식1]을 만족한다.
Vpixel-com : 화소 전극과 유지 전극 사이의 전압
Cfbm-pixel : 전압유도용 도전체와 화소 전극 사이의 정전 용량
Cpixel-com : 화소 전극과 유지 전극 사이의 정전 용량
Vfbm-com : 전압 유도용 도전체와 유지 전극 사이의 전압(전압 유도용 도전체에 유도 인가된 전압)
즉, [수학식1]에 따라 전압 유도용 도전체(128)에 유도되는 임의의 전압은 항상 1보다 작으며, 화소 전극(190)에 따라 달라진다. 그리고 Cfbm-pixel을 조절함으로써 Vpixel-com에 대한 Cfbm-com의 비율을 조절할 수 있다. Cfbm-pixel은 이들의 중첩 면적 및 거리를 조정함으로써 조절할 수 있으므로 Vpixel-com에 대한 Vfbm-com의 차이가 거의 없도록 유도할 수 있다.
따라서 화소 전극(190)의 가장자리 주변에서 전위차가 심하게 발생하지 않기 때문에 이 부분에 위치하는 액정 배향이 흐트러져 왜곡되는 것을 최소화할 수 있어, 화소의 가장자리에서 빛이 누설되는 것을 줄일 수 있으며, 이를 통하여 디스클리네이션의 발생을 최소화할 수 있다. 도 4a는 종래의 빛샘 발생에 따른 시뮬레이션 사진이고, 도 4b는 본 발명에 따른 빛샘 발생에 따른 시뮬레이션 사진이다.
도 4b에 도시한 바와 같이, 빛샘의 좌측 가장자리가 종래보다 우측으로 이동하여 전체적으로 빛샘이 발생하는 면적이 감소한 것을 확인할 수 있다. 따라서 블랙 매트릭스의 폭을 감소시킬 수 있어 화소의 개구율을 향상시켜 고휘도의 박막 트랜지스터 표시판을 제공할 수 있다.
[제3, 4 실시예]
이상의 실시예에 따른 박막 트랜지스터 표시판은 각각의 박막을 서로 다른 감광막 패턴을 식각 마스크로 이용한 사진 식각 공정으로 제조할 수 있는데, 박막 트랜지스터 표시판은 다른 실시예에 따른 제조 방법을 통하여 완성될 수 있다. 이때, 박막 트랜지스터 표시판은 앞의 실시예와 다른 구조를 가지는데, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 6는 도 5의 VI-VI'-VI"선을 따라 자른 단면도이다.
도 5 및 도 6에 도시한 바와 같이, 대부분의 단층 구조는 도 1 및 도 2와 동일하다. 즉, 절연 기판(110) 위에 게이트선(121) 및 유지 전극선(131a, 131b)이 형성되어 있다. 그리고, 게이트선(121) 및 유지 전극선(131a, 131b)을 덮도록 게이트 절연막(140)이 형성되어 있으며, 게이트 절연막(140) 위에 반도체층(151), 저항성 접촉층(161, 165)이 형성되어 있고, 저항성 접촉층(161, 165) 위에 데이터선(175) 및 드레인 전극(175)이 형성되어 있으며, 이들(171, 175)을 덮도록 보호막(180)이 형성되어 있고, 보호막(180) 위에 드레인 전극(175)과 연결되는 화소 전극(190)이 형성되어 있다.
하지만, 데이터선(171) 및 드레인 전극(175)이 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가지고, 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가진다.
물론 도 7에 도시한 바와 같이, 전압 유도용 도전체(128)를 가지는 박막 트랜지스터 표시판에서도 제3 실시예와 같이, 반도체층(151)과 데이터선(171) 및 드레인 전극(175)을 소정 영역을 제외하고 동일한 평면 패턴을 가지도록 형성할 수 있다.
도 7은 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
제4 실시예의 단층 구조는 제3 실시예와 동일하며, 전압 유도용 도전체(128)를 더 포함한다.
또한, 제1 내지 제4 실시예의 박막 트랜지스터 표시판은 색필터를 포함(도시하지 않음)할 수 있다. 즉, 색필터가 데이터선 상부 또는 화소 전극의 하부에 형성될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 설명한 바와 같이, 본 발명에서와 같은 화소 전극을 형성하면 데이터선과의 사이의 전계를 약화시켜 디스클리네이션의 발생을 최소화할 수 있다.
또한, 도전체에 유도된 전압에 의해서도 디스클리네이션의 발생이 최소화되어 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 II-II'-II"선을 따라 자른 단면도이고,
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 4a는 종래의 빛샘 발생에 따른 시뮬레이션 사진이고,
도 4b는 본 발명에 따른 빛샘 발생에 따른 시뮬레이션 사진이고,
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 6은 도 5의 VI-VI'-VI"선을 따라 자른 단면도이고,
도 7은 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
※도면의 주요 부분에 대한 부호 설명※
110 : 절연 기판 121 : 게이트선
128 : 전압 유도용 도전체
131 : 유지 전극선 151 : 반도체층
171 : 데이터선 175 : 드레인 전극
190 : 화소 전극

Claims (6)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 복수개의 게이트선,
    상기 절연 기판 위에 형성되어 있는 유지 전극선 및 상기 유지 전극선의 가지로 이웃하는 상기 유지 전극선을 전기적으로 연결하는 복수개의 유지 전극,
    상기 게이트선과 절연되어 교차하는 복수개의 데이터선,
    상기 게이트선 및 데이터선과 각각 연결되어 있는 복수개의 박막 트랜지스터,
    상기 박막 트랜지스터를 덮고 있는 보호막,
    상기 보호막 위에 형성되며 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고,
    상기 화소 전극의 가장 자리 중 상기 유지 전극 또는 상기 데이터선과 중첩하는 부분은 상기 유지 전극 또는 상기 데이터선과 평행하지 않은 지그재그 또는 요철 모양의 절단면을 가지는 박막 트랜지스터 표시판.
  2. 제1항에서,
    이웃하는 상기 게이트선 사이에 위치하며 상기 게이트선과 일정거리 떨어져 형성되어 있고, 상기 화소 전극의 가장 자리와 중첩하는 전압 유도용 도전체를 더 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 전압 유도용 도전체와 중첩하는 상기 화소 전극의 가장 자리는 일직선으로 형성되어 있는 박막 트랜지스터 표시판.
  4. 제1항 또는 제2항에서,
    상기 박막 트랜지스터는 상기 게이트선의 일부분 또는 가지 형태로 형성되어 있는 게이트 전극,
    상기 게이트 전극과 일부분이 중첩하는 반도체층,
    상기 데이터선의 일부분 또는 가지 형태로 형성되어 있으며 상기 반도체층과 적어도 일부분이 중첩하는 소스 전극,
    상기 반도체층과 적어도 일부분이 중첩하며 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하는 드레인 전극을 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 반도체층과 상기 소스 전극 및 드레인 전극 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 반도체층의 소정 영역을 제외하고 상기 데이터선 및 드레인 전극은 상기 반도체층과 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
KR1020030080545A 2003-11-14 2003-11-14 박막 트랜지스터 표시판 KR20050046926A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030080545A KR20050046926A (ko) 2003-11-14 2003-11-14 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030080545A KR20050046926A (ko) 2003-11-14 2003-11-14 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20050046926A true KR20050046926A (ko) 2005-05-19

Family

ID=37246065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080545A KR20050046926A (ko) 2003-11-14 2003-11-14 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20050046926A (ko)

Similar Documents

Publication Publication Date Title
US7855767B2 (en) Transflective liquid crystal display
US8704994B2 (en) Liquid crystal display
US20060157705A1 (en) Thin film transistor array panel
KR101006436B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20050036128A (ko) 다중 도메인 액정 표시 장치
KR101389923B1 (ko) 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
US20100177256A1 (en) Thin film transistor substrate and liquid crystal display having the same
KR101100874B1 (ko) 박막 트랜지스터 표시판
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101133754B1 (ko) 액정 표시 장치
US7394099B2 (en) Thin film array panel
KR102431348B1 (ko) 표시 장치
KR101446341B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20050046926A (ko) 박막 트랜지스터 표시판
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20070031580A (ko) 액정 표시 장치
KR100968565B1 (ko) 박막 트랜지스터 표시판
KR101012796B1 (ko) 액정 표시 장치
KR20050080280A (ko) 액정 표시 장치
KR20050076402A (ko) 액정 표시 장치 및 이를 위한 박막 트랜지스터 표시판
KR20050005673A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR20070037146A (ko) 표시판 및 이를 포함하는 액정 표시 장치
KR20050103684A (ko) 박막 트랜지스터 표시판
KR20080105551A (ko) 액정 표시 장치
KR20050026300A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application