KR20050041600A - 셀프리프레쉬 주기 발생 장치 - Google Patents

셀프리프레쉬 주기 발생 장치 Download PDF

Info

Publication number
KR20050041600A
KR20050041600A KR1020030076821A KR20030076821A KR20050041600A KR 20050041600 A KR20050041600 A KR 20050041600A KR 1020030076821 A KR1020030076821 A KR 1020030076821A KR 20030076821 A KR20030076821 A KR 20030076821A KR 20050041600 A KR20050041600 A KR 20050041600A
Authority
KR
South Korea
Prior art keywords
temperature sensor
chip
mode register
extended mode
information
Prior art date
Application number
KR1020030076821A
Other languages
English (en)
Other versions
KR100550634B1 (ko
Inventor
이재열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030076821A priority Critical patent/KR100550634B1/ko
Priority to US10/875,613 priority patent/US7359270B2/en
Publication of KR20050041600A publication Critical patent/KR20050041600A/ko
Application granted granted Critical
Publication of KR100550634B1 publication Critical patent/KR100550634B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 스펙을 만족시키며 시스템의 소비 전류를 감소시키는 셀프리프레쉬 주기 발생장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 칩 내부에 설계된 칩내부온도센서; 외부입력에 의해 칩외부온도센서에 의한 온도 정보를 저장하는 확장모드레지스터; 상기 칩내부온도센서에 의한 온도정보와 상기 확장모드레지스터로부터 제공된 온도정보중에서 어느하나를 선택하여 출력하는 선택수단; 및 상기 선택수단의 출력을 입력받아 온도 보상 셀프리프레쉬 주기를 생성하는 수단을 구비하는 셀프리프레쉬 주기발생장치를 제공한다.

Description

셀프리프레쉬 주기 발생 장치{SELF-REFRESH PERIOD GENERATION DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 자세히는 온도보상 셀프리프레쉬 주기 발생장치에 관한 것이다.
일반적으로, 셀프 리프레쉬란 디램 등의 반도체 메모리 소자가 대기상태에서 메모리 셀 내에 저장된 데이터를 유지하기 위해 자체적으로 내부에서 일정주기를 갖고 리프레쉬를 수행하는 것을 의미한다.
그리고 온도에 따라 반도체 메모리 소자가 갖는 특성이 달라지므로, 주변온도의 검출을 통해 셀프 리프레쉬 주기를 조절함으로써 반도체 메모리 소자의 전류소비를 감소시킬 수 있다.
도 1은 종래기술에 따른 EMRS(Extended Mode Register Set : 이하, 'EMRS'라고 함)에 제어받는 온도보상 셀프리프레쉬 주기 발생장치를 구비하는 메모리 소자의 블록도이다.
도 1을 참조하면, 메모리 소자는 외부입력에 의해 칩외부온도센서에 의한 온도정보를 저장하는 EMRS(10)와, EMRS(10)에 제어받아 셀프리프레쉬 주기신호(self_REF)를 생성하기 위한 셀프리프레쉬 주기 생성부(20)와, 내부 로우 어드레스(in_xadd)를 생성하는 내부 어드레스 생성부(30)와, 셀프리프레쉬 주기신호(self_REF)에 따라 내부 로우 어드레스(in_xadd)를 디코딩하여 워드라인을 활성화 시키는 로우 디코딩부(40)와, 다수개의 단위 메모리 셀이 있는 메모리 셀 어레이(60)와, 메모리 셀 어레이(60)의 컬럼라인을 선택하기 위한 컬럼 디코딩부(50)를 구비한다.
표 1은 JEDEC 스펙(Joint Electron Device Engineering Council Specification)에 따른 EMRS의 명령어 입력값이다.
표 1를 참조하면, EMRS(10)는 온도에 따른 셀프 리프레쉬 주기를 조절하기 위한 셀프 리프레쉬 주기 조절용 코드(Temperature Compensated Self Refresh; 이하 'TCSR'함)와, 하나 이상의 선택된 메모리 뱅크들의 일부분(하나 이상의 블록들)에 대하여 부분 어레이 셀프 리프레쉬 동작을 수행시키는 셀프 리프레쉬 커버리지(self refresh coverage) 조절용 코드((Partial Array Self-refresh; 이하 'PASR'함)로 이뤄진다.
또한, 메모리 소자의 외부 온도에 따른 TCSR 입력값이 나타나있다.
EMRS의 명령어는 뱅크어드레스(BA0 및 BA1)가 논리값 'L' 및 'H'를 가질 때 수행된다.
다음으로, EMRS의 제어에 따른 온도보상 셀프리프레쉬 장치를 구비하는 메모리 소자의 동작을 살펴보도록 한다.
뱅크 어드레스(BA0, BA1)가 각각 논리값 'L' 및 'H'을 가짐에 따라, EMRS(10)내 TCSR의 설정에 제어받아 셀프리프레쉬 주기 생성부(20)가 셀프리프레쉬 주기신호(self_REF)를 생성한다. 이어, 로우 디코딩부(40)는 내부어드레스 생성부(30)에서 생성된 내부 로우 어드레스(in_xadd)를 셀프리프레쉬 주기신호(self_REF)에 따라 디코딩하여 메모리 셀 어레이(60) 내 워드라인을 활성화 시킴으로써 리프레쉬 동작을 수행한다.
한편, 상기와 같은 셀프리프레쉬 주기발생장치를 갖는 메모리 소자를 구비하는 시스템은 자체 내에 온도 감지부를 내장하여야 온도에 따른 EMRS를 설정할 수 있다. 따라서, EMRS의 입력을 통해 셀프리프레쉬 주기를 조절함으로써 메모리 소자의 전류 소모는 줄일 수 있으나, 추가된 시스템 내 칩외부온도센서의 소비 전류는 감소시킬 수 없으므로, 전체 시스템의 소비전류는 감소시킬 수 없는 단점이 있다.
도 2는 다른 종래 기술에 따른 칩내부온도센서에 제어받는 셀프 리프레쉬 주기 발생장치를 구비하는 메모리 소자의 블록도이다.
도 2를 참조하면, 메모리 소자는 칩 내부에 설계된 칩내부온도센서(70)와, 칩내부온도센서(70)에 제어받아 셀프리프레쉬 주기신호(self_REF)를 생성하기 위한 셀프리프레쉬 주기 생성부(20)와, 내부 로우 어드레스(in_xadd)를 생성하는 내부 어드레스 생성부(30)와, 셀프리프레쉬 주기신호(self_REF)에 따라 내부 로우 어드레스(in_xadd)를 디코딩하여 워드라인을 활성화 시키는 로우 디코딩부(40)와, 다수개의 단위 메모리 셀이 있는 메모리 셀 어레이(60)와, 메모리 셀 어레이(60)의 컬럼라인을 선택하기 위한 컬럼 디코딩부(50)를 구비한다.
이를 도 1의 블록도와 비교하여 보면, 도 1의 메모리 소자는 칩외부온도센서를 구비하여 이에 따른 EMRS(10)의 입력으로 셀프 리프레쉬의 주기를 제어한 반면, 도 2의 메모리 소자는 칩내부온도센서(70)를 통해 셀프 리프레쉬의 주기를 직접적으로 제어한다.
한편, 칩내부온도센서(70)에 제어받는 셀프 리프레쉬 주기 발생장치를 구비하는 메모리 소자의 경우는 시스템의 소비 전류는 감소시킬 수 있는 반면, 스펙이 아니라는 단점이 있다.
이상에서 설명한 바와같이, EMRS를 통해 제어받는 리프레쉬 주기발생장치를 구비하는 메모리 소자의 경우 JEDEC 스펙이라는 이점은 있으나 실질적인 시스템의 소비전류는 감소시킬 수 없는 단점이 있으며, 내부 구비된 칩내부온도센서를 통해 제어받는 리프레쉬 주기발생장치를 구비하는 메모리 소자의 경우는 실질적인 시스템의 소비전류는 감소시킬 수 있되 JEDEC 스펙이 아니라는 단점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 스펙을 만족시키면서 동시에 시스템의 소비 전류를 감소시키는 셀프리프레쉬 주기 발생장치를 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 셀프리프레쉬 주기 발생장치는 칩 내부에 설계된 칩내부온도센서; 외부입력에 의해 칩외부온도센서에 의한 온도 정보를 저장하는 확장모드레지스터; 상기 칩내부온도센서에 의한 온도정보와 상기 확장모드레지스터로부터 제공된 온도정보중에서 어느하나를 선택하여 출력하는 선택수단; 및 상기 선택수단의 출력을 입력받아 온도 보상 셀프리프레쉬 주기를 생성하는 수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 온도보상 셀프리프레쉬 주기발생장치를 구비하는 메모리 소자의 블록도이다.
도 3를 참조하면, 메모리 소자는 칩 내부에 설계된 칩내부온도센서(200)와, 외부입력에 의해 칩외부온도센서에 의한 온도 정보를 저장하는 EMRS(100)와, 칩내부온도센서(200)에 의한 온도정보와 EMRS(100)부터 제공된 온도정보중에서 어느하나를 선택하여 출력하는 선택부(300)와, 선택부(300)의 출력신호에 제어받아 셀프리프레쉬 주기신호(self_REF)를 생성하는 셀프리프레쉬 주기 생성부(400)와, 내부 로우 어드레스(in_xadd)를 생성하는 내부 어드레스 생성부(500)와, 셀프리프레쉬 주기신호(self_REF)에 따라 내부 로우 어드레스(in_xadd)를 디코딩하여 워드라인을 활성화 시키는 로우 디코딩부(600)와, 다수개의 단위 메모리 셀이 있는 메모리 셀 어레이(800)와, 메모리 셀 어레이 (800)의 컬럼라인을 선택하기 위한 컬럼 디코딩부(700)를 구비한다.
이를 도 1 및 도 2의 블록과 비교하여 보면, 본 발명에 따른 제1 실시 예에서는 EMRS(100)와 칩내부온도센서(200)를 동시에 구성으로 갖기 때문에, 셀프리프레쉬 주기 생성부(400)를 제어하는 블록을 선택하기 위한 선택부(300)가 추가된 것을 알 수 있다.
표 2는 본 발명의 제1 실시예에 따른 EMRS의 명령어 입력값이다.
이를 표 1과 비교하여 보면, 동일한 설정값을 갖되 특정 어드레스(A7)의 논리값에 따라 칩내부온도센서(200)를 사용할 것인지 또는 칩외부온도센서에 의해 설정된 EMRS(100)를 통해 제어할 것인지를 선택할 수 있다.
다음으로 동작을 살펴보면, 먼저 뱅크 어드레스(BA1, BA0)가 논리값 'H' 및 'L'를 가지면, 선택부(300)에서 EMRS(100) 내 어드레스(A7)의 논리값에 따라 칩내부온도센서(200) 또는 EMRS(100) 내 TCSR를 선택하여 셀프리프레쉬 주기 생성부(400)를 제어한다. 이에 셀프리프레쉬 주기 생성부(400)는 셀프리프레쉬 주기신호(self_REF)를 생성하고, 로우 디코딩부(600)는 셀프리프레쉬 주기신호(self_REF)에 따라 내부 어드레스 생성부(500)에서 생성된 내부 로우 어드레스(in_xadd)를 디코딩하여 메모리 셀 어레이(800) 내 워드라인을 활성화 시킴으로써 리프레쉬 동작을 수행한다.
도 4는 도 3의 선택부(300)의 내부 회로도이다.
도 4를 참조하면, 선택부(300)는 모드레지스터 선택신호(EMRS_sel) 및 온도 감지부 구동신호(TS_en)를 입력으로 하는 낸드게이트(ND1)와 낸드게이트(ND1)의 출력신호를 반전시키기 위한 인버터(I1)와, 낸드게이트(ND1)의 출력신호를 활성화 신호로 하여 EMRS(100) 내 TCSR 설정(TCSR0, TCSR1)을 셀프리프레쉬 주기 생성부(400)의 제어신호로 출력시키기 위한 각각의 트랜스퍼 게이트(310, 330)와, 인버터(I1)의 출력신호를 활성화 신호로 하여 칩내부온도센서(200)의 출력신호(TS0, TS1)를 셀프리프레쉬 주기 생성부(400)의 제어신호로 출력시키기 위한 각각의 트랜스퍼 게이트(320, 340)를 구비한다.
참고적으로, 모드레지스터 선택신호(EMRS_sel)는 EMRS의 명령어를 구동시키는 뱅크어드레스로 만들어지며, 온도 감지부 구동신호(TS_en)는 EMRS(100)내 어드레스(/A7)의 반전된 값이다.
다음은 본 발명의 제2실시예로서, 칩내부온도센서(200)를 사용할 것인지 또는 칩외부온도센서에 의해 설정된 EMRS(100)를 통해 제어할 것인지에 대한 정보를 갖는 선택신호의 설정방법에 관한 것이다.
표 3은 본 발명의 제2 실시예에 따른 EMRS의 명령어 입력값이다.
상기 표 3를 참조하면, 선택부(300)는 TCSR이 각각 논리값 'L'를 가질 때 칩내부온도센서(200)의 출력신호를 선택하게 된다. 즉, 선택부(200)의 제어신호는 TCSR 및 뱅크어드레스(BA0, BA1)가 된다.
참고적으로, 가장 많이 사용되는 온도 영역(45 ∼ 75℃)을 디폴트로 설정한다.
상기와 같이 칩내부온도센서를 구비하고 이를 선택적으로 사용할 수 있게함으로써, JEDEC 스펙을 만족시키며 메모리 소자의 전류 소모를 줄일 수 있어 이는 시스템의 전류소모를 실직적으로 줄인다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기에서는 온도보상 셀프리프레쉬 주기 발생장치가 메모리 소자 내 사용되는 경우를 예시로써 설명하였으나, 이는 메모리 소자 이외의 셀프리프레쉬를 수행하는 소자에도 사용이 가능하다.
또한, 전술한 명세서 및 도면에서는 EMRS(100)와 칩내부온도센서(200)의 출력을 선택부(300)에서 선택하여 셀프리프레쉬 주기생성부(400)로 공급하는 방식을 기술하였으나, 이는 예컨데 EMRS(100)와 칩내부온도센서(200)의 각 출력이 셀프리프레쉬 생성부(400)로 직접 공급되어 셀프리프레쉬 생성부가 선택하도록 하는 설계 기술로 변경하여 사용될 수 있다. 즉, 셀프리프레쉬 생성부(400)의 구성을 변형 설계하여 EMRS(100)와 칩내부온도센서(200)의 각 출력을 직접 입력할 수 있다.
전술한 본 발명은 내부 온도 감지부를 이용하므로 전류 소비를 감소시킬 수 있으며, 또한 스펙을 만족 시킬 수 있다.
도 1은 종래기술에 따른 EMRS에 제어받는 온도보상 셀프리프레쉬 장치를 구비하는 메모리 소자의 블록도.
도 2는 다른 종래 기술에 따른 칩내부온도센서에 제어받는 온도보상 셀프리프레쉬 장치를 구비하는 메모리 소자의 블록도.
도 3은 본 발명에 따른 온도보상 셀프리프레쉬 장치를 구비하는 메모리 소자의 블록도.
도 4는 도 3의 선택부의 내부 회로도.
* 도면의 주요 부분에 대한 설명
300 : 선택부

Claims (8)

  1. 칩 내부에 설계된 칩내부온도센서;
    외부입력에 의해 칩외부온도센서에 의한 온도 정보를 저장하는 확장모드레지스터;
    상기 칩내부온도센서에 의한 온도정보와 상기 확장모드레지스터로부터 제공된 온도정보중에서 어느하나를 선택하여 출력하는 선택수단; 및
    상기 선택수단의 출력을 입력받아 온도 보상 셀프리프레쉬 주기를 생성하는 수단
    을 구비하는 셀프리프레쉬 주기발생장치.
  2. 제1항에 있어서,
    상기 확장모드레지스터는 칩외부온도센서를 사용할지 칩내부온도센서를 사용할지에 대한 선택정보를 저장하는 셀프리프레쉬 주기발생장치.
  3. 제1항에 있어서,
    상기 확장모드레지스터에 저장된 온도정보는 두개의 어드레스필드에 대응하는 2 비트 정보인 것을 특징으로 하는 셀프리프레쉬 주기발생장치.
  4. 제2항에 있어서,
    상기 확장모드레지스터에 저장된 선택정보는 하나의 어드레스필드에 대응하는 1 비트 정보인 것을 특징으로 하는 셀프리프레쉬 주기발생장치.
  5. 제2항에 있어서,
    상기 확장모드레지스터에 저장된 온도정보는 두개의 어드레스필드에 대응하는 2 비트 정보이고, 상기 2비트의 4가지 정보중 어느하나는 상기 선택정보인 것을 특징으로 하는 셀프리프레쉬 주기발생장치.
  6. 제2항에 있어서,
    상기 칩내부온도센서는 상기 선택정보에 의해 온/오프되는 것을 특징으로 하는 셀프리프레쉬 주기발생장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 선택수단은 상기 선택정보 및 뱅크어드레스를 입력으로 갖는 낸드게이트와, 낸드게이트의 출력신호를 활성화 신호로 하여 상기 칩내부온도센세에 의한 온도정보 또는 상기 확장모드레지스터에 저장된 온도정보 중 하나를 선택하여 출력하기 위한 다수개의 트랜스퍼게이트로 구현되는 것을 특징으로 하는 셀프리프레쉬 주기발생장치.
  8. 칩 내부에 설계된 칩내부온도센서;
    외부입력에 의해 칩외부온도센서에 의한 온도 정보를 저장하는 확장모드레지스터; 및
    상기 칩내부온도센서와 상기 확장모드레지스터의 각 출력을 입력받아 온도보상 셀프리프레쉬 주기를 생성하는 수단
    을 구비하는 셀프리프레쉬주기발생장치.
KR1020030076821A 2003-10-31 2003-10-31 셀프리프레쉬 주기 발생 장치 KR100550634B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030076821A KR100550634B1 (ko) 2003-10-31 2003-10-31 셀프리프레쉬 주기 발생 장치
US10/875,613 US7359270B2 (en) 2003-10-31 2004-06-25 Self refresh period signal generation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076821A KR100550634B1 (ko) 2003-10-31 2003-10-31 셀프리프레쉬 주기 발생 장치

Publications (2)

Publication Number Publication Date
KR20050041600A true KR20050041600A (ko) 2005-05-04
KR100550634B1 KR100550634B1 (ko) 2006-02-10

Family

ID=36970701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076821A KR100550634B1 (ko) 2003-10-31 2003-10-31 셀프리프레쉬 주기 발생 장치

Country Status (2)

Country Link
US (1) US7359270B2 (ko)
KR (1) KR100550634B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904739B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도코드 전송회로 및 이를 이용한 반도체 메모리 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4669258B2 (ja) * 2004-10-13 2011-04-13 株式会社アドバンテスト タイミング発生器、及び試験装置
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
US7859931B2 (en) * 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function
KR100919810B1 (ko) * 2008-03-18 2009-10-01 주식회사 하이닉스반도체 리프래쉬 제어 장치
US8180500B2 (en) * 2009-07-29 2012-05-15 Nanya Technology Corp. Temperature sensing system and related temperature sensing method
US8468295B2 (en) * 2009-12-02 2013-06-18 Dell Products L.P. System and method for reducing power consumption of memory
US9355704B2 (en) * 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
JP5867464B2 (ja) * 2013-08-06 2016-02-24 コニカミノルタ株式会社 情報処理装置及びリフレッシュ制御プログラム並びにリフレッシュ制御方法
KR20190036893A (ko) 2017-09-28 2019-04-05 삼성전자주식회사 메모리 장치 및 그것의 제어 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58208998A (ja) * 1982-05-28 1983-12-05 Toshiba Corp 半導体ｃｍｏｓメモリ
US6256253B1 (en) * 2000-02-18 2001-07-03 Infineon Technologies North America Corp. Memory device with support for unaligned access
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US20030056057A1 (en) * 2001-09-19 2003-03-20 Lawrence Richard H. System and method for power reduction of memory
DE10206367C2 (de) * 2002-02-15 2003-12-11 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
KR100626914B1 (ko) * 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904739B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도코드 전송회로 및 이를 이용한 반도체 메모리 장치
US7864613B2 (en) 2007-12-28 2011-01-04 Hynix Semiconductor Inc. Thermal code transmission circuit and semiconductor memory device using the same

Also Published As

Publication number Publication date
KR100550634B1 (ko) 2006-02-10
US20060203589A1 (en) 2006-09-14
US7359270B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
US7057960B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
US6883061B2 (en) Electronic system and refresh method
JP3936087B2 (ja) 半導体メモリ装置のリフレッシュ方法及び回路
US6570801B2 (en) Semiconductor memory having refresh function
US20020154557A1 (en) Semiconductor memory apparatus
KR100805359B1 (ko) 다이내믹 메모리내의 리프레시 메커니즘
JP2001052476A (ja) 半導体装置
KR20050046427A (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
JP2007184072A (ja) 半導体装置のアドレス変換器及び半導体メモリ装置
KR100550634B1 (ko) 셀프리프레쉬 주기 발생 장치
KR102403340B1 (ko) 리프레쉬 제어 장치
US7440352B2 (en) Semiconductor memory device capable of selectively refreshing word lines
US20040093461A1 (en) Self-refresh device and method
KR100496082B1 (ko) 반도체 기억 장치
KR100521048B1 (ko) 슈도 스태틱램의 동작모드 제어방법 및 제어회로, 이를구비한 슈도 스태틱램 및 그의 동작모드 수행방법
KR20040001490A (ko) 페이지 기록 모드를 수행할 수 있는 슈도 스태틱램
KR20030045155A (ko) 반도체 기억 장치 및 그 리프레시 동작의 제어 방법, 및그 방법을 실현하기 위한 메모리 셀 어레이 특정 영역의설정 방법
KR20100117874A (ko) 뱅크 프리차지 동작 시에 각 뱅크별 프리차지 동작 시점을 조절할 수 있는 반도체 메모리 장치의 프리차지 방법 및 이 방법을 이용하는 반도체 메모리 장치
US7068558B2 (en) Semiconductor memory device having row path control circuit and operating method thereof
KR20030023771A (ko) 반도체 기억 장치 및 그 테스트 방법과 테스트 회로
KR100618858B1 (ko) 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
KR100324819B1 (ko) 반도체 메모리 소자의 리프레쉬 장치
KR100640786B1 (ko) 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
KR100443791B1 (ko) 리플래쉬 기능을 갖는 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee