KR20050028525A - Method of driving plasma display panel - Google Patents

Method of driving plasma display panel Download PDF

Info

Publication number
KR20050028525A
KR20050028525A KR1020030064809A KR20030064809A KR20050028525A KR 20050028525 A KR20050028525 A KR 20050028525A KR 1020030064809 A KR1020030064809 A KR 1020030064809A KR 20030064809 A KR20030064809 A KR 20030064809A KR 20050028525 A KR20050028525 A KR 20050028525A
Authority
KR
South Korea
Prior art keywords
selective
erase
subfield
period
address
Prior art date
Application number
KR1020030064809A
Other languages
Korean (ko)
Other versions
KR100525735B1 (en
Inventor
우승우
정윤권
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0064809A priority Critical patent/KR100525735B1/en
Publication of KR20050028525A publication Critical patent/KR20050028525A/en
Application granted granted Critical
Publication of KR100525735B1 publication Critical patent/KR100525735B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A method for driving a plasma display panel is provided to prevent discharge error during an address period of selective erasing when one frame includes selective erasing and selective writing sub field. The plasma display panel displays gray levels using selective writing sub fields and selective erasing sub fields arranged in one frame period, and has a number of scan electrodes and a number of sustain electrodes and a number of address electrodes. According to the method for driving the plasma display panel, an erase scan pulse falling to the first voltage is supplied to the scan electrode during a selective erasing period of the selective erasing sub field. A falling ramp pulse falling to the second voltage higher than the first voltage is supplied in at least more than one sub field among the selective erasing sub fields before the erase address period.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel} Driving Method of Plasma Display Panel {Method of Driving Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 한 프레임이 선택적 소거 및 선택적 쓰기 서브필드를 포함할 때 선택적 소거의 어드레스 기간에 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a plasma display panel to prevent erroneous discharge in an address period of selective erasure when one frame includes selective erasure and selective write subfields. will be.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Ne+Xe 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 축적된 벽전하를 이용하여 방전에 필요한 전압을 낮추게 되며, 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panel (hereinafter referred to as "PDP") is an image containing characters or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe, Ne + Xe or He + Ne + Xe gas. Will be displayed. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP lowers the voltage required for discharge by using wall charges accumulated on the surface during discharge, and has advantages of low voltage driving and long life because it protects the electrodes from sputtering caused by the discharge.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(30Y) 및 서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode 30Y and a sustain electrode 30Z formed on the upper substrate 10, and an address electrode formed on the lower substrate 18. 20X).

스캔전극(30Y)과 서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(30Y)과 서스테인전극(30Z)이 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링으로부터 상부 유전체층(14)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. Each of the scan electrode 30Y and the sustain electrode 30Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z, and the metal bus electrodes 13Y and 13Y are formed at one edge of the transparent electrode. 13Z). The transparent electrodes 12Y and 12Z are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 on which the scan electrode 30Y and the sustain electrode 30Z are formed. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 protects the upper dielectric layer 14 from sputtering generated during plasma discharge and increases the emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(20X)은 스캔전극(30Y) 및 서스테인전극(30Z)과 교차되는 방향으로 형성된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기·발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 또는 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.The address electrode 20X is formed in the direction crossing the scan electrode 30Y and the sustain electrode 30Z. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed. The phosphor layer 26 is formed on the surfaces of the lower dielectric layer 22 and the partition wall 24. The partition wall 24 is formed to be parallel to the address electrode 20X to physically distinguish the discharge cells, and prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited and emitted by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. An inert mixed gas such as He + Xe, Ne + Xe or He + Ne + Xe for discharging is injected into the discharge space of the discharge cell provided between the upper and lower substrates 10 and 18 and the partition wall 24.

이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 리셋기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.The three-electrode AC surface discharge type PDP is driven by dividing one frame into several subfields having different emission counts in order to realize gray levels of an image. Each subfield is further divided into a reset period for uniformly generating discharge, an address period for selecting a discharge cell, and a sustain period for implementing gray levels according to the number of discharges. When the image is to be displayed in 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. Each of the eight subfields SF1 to SF8 is divided into a reset period, an address period, and a sustain period. The reset period and the address period of each subfield are the same for each subfield, while the sustain period and the number of discharges thereof are 2 n in each subfield (where n = 0,1,2,3,4,5,6, 7) is increased in proportion. As described above, since the sustain period is changed in each subfield, gray levels of an image can be realized.

이와 같은 PDP의 구동방법은 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 대별된다. Such a driving method of a PDP is roughly classified into a selective writing method and a selective erasing method according to whether or not the discharge cells are lighted by the address discharge.

선택적 쓰기방식은 리셋기간에 전화면을 끈 후, 어드레스 기간에 선택된 방전셀들을 켜게 된다. 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들의 방전을 유지시킴으로써 화상을 표시하게 된다. The selective write method turns off the full screen in the reset period and then turns on the selected discharge cells in the address period. In the sustain period, an image is displayed by maintaining the discharge of the discharge cells selected by the address discharge.

선택적 쓰기 방식에 있어서, 스캔전극(30Y)에 공급되는 스캔펄스(Scan pulse)는 충분한 벽전하를 형성하도록 하기 위해 그 펄스폭을 충분히 넓게 설정하여야 한다. In the selective writing method, the scan pulse supplied to the scan electrode 30Y should be set sufficiently wide in order to form sufficient wall charge.

PDP가 VGA(Video Graphics Array) 급의 해상도를 가지면 총 480 라인의 주사라인들을 가지게 된다. 따라서, 선택적 쓰기방식은 한 프레임 기간(16.67ms) 내에 8 개의 서브필드를 포함하고 스캔 펄스폭이 3㎲일때, 한 프레임 내에 필요한 어드레스 기간이 총 11.52ms가 필요하게 된다. 이에 비하여, 서스테인 기간은 수직동기신호(Vsync)를 고려하여 3.05ms가 할당된다. 여기서, 어드레스 기간은 한 프레임당 3㎲(스캔펄스의 펄스폭)×480 라인×8(서브필드 수)로 산출된다. 서스테인기간은 한 프레임 시간(16.67ms)에서 11.52ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100㎲×8 서브필드의 소거기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-11.52ms-0.3ms-1ms-0.8ms) 나머지 기간이다. If the PDP has a resolution of VGA (Video Graphics Array), it has a total of 480 scan lines. Therefore, the selective write method includes eight subfields within one frame period (16.67 ms) and when the scan pulse width is 3 ms, the total address period required in one frame is 11.52 ms. In contrast, the sustain period is assigned 3.05 ms in consideration of the vertical synchronization signal (Vsync). Here, the address period is calculated as 3 ms (pulse width of scan pulse) x 480 lines x 8 (number of subfields) per frame. The sustain period is one frame time (16.67 ms) minus the address period of 11.52 ms, one reset period of 0.3 ms, erasing period of 100 ms × 8 subfields, and 1 ms of vertical sync signal (Vsync) margin (16.67 ms). -11.52ms-0.3ms-1ms-0.8ms) remaining period.

PDP는 서브필드들의 조합에 의해 화상의 계조를 구현하는 특성 때문에 동영상에서 의사윤곽 노이즈(Contour noise)가 발생되기도 한다. 의사윤곽 노이즈가 발생되면 화면 상에서 의사윤곽이 나타나게 되므로 표시품질이 떨어지게 된다. 예를 들어, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 후, 화면이 좌측으로 이동되면 계조값 128과 127 사이의 경계부분에 피크 화이트(Peak White) 즉, 흰띠가 나타나게 된다. 이와 반대로, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 화면이 우측으로 이동되면 계조값 127과 128 사이의 경계부분에 흑레벨(Black level) 즉, 검은띠가 나타나게 된다. PDP may generate contour noise in a moving image because of the characteristic of realizing a gray level of an image by a combination of subfields. If pseudo contour noise occurs, pseudo contour appears on the screen, and thus the display quality is deteriorated. For example, if the left half of the screen is displayed with a gradation value of 128 and the right half of the screen is displayed with a gradation value of 127, and then the screen is moved to the left side, peak white (Peak White) is displayed at the boundary between the gradation values 128 and 127. That is, a white band appears. On the contrary, when the left half of the screen is displayed with a gradation value of 128 and the right half of the screen is displayed with a gradation value of 127, the screen is moved to the right. A black belt will appear.

동영상 의사윤곽 노이즈를 제거하기 위한 방법으로는 하나의 서브필드를 분할하여 1∼2개의 서브필드를 추가하는 방법, 서브필드의 순서를 재배열하는 방법, 서브필드를 추가하고 서브필드의 순서를 재배열하는 방법 및 오차확산방법 등이 제안되고 있다. 그러나 선택적 쓰기방식은 동화상 의사윤곽 노이즈를 제거하기 위하여 서브필드를 추가시키게 되면 서스테인 기간이 부족하게 되거나 서스테인 기간이 할당될 수 없게 된다. 예를 들어, 선택적 쓰기방식에서 8 개의 서브필드들 중 두 개의 서브필드들이 분할되어 한 프레임이 10 개의 서브필드들을 포함하면, 표시기간 즉, 서스테인 기간이 다음과 같이 절대적으로 부족하게 된다. 한 프레임이 10 개의 서브필드들을 포함하게 되면, 어드레스 기간은 한 프레임당 3㎲(스캔펄스의 펄스폭)×480 라인×10(서브필드 수)으로 산출된 14.4ms이다. 이에 비하여, 서스테인기간은 한 프레임당 14.4ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100㎲×10(서브필드 수)의 소거기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-14.4ms-0.3ms-1ms-1ms) 나머지 기간인 -0.03ms이다.As a method for removing pseudo-contour noise, one subfield is divided to add one or two subfields, a sequence of subfields is rearranged, a subfield is added, and the order of subfields is rearranged. A method of enumeration and an error diffusion method have been proposed. However, in the selective writing method, if a subfield is added to remove moving picture pseudo contour noise, the sustain period becomes insufficient or the sustain period cannot be allocated. For example, in the selective writing method, if two subfields of the eight subfields are divided so that one frame includes ten subfields, the display period, that is, the sustain period is absolutely insufficient as follows. If one frame includes ten subfields, the address period is 14.4 ms calculated as 3 ms (pulse width of scan pulse) x 480 lines x 10 (number of subfields) per frame. In contrast, the sustain period is obtained by subtracting an address period of 14.4 ms per frame, one reset period of 0.3 ms, an erase period of 100 ms x 10 (number of subfields), and a 1 ms vertical sync signal (Vsync) margin period (16.67). ms-14.4ms-0.3ms-1ms-1ms) The remaining period is -0.03ms.

이와 같이 선택적 쓰기방식에 있어서, 한 프레임이 8 개의 서브필드들로 구성되면 3ms 정도의 서스테인 기간이 확보될 수 있지만 한 프레임이 10 개의 서브필드들로 구성되면 서스테인기간을 위한 시간확보가 불가능하게 된다. 이러한 문제점을 극복하기 위하여, 한 화면을 분할구동시키는 방법이 있지만 구동 드라이브 IC들이 그 만큼 추가되어야 하므로 제조원가가 증가되는 또 다른 문제점이 있다. In this selective writing method, if one frame is composed of eight subfields, a sustain period of about 3ms can be secured, but if one frame is composed of ten subfields, it is impossible to secure time for the sustain period. . In order to overcome this problem, there is a method of split-driving one screen, but there is another problem in that manufacturing cost is increased because drive drive ICs have to be added as much.

선택적 쓰기방식의 콘트라스트 특성은 다음과 같다. 선택적 쓰기 방식에 있어서, 한 프레임이 8 개의 서브필드들로 구성된 경우에 3.05ms의 서스테인기간 전체에 지속적으로 화면이 켜지고 1㎲기간에 대략 1cd/m2의 빛이 발생한다고 가정하면 피크 화이트(Peak White) 해당하는 밝기는 약 300cd/m2 정도가 된다. 이에 비하여, 한 프레임 내에서 1회의 리셋기간에만 화면이 켜지고 그 이외의 기간에 화면이 꺼진 상태를 유지하면 블랙(Black)에 해당하는 0.7cd/m2 만큼의 광이 발생한다. 따라서, 선택적 쓰기방식의 암실 콘트라스트비(Contrast ratio)는 430 : 1 수준이다.The contrast characteristics of the selective writing method are as follows. In the selective write method, when a frame is composed of eight subfields, it is assumed that the screen is continuously turned on during the sustain period of 3.05 ms and light of approximately 1 cd / m 2 is generated in the period of 1 ms. White) The corresponding brightness is about 300 cd / m 2 . On the other hand, if the screen is turned on only during one reset period in one frame and the screen is turned off during other periods, 0.7 cd / m 2 of light corresponding to black is generated. Therefore, the dark contrast ratio of the selective writing method is 430: 1 level.

선택적 소거방식은 리셋기간에 전화면을 쓰기 방전시켜 전화면을 켠 후에, 어드레스 기간에 선택된 방전셀들을 끄게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들만을 서스테인 방전시킴으로써 화상을 표시하게 된다. The selective erasing method turns off the selected discharge cells in the address period after turning on the full screen by writing and discharging the full screen in the reset period. Subsequently, in the sustain period, images are displayed by sustaining discharge only those discharge cells not selected by the address discharge.

선택적 소거방식에 있어서, 어드레스 방전시 선택된 방전셀들의 벽전하 및 공간전하를 소거시킬 수 있도록 대략 1㎲의 선택적 소거 데이터 펄스가 어드레스전극(20X)에 공급된다. 이와 동시에, 스캔전극(30Y)에는 선택적 소거 데이터 펄스와 동기되는 대략 1㎲의 스캔펄스가 공급된다. In the selective erasing method, approximately 1 ms of selective erasing data pulses are supplied to the address electrode 20X so as to erase the wall charges and the space charges of the selected discharge cells during the address discharge. At the same time, the scan electrode 30Y is supplied with a scan pulse of approximately 1 ms in synchronization with the selective erase data pulse.

PDP가 VGA 급의 해상도인 경우에, 선택적 소거방식은 한 프레임 기간(16.67ms)이 8 개의 서브필드들로 구성되면 한 프레임 내에 필요한 어드레스 기간이 총 3.84ms에 불과하게 된다. 이에 비하여, 서스테인 기간은 수직동기신호(Vsync)를 고려하여 10.73ms 정도로 충분히 할당될 수 있게 된다. 여기서, 어드레스 기간은 한 프레임당 1㎲(스캔펄스의 펄스폭)×480 라인×8(서브필드 수)로 산출된다. 서스테인기간은 한 프레임당 3.84ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 1ms의 수직동기신호(Vsync) 여유기간, 100μs×8(서브필드 수)의 전면 쓰기(writing) 기간을 뺀(16.67ms-3.84ms-0.3ms-1ms-0.8ms) 나머지 기간이다. 이와 같이 선택적 소거방식에서는 어드레스 기간이 작은 만큼 서브필드 수를 늘려도 표시기간인 서스테인 기간을 확보할 수 있다. 한 프레임 내에서 도 3과 같이 서브필드(SF1내지SF10)를 10 개로 증가시키게 되면 어드레스 기간은 한 프레임당 1㎲(스캔펄스의 펄스폭)×480 라인×10(서브필드 수)로 산출된 4.8ms이다. 이에 비하여, 서스테인기간은 한 프레임당 4.8ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100㎲×10(서브필드 수)의 전면 쓰기기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-4.8ms-0.3ms-1ms-1ms) 나머지 기간인 9.57ms이다. 따라서, 선택적 소거방식은 서브필드 수를 10개로 증가시키더라도 선택적 쓰기방식에서 서브필드 수가 8 개인 경우보다도 3 배 이상의 서스테인 기간을 확보할 수 있으므로 256 계조로 밝은 화면을 구현할 수 있게 된다. In the case where the PDP has a VGA resolution, the selective erasing method requires only 3.84 ms of total address period in one frame when one frame period (16.67 ms) is composed of eight subfields. In contrast, the sustain period can be sufficiently allocated to about 10.73 ms in consideration of the vertical synchronization signal Vsync. Here, the address period is calculated as 1 ms (pulse width of scan pulse) x 480 lines x 8 (number of subfields) per frame. The sustain period is obtained by subtracting the address period of 3.84ms per frame, one reset period of 0.3ms, 1ms of vertical sync signal (Vsync) margin, and a total writing period of 100μs x 8 (number of subfields) (16.67). ms-3.84ms-0.3ms-1ms-0.8ms) remaining period. As described above, in the selective erasing method, even if the number of subfields is increased as the address period is small, the sustain period as the display period can be ensured. If the number of subfields SF1 to SF10 is increased to 10 in one frame as shown in FIG. 3, the address period is calculated as 1 ms (scan width of scan pulse) x 480 lines x 10 (number of subfields) per frame. ms. In contrast, the sustain period is obtained by subtracting an address period of 4.8 ms per frame, one reset period of 0.3 ms, a full write period of 100 ms x 10 (number of subfields), and a 1 ms vertical sync signal (Vsync) margin period. 16.67ms-4.8ms-0.3ms-1ms-1ms) The remaining period is 9.57ms. Accordingly, even if the selective erasing method increases the number of subfields to 10, the sustain period can be more than three times longer than the case of 8 subfields in the selective writing method, thereby enabling bright screens with 256 gray levels.

그러나 선택적 소거방식은 비표시기간인 전면 쓰기기간에 전화면이 켜지게 되므로 콘트라스트가 낮은 단점이 있다. However, the selective erasing method has a low contrast since the full screen is turned on during the non-display period of the entire write period.

선택적 소거방식에 있어서, 도 3과 같이 10 개의 서브필드들(SF1내지SF10)로 구성된 한 프레임 내에 9.57ms의 서스테인기간에 전화면이 지속적으로 켜지고 1㎲기간에 대략 1cd/m2의 빛이 발생한다고 가정하면 피크 화이트(Peak White) 해당하는 밝기는 약 950cd/m2 정도가 된다. 그리고 한 프레임 내에서 1회의 리셋기간에서 발생되는 0.7cd/m2의 밝기와 전면 쓰기 기간에서 발생되는 1.5cd/m2×10(서브필드 수)의 밝기가 더해진 15.7cd/m2의 밝기가 블랙(Black)에 해당하는 밝기이다. 따라서, 한 프레임이 10 개의 서브필드들(SF1내지SF10)로 구성되면 선택적 소거방식의 암실 콘트라스트비(Contrast ratio)는 950 : 15.7=60 : 1 수준이므로 콘트라스트가 낮을 수 밖에 없다. 그 결과, 선택적 소거방식의 구동방법은 서스테인 기간이 충분히 확보되는 만큼 화면이 밝은데 비하여 콘트라스트가 나쁘기 때문에 화면이 선명하지 못하고 뿌옇게 화상이 느껴지게 된다.In the selective erasing method, as shown in FIG. 3, the full screen is continuously turned on in a sustain period of 9.57 ms in one frame composed of 10 subfields SF1 to SF10 and light of about 1 cd / m 2 is generated in 1 ms period. If it is assumed that the peak white (Peak White) corresponding brightness is about 950cd / m 2 . And brightness of 1.5cd / m 2 × 10 15.7cd / m 2 plus the brightness of the (number of sub-fields) generated in a frame one time of brightness and the entire writing period of 0.7cd / m 2 generated in the reset period in the It is the brightness corresponding to black. Therefore, when a frame is composed of 10 subfields SF1 to SF10, the contrast cancellation ratio of the selective erasure method is 950: 15.7 = 60: 1, so the contrast is low. As a result, in the selective erasing method, since the screen is bright as long as the sustain period is secured enough, the contrast is bad, and the screen is not clear but the image is blurred.

이와 같이 콘트라스트가 나쁜 문제점을 극복하기 위하여, 도 4와 같이 프레임당 한 번만 전면 쓰기하고 매 서브필드(SF1내지SF10) 마다 필요 없는 방전셀들을 꺼나가는 방법이 제안된 바 있다. 그러나 이 방법은 이전 서브필드가 반드시 켜져 있어야만 다음 서브필드가 구동될 수 있으므로 계조 수가 서브필드의 개수+1 개 밖에 되지 않으므로 화질이 나쁜 문제점이 있다. 즉, 한 프레임이 10 개의 서브필드들을 포함한다면 아래의 표 1과 같이 계조 수는 11개가 된다. In order to overcome this problem of poor contrast, a method of completely writing once per frame and discharging unnecessary discharge cells in each subfield SF1 to SF10 has been proposed as shown in FIG. 4. However, in this method, since the next subfield can be driven only when the previous subfield must be turned on, there is a problem in that the image quality is poor because only the number of gradations is one plus the number of subfields. That is, if one frame includes 10 subfields, the number of gray levels is 11 as shown in Table 1 below.

계조Gradation SF1(1)SF1 (1) SF2(2)SF2 (2) SF3(4)SF3 (4) SF4(8)SF4 (8) SF5(16)SF5 (16) SF6(32)SF6 (32) SF7(48)SF7 (48) SF8(48)SF8 (48) SF9(48)SF9 (48) SF10(48)SF10 (48) 00 ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 1One ○○ ×× ×× ×× ×× ×× ×× ×× ×× ×× 33 ○○ ○○ ×× ×× ×× ×× ×× ×× ×× ×× 77 ○○ ○○ ○○ ×× ×× ×× ×× ×× ×× ×× 1515 ○○ ○○ ○○ ○○ ×× ×× ×× ×× ×× ×× 3131 ○○ ○○ ○○ ○○ ○○ ×× ×× ×× ×× ×× 6363 ○○ ○○ ○○ ○○ ○○ ○○ ×× ×× ×× ×× 111111 ○○ ○○ ○○ ○○ ○○ ○○ ○○ ×× ×× ×× 159159 ○○ ○○ ○○ ○○ ○○ ○○ ○○ ○○ ×× ×× 207207 ○○ ○○ ○○ ○○ ○○ ○○ ○○ ○○ ○○ ×× 255255 ○○ ○○ ○○ ○○ ○○ ○○ ○○ ○○ ○○ ○○

여기서, 'SFx'는 x 번째 서브필드를 의미하며, '(y)는 해당 서브필드에 설정된 휘도 가중치를 십진수 y로 표현한 것이다. 그리고 '○'는 해당 서브필드가 켜진 상태를 나타내고 '×'는 해당 서브필드가 꺼진 상태를 나타낸다. Here, 'SFx' means the x-th subfield, and '(y) represents the luminance weight set in the corresponding subfield in decimal y. '○' indicates that the corresponding subfield is turned on and '×' indicates that the corresponding subfield is turned off.

이 경우, 적색, 녹색 및 청색의 모든 조합을 하더라도 1331 색밖에 표현되지 않으므로 1670만 색의 트루컬러(True color)에 비하여 색표현 능력이 현저히 부족하게 된다. 이와 같은 방식의 PDP는 9.57ms의 표시기간에서 전화면이 켜질 때의 950cd/m2의 피크 화이트와 1회의 리셋기간에서 발생되는 0.7cd/m2의 밝기와 1회의 전면 쓰기 기간에서 발생되는 1.5cd/m2의 밝기가 더해진 2.2cd/m2의 블랙에 의해 430 : 1의 암실 콘트라스트비를 가진다.In this case, since all combinations of red, green, and blue are expressed only 1331 colors, the color expressing ability is remarkably insufficient compared to 16.7 million colors. This type of PDP has a peak white color of 950 cd / m 2 when the full screen is turned on in the display period of 9.57 ms, brightness of 0.7 cd / m 2 generated in one reset period and 1.5 generated in one full write period. by black 2.2cd / m 2 of brightness in cd / m 2 plus 430: have a dark room contrast ratio of 1.

전술한 바와 같이, 종래의 PDP 구동방법에 있어서 선택적 쓰기 방식은 어드레스 기간 동안 선택적으로 방전셀들을 켜기 위한 데이터펄스와 스캔펄스가 충분히 큰 펄스폭을 가져야 하기 때문에 고속으로 구동할 수 없게 된다. 선택적 소거 방식은 선택적 쓰기 방식에 비하여 방전셀들을 선택적으로 끄기 위한 데이터펄스와 스캔펄스가 대략 1㎲ 정도로 짧게 할수 있기 때문에 고속으로 구동할 수 있는 장점이 있는데 반하여, 비표시기간인 리셋기간에 전화면의 방전셀들을 켜기 때문에 콘트라스트가 나쁜 단점이 있다. As described above, in the conventional PDP driving method, the selective writing method cannot drive at high speed because the data pulse and the scan pulse for selectively turning on the discharge cells must have a sufficiently large pulse width during the address period. The selective erasing method has the advantage that it can be driven at high speed because the data pulse and the scan pulse for selectively turning off the discharge cells can be shortened by about 1 ms as compared to the selective write method. Contrast is bad because it turns on the discharge cells.

이와 같은 종래의 선택적 쓰기 방식이나 선택적 소거 방식 각각의 문제점을 해결하고자, 본원 출원인은 기출원된 대한민국 특허 출원 제2000-12669호, 제2000-53214호, 제2001-3003호, 제2001-6492호 등을 통하여 한 프레임 기간 내에 다수의 선택적 쓰기 서브필드와 다수의 선택적 소거 서브필드를 배치하여 고속구동과 고 콘트라스트를 모두 만족할 수 있는 방안(이하, "SWSE 방식"이라 약칭한다)을 제안한 바 있다. 그런데 기출원된 SWSE 방식의 경우에는 선택적 소거 서브필드 이전에 벽전하를 균일화할 수 있는 방법이 없기 때문에 선택적 소거 서브필드의 어드레스 구동마진이 비교적 작고 어드레스 제어가 어려운 문제점이 있다. In order to solve the problems of each of the conventional selective writing method and selective erasing method, the applicant of the present application is Korean Patent Application Nos. 2000-12669, 2000-53214, 2001-3003, 2001-6492 Through such a method, a plurality of selective write subfields and a plurality of selective erase subfields are arranged within one frame period to propose a method capable of satisfying both high-speed driving and high contrast (hereinafter, abbreviated as " SWSE method "). However, in the case of the previously filed SWSE method, since there is no method for equalizing wall charges before the selective erasing subfield, the address driving margin of the selective erasing subfield is relatively small and address control is difficult.

이를 도 5를 참조하여 상세히 설명하면, 일반적으로 PDP의 방전은 다크방전, 글로우방전 및 아크 방전으로 나뉘어진다. 실제로 방전셀에 인가되는 전압이 VD(다크방전이 발생되는 전압) 이상이 되면 가스공간의 전도도가 증가하면서 다크방전을 거쳐 글로우 방전이 발생되게 된다. 여기서, PDP의 방전셀에서 글로우 방전이 발생되면 새로운 벽전하가 형성되거나 기존에 형성된 벽전하의 반대 극성의 벽전하가 형성된다. 따라서, 선택적 쓰기 서브필드의 어드레스기간에는 글로우 방전을 일으켜 방전셀에 벽전하를 형성해야 한다. 한편, 선택적 소거 서브필드의 어드레스기간에는 이전에 생성된 벽전하를 소거 시켜야 한다. Referring to this in detail with reference to Figure 5, in general, the discharge of the PDP is divided into dark discharge, glow discharge and arc discharge. In fact, when the voltage applied to the discharge cell is more than VD (voltage at which dark discharge is generated), the glow discharge is generated through the dark discharge while increasing the conductivity of the gas space. Here, when the glow discharge is generated in the discharge cells of the PDP, new wall charges are formed or wall charges of opposite polarity to the existing wall charges are formed. Therefore, in the address period of the selective write subfield, glow discharge must be generated to form wall charges in the discharge cells. Meanwhile, the wall charges generated previously must be erased in the address period of the selective erasure subfield.

실제로, 벽전하를 소거 시키기 위해서는 두가지 방법이 이용될 수 있다. 하나는 다크 방전을 긴 시간동안 발생시켜 벽전하를 재결합시키는 방법과 VG(글로우 방전이 발생되는 전압) 보다 약간 큰 전압을 짧은 순간 인가하여 기존의 벽전하를 상쇄시킬 만큼의 작은 전류가 흐르도록 하는 방법이다. 여기서, 종래의 선택적 소거 서브필드의 어드레스 기간에는 VG보다 약간 큰 전압을 짧은 순간 인가하여 기존의 벽전하를 상쇄시키는 방법이 이용되고 있다. In practice, two methods can be used to eliminate wall charges. One is to generate a dark discharge for a long time to recombine wall charges, and to apply a voltage slightly larger than VG (voltage at which glow discharge occurs) for a short time so that a small current flows to offset the existing wall charges. Way. In the address period of the conventional selective erasing subfield, a method of canceling the existing wall charge by applying a voltage slightly larger than VG for a short time is used.

한편, 기존에 선출원된 종래의 SWSE 방식에서 선택적 소거 서브필드의 어드레스 방전은 이전 서브필드 기간에 서스테인 방전이 발생된 방전셀들에서 발생된다. 여기서, 이전 서브필드의 기간동안 방전셀에는 많은 벽전하들이 형성되어 있기 때문에 선택적 소거 서브필드의 어드레스 기간동안 많은 전류가 흐르는 라이팅 방전이 발생되는 문제점이 있다. On the other hand, the address discharge of the selective erasure subfield is generated in the discharge cells in which the sustain discharge is generated in the previous subfield period in the conventional SWSE method. Here, since many wall charges are formed in the discharge cell during the previous subfield, there is a problem in that a writing discharge in which a large current flows during the address period of the selective erasing subfield occurs.

따라서, 본 발명의 목적은 한 프레임이 선택적 소거 및 선택적 쓰기 서브필드를 포함할 때 선택적 소거의 어드레스 기간에 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다. Accordingly, it is an object of the present invention to provide a method of driving a plasma display panel which can prevent erroneous discharge in an address period of selective erasure when one frame includes selective erasure and selective write subfields.

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 선택적 소거 서브필드의 소거 어드레스기간동안 스캔전극에 제 1전압까지 하강하는 소거 스캔펄스가 공급되는 단계와, 소거 어드레스기간 이전에 선택적 소거 서브필드들 중 적어도 하나 이상의 서브필드에서 제 1전압보다 높은 절대치 전압인 제 2전압까지 하강하는 하강 램프펄스가 공급되는 단계를 포함한다. In order to achieve the above object, a method of driving a plasma display panel according to the present invention includes supplying an erase scan pulse that drops to a first voltage to a scan electrode during an erase address period of a selective erase subfield, and selectively erase before an erase address period. And supplying a falling ramp pulse that falls to a second voltage, the absolute voltage higher than the first voltage, in at least one or more of the subfields.

상기 하강 램프펄스는 소거 어드레스기간 이전에 모든 선택적 소거 서브필드에 인가된다. The falling ramp pulse is applied to all selective erase subfields before the erase address period.

상기 선택적 소거 서브필드의 소거 어드레스 기간동안 소거 스캔펄스에 동기되는 소거 데이터펄스가 다수의 어드레스전극들에 공급된다. An erase data pulse synchronized with an erase scan pulse is supplied to the plurality of address electrodes during the erase address period of the selective erase subfield.

상기 소거 데이터펄스는 선택적 쓰기 서브필드의 쓰기 어드레스 기간동안 다수의 어드레스전극들에 공급되는 쓰기 데이터펄스와 동일한 전압값으로 설정된다. The erase data pulse is set to the same voltage value as the write data pulses supplied to the plurality of address electrodes during the write address period of the selective write subfield.

상기 소거 데이터펄스는 선택적 쓰기 서브필드의 쓰기 어드레스 기간동안 다수의 어드레스전극들에 공급되는 쓰기 데이터펄스보다 낮은 전압값으로 설정된다. The erase data pulse is set to a lower voltage value than the write data pulses supplied to the plurality of address electrodes during the write address period of the selective write subfield.

i(i는 자연수)+1번째 서브필드가 선택적 소거 서브필드로 구동될 때 i번째 서브필드의 서스테인 기간동안 마지막 서스테인 펄스 이전의 서스테인 펄스와 동기되도록 어드레스 전극에 정극성의 펄스가 공급되는 단계를 추가로 포함한다. When i (i is a natural number) + 1st subfield is driven to a selective erasing subfield, a step of supplying a positive pulse to the address electrode is synchronized with the sustain pulse before the last sustain pulse during the sustain period of the ith subfield. It includes.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 6 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 10.

도 6은 본 발명의 실시예에 따른 PDP의 구동방법에 있어서 한 프레임의 구성을 나타낸다.6 shows the configuration of one frame in the PDP driving method according to the embodiment of the present invention.

도 6을 참조하면, 한 프레임은 적어도 하나 이상의 서브필드를 포함하는 선택적 쓰기 서브필드(WSF)와, 적어도 하나 이상의 서브필드를 포함하는 선택적 소거 서브필드(ESF)를 포함한다.Referring to FIG. 6, one frame includes an optional write subfield WSF including at least one subfield and an optional erase subfield ESP including at least one subfield.

선택적 쓰기 서브필드(WSF)는 m(단, m은 0보다 큰 양의 정수) 개의 서브필드들(SF1 내지 SFm)을 포함한다. m 번째 서브필드(SFm)를 제외한 제1 내지 제m-1 서브필드들(SF1 내지 SFm-1) 각각은 전화면의 셀들에 일정한 양의 벽전하를 균일하게 형성하기 위한 리셋기간, 쓰기방전을 이용하여 온셀들(on-cells)을 선택하는 선택적 쓰기 어드레스 기간(이하, 쓰기 어드레스기간), 선택된 온셀에 대하여 서스테인 방전을 일으키는 서스테인 기간 및 서스테인 방전 후 셀 내의 벽전하를 소거시키기 위한 포스트 소거기간으로 나뉘어진다. 선택적 쓰기 서브필드(WSF)의 마지막 서브필드인 제m 서브필드(SFm)는 리셋기간, 쓰기 어드레스기간 및 서스테인 기간으로 나뉘어진다. 선택적 쓰기 서브필드(WSF)의 리셋기간, 쓰기 어드레스 기간 및 소거기간은 각 서브필드(SF1 내지 SFm)마다 동일한 반면에 서스테인 기간은 미리 설정된 휘도 가중치가 동일하거나 다르게 설정될 수 있다. The selective write subfield WSF includes m subfields SF1 to SFm, where m is a positive integer greater than zero. Each of the first to m-1 subfields SF1 to SFm-1 except for the m th subfield SFm has a reset period and a write discharge for uniformly forming a predetermined amount of wall charge in the cells of the full screen. An optional write address period (hereinafter, referred to as write address period) for selecting on-cells, a sustain period for causing sustain discharge for the selected on cell, and a post erase period for erasing wall charge in the cell after the sustain discharge. Divided. The m th subfield SFm, which is the last subfield of the selective write subfield WSF, is divided into a reset period, a write address period, and a sustain period. The reset period, the write address period, and the erase period of the selective write subfield WSF are the same for each subfield SF1 to SFm, while the sustain period may be set to the same or different preset luminance weights.

선택적 소거 서브필드(ESF)는 n-m(단, n은 m 보다 큰 양의 정수) 개의 서브필드들(SFm+1 내지 SFn)을 포함한다. 제m+1 내지 제n-1 서브필드들(SFm+1 내지 SFn-1) 각각은 과도벽전하를 소거하여 온셀들을 균일하게 하기 위한 초기화기간, 소거방전을 이용하여 오프셀(off-cell)을 선택하기 위한 선택적 소거 어드레스기간(이하, "소거 어드레스 기간"이라 한다) 및 온셀들에 대하여 서스테인 방전을 일으키기 위한 서스테인기간으로 나뉘어진다. 선택적 소거 서브필드(ESF)의 마지막 서브필드인 제n 서브필드(SFn)는 초기화기간, 소거 어드레스기간 및 서스테인기간 이외에 최종단에 포스트 소거기간을 더 포함한다. The selective erasing subfield (ESF) includes n-m (where n is a positive integer greater than m) subfields SFm + 1 to SFn. Each of the m + 1 th to n th-1 subfields SFm + 1 th to SFn-1 has an initialization period for eliminating transient wall charges to equalize the on cells, and an off-cell using erase discharge. It is divided into an optional erasure address period (hereinafter referred to as " erase address period ") for selecting " " and a sustain period for causing sustain discharge for the on cells. The nth subfield SFn, which is the last subfield of the selective erasing subfield ESF, further includes a post erasing period at the last stage in addition to the initialization period, the erasing address period, and the sustain period.

선택적 소거 서브필드(ESF)의 서브필드들(SFm+1 내지 SFn)에 있어서 소거 어드레스 기간은 동일하게 설정되고 서스테인기간은 휘도 상대비에 따라 동일하게 설정되거나 상이하게 설정될 수 있다. In the subfields SFm + 1 to SFn of the selective erasing subfield ESF, the erasing address period may be set identically, and the sustain period may be set identically or differently according to the luminance relative ratio.

선택적 소거 서브필드(ESF)의 마지막 서브필드인 제n 서브필드(SFn)는 선택적 쓰기 서브필드(WSF)의 제1 내지 제m-1 서브필드(SF1 내지 SFm-1)와 동일하게 포스트 소거기간이 마지막에 배치되고 선택적 쓰기 서브필드(WSF)의 마지막 서브필드인 제m 서브필드(SFm)에는 선택적 소거 서브필드(WSF)의 제m+1 내지 제n-1 서브필드(SFm+1 내지 SFn-1)와 동일하게 포스트 소거기간이 없다. The nth subfield SFn, which is the last subfield of the selective erase subfield ESF, is the same as the first to m-1 subfields SF1 to SFm-1 of the selective write subfield WSF. The mth subfield SFm, which is disposed last and is the last subfield of the selective write subfield WSF, includes the m + 1 to n-1th subfields SFm + 1 to SFn of the selective erase subfield WSF. Similar to -1), there is no post erase period.

어드레스를 위한 데이터 코딩방법에 대하여 설명하면 다음과 같다. 휘도 상대비가 '20, 21, 22, 23, 24, 25'으로 각각 다르게 설정된 6 개의 선택적 쓰기 서브필드(SF1 내지 SF6)와 휘도 상대비가 '25'로 동일하게 설정된 6 개의 선택적 소거 서브필드(SF7 내지 SF12)를 한 프레임으로 구성한다고 가정할 때, 서브필드들(SF1 내지 SFn)의 조합에 의해 표현되는 계조레벨과 코딩방법은 아래의 표 2와 같다.A data coding method for an address is as follows. Six optional write subfields (SF1 through SF6) with luminance relative ratios set to '2 0 , 2 1 , 2 2 , 2 3 , 2 4 , 2 5 ' respectively, and luminance relative ratios set equal to '2 5 ' 6 Assuming that the selective erase subfields SF7 through SF12 are configured in one frame, the gray level and the coding method represented by the combination of the subfields SF1 through SFn are shown in Table 2 below.

계조Gradation SF1(1)SF1 (1) SF2(2)SF2 (2) SF3(4)SF3 (4) SF4(8)SF4 (8) SF5(16)SF5 (16) SF6(32)SF6 (32) SF7(32)SF7 (32) SF8(32)SF8 (32) SF9(32)SF9 (32) SF10(32)SF10 (32) SF11(32)SF11 (32) SF12(32)SF12 (32) 0∼310 to 31 바이너리코딩Binary coding ×× ×× ×× ×× ×× ×× ×× 32∼6332-63 바이너리코딩Binary coding ○○ ×× ×× ×× ×× ×× ×× 64∼9564 to 95 바이너리코딩Binary coding ○○ ○○ ×× ×× ×× ×× ×× 96∼12796-127 바이너리코딩Binary coding ○○ ○○ ○○ ×× ×× ×× ×× 128∼159128-159 바이너리코딩Binary coding ○○ ○○ ○○ ○○ ×× ×× ×× 160∼191160-191 바이너리코딩Binary coding ○○ ○○ ○○ ○○ ○○ ×× ×× 192∼223192-223 바이너리코딩Binary coding ○○ ○○ ○○ ○○ ○○ ○○ ×× 224∼255224-255 바이너리코딩Binary coding ○○ ○○ ○○ ○○ ○○ ○○ ○○

표 2에서 알 수 있는 바, 프레임의 앞쪽에 배치된 제1 내지 제5 서브필드들(SF1 내지 SF5)은 바이너리 코딩(Binary coding)으로 셀의 휘도를 결정하여 계조값을 표현한다. 그리고 제6 내지 제12 서브필드들(SF6 내지 SF12)은 소정의 계조값 이상에서 리니어 코딩(Linear coding)으로 셀의 휘도를 결정하여 계조값을 표현하게 된다. 예를 들어, 계조값 '11'에 해당하는 셀은 바이너리 코드 조합에 의하여 휘도 상대비가 각각 20(1), 21(2), 23(8)인 제1 서브필드(SF1), 제2 서브필드(SF2) 및 제4 서브필드(SF4)에서 온셀로 선택되어 켜지게 되고 나머지 서브필드들에서 오프셀로 선택되어 꺼지게 된다. 이에 비하여, 계조값 '74'에 해당하는 셀은 바이너리 코드 조합에 의하여 제2 및 제4 서브필드(SF2,SF4)에서 온셀로 선택됨과 아울러 리니어 코드 조합에 의하여 제6 및 제7 서브필드(SF6,SF7)에서 온셀로 선택되어 켜지고 나머지 서브필드들에서 오프셀로 선택되어 꺼지게 된다.As can be seen from Table 2, the first to fifth subfields SF1 to SF5 disposed at the front of the frame determine the luminance of the cell by binary coding to express gray scale values. The sixth to twelfth subfields SF6 to SF12 determine the luminance of the cell by linear coding above a predetermined gray scale value to express the gray scale value. For example, the cell corresponding to the grayscale value '11' may include a first subfield SF1 and a second subfield having luminance relative ratios of 2 0 (1), 2 1 (2), and 2 3 (8), respectively, by binary code combinations. The second subfield SF2 and the fourth subfield SF4 are selected to be on-cell and turned on, and the remaining subfields are selected to be off-cell and turned off. In contrast, the cell corresponding to the grayscale value '74' is selected on-cell from the second and fourth subfields SF2 and SF4 by the binary code combination and the sixth and seventh subfield SF6 by the linear code combination. , SF7) is selected as on-cell and turned on, and in the remaining subfields, it is selected as off-cell and turned off.

선택적 소거 서브필드(ESF)인 제7 내지 제12 서브필드들(SF7내지SF12) 각각은 다음 서브필드들로 전이될 때마다 온셀들 중에서 오프셀들을 선택하게 된다. 다시 말하여, 선택적 소거 서브필드(WSF)인 제7 내지 제12 서브필드들(SF7 내지 SF12) 각각은 이전 서브필드에서 켜졌던 온셀들 중에서 필요 없는 셀들을 순차적으로 꺼나가면서 오프셀을 선택하게 된다. 이 때문에 소정 계조값 이상으로 켜지는 온셀들은 선택적 쓰기 서브필드(WSF)의 마지막 서브필드인 제6 서브필드(SF6)나 이전 선택적 소거 서브필드(ESF)에서 반드시 켜져 있어야 한다. 예컨대, 제6 서브필드(SF6)에서 선택된 온셀들 중에서 제7 서브필드(SF7)에서 꺼지는 오프셀들이 선택되고 제7 서브필드(SF6)에서 남아 있는 온셀들 중에서 제8 서브필드(SF8)에서 꺼지는 오프셀들이 선택된다. 따라서, 선택적 소거 서브필드(ESF)의 제7 내지 제12 서브필드(SF7)에는 소거 어드레스기간 전에 전화면의 셀들을 온셀로써 켜기 위한 별도의 쓰기 방전이 필요 없게 된다. 또한, 제8 내지 제12 서브필드들(SF8내지SF12)도 전면 쓰기없이 이전 서브필드에서 켜져 있는 셀들을 선택적으로 끄게 된다. Each of the seventh to twelfth subfields SF7 to SF12, which is the selective erasing subfield ESF, selects offcells among the oncells whenever the subfields are transitioned to the next subfields. In other words, each of the seventh to twelfth subfields SF7 to SF12, which is the selective erasing subfield WSF, selects an off-cell by sequentially turning out unnecessary cells among the on-cells turned on in the previous subfield. . For this reason, the oncells that are turned on above the predetermined gray level value must be turned on in the sixth subfield SF6 or the previous selective erase subfield ESF, which are the last subfield of the selective write subfield WSF. For example, offcells that are turned off in the seventh subfield SF7 among the oncells selected in the sixth subfield SF6 are selected and turned off in the eighth subfield SF8 among the oncells remaining in the seventh subfield SF6. Offcells are selected. Therefore, in the seventh to twelfth subfield SF7 of the selective erasing subfield ESF, a separate write discharge for turning on the cells on the full screen before the erase address period is unnecessary. In addition, the eighth to twelfth subfields SF8 to SF12 also selectively turn off the cells that are turned on in the previous subfield without overwriting.

이렇게 한 프레임이 선택적 쓰기 서브필드들(WSF)과 선택적 소거 서브필드들(ESF)이 표 2와 같이 배치될 때, PDP가 VGA 급의 해상도 즉, 480 라인의 주사라인을 갖는 경우에 어드레스 기간은 총 11.52ms가 필요하다. 이에 비하여, 서스테인 기간은 3.35ms가 필요하게 된다. 여기서, 어드레스 기간은 선택적 쓰기 서브필드에 할당된 스캔펄스의 펄스폭이 3㎲이고 선택적 소거 스캔펄스에 할당된 스캔펄스의 펄스폭이 1㎲일 때, 한 프레임당 3㎲(선택적 쓰기 스캔펄스의 펄스폭)×480 라인×6(선택적 쓰기 서브필드 수)으로 산출된 8.64ms와 1㎲(선택적 소거 스캔펄스의 펄스폭)×480 라인×6(선택적 소거 서브필드 수)으로 산출된 2.88ms의 합이다. 서스테인기간은 한 프레임당 11.52ms의 어드레스 기간, 0.3ms의 1회 리셋기간, 100㎲×5(서브필드 수)=0.5ms의 소거기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-8.64ms-2.88ms-0.3ms-1ms-0.5ms) 나머지 기간이다. 따라서, 본 발명에 따른 PDP의 구동방법은 종래의 선택적 쓰기방식에 비하여 서브필드의 수가 늘어남으로써 동영상에서의 의사윤곽 노이즈를 줄일 수 있다. 또한, 본 발명에 따른 PDP의 구동방법은 종래의 선택적 쓰기방식에서 한 프레임 내에 8 개의 서브필드들이 포함될 때보다 3.05ms에서 3.35ms로 서스테인기간이 더 많이 확보될 수 있다. When one frame is arranged with the selective write subfields WSF and the selective erase subfields ESP as shown in Table 2, the address period in the case where the PDP has VGA resolution, that is, 480 lines of scanning lines, A total of 11.52 ms is required. In contrast, the sustain period needs to be 3.35 ms. Here, the address period is 3 ms per frame (when the pulse width of the scan pulse allocated to the selective write subfield is 3 ms and the pulse width of the scan pulse allocated to the selective erase scan pulse is 1 ms). Pulse width) × 480 lines × 6 (the number of selective write subfields) and 8.64 ms calculated at 1 ㎲ (the pulse width of the selective erase scan pulse) × 480 lines × 6 (the number of selective erase subfields). It is sum. The sustain period is obtained by subtracting the address period of 11.52ms per frame, one reset period of 0.3ms, 100ms × 5 (number of subfields) = 0.5ms, and 1ms of vertical synchronization signal (Vsync) margin (16.67). ms-8.64ms-2.88ms-0.3ms-1ms-0.5ms). Accordingly, the method of driving a PDP according to the present invention can reduce pseudo contour noise in a video by increasing the number of subfields as compared with the conventional selective writing method. In addition, in the method of driving the PDP according to the present invention, the sustain period may be more secured from 3.05 ms to 3.35 ms than when 8 subfields are included in one frame in the conventional selective writing method.

한편, 선택적 쓰기 서브필드의 스캔펄스는 그 펄스폭이 3㎲에 한정되는 것이 아니고 1∼3㎲의 범위에서 선택될 수 있으며, 선택적 소거 서브필드의 스캔펄스(-SESCN)는 그 펄스폭이 1.5㎲ 이내에서 선택될 수 있다. On the other hand, the scan pulse of the selective write subfield is not limited to 3 ms but can be selected in the range of 1 to 3 ms, and the scan pulse of the selective erase subfield (-SESCN) has a pulse width of 1.5. It can be selected within ㎲.

한 프레임이 선택적 쓰기 서브필드들(WSF)과 선택적 소거 서브필드들(ESF)이 각각 표 2와 같이 배치될 때, 3.35ms의 서스테인기간에 지속적으로 전화면이 켜지면 피크 화이트(Peak White) 밝기에 해당하는 330cd/m2 만큼의 광이 발생한다. 그리고 한 프레임 내에서 1회의 리셋기간에만 화면이 켜지면 블랙(Black)에 해당하는 0.7cd/m2 만큼의 광이 발생한다. 따라서, 본 발명에 따른 PDP의 구동방법의 암실 콘트라스트비(Contrast ratio)는 470 : 1 수준이므로 한 프레임 내에 10 개의 서브필드를 포함한 종래의 선택적 소거 방식의 콘트라스트(60 : 1)보다 콘트라스트가 향상된다. 또한, 본 발명에 따른 PDP의 구동방법에 의하면, 그 콘트라스트가 한 프레임 내에 8 개의 서브필드를 포함한 종래의 선택적 쓰기방식의 콘트라스트(430 : 1)보다도 크게 된다.Peak White Brightness When One Frame is Fully Turned on Continuously at 3.35ms Sustain When Optional Write Subfields (WSF) and Selective Erase Subfields (ESF) Are Placed As Table 2 Each As much as 330 cd / m 2 of light corresponding to the generated. If the screen is turned on for only one reset period within one frame, 0.7 cd / m 2 light corresponding to black is generated. Therefore, since the dark contrast ratio of the driving method of the PDP according to the present invention is 470: 1, the contrast is improved compared to the contrast 60: 1 of the conventional selective erasure method including 10 subfields in one frame. . Further, according to the driving method of the PDP according to the present invention, the contrast is larger than the contrast 430: 1 of the conventional selective writing method including eight subfields in one frame.

도 7은 본 발명의 실시예에 따른 PDP의 구동방법의 구동파형을 나타내는 파형도이다.7 is a waveform diagram showing a driving waveform of the PDP driving method according to the embodiment of the present invention.

도 7을 참조하면, 선택적 쓰기 서브필드(WSF)의 리셋기간에는 모든 스캔전극라인들(Y)에 셋업전압(Vsetup)까지 상승하는 상승 기울기의 램프파형(RPSU)이 동시에 인가된다. 여기서, 셋업전압(Vsetup)은 서스테인 전압(Vs)보다 높은 전압값으로 설정된다. 스캔전극라인들(Y)에 셋업전압(Vsetup)이 인가될 때 서스테인전극라인들(Z)과 어드레스전극라인들(X)에는 0V나 기저전압(GND)이 인가된다.Referring to FIG. 7, in the reset period of the selective write subfield WSF, a ramp waveform RPSU having a rising slope rising up to the setup voltage Vsetup is applied to all the scan electrode lines Y at the same time. Here, the setup voltage Vsetup is set to a voltage value higher than the sustain voltage Vs. When the setup voltage Vsetup is applied to the scan electrode lines Y, 0 V or the ground voltage GND is applied to the sustain electrode lines Z and the address electrode lines X.

상승 램프파형(RPSU)이 모든 스캔전극라인들(Y)에 인가되면 전화면의 셀들 내에서 스캔전극라인들(Y)과 어드레스전극라인들(X) 사이와 스캔전극라인들(Y)과 서스테인전극라인들(Z) 사이에는 빛이 거의 발생되지 않는 다크방전(Dark discharge)이 일어난다. 이 다크방전(셋업방전)에 의해 어드레스전극라인들(X)과 서스테인전극라인들(Z)에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극라인들(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다.When the rising ramp waveform RPSU is applied to all the scan electrode lines Y, between the scan electrode lines Y and the address electrode lines X and the scan electrode lines Y and the sustain in the cells of the full screen. Dark discharge is generated between the electrode lines Z with little light. The dark discharge (setup discharge) causes positive wall charges to be accumulated on the address electrode lines X and the sustain electrode lines Z, and the negative polarity (−) on the scan electrode lines Y. Wall charges will accumulate.

셋업 방전이 일어난 후에, 스캔전극라인들(Y)에는 셋업전압(Vsetup)보다 낮은 정극성 전압 예를 들면, 서스테인전압(Vs)부터 셋다운전압(-Vy)으로 떨어지는 하강 기울기의 하강 램프파형(RPSD)이 인가됨과 동시에 서스테인전극라인(Z)에는 제1 직류바이어스전압(DCbias1)이 인가된다. 여기서, 제1 직류바이어스전압(DCbias1)은 서스테인전압(Vs)으로 설정되며, 셋다운전압(-Vy)은 선택적 쓰기 서브필드(WSF)의 스캔전압(-Vyw)보다 절대치가 낮은 전압으로 설정된다. After the setup discharge has occurred, the scan electrode lines Y have a falling ramp waveform RPSD having a falling slope falling from the positive voltage lower than the setup voltage Vsetup, for example, the sustain voltage Vs to the setdown voltage -Vy. ) Is applied and a first DC bias voltage DCbias1 is applied to the sustain electrode line Z. Here, the first DC bias voltage DCbias1 is set to the sustain voltage Vs, and the set-down voltage -Vy is set to a voltage having an absolute value lower than the scan voltage -Vyw of the selective write subfield WSF.

하강 램프파형(RPSD) 및 제 1직류바이어스전압(DCbias1)이 인가되면 하강 램프파형(RPSD)과 제 1직류바이어스전압(DCbias1)의 전압차에 의해 스캔전극라인들(Y)과 서스테인전극라인들(Z) 사이에는 빛이 거의 발생되지 않는 다크방전(셋다운방전)이 일어난다. 또한, 스캔전극라인들(Y)과 어드레스전극라인들(Z) 사이에서는 하강 램프파형(RPSD)이 떨어지는 구간 동안 다크방전(셋다운방전)이 일어난다. 이와 같이 하강 램프파형(RPSD)에 의한 셋다운방전은 상승 램프파형(RPSU)에 의해 발생된 전하들 중에서 어드레스방전에 기여하지 않는 과도 벽전하를 소거시키게 된다. 즉, 하강 램프파형(RPSD)은 안정된 쓰기 어드레스의 초기조건을 설정하는 역할을 한다. When the falling ramp waveform RPSD and the first DC bias voltage DCbias1 are applied, the scan electrode lines Y and the sustain electrode lines are caused by the voltage difference between the falling ramp waveform RPSD and the first DC bias voltage DCbias1. Dark discharge (setdown discharge) occurs in which little light is generated between (Z). In addition, a dark discharge (setdown discharge) occurs between the scan electrode lines Y and the address electrode lines Z during the falling ramp waveform RPSD. As such, the set-down discharge by the falling ramp waveform RPSD eliminates excessive wall charges that do not contribute to the address discharge among the charges generated by the rising ramp waveform RPSU. In other words, the falling ramp waveform RPSD serves to set the initial condition of the stable write address.

리셋기간 직후, 스캔전극라인(Y) 상에는 부극성의 벽전하가 남아있게 되며, 서스테인전극라인(Z)과 어드레스전극라인(X) 상에는 정극성의 벽전하가 남아있게 된다. 이렇게 리셋기간 직후에 남아 있는 충분한 벽전하에 의해 어드레스기간에 쓰기방전을 일으키기 위한 데이터전압의 전압값을 낮게 설정할 수 있다. Immediately after the reset period, negative wall charges remain on the scan electrode line Y, and positive wall charges remain on the sustain electrode line Z and the address electrode line X. The voltage value of the data voltage for causing the write discharge in the address period can be set low by sufficient wall charge remaining immediately after the reset period.

선택적 쓰기 서브필드(WSF)의 어드레스기간에는 부극성의 쓰기 스캔전압(-Vyw) 까지 떨어지는 쓰기 스캔펄스(SWSCN)가 스캔라인들(Y)에 순차적으로 인가됨과 동시에 쓰기 스캔펄스(SWSCN)에 동기되도록 쓰기 데이터펄스(SWD)가 어드레스전극라인들(X)에 인가된다. 이때, 쓰기 스캔펄스(SWSCN)와 쓰기 데이터펄스(SWD)의 전압차와 이전에 축적된 셀 내의 벽전압이 더해지면서 쓰기 데이터펄스(data)가 인가되는 셀 내에는 쓰기 방전이 발생된다. 이 쓰기방전에 의해 스캔전극라인(Y) 상에는 정극성 벽전하가 쌓이게 되며 서스테인전극라인(Z)과 어드레스전극라인(X) 상에는 부극성의 벽전하가 쌓이게 된다. 이렇게 형성된 벽전하는 서스테인기간 동안 서스테인 방전을 일으키기 위한 외부 인가전압 즉, 서스테인전압을 낮추게 된다. In the address period of the selective write subfield WSF, the write scan pulse SWSCN falling down to the negative write scan voltage (-Vyw) is sequentially applied to the scan lines Y and synchronized with the write scan pulse SWSCN. The write data pulse SWD is applied to the address electrode lines X as much as possible. At this time, as the voltage difference between the write scan pulse SWSCN and the write data pulse SWD and the wall voltage in the previously accumulated cell are added, a write discharge is generated in the cell to which the write data pulse data is applied. The write discharge causes positive wall charges to accumulate on the scan electrode line Y, and negative wall charges to accumulate on the sustain electrode line Z and the address electrode line X. The wall charges thus formed lower the externally applied voltage, that is, the sustain voltage, to cause the sustain discharge during the sustain period.

선택적 쓰기 서브필드(WSF)의 어드레스기간 동안 서스테인전극라인들(Z)에는 서스테인전압(Vs)보다 낮은 제2 직류바이어스전압(DCbias2)이 인가된다. 제2 직류바이어스전압(DCbias2)은 온셀을 선택하기 위한 쓰기방전이 어드레스전극라인(X)과 스캔전극라인(Y) 사이에 주로 일어나게 하며 쓰기방전시 온셀 내의 서스테인전극라인(Z) 상에 부극성 벽전하를 쌓게 함으로써 서스테인방전에 필요한 외부 인가전압 즉, 서스테인전압(Vs)을 더 낮추게 된다. The second DC bias voltage DCbias2 lower than the sustain voltage Vs is applied to the sustain electrode lines Z during the address period of the selective write subfield WSF. The second DC bias voltage DCbias2 causes a write discharge for selecting an on-cell to occur mainly between the address electrode line X and the scan electrode line Y, and has a negative polarity on the sustain electrode line Z in the on-cell during the write discharge. By accumulating wall charges, the externally applied voltage, that is, the sustain voltage Vs, required for the sustain discharge is further lowered.

선택적 쓰기 서브필드(WSF)의 서스테인기간의 초기에, 스캔전극라인들(Y)에는 펄스폭이 대략 10∼50μs로 넓고 전압레벨이 서스테인전압(Vs)인 시작서스테인펄스(WSUS)가 인가된다. 시작서스테인펄스(WSUS)는 정상서스테인펄스(NSUS)에 비하여 펄스폭이 넓게 설정되어 정상서스테인펄스(NSUS)가 서스테인 기간의 처음에 인가될 때 보다 서스테인기간이 개시될 때 온셀 내에 벽전하의 양을 더 증가시킴으로써 서스테인방전을 안정화시키게 된다. 이 시작서스테인펄스(WSUS)에 이어서, 서스테인전극라인들(Z)에 정상 서스테인펄스(NSUS)가 공급된 후, 스캔전극라인들(Y)과 서스테인전극라인들(Z)에 교번적으로 정상 서스테인펄스(NSUS)가 공급된다. At the beginning of the sustain period of the selective write subfield WSF, a start sustain pulse WSUS having a wide pulse width of approximately 10 to 50 mu s and a sustain voltage Vs is applied to the scan electrode lines Y. The start sustain pulse (WSUS) has a wider pulse width than the normal sustain pulse (NSUS), so that the amount of wall charge in the on-cell when the sustain period is started is higher than when the normal sustain pulse (NSUS) is applied at the beginning of the sustain period. Further increase stabilizes the sustain discharge. Following the start sustain pulse WSUS, after the normal sustain pulse NSUS is supplied to the sustain electrode lines Z, the normal sustain is alternately supplied to the scan electrode lines Y and the sustain electrode lines Z. The pulse NSUS is supplied.

한편, 선택적 쓰기 서브필드(WSF)의 마지막 서브필드(SFm)와 선택적 소거 서브필드들(SFm+1 내지 SFn-1)(마지막 선택적 소거 서브필드(SFn) 제외)의 마지막 서스테인펄스(WFSUS)는 정상 서스테인펄스(NSUS)보다 펄스폭이 크게 설정되어 이어지는 서브필드의 초기화기간을 안정화시킨다. 이를 상세히 하면, 서스테인펄스(WFSUS)의 펄스폭이 넓어지면 서스테인방전이 안정되게 일어나게 되고 온셀들 내의 벽전하들이 감소되지 않고 일정한 양까지 증가하면서 모든 온셀들 내의 벽전하들이 균일하게 된다. 이렇게 온셀들 내의 벽전하양이 균일하게 그리고 충분한 양으로 초기화되면 이어지는 선택적 소거 서브필드(ESF)의 어드레싱 구동 마진이 넓어지고 어드레스 동작이 안정화된다. Meanwhile, the last sustain pulse WFSUS of the last subfield SFm of the selective write subfield WSF and the selective erase subfields SFm + 1 to SFn-1 (except the last selective erase subfield SFn) are The pulse width is set larger than the normal sustain pulse NSUS to stabilize the initializing period of subsequent subfields. In detail, when the pulse width of the sustain pulse (WFSUS) is widened, the sustain discharge occurs stably, and the wall charges in all the cells are uniform while increasing the wall charges in the on cells without decreasing. When the wall charge in the on-cells is initialized uniformly and in sufficient amount, the addressing driving margin of the subsequent selective erasing subfield (ESF) is widened and the address operation is stabilized.

아울러, 선택적 쓰기 서브필드(WSF)의 마지막 서브필드(SFm)와 선택적 소거 서브필드들(SFm+1 내지 SFn-1)(마지막 선택적 소거 서브필드(SFn) 제외)의 마지막 서스테인펄스(WFsus) 이전에 공급되는 서스테인펄스(Nsus)와 동기되도록 어드레스전극라인(X)에 정극성의 데이터펄스(DP)가 공급된다. 이와 같이 데이터펄스(DP)는 어드레스전극라인(X)에 벽전하를 형성하여 이어지는 선택적 소거 서브필드(ESF)의 초기화기간동안 다크방전이 빨리 발생되도록 한다. In addition, before the last sustain pulse WFsus of the last subfield SFm of the selective write subfield WSF and the selective erase subfields SFm + 1 to SFn-1 (except the last selective erase subfield SFn). The positive data pulse DP is supplied to the address electrode line X so as to be synchronized with the sustain pulse Nsus supplied thereto. As such, the data pulse DP forms wall charges in the address electrode line X so that dark discharge occurs quickly during the initialization period of the selective erasing subfield ESP.

서스테인방전이 일어난 후, 선택적 쓰기 서브필드(WSF)의 마지막 서브필드(SFm)를 제외한 제1 내지 제m-1 서브필드들(SF1 내지 SFm-1) 기간 동안 서스테인전극라인들(Z)에는 서스테인전압(Vs)까지 점진적으로 상승하는 포스트 소거 램프파형(ERS)이 인가된다. 이 포스트 소거 램프파형(ERS)에 의해 온셀 내에서는 미약한 소거방전이 일어나면서 서스테인방전에 의해 생성된 벽전하가 소거된다. After the sustain discharge has occurred, the sustain electrode lines Z are sustained for the first to m-1 subfields SF1 to SFm-1 except for the last subfield SFm of the selective write subfield WSF. The post erase ramp waveform ERS is gradually applied to the voltage Vs. The post erase ramp waveform ERS generates a weak erase discharge in the on-cell and erases wall charges generated by the sustain discharge.

이와 달리 선택적 쓰기 서브필드(WSF)의 마지막 서브필드(SFm)에서 마지막 서스테인방전이 일어난 후에는 어떠한 소거신호없이 선택적 소거 서브필드(ESF)의 첫 번째 서브필드(SFm+1)로 전이된다. 결과적으로, 포스트 소거 램프파형(ERS)이나 이와 같은 소거 기능을 가지는 소거전압(또는 파형)은 다음 서브필드가 선택적 쓰기 서브필드인 경우에만 해당 서브필드의 마지막에 배치된다. On the contrary, after the last sustain discharge occurs in the last subfield SFm of the selective write subfield WSF, the transition to the first subfield SFm + 1 of the selective erase subfield ESF is performed without any erase signal. As a result, the post erase ramp waveform ERS or the erase voltage (or waveform) having such an erase function is placed at the end of the corresponding subfield only when the next subfield is the selective write subfield.

선택적 소거 서브필드(ESF)의 초기화기간에는 모든 스캔전극라인들(Y)에 부극성의 소거전압(-VN)까지 떨어지는 하강 램프파형(SESD)이 동시에 인가된다. 여기서, 부극성의 소거전압(-VN)은 그 절대치가 선택적 쓰기 서브필드(WSF)의 리셋기간에 공급되는 하강 램프파형(RPSD)의 셋다운전압(-Vy)보다 높게 설정된다. 그리고, 부극성의 소거전압(-VN)은 그 절대치가 선택적 소거 서브필드(ESF)의 스캔전압(-VNE)보다 절대치가 높은 전압으로 설정된다. 실제, 부극성의 소거전압(-VN)은 도 8에 도시된 바와 같이 그 절대치가 선택적 소거 서브필드(ESF)의 스캔전압(-VNE)보다 ΔVE만큼 높게 설정된다. During the initialization period of the selective erasing subfield ESF, the falling ramp waveform SESD falling to the negative erasing voltage -VN is simultaneously applied to all the scan electrode lines Y. Here, the negative erase voltage (-VN) is set higher than the set-down voltage (-Vy) of the falling ramp waveform (RPSD) supplied in the reset period of the selective write subfield (WSF). The negative erase voltage (-VN) is set to a voltage whose absolute value is higher than the scan voltage (-VNE) of the selective erase subfield (ESF). In fact, as shown in Fig. 8, the negative erase voltage (-VN) is set to have an absolute value higher by ΔVE than the scan voltage (-VNE) of the selective erase subfield (ESF).

하강 램프파형(SESD)이 스캔전극라인들(Y)로 공급되면 이전 서브필드(SFm 내지 SFn-1)에서 선택된 온셀들 내의 벽전하가 균일하게 됨과 아울러 소거 어드레스 방전에 불필요한 벽전하들이 소거된다. 이렇게 온셀들이 동일한 방전조건으로 초기화되고 불필요한 벽전하들이 소거되면 어드레스 구동마진이 크게 되므로 어드레스 방전이 안정화된다. 한편, 초기화기간 동안에 서스테인 전극라인들(Z)과 어드레스 전극라인들(X)에는 소거방전이 크게 일어나지 않도록 함과 아울러 소거방전이 안정되게 일어날 수 있도록 0[V]나 기저전압(GND)이 인가된다.When the falling ramp waveform SESD is supplied to the scan electrode lines Y, the wall charges in the on cells selected in the previous subfields SFm to SFn-1 are made uniform and the wall charges unnecessary for the erase address discharge are erased. When the on-cells are initialized under the same discharge condition and the unnecessary wall charges are erased, the address driving margin is increased, so that the address discharge is stabilized. Meanwhile, 0 [V] or the ground voltage GND is applied to the sustain electrode lines Z and the address electrode lines X during the initialization period so that the erase discharge does not occur significantly and the erase discharge occurs stably. do.

선택적 소거 서브필드(ESF)의 소거 어드레스기간에는 부극성의 소거 스캔전압(-VNE)까지 떨어지는 소거 쓰기 스캔펄스(SESCN)가 스캔전극라인들(Y)에 순차적으로 인가됨과 동시에 소거 스캔펄스(SESCN)에 동기되는 소거 데이터펄스(SED)가 어드레스전극라인들(X)에 인가된다. 이때, 선택적 소거 스캔펄스(SESCN) 및 선택적 소거 데이터펄스(SWD)의 전압차와 이전 서브필드부터 유지된 온셀 내의 벽전압이 더해지면서 선택적 소거 데이터펄스(SED)가 인가되는 온셀 내에는 소거방전이 발생된다. 이 소거방전에 의해 온셀들 내의 벽전하는 서스테인전압이 인가되더라도 방전이 일어나지 않을 정도로 소거된다.In the erase address period of the selective erase subfield ESF, the erase write scan pulse SESCN falling to the negative erase scan voltage (-VNE) is sequentially applied to the scan electrode lines Y and at the same time, the erase scan pulse SESCN. The erase data pulse SED is synchronized to the address electrode lines X. At this time, the erase discharge is generated in the on-cell to which the selective erase data pulse SED is applied while the voltage difference between the selective erase scan pulse SESCN and the selective erase data pulse SWD is added to the wall voltage in the on-cell maintained from the previous subfield. Is generated. By this erase discharge, the wall charges in the on cells are erased to such an extent that a discharge does not occur even when a sustain voltage is applied.

이와 같은 초기화기간 및 소거 어드레스기간을 도 9 및 도 10을 이용하여 상세히 설명하기로 한다. 먼저, 초기화기간동안 모든 방전셀들에는 하강 램프파형(SESD)이 인가된다. 이때, 하강 램프파형(SESD)이 특정 시점에서 셀들 내에는 VD(다크 방전이 발생되는 전압)의 전압이 인가되어 다크 방전이 발생된다. 여기서, 다크 방전에 의하여 이전 서브필드(SFm 내지 SFn-1)에서 선택된 온셀들 내의 벽전하가 균일하게 됨과 아울러 소거 어드레스 방전에 불필요한 벽전하들이 소거된다. Such an initialization period and an erase address period will be described in detail with reference to FIGS. 9 and 10. First, the falling ramp waveform SESD is applied to all the discharge cells during the initialization period. At this time, a voltage of VD (voltage at which dark discharge is generated) is applied to the cells at a specific point in time when the falling ramp waveform SESD generates dark discharge. Here, the wall discharge in the on-cells selected in the previous subfields SFm to SFn-1 is made uniform by the dark discharge, and the wall charges unnecessary for the erase address discharge are erased.

이후, 소거 어드레스기간동안 소거 방전이 발생되지 않은 방전셀들에는 도 9와 같이 부극성의 소거 스캔전압(-VNE)에 의한 전압만이 인가된다. 여기서, 소거 스캔전압(-VNE)은 하강 램프파형(SESD) 보다 절대치가 낮은 전압으로 설정되기 때문에 방전셀들에는 VD이상의 전압이 인가되지 않는다.-(VD-ΔVE) 하지만, 소거 어드레스기간동안 소거 방전이 발생되는 방전셀들에는 도 10과 같이 부극성의 소거 스캔전압(-VNE) 및 소거 데이터펄스(SED)의 전압값(Vae)이 합쳐져 인가되고, 이 합쳐진 전압값이 VD 이상의 전압이 되기 때문에 소거 방전이 발생된다. -(VD-ΔVE+Vae) 즉, 본 발명에서는 초기화기간동안 부극성의 소거 스캔전압(-VNE)보다 높은 절대치 전압으로 하강하는 하강 램프파형(SESD)을 인가함으로써 안정적은 소거 어드레스 방전을 일으킬 수 있다. 여기서, 본 발명에서는 소거 데이터펄스(SED)의 전압값을 쓰기 데이터펄스(SWD)의 전압값보다 낮게 설정할 수 있다. 이와 같이 소거 데이터펄스(SED)의 전압값이 쓰기 데이터펄스(SWD)의 전압값보다 낮게 설정되면 강한 소거 어드레스 방전이 발생되는 것을 방지할 수 있다. Subsequently, only the voltage according to the negative erase scan voltage (−VNE) is applied to the discharge cells in which the erase discharge has not been generated during the erase address period. Here, since the erase scan voltage (-VNE) is set to a voltage having an absolute value lower than the falling ramp waveform (SESD), no voltage greater than or equal to VD is applied to the discharge cells. As shown in FIG. 10, the negative erase scan voltage (-VNE) and the voltage value Vae of the erase data pulse SED are applied to the discharge cells in which the discharge is generated, and the combined voltage value becomes a voltage equal to or higher than VD. Therefore, erase discharge is generated. In other words, in the present invention, a stable erase address discharge can be generated by applying a falling ramp waveform SESD that falls to an absolute voltage higher than the negative erase scan voltage (-VNE) during the initialization period. have. Here, in the present invention, the voltage value of the erase data pulse SED may be set lower than the voltage value of the write data pulse SWD. As such, when the voltage value of the erase data pulse SED is set lower than the voltage value of the write data pulse SWD, strong erase address discharge can be prevented from occurring.

선택적 소거 서브필드(SEF)의 어드레스기간 동안 서스테인전극라인들(Z)에는 0V나 기저전압(GND)이 인가된다. 0 V or the ground voltage GND is applied to the sustain electrode lines Z during the address period of the selective erase subfield SEF.

선택적 소거 서브필드(ESF)의 서스테인 기간에는 스캔전극라인들(Y)과 서스테인전극라인들(Z)에 서스테인펄스(WSUS,NSUS)가 교번적으로 인가된다. 이때, 소거 어드레스기간동안 소거 방전이 일어나지 않은 온셀들에서 서스테인 방전이 일어난다. 한편, 마지막 선택적 소거 서브필드(SFn)를 제외한 나머지 선택적 소거 서브필드(SFm+1 내지 SFn-1)의 서스테인 기간동안 마지막 서스테인 펄스(WFsus) 이전에 공급되는 서스테인 펄스(Nsus)와 동기되도록 어드레스전극라인(X)에 데이터펄스(DP)가 공급된다. 이와 같인 데이터펄스(DP)는 어드레스전극라인(X)에 벽전하를 형성하여 이어지는 선택적 소거 서브필드(ESF)의 초기화기간동안 다크방전이 빨리 발생되도록 한다. The sustain pulses WSUS and NSUS are alternately applied to the scan electrode lines Y and the sustain electrode lines Z in the sustain period of the selective erasing subfield ESF. At this time, sustain discharge occurs in oncells in which erase discharge has not occurred during the erase address period. Meanwhile, the address electrode is synchronized with the sustain pulse Nsus supplied before the last sustain pulse WFsus during the sustain period of the remaining selective erase subfields SFm + 1 to SFn-1 except for the last selective erase subfield SFn. The data pulse DP is supplied to the line X. The data pulse DP forms wall charges in the address electrode line X so that dark discharge occurs quickly during the initialization period of the selective erasing subfield ESP.

마지막 선택적 소거 서브필드(SFm)의 서스테인 기간 이후에는 포스트 소거 램프파형(ERS)이 인가된다. 이 포스트 소거 램프파형(ERS)에 의해 온셀 내에서는 미약한 소거방전이 일어나면서 서스테인방전에 의해 생성된 벽전하가 소거된다. The post erase ramp waveform ERS is applied after the sustain period of the last selective erase subfield SFm. The post erase ramp waveform ERS generates a weak erase discharge in the on-cell and erases wall charges generated by the sustain discharge.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 선택적 소거 서브필드에 과도한 벽전하를 소거하기 위한 초기화기간을 추가함으로써 안정적으로 소거 어드레스 방전을 일으킬 수 있다. 특히, 초기화기간동안 인가되는 하강 램프파형의 절대치 전압값을 소거 어드레스 기간에 스캔전극에 인가되는 스캔펄스의 절대치 전압값보다 높게 설정함으로써 어드레스 구동마진을 확보할 수 있다. 아울러, 본 발명에서는 소거 데이터펄스의 전압값을 쓰기 데이터펄스의 전압값보다 낮게 설정하여 강한 소거방전이 발생되는 것을 방지할 수 있다. As described above, according to the driving method of the plasma display panel according to the present invention, an erase address discharge can be stably generated by adding an initialization period for erasing excessive wall charges to the selective erase subfield. In particular, the address driving margin can be secured by setting the absolute voltage value of the falling ramp waveform applied during the initialization period to be higher than the absolute voltage value of the scan pulse applied to the scan electrode in the erase address period. In addition, in the present invention, by setting the voltage value of the erase data pulse lower than the voltage value of the write data pulse, strong erase discharge can be prevented from occurring.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도. 1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 종래의 플라즈마 디스플레이 패널의 구동방법에 있어서 8 개의 서브필드들이 포함된 종래의 한 프레임을 나타내는 도면. 2 is a diagram illustrating a conventional frame including eight subfields in a method of driving a conventional plasma display panel.

도 3은 종래의 플라즈마 디스플레이 패널의 구동방법에 있어서 10 개의 서브필드들이 포함되고 전면 쓰기 방전이 매 서브필드마다 선행되는 한 프레임 구성을 나타내는 도면.FIG. 3 is a diagram illustrating a frame structure in which 10 subfields are included and a front write discharge is preceded in every subfield in a conventional method of driving a plasma display panel. FIG.

도 4는 종래의 플라즈마 디스플레이 패널의 구동방법에 있어서 10 개의 서브필드들이 포함되고 전면 쓰기 방전이 1회 포함된 한 프레임 구성을 나타내는 도면.FIG. 4 is a diagram illustrating a frame configuration in which 10 subfields are included and one front write discharge is included in a conventional method of driving a plasma display panel. FIG.

도 5는 방전셀에서 발생되는 방전의 종류를 나타내는 도면. 5 is a diagram showing the types of discharges generated in discharge cells.

도 6은 본 발명의 실시예에 따른 PDP의 구동방법에 있어서 한 프레임의 구성을 나타내는 도면. 6 is a diagram showing the configuration of one frame in the method for driving a PDP according to an embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 PDP의 구동방법의 구동 파형을 나타내는 파형도. 7 is a waveform diagram showing a driving waveform of the PDP driving method according to the embodiment of the present invention;

도 8은 선택적 소거 서브필드에 인가되는 구동파형을 상세히 나타내는 도면.FIG. 8 is a diagram showing details of a driving waveform applied to a selective erasure subfield; FIG.

도 9 및 도 10은 도 8에 도시된 구동파형에 의하여 방전셀에 인가되는 전압을 나타내는 도면. 9 and 10 are diagrams showing voltages applied to discharge cells by the driving waveform shown in FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 상부기판 12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode

13Y,13Z : 버스전극 14,22 : 유전체층13Y, 13Z: bus electrode 14, 22: dielectric layer

16 : 보호막 18 : 하부기판16: protective film 18: lower substrate

20X : 어드레스전극 24 : 격벽20X: address electrode 24: partition wall

26 : 형광체층26: phosphor layer

Claims (6)

한 프레임 기간 내에 배치된 선택적 쓰기 서브필드들과 선택적 소거 서브필드들을 이용하여 계조를 표현하며 다수의 스캔전극, 다수의 서스테인전극 및 다수의 어드레스전극을 가지는 플라즈마 디스플레이 패널의 구동방법에 있어서,A method of driving a plasma display panel in which a gray scale is represented by using selective write subfields and selective erase subfields arranged within one frame period, and has a plurality of scan electrodes, a plurality of sustain electrodes, and a plurality of address electrodes. 상기 선택적 소거 서브필드의 소거 어드레스기간동안 상기 스캔전극에 제 1전압까지 하강하는 소거 스캔펄스가 공급되는 단계와,Supplying an erase scan pulse to the scan electrode to a first voltage during an erase address period of the selective erase subfield; 상기 소거 어드레스기간 이전에 상기 선택적 소거 서브필드들 중 적어도 하나 이상의 서브필드에서 상기 제 1전압보다 높은 절대치 전압인 제 2전압까지 하강하는 하강 램프펄스가 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And supplying a falling ramp pulse that falls to a second voltage, the absolute voltage higher than the first voltage, in at least one or more of the selective erasing subfields before the erasing address period. How to drive the panel. 제 1항에 있어서,The method of claim 1, 상기 하강 램프펄스는 상기 소거 어드레스기간 이전에 모든 상기 선택적 소거 서브필드에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the falling ramp pulses are applied to all of the selective erasing subfields before the erasing address period. 제 1항에 있어서,The method of claim 1, 상기 선택적 소거 서브필드의 소거 어드레스 기간동안 상기 소거 스캔펄스에 동기되는 소거 데이터펄스가 상기 다수의 어드레스전극들에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And an erase data pulse synchronized with the erase scan pulse is supplied to the plurality of address electrodes during an erase address period of the selective erase subfield. 제 3항에 있어서, The method of claim 3, wherein 상기 소거 데이터펄스는 상기 선택적 쓰기 서브필드의 쓰기 어드레스 기간동안 상기 다수의 어드레스전극들에 공급되는 쓰기 데이터펄스와 동일한 전압값으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the erase data pulse is set to the same voltage value as the write data pulses supplied to the plurality of address electrodes during the write address period of the selective write subfield. 제 3항에 있어서, The method of claim 3, wherein 상기 소거 데이터펄스는 상기 선택적 쓰기 서브필드의 쓰기 어드레스 기간동안 상기 다수의 어드레스전극들에 공급되는 쓰기 데이터펄스보다 낮은 전압값으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the erase data pulse is set to a lower voltage value than the write data pulses supplied to the plurality of address electrodes during the write address period of the selective write subfield. 제 1항에 있어서, The method of claim 1, i(i는 자연수)+1번째 서브필드가 선택적 소거 서브필드로 구동될 때 i번째 서브필드의 서스테인 기간동안 마지막 서스테인 펄스 이전의 서스테인 펄스와 동기되도록 상기 어드레스 전극에 정극성의 펄스가 공급되는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.i (i is a natural number) + supplying a positive pulse to the address electrode to be synchronized with the sustain pulse prior to the last sustain pulse during the sustain period of the i-th subfield when the first subfield is driven to the selective erase subfield. A method of driving a plasma display panel further comprising.
KR10-2003-0064809A 2003-09-18 2003-09-18 Method of Driving Plasma Display Panel KR100525735B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0064809A KR100525735B1 (en) 2003-09-18 2003-09-18 Method of Driving Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0064809A KR100525735B1 (en) 2003-09-18 2003-09-18 Method of Driving Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20050028525A true KR20050028525A (en) 2005-03-23
KR100525735B1 KR100525735B1 (en) 2005-11-03

Family

ID=37385456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0064809A KR100525735B1 (en) 2003-09-18 2003-09-18 Method of Driving Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100525735B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759382B1 (en) * 2006-04-28 2007-09-19 삼성에스디아이 주식회사 Plasma display and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759382B1 (en) * 2006-04-28 2007-09-19 삼성에스디아이 주식회사 Plasma display and driving method thereof

Also Published As

Publication number Publication date
KR100525735B1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
KR100563463B1 (en) Driving Method of Plasma Display Panel
US6020687A (en) Method for driving a plasma display panel
US7271782B2 (en) Method and apparatus for driving plasma display panel using selective writing and erasing
KR20010079354A (en) Driving Method of Plasma Display Panel
KR100359015B1 (en) Method Of Driving Plasma Display Panel In High Speed
KR100563464B1 (en) Driving Method of Plasma Display Panel
KR100378622B1 (en) Method and Apparatus for Driving Plasma Display Panel Using Selective Write And Selective Erase
KR100525733B1 (en) Method and Apparatus for Driving Plasma Display Panel
KR100488152B1 (en) Method for Driving Plasma Display Panel
KR100505980B1 (en) Plasma display panel and method and apparatus for driving the same
KR100352979B1 (en) Method of Driving Plasma Display Panel in High Speed
KR100525735B1 (en) Method of Driving Plasma Display Panel
KR100373528B1 (en) Method of Driving Plasma Display Panel in High Speed
KR100508242B1 (en) Method of Driving Plasma Display Panel
KR100528694B1 (en) Method of driving plasma display panel
KR100488452B1 (en) Method and Apparatus for Driving Plasma Display Panel Using Selective Writing And Selective Erasing
KR100480470B1 (en) Driving method of plasma display panel
KR20040056422A (en) Method and Apparatus for Driving Plasma Display Panel Using Selective Writing And Selective Erasing
KR100553934B1 (en) Method for driving plasma display panel
KR20040006577A (en) METHOD Of DRIVING PLASMA DISPLAY PANEL
KR20040073764A (en) Driving method of plasma display panel
KR20040094088A (en) Method and Apparatus for Driving Plasma Display Panel
KR20040076406A (en) Method Of Drivig Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee