KR20050016547A - 반도체를 제조하는 공정에서 사용하는 실리카유리지그 및그 제조방법 - Google Patents

반도체를 제조하는 공정에서 사용하는 실리카유리지그 및그 제조방법

Info

Publication number
KR20050016547A
KR20050016547A KR10-2004-7020224A KR20047020224A KR20050016547A KR 20050016547 A KR20050016547 A KR 20050016547A KR 20047020224 A KR20047020224 A KR 20047020224A KR 20050016547 A KR20050016547 A KR 20050016547A
Authority
KR
South Korea
Prior art keywords
silica glass
glass jig
jig
removing means
etching
Prior art date
Application number
KR10-2004-7020224A
Other languages
English (en)
Other versions
KR100614741B1 (ko
Inventor
치카시 이토
토시후미 이와미
히로유키 키무라
Original Assignee
신에쯔 세끼에이 가부시키가이샤
가부시키가이샤 후쿠이 신에쯔 세끼에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 세끼에이 가부시키가이샤, 가부시키가이샤 후쿠이 신에쯔 세끼에이 filed Critical 신에쯔 세끼에이 가부시키가이샤
Publication of KR20050016547A publication Critical patent/KR20050016547A/ko
Application granted granted Critical
Publication of KR100614741B1 publication Critical patent/KR100614741B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Melting And Manufacturing (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체를 제조하는 공정에서 사용하는 실리카유리지그에 있어서, 그 표면의 일부 또는 전부에 중심선평균거칠기 Ra로 0.1~20㎛의 요철이 존재하고, 또한 경미한 표층에칭처리에 대해서도 표면상태의 변화가 작은 것을 특징으로 하는 실리카 유리지그로서, 사용시에 반도체소자를 오염하는 파티클의 발생이 없고, 게다가 사용을 거듭해도 처리조건의 변동이 적다. 또, 본 발명의 실리카유리지그는, 실리카 유리의 표면에 물리적표층제거수단과 화학적표층제거수단에 의한 처리를 번갈아 2회 이상 반복 적용함으로써 용이하게 제조할 수 있다.

Description

반도체를 제조하는 공정에서 사용하는 실리카유리지그 및 그 제조방법{SILICA GLASS JIG USED IN PROCESS FOR MANUFACTURING SEMICONDUCTOR AND METHOD OF MANUFACTURING SILICA GLASS JIG}
본 발명은, 반도체의 제조공정에서 사용되는 실리카유리지그, 더욱 상세하게는 표면에 미세한 요철이 있는 동시에 경미한 표층에칭에 대해서 표면상태의 변화가 작은 실리카유리지그 및 그 제조방법에 관한 것이다.
실리카유리지그는 반도체소자의 제조에 있어서의 확산공정, 기상성장공정, 에칭·에싱공정 등의 다양한 공정에서 사용되고 있다. 이 실리카유리지그의 표면은 샌드블레스트나 연삭가공이라고 하는 처리가 실시되어 요철을 갖고 불투명하게 마무리되거나, 혹은 거울면 연마나 담금질 마무리라고 불리는 화염연마 등으로 평활하고 투명하게 마무리된것 등, 용도 등에 의해 적당히 선택되고 있지만, 세정 등이 용이하고 더러워지기 어렵게 투명하게 마무리된 표면을 가지는 지그가 많이 사용되고 있다. 그 중에서도, 확산공정, 기상성장공정, 특히 기상성장공정에서는 CVD (Chemical Vapor Deposition)법 등으로 반도체소자에 예를 들면, 폴리실리콘막을 성장시키지만, 그 때 투명 마무리된 실리카유리지그에도 폴리실리콘막이 부생성물로서 퇴적하고, 그것이 박리하여 파티클이 되어서 반도체소자를 오염시키는 일이 일어난다. 그 때문에, 부생성물을 정기적으로 제거할 필요가 있었다. 그 제거에는 불화수소산 및 질산을 함유한 용액이 일반적으로 이용되고 있지만, 평활한 지그의 표면도 동시에 에칭되어서 표면이 거칠고, 표면적 등의 표면상태의 변화가 일어나고, 갑자기 부생성물의 부착량이 변동하여, 소비하는 기상반응가스의 소비량도 변동하여 반도체소자에의 폴리실리콘막의 성장량의 제어가 곤란해지는 등의 문제가 있었다. 그래서, 지그표면에 샌드블레스트 가공으로 미세한 요철을 형성하고, 그곳에 적극적으로 부생성물을 포착하여 파티클의 발생을 방지하는 것이 도모되었지만, 이번은 미세한 요철의 가공시에 발생한 가공소성층이나 마이크로 크랙 등의 데미지 부분으로부터 실리카 유리의 미세한 파편이 사용시에 비산하여 반도체소자를 오염시키는 파티클의 발생이 일어났다. 또, 부생성물이 두꺼워지면 실리카유리와 폴리실리콘과의 열팽창차이에 의한 파손이 발생하고, 그 방지를 위해, 지그의 사용전에 가스에칭이나 웨트에칭에 의한 세정을 실시하고 있지만, 투명한 표면을 가지는 지그의 경우와 마찬가지로 정기적으로 부생성물을 제거할 필요가 있으며, 미세한 요철면이 동시에 에칭되어 표면 상태가 바뀌는 등의 문제가 있었다.
상기 문제점은 반도체소자에의 확산이나 기상성장공정에 머물지 않고, 에칭 처리에 있어서도 마찬가지였다. 즉, 처리가스를 흐르게 하면서 플라스마 등을 이용하여 에칭이나 에싱을 실시하는 공정에 있어서도 부생성물이 실리카유리지그에 퇴적하고 박리하여 파티클을 발생하는 일이 있으며, CVD 등과 마찬가지로 샌드블레스트나 연삭가공에 의해 표면에 미세한 요철을 형성하여, 적극적으로 부생성물을 포착하여 파티클의 발생을 방지하는 것이 도모되었다. 그러나, 요철의 가공시에 발생한 가공 소성층이나 마이크로 크랙 등의 데미지 부분때문에 플라스마에 의해 실리카유리의 미세한 파편이 사용시에 비산하여 반도체소자를 오염시키는 파티클이 되는 등의 문제가 있었다. 특히, 드라이에칭에서는, 실리카유리지그의 표면도 불화수소함유용액 처리와 매우 흡사한 에칭이 이루어져 표면상태가 크게 바뀌어서, 반도체소자의 에칭처리 자체의 제어를 곤란하게 하는 등의 문제가 있었다.
상기 문제를 해결하기 위하여, 기계가공한 지그를, 불화수소함유용액으로 에칭하여 마이크로 크랙을 개방시키고, 마이크로크랙프리의 면으로 한 실리카유리지그(특개평 10-59744호 공보)나 실리카유리지그 표면을 기계가공으로 요철로 한 후, 불화수소와 불화암모늄을 함유하는 용액으로 처리하고, 표면에 20~300㎛의 보조개형상 오목부와 20~30㎛의 간격으로 폭이 0.5~50㎛인 홈을 형성하고, 또한 홈사이 및 홈내에 폭 1~50㎛, 높이 0.1~10㎛의 작은 돌기를 균일하게 분산시킨 실리카유리지그(특개평 2002-104843호 공보)가 제안되었다. 그러나, 실제의 사용에서는 상기 지그는 모두, 사용에 의해 오목부가 큰 절구형상으로 되어 갑자기 부생성물의 부착량이 바뀌거나 요철이 감소하고, 어느 정도 사용을 계속하면, 박리 파티클이 발생하는 등 결점이 있었다.
이러한 현상에 비추어서, 본 발명자 등은 예의 연구를 거듭한 결과, 실리카 유리지그의 표면 거칠기를 중심선평균 거칠기 Ra로 0.1~20㎛로 하고, 또한 경미한 표층에칭처리에 대해서도 표면 상태의 변화가 작은 면으로 함으로써, 부생성물의 박리나 실리카유리의 미세한 파편의 비산이 없고, 또한 처리가스의 소비의 변화가 적고 각 공정에서의 처리의 제어가 용이해지는 것을 찾아냈다. 그리고 상기 실리카 유리지그가 특정한 물리적표층제거수단과 특정한 화학적표층제거수단을 번갈아 여러 차례 반복함으로써 용이하게 제조할 수 있는 것을 찾아내고, 본 발명을 완성한 것이다. 즉
본 발명은, 사용시에 반도체소자를 오염시키는 파티클의 발생이 없고, 또한 사용을 거듭해도 처리조건을 변동하는 일이 없는 실리카유리지그를 제공하는 것을 목적으로 한다.
또, 본 발명은, 상기 실리카유리지그의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 실시예 1의 드라이에칭용 지그표면을 현미경으로 관찰한 500배의 사진
도 2는 실시예 1의 드라이에칭용 지그표면을 3.5 질량%의 불화 수소산에 16시간 침지한 후에 현미경으로 관찰한 500배의 사진
도 3은 실시예 1의 드라이에칭용 지그표면을 주사 전자현미경으로 관찰한 500배의 사진
도 4는 실시예 2의 웨이퍼 보트를 주사 전자현미경으로 관찰한 200배의 사진
도 5는 실시예 2의 웨이퍼 보트를 주사 전자현미경으로 관찰한 1,000배의 사진
도 6은 실시예 2의 웨이퍼 보트를 20℃, 3.5% 불화 수소산용액으로 16시간의 에칭 테스트를 실시한 후의 SEM으로 관찰한 200배의 사진
도 7은 실시예 2의 웨이퍼 보트를 20℃, 3.5%불화 수소산용액으로 16시간의 에칭 테스트를 실시한 후의 SEM으로 관찰한 1000배의 사진
도 8은 비교예 2의 웨이퍼 보트를 SEM으로 관찰한 200배의 사진
도 9는 비교예 2의 웨이퍼 보트를 SEM으로 관찰한 1000배의 사진
도 10은 비교예 2의 웨이퍼 보트를 20℃, 3.5% 불화 수소산용액으로 16시간의 에칭 테스트를 실시한 후의 SEM으로 관찰한 200배의 사진
도 11은 비교예 2의 웨이퍼 보트를 20℃, 3.5% 불화 수소산용액으로 16시간의 에칭 테스트후의 웨이퍼 보트를 SEM으로 관찰한 1,000배의 사진.
본 발명은, 반도체를 제조하는 공정에서 사용하는 실리카유리지그에 있어서, 그 표면의 일부 또는 전부에 중심선평균 거칠기 Ra로 0.1~20㎛의 요철이 존재하고, 또한 경미한 표층에칭처리에 대해서도 표면 상태의 변화가 작은 것을 특징으로 하는 실리카유리지그 및 그 제조방법에 관한 것이다.
본 발명의 실리카유리지그는, 예를 들면 노심관, 웨이퍼재치용 보트, 에칭·에싱용 챔버 등, 반도체소자를 제조하는 공정에서 사용되는 지그이며, 그 표면에는 그 일부 또는 전부에 중심선평균거칠기 Ra로 0.1~20㎛의 요철이 존재하고, 또한 경미한 표층에칭처리에 대해서 표면상태의 변화가 작은 지그이다. 상기 표면상태의 변화의 작음은 농도 3.0~4.0%이고 액체온도가 17~23℃인 불화수소산용액으로 15~17시간 에칭처리한 것과 에칭전과의 상기 표면의 JISB0601에 의거하는 중심선평균거칠기를, 촉침부선단의 R이 2~10㎛의 범위인 촉침식의 표면거칠기측정장치로 측정하고, 그 중심선평균거칠기의 변화율을 50%이하로 하는 것이 좋다. 즉, 실제의 에칭, 예를 들면 플라스마 가스에 의한 에칭으로 실리카유리지그의 표면이 변화하지만, 구체적으로는 초기의 단계에서 Ra가 커지지만, 그 변화의 크기는 상기 표면상태의 변화의 작음을 표시하는 중심선평균거칠기의 변화율과 관계하여, 그 변화율이 50% 이하이면 실사용에 있어서도 Ra의 변화는 작은 그대로이다. 상기 불화수소산용액의 농도가 상기 범위 미만에서는 변화에 시간이 너무 걸려서 효율적이지 않고, 상기 범위를 넘으면 초기의 변화의 속도가 빠르고 판정시간이 짧아지지만, 측정물을 용액으로부터 꺼내서, 표면을 물로 치환하고 에칭을 정지하기까지 오차가 발생한다. 또, 불화수소산용액의 온도 17~23℃는, 그 온도가 가장 일반적이기 때문에 채용한다.
또한 에칭처리시간 15~17시간은, 판정을 위한 정밀도가 높은 변화율을 얻기 위한 시간이다. 상기 변화율의 측정에는 JlSB0601에 의거하는 촉침부선단의 R이 2~1O㎛인 촉침식의 표면측정장치를 사용하는 것이 중요하다. 상기 촉침부 선단의 R이 2~10㎛인 촉침식 표면측정장치를 사용하는 이유는, 실사용시에 있어서의 실리카 유리지그의 표면상태의 변화가, 그 초기 상태면에 존재하는 마이크로 크랙이 에칭 처리에 의해 확대되거나 혹은 그 표면의 톱니모양의 요철이 에칭 처리에 의해 형상 변화를 일으키거나 해서 크게 바뀐다. 그것을 비접촉형의 측정 장치, 예를 들면 레이저의 반사광을 사용하는 측정 장치에서는, 측정 형상으로부터 산출되는 중심선평균거칠기는 올바르지만, 사용중에 부생성물에 의해 즉시 메워져 버리게 되는 좁은 골짜기부 등도 검출하고, 사용시에 처리조건이 바뀌게 되는 큰 상태 변화를 알기 어려운 것에 의한다. 이 촉침식 표면측정장치를 사용하는 측정법을 이용함으로써, 볼록부의 변화는 물론, 특히 부생성물의 부착 상황에 민감한 골짜기부분의 변화를 포착하기 쉬워진다. 상기 촉침부끝의 R이 2~10㎛인 것은, 미세한 골짜기를 검출하지 않는 범위인 2㎛로부터, 실질적인 요철을 판정할 수 있는 1O㎛의 범위로 함으로써 실제의 사용시에 입각한 표면상태의 변화를 용이하게 측정할 수 있다.
실리카유리지그의 실제의 사용에 있어서, 사용 프로세스에 따른 부생성물의 적정 포착량이 있으며, 예를 들면 CVD 프로세스의 경우에는, 웨이퍼상의 막성장의 잉여 가스가, 플라스마 등에 의한 드라이에칭공정의 경우에는, 에칭된 반응 가스가, 실리카유리지그의 표면을 거칠게 함으로써, 보다 많은 부생성물로서 지그상에 포착 퇴적시키게 된다. 부생성물의 퇴적이 너무 대량이면 웨이퍼상에 막을 형성하는 가스가 필요이상으로 감소하여 막의 성장이나 에칭이 저해된다. 그 한편, 포착이 적으면 박리 등에 의해 파티클이 발생하고, 또, 사용시에 있어서의 에칭에 의한 실리카유리지그의 거칠기나 상태가 초기 상태부터 변화하여 상술과 마찬가지인 문제를 제기한다. 실리카유리지그의 표면의 요철은, 톱니형상의 요철이나 불규칙하고 예각인 산골짜기가 연속하는 톱니모양이나 사다리꼴 형상의 볼록부가 나열하는 것이 있지만, 모두, 실사용시의 에칭 처리에 의해 가장자리부분이 날카로워진 큰 밥공기형상의 요철이 되고, 부생성물의 포착 능력 등, 초기 상태부터 크게 변화한다. 또, 초기 상태부터 밥공기형상의 요철을 형성했을 경우, 표면적이 작기 때문에, 부생성물의 포착능력을 실용에 견디지 못하고, 더욱 밥공기형상의 가장자리부분의 날카로워진 부분이 탈락하여, 파티클을 발생한다. 그 때문에, 본 발명의 실리카유리지그에 있어서는, 그 표면의 일부 또는 전부에 중심선평균 거칠기 Ra로 0.1~20㎛의 요철을 존재시키고 있다. 이 요철의 존재에 의해 부생성물의 포착이 확실하게 되어 막의 박리를 억제할 수 있다. 바람직하게는 상기 요철을 큼직한 요철과 그 표면에 미세한 얕은 밥공기형상의 오목부를 형성한 다중 구조로 하는 것이 좋다. 이 다중 구조를 가짐으로써, 경미한 에칭으로는 변화하기 어려운 큼직한 물결형상의 요철에 의해 필요한 두께의 부생성물을 포착할 수 있는 요철을 확보할 수 있다.
더욱 그 큼직한 물결형상의 요철에 미세한 얕은 밥공기형상의 요철을 존재시킴으로서 포착한 부생성물을 박리시키는 일 없이 고정할 수 있어, 안정된 표면을 가지는 지그를 얻을 수 있다. 특히 바람직하게는, 얕은 밥공기형상의 오목부가, 오목부의 가장자리직경보다 바닥의 깊이가 작고, 또한 인접한 오목부간의 경계의 가장자리부분이 예각인 볼록하지 않은 것이다. 이것에 의해 오목부가 사용시에 에칭되어도, 가장자리부분 부근도 균등하게 감손하고, 인접한 오목부와의 사이에 예각으로 탈락하기 쉬운 돌기형상의 트리머가 발생하는 것을 방지할 수 있다.
본 발명의 실리카유리지그는, 물리적표층제거수단과 화학적표층제거수단을 번갈아 2회 이상 반복적용함으로써 제조할 수 있다. 바람직하게는 물리적표층제거 수단으로 형성하는 표면거칠기가 순차적으로 작아지게 되는 처리조건을 선택하는 것이 좋다.
상기 물리적표층제거수단이란, 고정연삭입자연삭숫돌에 의한 연삭처리, 유리 연삭입자에 의한 연마처리, 유리연삭입자에 의한 블레스트 처리, 액체호닝에 의한 처리 또는 그들의 조합을 말한다. 그리고, 고정연삭입자연삭숫돌으로서는, 구체적으로 레진본드형 다이아몬드 연삭숫돌 등을 들 수 있고, 유리연삭입자로서는 실리카나 SiC를 들 수 있고, 액체호닝에 의한 처리로서는, 유리연삭입자를 액체에 분산하여 내뿜는 처리 등을 들 수 있다. 이 물리적표층제거수단에서는, 실리카유리표면에 가공 소성층이나 마이크로 크랙 등의 데미지층이 형성되어 지그의 사용시에 실리카유리의 미세한 파편이 비산하여, 파티클의 발생원이 된다. 게다가, 에칭처리공정시에 불균질한 침식이 일어나서, 불완전한 마이크로 크랙의 개방에 의한 깊은 홈이 생겨 표면 상태가 크게 변화하여, CVD 공정이나 에칭공정 등의 처리조건을 변동시킬 필요가 생긴다. 그러나, 상기 물리적표층제거수단에 이어서 화학적표층제거수단을 적용함으로써 가공 소성층의 제거나 마이크로 크랙의 개방이 이루어져 파티클의 발생이 적어지는 데다가, 표면상태의 변동도 적어지지만, 화학적표층제거수단에 의한 표층의 제거량이 적으면 가공 소성층의 제거나 마이크로 크랙의 개방이 충분히 실시되지 않는다. 그래서, 물리적표층제거수단으로 형성한 가공소성층이나 마이크로 크랙이 있는 데미지층의 제거를 충분히 실시하려고 하면, 큰 홈이나 밥공기형상 또는 절구형상의 오목부에서 외주의 가장자리가 날카로워진 움패임이 많이 생긴다. 특히 외주의 가장자리가 날카로워진 부분으로부터는 미세한 유리의 파편이 비산하기 쉽다. 상기 외주의 가장자리가 날카로워진 움패임도 발생하지 않는 처리법으로서 상기 특허 문헌 2에 기재된 처리법이 있지만, 이 방법으로는 물리적표층제거수단으로 형성한 가공 소성층이나 마이크로 크랙 등의 데미지층의 제거를 충분히 하지 못하여 에칭 처리시의 표면 상태의 변화가 커진다. 또, 실사용시의 에칭이 진행하면 외주의 가장자리가 날카로워진 오목부가 다수 출현하여, 파티클이 발생하기 쉽다.
본 발명의 제조방법에 있어서는, 최초의 물리적표층제거수단후에 화학적 표층제거수단에 의해 표면에 있는 마이크로 크랙이 개방된 표면, 예를 들면 절구나 밥공기형상의 요철이 다수 있는 표면을 형성한 후에, 재차 물리적표층제거수단을 적용하여 요철의 예각인 부분을 물결형상으로 균등하게 하고, 또한 화학적표층제거 수단을 적용함으로써, 비교적 평탄한 면에 잔류하는 가공 소성층이나 약간 남은 마이크로 크랙을 개방하는 것이다. 상기 물리적표층제거수단 및 화학적표층제거수단은 번갈아 2회 이상 반복 적용하는 것이 좋다. 이것에 의해 사용중의 실리카유리 지그의 표면 상태의 변화가 작은 지그를 얻을 수 있다. 상기 물리적표층제거수단은 보다 바람직하게는 최초보다 표면 거칠기가 작아지도록 다음의 물리적표층제거수단을 선택하는 것이 좋다. 이것에 의해 형성한 큼직한 물결형상의 요철의 형상이 크게 변화하지 않는 범위에서 다음의 물리적표층제거수단의 데미지나 마이크로 크랙만을, 용이하게 다음의 화학적표층제거수단으로 개방할 수 있을 뿐만 아니라, 큼직한 물결형상의 요철의 표면에 밥공기형상의 오목부를 다수 가지는 다중 구조로 할 수 있다. 예를 들면, 최초 비교적 입도가 큰 연삭입자를 이용하고, 다음의 제거 수단에서는 비교적 입도가 작은 연삭입자를 이용하는 등이다. 그 경우, 고정 연삭입자연삭숫돌에 의한 연삭처리에 이어서 유리연삭입자에 의한 연마처리 등을 조합하는 물리적표층제거수단의 조합도 채용할 수 있다. 예를 들면, 최초 #120의 다이아몬드 연삭 입자를 포함한 고정연삭입자연삭숫돌을 이용한 후 #600의 SiC 유리연삭입자에 의한 샌드블레스트 처리를 적용하는 등이다.
본 발명에서 사용하는 화학적표층제거수단으로서는, 불화수소를 함유하는 용액에 의한 처리를 들 수 있지만, 바람직하게는, 마지막 물리적표층제거수단후의 화학적표층제거수단에는, 상기 용액에 더욱 불화암모늄을 함유시키는 것이 좋다. 이것에 의해, 구조에 대해서는 명확하지 않지만, 예를 들면, 화학적표층제거수단에 의해 형성된 밥공기형상이나 절구형상의 오목부의 외주가장자리부분에 생긴 날카로워진 돌기나 그 외의 예각인 돌기가 제거되어 매끄러운 요철면으로 할 수 있다. 이것은, 불화수소와 암모늄 및 실리카유리가 반응해서 생긴 결정이, 예를 들면 밥공기형상의 바닥부에 자주 발생하고, 돌기부에는 발생하지 않거나 돌기부를 흡수한 결정이 바로 이탈하여, 결과적으로 돌기부가 선택적으로 에칭 제거되어 예각인 부분을 가지지 않는 둥근모양을 띤 형태가 되는 것이라고 생각된다. 더욱 바람직하게는, 상기 불화수소를 함유하는 용액에 입자직경이 10~200㎛의 수지, 실리카 또는 세라믹의 어느 하나 또는 그 조합의 미립자를 분산시키는 것이 좋다. 이 미립자를 분산시킴으로써 지그표면의 데미지층의 제거가 용이하고, 또한 미세한 요철의 형성능이 높아져, 제조 순서를 간소화할 수 있다. 또한 초음파 진동이나 교반 수단을 부가함으로써 한층 처리의 효율화가 도모된다.
본 발명의 실리카유리지그는, 그 사용시에 파티클의 발생이 적은 데다가, 사용을 거듭해도 처리조건이 변동하는 일이 거의 없고, 안정되고 고품질인 반도체소자의 처리를 할 수 있는 효과가 있다. 게다가, 상기 실리카유리지그는 특정한 물리적표층제거수단과 화학적표층제거수단을 2회 이상 반복적용함으로써 용이하게 제조할 수 있어, 그 공업적 가치는 높은 것이다.
[발명을 실시하기 위한 최선의 형태]
다음에 본 발명의 실시예에 대해서 설명하지만 이것에 의해 본 발명은 하등 한정되는 것은 아니다. 또한, 이하의 실시예 1 및 비교예 1의 중심선 평균거칠기 Ra는, 표면 거칠기측정기(토쿄 정밀(주) 제 Surfcom300B)에 의해 측정했다. 그 이외의 실시예 등에서는, (주) 미트요제품의 표면 거칠기측정기(SJ-400)를 사용했다.
실시예 1
직경 300mm의 석영 유리 표면을 #300의 다이아몬드 연삭입자를 포함한 레진 본드 연삭숫돌으로 연삭하여 원판형상의 드라이에칭용 지그를 작성했다. 얻어진 지그의 중심선평균 거칠기 Ra는 1.2㎛였다. 이 지그를 50%의 불화수소산용액에 10분간 침지했다. 얻어진 지그의 중심선평균거칠기 Ra는 2.8㎛였다. 계속해서 상기 지그를 #1000의 SiC 연삭 입자의 레진본드 연삭숫돌으로 표면제거를 실시하여 중심선평균 거칠기 Ra를 0.5㎛로 하고, 또한, 불화수소 15질량%, 불화암모늄 15질량%, 아세트산 50질량% 및 물로 이루어지는 처리액으로 1시간 처리했다. 그 때의 중심선평균 거칠기 Ra는 1.4㎛였다. 상기 지그를 20℃, 3.5질량%의 불화 수소산용액에 침지하여 Ra의 변화를 조사한 바 표 1과 같았다. 상기 0시간시의 현미경으로 관찰한 표면 사진을 도 1에, 16시간 에칭 처리한 후의 현미경으로 관찰한 표면 사진을 도 2에 표시한다. 또한, 0시간시의 주사 전자현미경으로 관찰한 사진을 도 3에 표시한다.
비교예 1
실시예 1과 마찬가지의 석영유리지그를 #300의 다이아몬드 연삭입자를 포함한 레진본드 연삭숫돌으로 연삭하여 원판형상의 드라이 에칭용 지그를 작성했다. 얻어진 지그의 중심선평균 거칠기 Ra는 1.2㎛였다. 이 지그를 이어서 10%의 불화 수소산용액에 10분간 침지했다. 그 때의 Ra는 1.3㎛였다. 이 지그에 대해서 실시예 1과 마찬가지로 3.5질량%의 불화 수소산에 의한 표면 거칠기의 변화를 조사한 바, 표 1과 같았다.
0시간 4시간 8시간 16시간
실시예1 Ra 1.4㎛ 1.8㎛ 1.9㎛ 1.9㎛
변화율 0% 29% 36% 36%
비교예1 Ra 1.3㎛ 1.9㎛ 2.8㎛ 3.3㎛
변화율 0% 46% 115% 130%
상기 표 1에 보는 바와 같이 실시예 1의 본 발명의 실리카유리지그는, 3.5 질량%의 불화 수소산용액의 에칭 테스트에 있어서, Ra 등의 표면상태의 변화가 비교예 1에 비해서 매우 작았다. 그래서, 실시예 1과 비교예 1에 의한 지그를, 실제로 CF4/Ar 가스, 2kw의 플라스마 드라이 에칭 장치에 투입하고, 실시예 1의 지그에서는 5배치의 처리를 실시한 바, 파티클의 발생수는 어느 배치도 10개 미만이었다. 이것에 대하여, 비교예 1의 지그에서는, 3배치째에서 50개 이상의 대량의 파티클이 발생하여, 사용을 중지했다. 또, 각 사용후의 Ra는 실시예 1의 지그가 2㎛, 비교예 1의 지그가 5.2㎛로, 3.5질량%의 불화 수소산용액에 의한 에칭테스트와 마찬가지로 큰 격차가 있었다. 또한, 실시예 1의 5배치째 및 비교예 1의 3배치째의 처리 웨이퍼의 에칭율을 비교한 바, 실시예 1의 지그에 대해서 비교예 1의 지그는 비율이 적었다.
실시예 2
직경 150mm의 실리콘 웨퍼에 대응하는 세로형의 기상성장용 웨이퍼보트를 작성했다. 상기 웨이퍼 보트를 #150의 탄화규소 연삭입자로 샌드블레스트 처리를 실시하고, 그 후 15%의 불화 수소산용액으로 20분 처리한 후에 또한 #600의 탄화규소 연삭 입자로 샌드블레스트 처리를 실시하고, 계속해서 불화수소 14질량%, 불화암모늄 12질량% 및 물로 이루어지는 처리액으로 1시간 처리했다. 얻어진 웨이퍼 보트의 표면을 주사 전자현미경(SEM)으로 촬영했다. 그 결과를 도 4, 5에 표시한다. 상기 웨이퍼 보트 표면의 거칠기는 중심선평균 거칠기 Ra로 2.1㎛였다. 도 4, 5에 보는 바와 같이 큼직한 물결형상의 요철의 표면에 얕은 오목부가 형성된 다중 구조였다. 상기 웨이퍼 보트를 20℃, 3.5% 불화 수소산용액으로 16시간의 에칭테스트를 실시했다. 테스트 후의 웨이퍼 보트의 표면을 SEM으로 촬영한 사진을 도 6, 7에 표시한다. 전보다 큼직한 물결형상의 오목부가 약간 넓어져서 수를 감소시키고 있지만 다중 구조였다. 이 때의 Ra는 2.1㎛였다. 또한 상기 웨이퍼 보트를, 실제의 질화규소의 기상성장공정에 사용하여, 2㎛의 막을 퇴적시켰다. 상기 성장공정에서의 적산성장마다, 4%의 불화수소산용액으로 1시간의 세정을 5회 반복했다. 사용후의 표면의 Ra는 2.5㎛였다.
비교예 2
실시예 2와 마찬가지의 웨이퍼 보트에, #150의 탄화규소 연삭입자로 샌드블레스트처리를 실시하고, 또한, #600의 탄화규소 연삭입자로 샌드블레스트처리를 실시했다. 다음에, 10%의 불화 수소산용액으로 1시간의 처리를 실시했다. 얻어진 웨이퍼 보트의 표면을 주사 전자현미경(SEM)으로 촬영했다. 그 결과를 도 8, 9에 표시한다. 웨이퍼 보트의 거칠기는 중심선평균 거칠기 Ra로 2.2㎛였다. 이 웨이퍼보트에 대해서, 실시예 2와 마찬가지로 20℃, 3.5% 불화 수소산용액으로 16시간의 에칭 테스트를 실시했다. 테스트 후의 웨이퍼 보트의 표면을 SEM으로 촬영한 사진을 도 10, 11에 표시했지만, 큰 오목형상으로 가장자리부분이 예각인 움패임이 연속하는 도 6의 표면과는 크게 다르고, Ra는 4.8㎛였다. 또한, 상기 웨이퍼 보트를, 실제의 질화규소의 기상성장공정에 사용하여, 2㎛의 막의 적산성장마다, 4%의 불화 수소산용액으로 1시간의 세정을 5회 반복했다. 사용후의 표면의 Ra는 5.1㎛였다. 또, 3회째부터 급격한 웨이퍼상에 성장막두께가 감소하고, 또, 처리 웨이퍼상의 파티클의 증가가 보여졌다.
본 발명의 실리카유리지그는, 사용시에 반도체소자를 오염시키는 파티클의 발생이 없고, 또한 사용을 거듭해도 처리조건이 변동하는 일이 없으므로, 노심관, 웨이퍼재치용 보트, 에칭·에싱용챔버, 링, 플레이트로서 유용하게 사용할 수 있다.

Claims (11)

  1. 반도체를 제조하는 공정에서 사용하는 실리카유리지그에 있어서, 그 표면의 일부 또는 전부에 중심선평균거칠기 Ra로 0.1~20㎛의 요철이 존재하고, 또한 경미한 표층에칭처리에 대해서도 표면 상태의 변화가 작은 것을 특징으로 하는 실리카유리지그.
  2. 제 1항에 있어서, 경미한 표층 에칭에 있어서의 표면상태의 변화의 작음이, 그 표면의 일부 또는 전부를 농도 3.0~4.0%이고 액체온도가 17~23℃인 불화 수소 수용액으로 15~17시간 에칭한 것과, 에칭전과의 상기 표면의 JISB0601에 의거하는 중심선평균거칠기 Ra를, 촉침부선단의 R이 2~10㎛의 범위인 촉침식의 표면거칠기 측정 장치로 측정하고, 그 중심선평균거칠기의 변화율이 50%이하인 것을 특징으로 하는 실리카유리지그.
  3. 제 1항 또는 제 2항에 있어서, 표면의 일부 또는 전부에 존재하는 Ra로 0.1~20㎛의 요철이, 큼직한 물결형상의 요철과 그 표면에 존재하는 미세한 얕은 밥공기형상의 오목부의 다중 구조에 의해 전체적으로 거칠기가 제어되고 있으며, 상기 밥공기형상의 오목부가, 오목부의 가장자리직경보다 바닥의 깊이가 작은 얕기이며, 오목부간의 가장가리가 예각인 볼록하지 않은 것을 특징으로 하는 실리카유리지그.
  4. 실리카 유리의 표면에 물리적표층제거수단과 화학적표층제거수단에 의한 처리를 번갈아 2회 이상 반복 적용하는 것을 특징으로 하는 실리카유리지그의 제조방법.
  5. 제 4항에 있어서, 물리적표층제거수단으로 형성하는 표면의 요철이 후공정일수록 순차적으로 작아지는 것을 특징으로 하는 실리카유리지그의 제조방법.
  6. 제 5항에 있어서, 표면의 일부 또는 전부에 존재하는 요철의 Ra로 0.1~20㎛의 범위의 거칠기를, 거칠은 면이 형성 가능한 물리적표층제거수단을 행사한 후에 화학적표층제거 수단을 행사하여 상기 Ra와 동등하거나 큰 거칠기인 큼직한 요철면을 형성하고, 이후 반복되는 처리를 상기 Ra보다 미세한 거칠기가 형성 가능한 물리적표층제거 수단을 행사한 후에 화학적표층제거수단을 행사하는 조합에 의해, 큼직한 물결형상의 요철 표면에 복수의 미세한 밥공기형상의 오목부가 있는 다중 구조인 제어된 표면을 형성하는 것을 특징으로 하는 실리카유리지그의 제조방법.
  7. 제 4항, 제 5항, 제 6항중 어느 한 항에 있어서, 물리적표층제거수단이, 고정연삭입자연삭숫돌에 의한 연삭처리, 유리연삭입자에 의한 연마처리, 유리 연삭입자에 의한 블레스트처리, 액체호닝처리 또는 그들의 조합의 어느 하나인 것을 특징으로 하는 실리카유리지그의 제조방법.
  8. 제 6항에 있어서, 화학적표층제거수단이 불화수소를 함유하는 용액에 의한 처리인 것을 특징으로 하는 실리카유리지그의 제조방법.
  9. 제 6항 또는 제 8항에 있어서, 최종의 물리적표층제거수단후에 실시되는 화학적표층제거수단이 불화수소와 불화암모늄을 함유하는 용액에 의한 처리인 것을 특징으로 하는 실리카유리지그의 제조방법.
  10. 제 6항 또는 제 8항에 있어서, 화학적표층제거수단 중 적어도 하나가, 입자직경이 10~200㎛인 수지, 실리카 또는 세라믹의 어느 하나의 미립자를 분산한 불화 수소를 함유하는 용액에 의한 처리인 것을 특징으로 하는 실리카유리지그의 제조방법.
  11. 제 10항에 있어서, 화학적표층제거수단 후에 더욱 초음파 진동 또는 교반수단을 부가하는 것을 특징으로 하는 실리카유리지그의 제조방법.
KR1020047020224A 2002-12-03 2003-12-02 반도체를 제조하는 공정에서 사용하는 실리카유리지그 및그 제조방법 KR100614741B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00351439 2002-12-03
JP2002351439 2002-12-03
PCT/JP2003/015420 WO2004051724A1 (ja) 2002-12-03 2003-12-02 半導体を製造する工程で使用するシリカガラス治具およびその製造方法

Publications (2)

Publication Number Publication Date
KR20050016547A true KR20050016547A (ko) 2005-02-21
KR100614741B1 KR100614741B1 (ko) 2006-08-21

Family

ID=32463150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047020224A KR100614741B1 (ko) 2002-12-03 2003-12-02 반도체를 제조하는 공정에서 사용하는 실리카유리지그 및그 제조방법

Country Status (5)

Country Link
JP (2) JP4475581B2 (ko)
KR (1) KR100614741B1 (ko)
AU (1) AU2003289124A1 (ko)
TW (1) TWI249510B (ko)
WO (1) WO2004051724A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951005B1 (ko) * 2005-06-16 2010-04-02 신에쯔 세끼에이 가부시키가이샤 실리콘 웨이퍼 열처리용 석영 글라스 장치 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5026816B2 (ja) * 2007-02-26 2012-09-19 東ソー・クォーツ株式会社 石英ガラス治具及びその製造方法
JP6326210B2 (ja) * 2013-09-30 2018-05-16 テクノクオーツ株式会社 石英ガラス部品及び石英ガラス部品の製造方法
JP6586092B2 (ja) * 2013-12-19 2019-10-02 コーニング インコーポレイテッド ディスプレイ用途のための起伏加工表面
CN107074627A (zh) * 2014-10-17 2017-08-18 旭硝子株式会社 透明部件、透明部件的制造方法以及透明部件的表面的污染情况的评价方法
KR102581501B1 (ko) 2021-04-20 2023-09-26 주식회사 금강쿼츠 석영유리 표면 처리 방법 및 이로부터 제조된 석영유리

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450112B2 (ja) * 1996-01-24 2003-09-22 株式会社福井信越石英 石英ガラス製治具の表面処理方法及び表面処理された治具
JPH11130451A (ja) * 1997-10-31 1999-05-18 Shinetsu Quartz Prod Co Ltd 半導体熱処理装置用石英ガラス治具
JP2001089198A (ja) * 1999-09-22 2001-04-03 Asahi Glass Co Ltd 半導体装置用石英ガラス治具およびその製造方法
WO2002027771A1 (fr) * 2000-09-28 2002-04-04 Shin-Etsu Quartz Products Co., Ltd. Support de verre de silice destine a la production de semi-conducteurs et procede de production de ce support
JP3824299B2 (ja) * 2001-01-30 2006-09-20 東芝セラミックス株式会社 石英ガラス表面のフロスト処理液及びフロスト処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951005B1 (ko) * 2005-06-16 2010-04-02 신에쯔 세끼에이 가부시키가이샤 실리콘 웨이퍼 열처리용 석영 글라스 장치 및 그 제조방법

Also Published As

Publication number Publication date
WO2004051724A1 (ja) 2004-06-17
TW200417524A (en) 2004-09-16
JP2010042991A (ja) 2010-02-25
AU2003289124A8 (en) 2004-06-23
WO2004051724A8 (ja) 2007-06-28
JP4475581B2 (ja) 2010-06-09
KR100614741B1 (ko) 2006-08-21
JPWO2004051724A1 (ja) 2006-04-06
AU2003289124A1 (en) 2004-06-23
TWI249510B (en) 2006-02-21

Similar Documents

Publication Publication Date Title
US6793837B2 (en) Process for material-removing machining of both sides of semiconductor wafers
TWI385723B (zh) 矽電極組合蝕刻率及蝕刻均勻回復之方法
KR101161015B1 (ko) Cmp 패드 컨디셔너 및 그 제조방법
TWI630999B (zh) 用於電漿處理設備之硬性及脆性元件的靭性模式加工方法
JP4192482B2 (ja) シリコンウェーハの製造方法
TWI353006B (en) Method for manufacturing epitaxial wafer
US20100006081A1 (en) Method for manufacturing silicon matter for plasma processing apparatus
JP2010042991A (ja) 半導体を製造する工程で使用するシリカガラス治具
WO2013133030A1 (ja) スクライビングホイール及びその製造方法
JP5080233B2 (ja) 石英ガラスの表面改質方法
KR100607890B1 (ko) 막두께 측정용 모니터 웨이퍼
EP1193327B1 (en) Silica glass apparatus for semiconductor industry and method for producing the same
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2010069612A (ja) 半導体研磨布用コンディショナー、半導体研磨布用コンディショナーの製造方法及び半導体研磨装置
JP2003305645A (ja) Cmp加工用ドレッサ
JP4075426B2 (ja) シリコンウェーハの製造方法
JP4437365B2 (ja) 半導体工業用シリカガラス治具およびその製造方法
JP3956291B2 (ja) 半導体処理用部材
JP2001089198A (ja) 半導体装置用石英ガラス治具およびその製造方法
JP2003203890A (ja) シリコンウェーハの製造方法
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
JP2003282664A (ja) SiCパーティクルモニタウェハ
JP2001284275A (ja) CVD−SiC膜被覆半導体熱処理用部材
JP2021040006A (ja) 単結晶シリコンの酸素濃度又は炭素濃度の測定方法
JP2020128310A (ja) SiC基材の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 14