KR20050014057A

KR20050014057A - 박막 트랜지스터 표시판 및 그의 제조 방법

Info

Publication number: KR20050014057A
Application number: KR1020030052250A
Authority: KR
Inventors: 김성만; 송영구; 공향식; 기동현
Original assignee: 삼성전자주식회사
Priority date: 2003-07-29
Filing date: 2003-07-29
Publication date: 2005-02-07
Also published as: KR100973809B1

Abstract

우선, 절연 기판의 상부에 게이트 전극을 포함하는 게이트선을 형성한다. 이어, 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한 다음, 몰리브덴 계열의 도전막을 적층하고 패터닝하여 소스 전극을 가지는 데이터선 및 드레인 전극을 을 형성한다. 이어, 보호막을 적층하고 패터닝하여 게이트선 또는 데이터선의 접촉부를 드러내는 접촉 구멍을 형성한 다음, 보호막의 상부에 IZO를 적층한 다음 패터닝하여 드레인 전극과 연결되는 화소 전극과 접촉부와 연결되는 접촉 부재를 형성한다. 이때, 보호막은 접촉부 상부의 제1 부분, 제1 부분보다 두꺼운 제2 부분, 제1 부분과 제2 부분을 사이에 위치하며 제1 부분에서 제2 부부에 이르기까지 점진적으로 두께가 증가하여 45° 이하의 경사면을 가지는 테이퍼 구조로 이루어진 제3 부분을 포함한다.

Description

박막 트랜지스터 표시판 및 그의 제조 방법{Thin film transistor array panel and method for manufacturing the same}

본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것으로 더욱 상세하게는 신호선의 끝 부분에 구동 회로와 연결하기 위한 접촉부를 가지는 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.

이러한 액정 표시 장치의 표시 특성을 향상시키기 위해서는 화소의 개구율을 확보하는 것이 바람직하다. 이를 위해 화소 전극을 최대로 확장하여 게이트선 및 데이터선과 중첩되도록 형성하며, 이들 사이에는 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위하여 낮은 유전율을 가지는 유기 물질로 이루어진 절연막을 3㎛ 정도의 두께로 두껍게 형성한다.

하지만, 이렇게 두꺼운 유기막을 적용하는 경우에 외부의 구동 회로의 출력단과 연결하기 위한 신호선의 접촉부에서는 유기막의 단차가 심하게 발생한다.

즉, 접촉부에서는 유기막을 제거하여 신호선의 일부를 드러내는데, 유기막이 두께에 비례하여 신호선을 드러내는 접촉구는 심한 단차를 가지게 된다. 이는 도전성 입자를 포함하는 이방성 도전막을 이용하여 구동 집적 회로를 신호선과 전기적으로 연결할 때, 접촉 불량을 유발시켜 접촉 신뢰도를 저하시키는 원인으로 작용한다.

본 발명이 이루고자 하는 기술적 과제는 신호선과 구동 집적 회로의 접촉 신뢰도를 확보할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,

도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,

도 3은 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 외부의 구동 집적 회로가 연결되는 연결부의 구조를 확대하여 도시한 평면도이고,

도 4는 도 3의 연결부를 IV-IV' 선을 따라 절단한 단면도이고,

도 5, 도 7, 도 9 및 도 11은 도 1 내지 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고,

도 6, 도 8, 도 10 및 도 12는 각각 도 5, 도 7, 도 9 및 도 11에 도시한 박막 트랜지스터 표시판을 VIb-VIb' 선, VIIIb-VIIIb' 선, Xb-Xb' 선 및 XIIb-XIIb' 선을 따라 절단한 단면도이고,

도 13은 본 발명의 한 실시예에 따른 제조 방법에서 연결부의 구조를 도시한 단면도이고,

도 14a 및 도 14b는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 연결부 경계를 나타낸 평면도이고,

도 15는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 16a 및 도 16b 각각 도 15에 도시한 박막 트랜지스터 표시판을 XVIa-XVIa' 선 및 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이다.

본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에서는 신호선의 끝 부분인 접촉부를 상부에서는 다른 부분보다 보호막은 얇은 두께를 가진다. 이때, 보호막의 두께가 얇아지는 부분에서 보호막은 기판 면에 대하여 45°이하의 완만한 경사각을 가지는 테이퍼 구조를 가진다.

더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는, 복수의 신호선, 신호선과 연결되어 있는 박막 트랜지스터가 형성되어 있고, 신호선 및 박막 트랜지스터 위에는 보호막이 형성되어 있으며, 보호막 상부에는 박막 트랜지스터에 연결되어 있는 화소 전극이 형성되어 있다. 각 신호선은 외부와 연결을 위한 접촉부를 가지며, 보호막은 접촉부 위에서 다른 부분보다 얇은 두께를 가지며, 보호막은 얇아지는 부분에서 45° 이하의 경사각을 가지는 테이퍼 구조로 이루어져 있다.

화소 전극의 가장자리는 보호막을 사이에 두고 상기 신호선과 중첩하며, 보호막은 유기 절연 물질로 이루어진 것이 바람직하다. 보호막은 접촉부를 드러내는 접촉 구멍을 가지며, 화소 전극과 동일한 층으로 이루어져 있으며, 접촉 구멍을 통하여 접촉부와 연결되어 있는 접촉 부재를 더 포함할 수 있으며, 접촉 구멍은 접촉부의 경계를 드러내는 것이 바람직하다.

신호선은 서로 교차하는 게이트선과 데이터선을 포함하며, 박막 트랜지스터는 게이트선의 일부인 게이트 전극, 데이터선의 일부인 소스 전극, 화소 전극과 연결된 드레인 전극 및 게이트 전극과 소스 전극 및 드레인 전극 사이에 배치되어 있는 반도체를 포함한다.

반도체는 데이터선을 따라 연장될 수 있으며, 소스 전극과 드레인 전극 사이를 제외한 반도체는 데이터선과 드레인 전극과 동일한 평면 패턴을 가질 수 있다.

화소 전극은 IZO 또는 ITO로 이루어진 것이 바람직하다.

본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는, 기판 위에 게이트 전극을 가지는 게이트선을 형성하고, 기판 위에 게이트 절연막을 적층한다. 게이트 절연막 상부에 반도체층을 형성하고, 반도체층과 접하는 소스 전극을 가지는 데이터선 및 드레인 전극을 형성한다. 이어, 반도체층을 덮으며, 외부와의 연결을 위한 게이트선 또는 데이터선의 접촉부를 드러내는 접촉 구멍을 가지는 제1 부분, 제1 부부보다 두꺼운 제2 부분, 제1 부분과 제2 부분 사이에 위치하며 45° 이하의 경사각을 가지는 테이퍼 구조로 이루어진 제3 부분을 포함하는 보호막을 형성한다. 드레인 전극과 연결되는 화소 전극을 형성한다.

보호막 형성 단계는 마스크를 이용한 사진 식각 공정으로 형성하며, 마스크는 제1 부분 및 제2 부분에 대응하며 빛의 일부만 투과시키는 제1 영역, 접촉 구멍에 대응하며 빛의 대부분을 투과시키는 제2 영역, 제3 부분에 대응하며 빛의 대부분을 차단하는 제3 영역을 포함하는 것이 바람직하다.

마스크는 제1 영역에 슬릿 패턴 또는 격자 패턴이 형성되어 있는데, 제3 영역에 인접할수록 제1 영역의 슬릿 패턴 또는 격자 패턴의 폭 또는 간격이 점진적으로 증가하거나 감소한다.

보호막은 유기 절연 물질로 형성하며, 화소 전극은 IZO 또는 ITO로 형성하는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고, 도 3은 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 외부의 구동 집적 회로가 연결되는 연결부의 구조를 확대하여 도시한 평면도이고, 도 4는 도 3의 연결부를 IV-IV' 선을 따라 절단한 단면도이다.

절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(123)을 이룬다. 또한 각 게이트선의 다른 일부는 아래 방향으로 돌출하여 복수의확장부(expansion)(127)를 이룬다.

게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(211)과 그 위의 상부막(212)을 포함한다. 상부막(212)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막(211)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질 , 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진다. 하부막(211)과 상부막(212)의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다. 도 1에서 게이트 전극(123)의 하부막과 상부막은 각각 도면 부호 231, 232로, 확장부(127)의 하부막과 상부막은 각각 도면 부호 271, 272로 표시되어 있다.

하부막(211)과 상부막(212)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.

게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(123)을 향하여 뻗어 나와 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(123)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(123), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.

유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.

데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 몰리브덴(Mo), 몰리브덴 합금을 포함하는데, 이중막 또는 삼중막의 구조인 경우에 알루미늄 계열의 도전막을 포함할 수 있다. 이중막일 때 알루미늄 계열의 도전막은 몰리브덴 계열의 도전막 하부에 위치하는 것이 바람직하며, 삼중막일 때에는 중간층으로 위치하는 것이 바람직하다.

데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.

데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 또는, 보호막(180)은 질화 규소 또는 산화 규소로 이루어진 절연막을 포함될 수 있다.

데이터선(171)과 드레인 전극(175) 사이의 반도체(151)가 드러난 부분으로 보호막(180)의 유기 물질이 접하는 것을 방지하기 위해 보호막(180)은 유기막의 하부에 질화 규소 또는 산화 규소로 이루어진 절연막이 추가될 수 있다.

보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 187, 182)이 형성되어 있다. 이와 같이, 보호막(180)이 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182)을 가지는 실시예는 외부의 데이터 구동 회로를 이방성 도전막을 이용하여 데이터선(171)에 연결하기 위해 데이터선(171)이 접촉부를 가지는 구조이며, 데이터 구동 회로가 연결되는 연결부(400, 도 3 참조)에서 데이터선(171)의 끝 부분(179)은 도 3에서 보는 바와 같이 군집되어 있다. 데이터선(171)의 끝 부분(179)은 필요에 따라 데이터선(171)보다 넓은 폭을 가질 수도 있다.

한편, 게이트선(121)의 끝 부분도 데이터선의 끝 부분과 같이 접촉부를 가질 수 있는데, 이러한 실시예에서는 보호막(180)은 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분을 드러내는 복수의 접촉 구멍을 가진다. 이와 달리, 기판(110)의 상부에는 게이트 구동 회로가 직접 형성될 수 있으며, 이와 같은 실시예에서 게이트선(121)의 끝 부분은 게이트 구동 회로의 출력단에 연결된다.

접촉 구멍(185, 187, 182)은 드레인 전극(175), 유지 축전기용 도전체(177)및 데이터선(171)의 끝 부분(179)을 드러내는데, 접촉 구멍(181, 185, 187, 182)에서는 이후에 형성되는 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열의 도전막이 드러나지 않는 것이 바람직하며, 드러나는 경우에는 전면 식각을 통하여 제거하는 것이 바람직하다. 이때, 데이터선의 끝 부분(179)을 드러내는 접촉 구멍(182)에서는 데이터선(171) 끝 부분(179)의 경계선이 드러나며, 접촉 구멍(187, 185)에서도 드레인 전극(175) 및 유지 축전기용 도전체(177)의 경계선이 드러날 수 있다.

보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.

화소 전극(190)은 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 도전체(177)에 데이터 전압을 전달한다.

데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.

또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storageelectrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선 (121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.

화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.

접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(82)는 및 데이터선(171)의 각 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 물론, 게이트선(121)의 끝 부분도 데이터선의 끝 부분과 같이 보호막의 접촉 구멍을 통하여 접촉 보조 부재와 연결된다.

이때, 도 3 및 도 4에서 보는 바와 같이, 외부로부터 도전성 입자를 포함하는 이방성 도전막을 이용하여 데이터 구동 회로를 연결하기 위한 연결부(400)에는 데이터선(171)의 끝 부분(179)인 접촉부가 군집되어 있는데, 연결부(400)에서 데이터선(171)의 끝 부분(179) 상부의 보호막(184)은 화소 영역을 포함하는 다른 부분(188)보다 얇은 두께를 가진다. 따라서, 연결부(400)에서는 보호막(180)에 의한 단차가 작기 때문에 도전성 입자를 포함하는 이방성 도전막을 이용하여 데이터구동 회로를 연결할 때, 들뜸 현상 등을 방지할 수 있어 연결부에서의 접촉 신뢰도를 확보할 수 있다. 이때, 연결부(400)에서 보호막(184)은 4,000-6,000Å 정도의 두께를 가지는 것이 바람직하다.

또한, 연결부(400)의 둘레 경계, 보호막(180)의 두께가 점진적으로 얇아지는 부분(186)은 테이퍼 구조를 가지는데, 연결부(400)의 둘레 경계를 이루며 경사면(S)의 경사각(θ)은 기판(110) 면에 대하여 45° 이하인 것이 바람직하다. 왜냐하면, 제조 공정시 연결부(400) 경계인 얇아지는 부분(186)의 경사각이 급격한 경우에는 접촉 보조 부재(82) 형성시 연결부(400)의 경계에 ITO 또는 IZO가 잔류하게 되어 구동 회로를 연결할 때 접촉 불량이 발생한다. 본 발명의 실시예에서는 보호막(180)의 두께가 얇아지는 부분(186)의 경사면(S) 경사각(θ)을 기판(110) 면에 대하여 45° 이하로 형성함으로써 연결부에서 접촉 불량이 발생하는 것을 방지할 수 있다.

본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.

그러면, 도 1 내지 도 4에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 5 내지 도 13 및 도 1과 도 4를 참고로 하여 상세히 설명한다.

도 5, 도 7, 도 9 및 도 11은 도 1 내지 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고, 도 6, 도 8, 도 10 및 도 12는 각각 도 5, 도 7, 도 9 및 도 11에 도시한 박막 트랜지스터 표시판을 VIb-VIb' 선, VIIIb-VIIIb' 선, Xb-Xb' 선 및 XIIb-XIIb' 선을 따라 절단한 단면도이고, 도 13은 본 발명의 한 실시예에 따른 제조 방법에서 연결부의 구조를 도시한 단면도이다.

먼저, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 두 층의 금속막, 즉 하부 금속막과 상부 금속막을 스퍼터링(sputtering) 따위로 차례로 적층한다. 하부 금속막은 IZO 또는 ITO와의 접촉 특성이 우수한 금속, 예를 들면 몰리브덴, 몰리브덴 합금 또는 크롬 등으로 이루어지며 500Å 정도의 두께를 가지는 것이 바람직하다. 상부 금속막은 알루미늄 계열 금속으로 이루어지며, 2,500Å 정도의 두께를 가지는 것이 바람직하다.

이어, 도 5 및 도 6에 도시한 바와 같이, 감광막 패턴을 이용한 사진 식각 공정으로 상부 금속막과 하부 금속막을 차례로 패터닝하여 복수의 게이트 전극(123)과 복수의 확장부(127)를 포함하는 게이트선(121)을 형성한다.

알루미늄 계열 금속인 상부막(212)의 패터닝은 예를 들면 몰리브덴과 알루미늄에 대해서 모두 측면 경사를 주면서 식각할 수 있는 알루미늄 식각액인 CH3COOH(8-15%)/HNO3(5-8%)/H3PO4(50-60%)/H2O(나머지)를 사용한 습식 식각으로 진행한다.

도 7 및 도 8에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 선형 진성 반도체(151)를 형성한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 250~500℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다.

다음, 도 9 및 도 10에 도시한 바와 같이, 알루미늄 또는 알루미늄 합금 또는 크롬 또는 몰리브덴 또는 몰리브덴 합금을 포함하는 도전막을 단일막 또는 다층막으로 적층하고 그 상부에 감광막을 형성하고 이를 식각 마스크로 도전막을 패터닝하여 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)를 형성한다.

이어, 데이터선(171) 및 드레인 전극(175) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 이때, 감광막을 제거한 다음 데이터선(171) 및 드레인 전극(175)을 식각 마스크로 사용하여 노출된 불순물 반도체(164)를 제거할 때에는, 데이터선(171) 및 드레인 전극(175)을 이루는 몰리브덴 계열의 도전막이 손상되는 것을 방지하기 위해 CF₄+HCl 기체를 이용하여 불순물 반도체(164)를 식각한다.

이어, 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.

다음으로, 도 11 및 도 12에서 보는 바와 같이, 감광성을 가지는 유기 절연 물질을 도포하여 보호막(180)을 형성하고, 사진 공정으로 건식 식각하여 복수의 접촉 구멍(185, 187, 182)을 형성한다. 접촉 구멍(182, 185, 187)은 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)인 접촉부를 드러낸다. 이때, 게이트선(121)의 끝 부분을 드러내거나 게이트선(121)과 동일한 층으로 이루어진 다른 박막을 드러내는 경우에는 게이트 절연막(140)도 함께 패터닝한다.

접촉 구멍(182, 185, 187)을 형성한 다음, 접촉 구멍(182, 185, 197)을 통하여 알루미늄을 포함하는 도전막이 드러나는 경우에는 알루미늄 전면 식각을 통하여 드러난 알루미늄의 도전막을 제거하는 것이 바람직하다. 이때, 알루미늄의 도전막이 보호막(180)의 하부까지 식각되어 언더 컷이 발생하여 이후에 형성되는 다른 박막의 프로파일을 취약하게 유도할 수 있으나, 접촉부에서 접촉 구멍(182)을 통하여 데이터선(171) 끝 부분(179)을 경계를 드러남으로써 적어도 일부분은 언더 컷이 발생하지 않도록 하여 이후에 형성되는 박막의 프로파일을 양호하게 유도할 수 있으며, 이를 통하여 접촉부의 접촉 저항을 최소화할 수 있다.

한편, 연결부(400, 도 3 및 도 4 참조)에서는 앞에서 설명한 바와 같이 연결부의 접촉 신뢰도를 확보하면서 구동 회로를 양호하게 연결하기 위해 데이터선(171)의 끝 부분(179)인 접촉부가 모여있는 연결부(400)의 보호막(184)의 두께를 기타 부분(182)보다 얇게 형성한다. 따라서, 보호막(180)은 데이터선(171)의 끝 부분(179) 상부의 제1 부분(184), 제1 부분(184)보다 두꺼운 제2 부분(188) 및 제1 부분(184)에서 제2 부분(188)에 이르기까지 점진적으로 두꺼운 제3 부분(186)을 포함한다. 이러한 보호막(180)을 형성하기 위해 노광 마스크(500)에 투과 영역(transparent area, B1)과 차광 영역(light blocking area, B1)뿐 아니라 반투명 영역(translucent area, C1)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.

이때, 도 13에서 보는 바와 같이, 두께가 얇아지는 연결부(400) 경계에 위치하는 보호막(180)의 제3 부분(186)을 완만한 경사면(S)을 가지는 테이퍼 구조로 형성하기 위해서는 차광 영역(A1)에 인접할수록 점진적으로 반투명 영역(C1)의 빛 투과율을 감소시킨다. 이를 위해 제3 부분(186)에 대응하는 반투명 영역(C1)에 형성되어 있는 차광 영역(A1)에 인접할수록 슬릿 패턴(510)의 간격을 점진적으로 좁아지도록 조절 할 수 있으며, 이를 위하여 슬릿 패턴(510)의 간격 또는 슬릿 패턴(510)을 정의하는 차광 패턴(520)의 폭 또는 간격을 증가하거나 감소하도록 조절한다.

다음, 마지막으로 도 1 및 에 도시한 바와 같이, IZO 또는 ITO막을 스퍼터링으로 적층하고 감광막 패턴을 이용한 사진 식각 공정으로 패터닝하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)를 형성한다. 이때, 사진 식각 공정에서는 IZO막 또는 ITO막 상부에 감광막을 도포하고 노광 현상하여 감광막 패턴을 형성한 다음 이를 마스크로 하여 IZO막 또는 ITO막 식각한다. 이때, 연결부의 경계가 급격한 경사면을 가지는 경우에는 연결부의 경계에는 단차로 인하여 감광막이 다른 부분보다 두껍게 형성되는데, 두꺼운 부분은 사진 공정시 충분히 노광되지 않아 감광막을 현상을 하더라도 연결부의 경계에 감광막의 일부가 잔류하게 된다. 따라서, 남겨진 감광막에 의해 연결부의 경계에서 IZO막 또는 ITO막을 남게 된다. 이렇게 남은 도전막은 이방성 도전막을 이용하여 연결부에 구동 회로를 연결할 때 서로 이웃하는 신호선을 단락시키는 원인이 된다. 본 발명의 실시예에서는 연결부(400)의 경사면(S)을 완만하게 형성하여 연결부의 경계에서 감광막이 두껍게 도포되는 것을 방지할 수 있어, 도전막이 잔류하는 것을 방지할 수 있으며, 이를 통하여 연결부에서 단락이 발생하는 것을 방지할 수 있어, 연결부의 접촉 신뢰도를 확보할 수 있다.

한편, 사진 식각 공정에서 감광막은 연결부 경계의 모서리 부분에서 특히 두껍게 형성되므로, 연결부(400)의 경계는 모서리를 가지지 않는 것이 바람직하며,도면을 참조하여 구체적으로 설명하기로 한다.

도 14a 및 도 14b는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 연결부 경계를 나타낸 평면도이다.

도 14a 및 도 14b에서 보는 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 연결부(400)에서 테이퍼 구조로 형성되어 경사면(S)이 이루는 연결부(400)의 경계는 모따기 모양을 가지거나 완만한 부채꼴 모양일 수 있다.

또한, 앞에서는 반도체층과 데이터선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 제조 방법에 본 발명의 실시예를 적용하여 설명하였지만, 본 발명에 따른 제조 방법은 제조 비용을 최소화하기 위하여 반도체층과 데이터선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.

먼저, 도 15, 도 16a 및 도 16b를 참고로 하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.

도 15는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 16a 및 도 16b 각각 도 15에 도시한 박막 트랜지스터 표시판을 XVIa-XVIa' 선 및 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이다.

도 15 내지 도 16b에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 및 도 2에 도시한 액정 표시장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(123)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(153)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 유지 축전기용 도전체(177)가 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 185, 187, 181)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.

그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.

반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.

또한, 게이트선(121)은 끝 부분(129)에 구동 회로와 연결하기 위한 접촉부를 가지는데, 접촉부인 게이트선(121)의 끝 부분(129)은 게이트 절연막(140) 및 보호막(180)에 형성되어 있는 접촉 구멍(181)을 통하여 노출되어 있으며, 보호막(180)의 상부에 형성되어 있는 접촉 보조 부재(81)와 접촉 구멍(181)을 통하여 연결되어 있다.

여기서, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 연결부의 구조는 도 3 및 도 4와 동일하여 도면으로 나타내지 않았다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이와 같이, 본 발명에서는 회부의 구동 회로가 연결되는 연결부에 보호막 두께를 얇게 형성함으로써 연결부에서 단차로 인하여 발생하는 접촉 불량을 방지할 수 있다. 또한, 연결부의 경계를 완만한 경사각을 가지는 테이퍼 구조로 형성함으로써 도전막이 잔류하는 것을 방지하여, 구동 회로를 연결할 때 단락이 발생하는 것을 방지하여 연결부의 접촉 신뢰도를 확보할 수 있다.

Claims

복수의 신호선,

상기 신호선과 연결되어 있는 박막 트랜지스터,

상기 신호선 및 박막 트랜지스터 위에 형성되어 있는 보호막,

상기 보호막의 위에 형성되어 있으며, 상기 박막 트랜지스터에 연결되어 있는 화소 전극을 포함하며,

상기 각 신호선은 외부와 연결을 위한 접촉부를 가지며, 상기 보호막은 상기 접촉부 위에서 다른 부분보다 얇은 두께를 가지며, 상기 보호막은 얇아지는 부분에서 45° 이하의 경사각을 가지는 테이퍼 구조로 이루어진 박막 트랜지스터 표시판.
제1항에서,

상기 화소 전극의 가장자리는 상기 보호막을 사이에 두고 상기 신호선과 중첩하는 박막 트랜지스터 표시판.
제1항에서,

상기 보호막은 유기 절연 물질로 이루어진 박막 트랜지스터 표시판.
제1항에서,

상기 보호막은 상기 접촉부를 드러내는 접촉 구멍을 가지는 박막 트랜지스터표시판.
제4항에서,

상기 화소 전극과 동일한 층으로 이루어져 있으며, 상기 접촉 구멍을 통하여 상기 접촉부와 연결되어 있는 접촉 부재를 더 포함하는 박막 트랜지스터 표시판.
제4항에서,

상기 접촉 구멍은 상기 접촉부의 경계를 드러내는 박막 트랜지스터 표시판.
제1항에서,

상기 신호선은 서로 교차하는 게이트선과 데이터선을 포함하는 박막 트랜지스터 표시판.
제7항에서,

상기 박막 트랜지스터는 상기 게이트선의 일부인 게이트 전극, 상기 데이터선의 일부인 소스 전극, 상기 화소 전극과 연결된 드레인 전극 및 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이에 배치되어 있는 반도체를 포함하는 박막 트랜지스터 표시판.
제8항에서,

상기 반도체는 상기 데이터선을 따라 연장되어 있는 박막 트랜지스터 표시판.
제9항에서,

상기 소스 전극과 상기 드레인 전극 사이를 제외한 상기 반도체는 상기 데이터선과 상기 드레인 전극과 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
제1항에서,

상기 화소 전극은 IZO 또는 ITO로 이루어진 박막 트랜지스터 표시판.
기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,

상기 기판 위에 게이트 절연막을 적층하는 단계,

상기 게이트 절연막 상부에 반도체층을 형성하는 단계,

상기 반도체층과 접하는 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하는 단계,

상기 반도체층을 덮으며, 외부와의 연결을 위한 상기 게이트선 또는 상기 데이터선의 접촉부를 드러내는 접촉 구멍을 가지는 제1 부분, 상기 제1 부부보다 두꺼운 제2 부분, 상기 제1 부분과 상기 제2 부분 사이에 위치하며 45° 이하의 경사각을 가지는 테이퍼 구조로 이루어진 제3 부분을 포함하는 보호막을 형성하는 단계,

상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제12항에서,

상기 보호막 형성 단계는 마스크를 이용한 사진 식각 공정으로 형성하며,

상기 마스크는 상기 제1 부분 및 제2 부분에 대응하며 빛의 일부만 투과시키는 제1 영역, 상기 접촉 구멍에 대응하며 빛의 대부분을 투과시키는 제2 영역, 상기 제3 부분에 대응하며 빛의 대부분을 차단하는 제3 영역을 포함하는 박막 트랜지스터 표시판의 제조 방법.
제13항에서,

상기 마스크는 상기 제1 영역에 슬릿 패턴 또는 격자 패턴이 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
제14항에서,

상기 제3 영역에 인접할수록 상기 제1 영역의 슬릿 패턴 또는 격자 패턴의 폭 또는 간격이 상기 점진적으로 증가하거나 감소하는 박막 트랜지스터 표시판의 제조 방법.
제12항에서,

상기 보호막은 유기 절연 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법.
제12항에서,

상기 화소 전극은 IZO 또는 ITO로 형성하는 박막 트랜지스터 표시판의 제조 방법.