KR20050012468A

KR20050012468A - 플라즈마 디스플레이 패널의 구동방법 및 장치

Info

Publication number: KR20050012468A
Application number: KR1020030051446A
Authority: KR
Inventors: 이건한
Original assignee: 엘지전자 주식회사
Priority date: 2003-07-25
Filing date: 2003-07-25
Publication date: 2005-02-02

Abstract

본 발명은 플리커와 윤곽 노이즈를 최소화하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.

이 플라즈마 디스플레이 패널의 구동방법 및 장치는 각각 휘도 가중치가 부여된 다수의 서브필드들을 포함하는 하나의 서브필드패턴을 적어도 둘 이상의 서브필드그룹으로 분할하고 상기 서브필드그룹들 한 프레임기간 내에서 분산시키게 된다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{Method and Apparatus For Driving Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것으로, 특히 플리커와 윤곽 노이즈를 최소화하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 자외선으로 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.

도 1을 참조하면, 3전극 교류 면방전형 PDP는 상부기판(10) 상에 형성되어진 다수의 스캔전극(Y) 및 다수의 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다.

이 PDP의 방전셀은 스캔전극들(Y), 서스테인전극들(Z) 및 어드레스전극들(X)의 교차부 마다 형성되어 매트릭스 형태로 배치된다.

스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12)과, 투명전극(12)보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(11)을 포함한다. 투명전극(12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(11)은 통상 금속으로 투명전극(12) 상에 형성되어 저항이 높은 투명전극(12)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극들(Y)과 서스테인전극들(Z)이 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 플라즈마 방전시 발생된 벽전하가 쌓이게 된다. 보호막(14)은 플라즈마 방전시 발생된 스퍼터링으로부터 전극들(Y, Z)과 상부 유전체층(13)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 이 보호막(14)으로는 통상 산화마그네슘(MgO)이 이용된다.

어드레스전극들(X)은 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과 교차되는 방향으로 하부기판(18) 상에 형성된다. 하부기판(18) 상에는 하부 유전체층(17)과 격벽(15)이 형성된다. 하부 유전체층(17)과 격벽(15)의 표면에는 형광체층(16)이 형성된다. 격벽(15)은 방전셀을 물리적으로 구분한다. 형광체층(16)은 플라즈마 방전시 발생된 자외선에 의해 여기·발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생한다.

상/하부기판(10,18)과 격벽(15) 사이에 마련된 방전셀들의 방전공간에는 방전을 위한 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 각 서브필드(SF1 내지 SF8)는 방전셀들을 초기화하기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 각 서브필드(SF1 내지 SF8)의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간 및 그 방전횟수는 각 서브필드에서 2ⁿ(단, n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

PDP는 서브필드 조합에 따른 발광패턴에 따라 관찰자가 주관적으로 화상을 인지할 때 동영상에서 윤곽 노이즈(Contour noise)가 나타나기 쉽고 발광중심이 매 화면마다 흔들릴 때 플리커가 나타날 수 있다.

윤곽 노이즈를 제거하기 위한 방법으로는 서브필드를 분할하여 서브필드를 추가하는 방법, 서브필드의 순서를 재배열하는 방법, 서브필드를 추가하고 서브필드의 순서를 재배열하는 방법, 오차확산방법 등이 알려져 있다.

플리커를 줄이기 위한 방법으로는 발광중심이 나타나는 시점에 대한 계산을 통해 발광 중심을 매 프레임마다 일치하는 방법, 주파수를 높이는 방법 등이 제안된 바 있다. 전자의 방법은 도 3과 같이 휘도 가중치가 선형적으로 배치되는 서브필드패턴에서 최대 밝기의 광중심이 프레임마다 흔들리는 경우에 대한민국 공개 특허공보 제10-2000-0070527호에 개시되어 있는 바와 같이 광중심을 매 프레임마다 일치시킴으로써 플리커를 줄이는 방법이다. 그런데 이 방법은 광중심을 일치시키기 위한 계산을 위하여 복잡한 알고리즘과 회로가 추가되어 하는 단점이 있다. 도 3에 있어서 'Vsync'는 수직 동기신호이며, 'SFP'는 다수의 서브필드를 포함하는 서브필드 패턴이다. 후자의 방법은 대한민국 공개 특허공보 제10-2000-0016955호, 제10-2002-0069237호, 제10-2003-0021483호, 제10-2003-0039282호 등에 개시된 바와 같이 50Hz의 영상신호를 표시할 때 한 프레임기간(20ms) 동안 도 4와 같이 서브필드 패턴을 두 개 중복 배치하여 유사 100Hz로 주파수를 높임으로써 플리커를 줄이게 된다. 서브필드 패턴(SFP)의 아래 숫자는 각 서브필드의 휘도가중치이다. 그런데 도 4와 같이 한 프레임기간 내에 두 개의 서브필드패턴을 중복하여 배치하면 각 서브필드패턴에서 한 프레임기간 내에서 윤곽 노이즈가 두 차례 나타날 수 있고 서브필드수 대비 표현 가능한 계조수가 작은 단점이 있다. 또한, 한 프레임기간 내에 서브필드패턴을 중복 배치하는 방법은 서브필드 수가 많기 때문에 어드레스기간이 길어지게 되므로 서스테인기간의 확보 부족으로 휘도가 저하되고 계조표현범위를 넓히기 위하여 서브필드 수를 늘리는 경우에 구동시간이 부족하게 되는 문제점이 있다.

따라서, 본 발명의 목적은 플리커와 윤곽 노이즈를 최소화하도록 한 PDP의 구동방법 및 장치를 제공함에 있다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀을 나타내는 사시도이다.

도 2는 한 프레임기간에서 시분할된 8 개의 서브필드들을 포함하는 서브필드패턴을 나타내는 도면이다.

도 3은 종래의 50Hz 구동방법을 설명하기 위한 서브필드패턴을 나타내는 도면이다.

도 4는 종래의 다른 50Hz 구동방법을 설명하기 위한 서브필드패턴을 나타내는 도면이다.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 서브필드패턴의 분할을 나타내는 도면이다.

도 6은 본 발명의 제1 실시예에 따른 서브필드그룹들을 나타내는 도면이다.

도 7은 본 발명의 제2 실시예에 따른 서브필드그룹들을 나타내는 도면이다.

도 8은 본 발명의 제3 실시예에 따른 서브필드그룹들을 나타내는 도면이다.

도 9는 본 발명의 제4 실시예에 따른 서브필드그룹들을 나타내는 도면이다.

도 10은 본 발명의 제5 실시예에 따른 서브필드그룹들을 나타내는 도면이다.

도 11은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 블록도이다.

도 12는 도 11에 도시된 서브필드 맵핑부를 상세히 나타내는 블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기판 11 : 금속버스전극

12 : 투명전극 13, 17 : 유전체층

14 : 보호막 15 : 격벽

16 : 형광체 18 : 하부기판

1a, 1b : 역감마 조정부 2 : 게인 조정부

3 : 오차확산부 4 : 서브필드 맵핑부

5 : 데이터 정렬부 6 : APL 계산부

7 : 파형발생부 8 : 플라즈마 디스플레이 패널

9 : 타이밍 콘트롤러 31 : ROM 테이블

32 : 맵핑부 33a, 33b : 지연기

34 : 선택기

상기 목적들을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 각각 휘도 가중치가 부여된 다수의 서브필드들을 포함하는 하나의 서브필드패턴을 설정하는 단계와; 상기 서브필드패턴을 각각 다수의 서브필드들을 포함하는 적어도 둘 이상의 서브필드그룹으로 분할하는 단계와; 상기 서브필드그룹들을 한 프레임기간 내에서 분산시키는 단계와; 상기 분산된 서브필드그룹들을 이용하여 PDP를 구동하는 단계를 포함한다.

상기 서브필드그룹들은 상기 프레임기간의 시작시점에 동기되는 제1 서브필드그룹과; 상기 프레임기간의 마지막 시점에 동기되는 제3 서브필드그룹과; 상기 제1 및 제2 서브필드그룹과 소정의 간격만큼 이격된 제2 서브필드그룹을 포함한다.

상기 서브필드그룹 각각에서 서브필드들은 간격없이 밀착되는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동장치는 각각 휘도 가중치가 부여된 다수의 서브필드들을 포함하는 하나의 서브필드패턴을 각각 다수의 서브필드들을 포함하는 적어도 둘 이상의 서브필드그룹으로 분할하고 상기 서브필드그룹들을 한 프레임기간 내에서 분산시키는 서브필드 맵핑부와; 상기 서브필드 맵핑부에 의해 분산된 서브필드그룹들을 이용하여 PDP를 구동하는 구동회로를 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5 및 도 6을 참조하면, 본 발명의 제1 실시예에 따른 PDP의 구동방법은 휘도가중치가 다른 다수의 서브필드들을 포함하는 하나의 서브필드 패턴을 휘도가중치비율 또는 서스테인비율에 따라 제1 내지 제3 서브필드그룹(SG1, SG2, SG3)으로 분할하고 그 서브필드그룹들(SG1, SG2, SG3)을 50Hz 영상신호의 한 프레임기간(20ms) 내에서 분산 배치한다.

서브필드패턴은 계조표현범위와 화질을 고려하여 여러 가지가 제시될 수 있다. 이하, 서브필드패턴은 도 2와 같이 여덟 개의 서브필드를 포함하고 그 서브필드들의 휘도가중치가 [1 2 4 8 16 32 64 128]으로 부여되는 기본 서브필드 패턴으로 가정한다.

제1 서브필드그룹(SG1)은 간격이 실질적으로 거의 없이 밀착되고 휘도가중치가 낮은 네 개 서브필드들을 포함한다. 제1 서브필드그룹(SG1)에 포함된 서브필드들의 휘도 가중치는 [1 2 4 8]이다.

제2 서브필드그룹(SG2)은 간격이 실질적으로 거의 없이 밀착되고 휘도가중치가 중간값들인 두 개 서브필드들을 포함한다. 제2 서브필드그룹(SG2)에 포함된 서브필드들의 휘도 가중치는 [16 32]이다.

제3 서브필드그룹(SG3)은 간격이 실질적으로 거의 없이 밀착되고 휘도 가중치가 높은 두 개 서브필드들을 포함한다. 제3 서브필드그룹(SG3)에 포함된 서브필드들의 휘도 가중치는 [64 128]이다.

제1 서브필드그룹(SG1)의 시작시점은 수직동기신호(Vsync)의 시작시점 즉, 프레임기간의 시작시점(t1)에 동기된다. 제3 서브필드그룹(SG1)의 종료시점은 수직동기신호(Vsync)의 종료시점 즉, 프레임기간의 종료시점(t4)에 동기된다. 제2 서브필드룹(SG2)은 제1 서브필드그룹(SG1)과의 간격(P1)과 제3 서브필드룹(SG3)과의 간격(P2)이 충분히 확보되도록 프레임기간의 중간에 근접하는 시점들(t2, t3) 사이에 배치된다.

본 발명에 따른 PDP의 구동방법은 각 서브필드그룹(SG1, SG2, SG3) 내에서서브필드들을 밀착시켜 서브필드그룹(SG1) 내에서 광을 집중시키고 서브필드그룹들(SG1, SG2, SG3) 사이의 간격(P1, P2)을 충분히 크게 함으로써 광을 분산시킨다. 그 결과, 한 프레임기간 내에서 발광패턴이 분산되어 플리커와 동화상 윤곽 노이즈와 플리커가 최소화된다. 특히, 시감적으로 두드러지게 나타나는 계조에서 플리커가 최소화된다. 또한, 본 발명에 따른 PDP의 구동방법은 매 프레임마다 각 서브필드그룹(SG1, SG2, SG3)을 일정한 시점에 고정시킴으로써 복잡한 계산의 필요없이 각 서브필드그룹(SG1, SG2, SG3) 내의 광중심을 실질적으로 일치시킬 수 있다. 이렇게 서브필드를 특정시점에 고정함으로써 광중심을 일치시키는 방법과 그 작용효과는 본원 출원인에 의해 기출원된 대한민국 공개 특허공보 제10-2002-0090390호에 상세히 기재되어 있다.

서브필드그룹(SG1, SG2, SG3)은 도 7 내지 도 10과 같이 다양하게 변형될 수 있다. 즉, 서브필드그룹(SG1, SG2, SG3)은 도 7 내지 도 10에서 알 수 있는 바 각 서브필드그룹(SG1, SG2, SG3) 내에서 휘도 가중치가 바뀔 수 있다. 또한, 도시하지 않았지만 각 서브필드그룹(SG1, SG2, SG3) 내에서 서브필드의 수가 바뀔 수 있다. 예컨대, 제1 및 제2 서브필드그룹(SG1, SG2)은 각각 세 개의 서브필드들을 포함하고 제3 서브필드드룹(SG3)은 두 개의 서브필드들을 포함할 수 있다. 도 7 내지 도 10에서 예시된 서브필드그룹들(SG1, SG2, SG3)은 그들 사이의 간격이 최대가 되도록 수직동기신호(Vsync)의 특정시점(t1, t2, t3, t4)에 동기된다.

하나의 서브필드패턴에서 나뉘어지는 서브필드그룹들(SG1, SG2, SG3)은 전술한 실시예들에서 3 개이지만 그 이상으로 분할될 수 있다.

도 11을 참조하면, 본 발명의 실시예에 따른 PDP의 구동장치는 데이터 입력라인(20)과 데이터 정렬부(5) 사이에 접속된 제1 역감마 조정부(1a), 게인 조정부(2), 오차확산부(3) 및 서브필드 맵핑부(4)와, 데이터 입력라인(20)과 파형 발생부(7) 사이에 접속된 제2 역감마 조정부(1b) 및 APL 계산부(6)과, 각 구동회로의 동작 타이밍을 제어하기 위한 제어부(9)를 구비한다.

역감마 보정부들(1a, 1b)은 데이터 입력라인(20)으로부터의 디지털 비디오 데이터(RGB)를 역감마보정하여 영상신호의 계조값에 대한 휘도를 선형적으로 변환시킨다.

게인 조정부(2)는 적색, 녹색 및 청색의 각 데이터별로 유효이득을 조정하여 색온도를 보상한다.

오차 확산부(3)는 게인 조정부(2)로부터 입력되는 디지털 비디오 데이터(RGB)의 양자화 오차를 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정하게 된다. 이를 위하여, 오차 확산부(3)는 데이터를 정수부와 소수부로 분리하고 소수부에 플로이드-스타인버그(Floid-Steinberg) 계수를 곱한다.

서브필드 맵핑부(4)는 오차 확산부(3)로부터 입력된 데이터를 각 비트별로미리 설정된 서브필드 패턴에 맵핑하고 그 맵핑 데이터를 데이터 정렬부(5)에 공급한다. 또한, 서브필드 맵핑부(4)는 타이밍 콘트롤러(9)의 제어 하에 서브필드패턴에 따라 데이터가 맵핑된 서브필드그룹(SG1, SG2, SG3)의 출력을 제어 하여 서브필드그룹(SG1, SG2, SG3)을 분리시킨다.

데이터 정렬부(5)는 서브필드 맵핑부(4)로부터 입력되는 디지털 비디오 데이터를 도시하지 않은 PDP(8)의 데이터 구동회로에 공급한다. 데이터 구동회로는 PDP(8)의 데이터전극들에 접속되어 데이터 정렬부(5)로부터 입력되는 데이터를 1 수평라인분씩 래치한 후에 래치된 데이터를 1 수평기간 단위로 PDP(8)의 데이터전극들에 공급한다.

APL 계산부(6)는 제2 역감마 보정부(1b)로부터 입력되는 디지털 비디오 데이터(RGB)에 대하여 프레임 단위로 평균휘도 즉, APL(Avarage Picture Level)을 검출하고 검출된 APL에 대응하는 서스테인 수(Nsus)를 선택한다.

파형 발생부(7)는 도시하지 않은 스캔 구동회로와 서스테인 구동회로를 포함하며 타이밍 콘트롤러(9)의 제어 하에 PDP의 스캔전극들과 서스테인전극들에 필요한 구동신호를 공급한다. 스캔 구동회로는 타이밍 콘트롤러(9)의 제어 하에 리셋기간 동안 PDP의 셀들을 초기화하기 위한 초기화파형을 스캔전극들에 공급하고 어드레스기간 동안 스캔펄스를 스캔전극들에 순차적으로 공급한다. 그리고 스캔 구동회로는 타이밍 콘트롤러(9)의 제어 하에 서스테인기간 동안 서스테인펄스를 스캔전극들에 공급한다. 서스테인 구동회로는 타이밍 콘트롤러(9)의 제어 하에 어드레스기간 동안 소정의 직류바이어스전압을 서스테인전극들(Z)에 공급한 후에 서스테인기간 동안 스캔 구동회로와 교대로 동작하여 서스테인펄스를 서스테인전극들에 공급한다.

타이밍 콘트롤러(9)는 수직/수평 동기신호(Vsync, Hsync)와 클럭신호(CLK) 및 미리 설정된 서브필드그룹(SG1, SG2, SG3)의 동기시점(t1~t4)에 따라 서브필드 맵핑부(4)를 제어하기 위한 제어신호(CM)와 PDP의 구동회로를 제어하기 위한 제어신호들(CTRX, CTRY, CTRZ)을 발생한다. CM은 서브필드 맵핑부(4)에 의해 맵핑된 서브필드그룹(SG1, SG2, SG3)의 출력 타이밍을 지시한다. CTRX는 PDP의 데이터 구동회로를 제어하기 위한 제어신호로써 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호를 포함한다. CTRY는 PDP의 스캔 구동회로 내에 포함된 에너지 회수회로와 그 이외의 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호를 포함한다. CTRZ는 PDP의 서스테인 구동회로 내에 포함된 에너지 회수회로와 그 이외의 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호를 포함한다. 또한, 타이밍 콘트롤러(9)는 APL 계산부(6)로부터의 서스테인 수(Nsus)에 따라 파형 발생부(7)를 제어하여 서스테인 펄스의 수를 조정한다.

도 11은 서브필드 맵핑부(4)를 상세히 나타내는 회로도이다.

도 11을 참조하면, 서브필드 맵핑부(4)는 서브필드 패턴이 설정된 ROM 테이블(31)과, 디지털 비디오 데이터를 서브필드 패턴에 맵핑하기 위한 맵핑부(32)와, 맵핑부(32)로부터의 서브필드그룹들(SG2, SG3)을 지연시키기 위한 지연기들(33a, 33b)과, 타이밍 콘트롤러(9)의 제어 하에 서브필드그룹들(SG1, SG2, SG3)을 선택하기 위한 선택기(34)를 구비한다.

ROM 테이블(31)은 휘도 가중치가 각각 부여된 다수의 서브필드들을 포함하는 서브필드 패턴이 저장되어 있다.

맵핑부(32)는 ROM 테이블(31)로부터의 서브필드 패턴에 포함된 서브필드들에 디지털 비디오 데이터(RGB)를 각 비트별로 맵핑한다. 이 맵핑부(32)로부터 출력되는 제1 서브필드그룹(SG1)은 선택기(34)에 입력되고 제2 및 제3 서브필드그룹(SG2, SG3)은 지연기들(33a, 33b)에 입력된다.

제1 지연기(33a)는 미리 설정된 제1 서브필드그룹(SG1)과 제2 서브필드그룹(SG2)의 간격(P1)만큼 제2 서브필드그룹(SG2)을 지연시킨다.

제2 지연기(33b)는 미리 설정된 제2 서브필드그룹(SG2)과 제3 서브필드그룹(SG3)의 간격(P2)만큼 제3 서브필드그룹(SG3)을 지연시킨다.

선택기(34)는 타이밍 콘트롤러(9)로부터의 제어신호(CM)에 응답하여 서브필드그룹들(SG1, SG2, SG3)을 순차적으로 선택한다. 이 선택기(34)에 의해 서브필드 맵핑부(4)는 제1 서브필드그룹(SG1)을 출력한 후, P1의 간격 후에 제2 서브필드그룹(SG2)을 출력한 다음, P2의 간격 후에 제3 서브필드그룹(SG3)을 출력한다.

상술한 바와 같이, 본 발명에 따른 PDP의 플리커 제거방법 및 장치는 하나의 서브필드패턴을 다수의 서브필드그룹으로 분할하고 각 서브필드그룹간의 간격을 가능한한 크게 함으로써 플리커와 윤곽 노이즈를 최소화할 수 있습니다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 당업자라면 매 프레임마다 최대 광방출 시점이 프레임의 초기에 설정되게 하고 각 모드별로 서브필드들의 수와 휘도 상대비 배치가 다르게 하는 다양한 변형이 가능할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

각각 휘도 가중치가 부여된 다수의 서브필드들을 포함하는 하나의 서브필드패턴을 설정하는 단계와;

상기 서브필드패턴을 각각 다수의 서브필드들을 포함하는 적어도 둘 이상의 서브필드그룹으로 분할하는 단계와;

상기 서브필드그룹들을 한 프레임기간 내에서 분산시키는 단계와;

상기 분산된 서브필드그룹들을 이용하여 플라즈마 디스플레이 패널을 구동하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 1 항에 있어서,

상기 서브필드그룹들은,

상기 프레임기간의 시작시점에 동기되는 제1 서브필드그룹과;

상기 프레임기간의 마지막 시점에 동기되는 제3 서브필드그룹과;

상기 제1 및 제2 서브필드그룹과 소정의 간격만큼 이격된 제2 서브필드그룹을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 1 항에 있어서,

상기 서브필드그룹 각각에서 서브필드들은 간격없이 밀착되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
각각 휘도 가중치가 부여된 다수의 서브필드들을 포함하는 하나의 서브필드패턴을 각각 다수의 서브필드들을 포함하는 적어도 둘 이상의 서브필드그룹으로 분할하고 상기 서브필드그룹들을 한 프레임기간 내에서 분산시키는 서브필드 맵핑부와;

상기 서브필드 맵핑부에 의해 분산된 서브필드그룹들을 이용하여 플라즈마 디스플레이 패널을 구동하는 구동회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 4 항에 있어서,

상기 서브필드그룹들은,

상기 프레임기간의 시작시점에 동기되는 제1 서브필드그룹과;

상기 프레임기간의 마지막 시점에 동기되는 제3 서브필드그룹과;

상기 제1 및 제2 서브필드그룹과 소정의 간격만큼 이격된 제2 서브필드그룹을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 4 항에 있어서,

상기 서브필드그룹 각각에서 서브필드들은 간격없이 밀착되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.