KR20050011105A - Method for manufacturing rf inductor of the semiconductor device - Google Patents

Method for manufacturing rf inductor of the semiconductor device Download PDF

Info

Publication number
KR20050011105A
KR20050011105A KR1020030049947A KR20030049947A KR20050011105A KR 20050011105 A KR20050011105 A KR 20050011105A KR 1020030049947 A KR1020030049947 A KR 1020030049947A KR 20030049947 A KR20030049947 A KR 20030049947A KR 20050011105 A KR20050011105 A KR 20050011105A
Authority
KR
South Korea
Prior art keywords
layer
seed layer
metal seed
trench
forming
Prior art date
Application number
KR1020030049947A
Other languages
Korean (ko)
Other versions
KR100998963B1 (en
Inventor
김영근
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030049947A priority Critical patent/KR100998963B1/en
Publication of KR20050011105A publication Critical patent/KR20050011105A/en
Application granted granted Critical
Publication of KR100998963B1 publication Critical patent/KR100998963B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind

Abstract

PURPOSE: A method of manufacturing an RF(Radio Frequency) inductor of a semiconductor device is provided to form selectively a second metal seed layer in a trench alone of a sacrificial layer without CMP(Chemical Mechanical Polishing) by using a seed layer blocking film. CONSTITUTION: A first metal seed layer(102) and a lower electrode(104) are sequentially formed on a semiconductor substrate(100). A sacrificial layer(106) with a via hole for exposing the lower electrode to the outside and a plurality of trenches is formed thereon. A via electrode(110) is filled in the via hole and a second metal seed layer(112) is formed along the entire surface of the resultant structure. A blocking layer(114a) for exposing the trench region is formed thereon. A metal film(116) for filling the trench is formed on the second seed layer of the trench. The blocking layer, an unnecessary portions of the second metal seed layer and the sacrificial layer are simultaneously removed therefrom.

Description

반도체 소자의 ＲＦ 인덕터 제조 방법{METHOD FOR MANUFACTURING RF INDUCTOR OF THE SEMICONDUCTOR DEVICE}Method for manufacturing RF inductor of semiconductor device {METHOD FOR MANUFACTURING RF INDUCTOR OF THE SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자중에서 RF 수동 소자로 사용되는 반도체 소자의 RF 인덕터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing an RF inductor of a semiconductor device used as an RF passive device among semiconductor devices.

반도체 소자중에서 RF 수동 소자로 사용되는 인덕터는 3차원 MEMS(Micro Electro Mechanical System) 구조로 제조되고 있다. 이 MEMS 분야는 미세 3차원 구조물, 각종 센서와 액츄에이터, 정밀 기계 그리고 마이클 로봇 등 전통적인 기계가공으로 불가능한 각종 응용분야별 초소형 대상물을 제작할 수 있는 미세가공기술로서 실리콘 미세가공기술과 집적회로 제조 기술을 접목함으로써 초소형, 고집적, 대량생산이 가능하여 저가격화와 고성능을 동시에 구현할 수 있는 가공기술이다.Inductors used as RF passive elements in semiconductor devices are manufactured in a three-dimensional MEMS (Micro Electro Mechanical System) structure. This MEMS field is a micro-machining technology that can produce micro-objectives for various application areas that cannot be achieved by traditional machining such as micro-dimensional structures, sensors and actuators, precision machines and Michael robots. It is a processing technology that can realize low price and high performance at the same time as it is possible to make small size, high density and mass production.

도 1a 내지 도 1i는 종래 기술에 의한 반도체 소자의 RF 인덕터 제조 공정을 순차적으로 나타낸 공정 순서도로서, 이들 도면을 참조하여 종래 인덕터 제조 방법을 설명하면 다음과 같다.1A to 1I are process flowcharts sequentially illustrating a RF inductor manufacturing process of a semiconductor device according to the prior art. Referring to these drawings, a conventional inductor manufacturing method is as follows.

우선 도 1a에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판 상부에 제 1금속 시드층으로서 구리 시드층(Cu seed layer)(12)을 형성한다. 제 1금속 시드층(12) 상부면에서 도금 공정으로 구리층으로 이루어진 하부 전극(14)을 형성한 후에 사진 공정을 진행하여 하부 전극(14)이 형성된 제 1금속 시드층(12) 상부면에 희생막 역할을 하는 50㎛∼100㎛의 포지티브 포토레지스트(16)를 도포한다.First, as shown in FIG. 1A, a copper seed layer 12 is formed as a first metal seed layer on a silicon substrate as the semiconductor substrate 10. After forming the lower electrode 14 made of a copper layer on the upper surface of the first metal seed layer 12 by a plating process, a photolithography process is performed on the upper surface of the first metal seed layer 12 on which the lower electrode 14 is formed. 50 μm to 100 μm of positive photoresist 16 serving as a sacrificial film is applied.

그리고 도 1b에 도시된 바와 같이, 1차 마스크 패턴(18)을 이용한 노광 공정을 진행하여 하부 전극(14)과 이후 형성될 인덕터를 연결하기 위한 영역을 정의하고자 희생막인 포토레지스트(16)를 통해 하부 전극(14) 표면까지 광이 도달하도록 깊게 노광(deep expose)한다. 이때 포토레지스트(16)에 깊게 노광된 부위를 16a로 나타낸다.As shown in FIG. 1B, the photoresist 16, which is a sacrificial layer, is formed to define an area for connecting the lower electrode 14 and the inductor to be formed by performing an exposure process using the primary mask pattern 18. Deep exposure to allow light to reach the surface of the lower electrode 14. At this time, the part deeply exposed to the photoresist 16 is shown as 16a.

그 다음 도 1c에 도시된 바와 같이, 2차 마스크 패턴(20)을 이용한 노광 공정을 진행하여 인덕터 패턴을 정의하고자 1차 노광보다 낮은 에너지로 포토레지스트(16)를 얕게 노광(shallow expose)한다. 이때 포토레지스트(16)에 얕게 노광된 부위를 16b로 나타낸다. 도 1b 및 도 1c에 사용된 마스크 패턴(18, 20)의 a는 광 투과 영역과 광 차단 영역을 정의하는 크롬막(a)을 나타낸다.Next, as shown in FIG. 1C, the exposure process using the secondary mask pattern 20 is performed to shallowly expose the photoresist 16 with energy lower than the primary exposure to define the inductor pattern. At this time, the part exposed to the photoresist 16 shallowly is shown by 16b. A of the mask patterns 18 and 20 used in FIGS. 1B and 1C represents a chromium film a defining light transmitting regions and light blocking regions.

이와 같이 1차 및 2차 노광 공정을 거친 포토레지스트(16)에 현상 공정을 실시하면 도 1d와 같이 포토레지스트(16)에 하부 전극(14)의 표면이 노출되는 깊게 오픈된 비아홀(22)과 표면에서 일정 깊이로 얕게 오픈된 트렌치(24)가 형성된다.As described above, when the development process is performed on the photoresist 16 which has undergone the first and second exposure processes, the deeply opened via hole 22 exposing the surface of the lower electrode 14 to the photoresist 16 as shown in FIG. 1D. A trench 24 is formed which is shallow at a certain depth at the surface.

도 1e에 도시된 바와 같이, 포토레지스트(16)의 비아홀(22)에 구리 도금을 진행하여 구리로 채워 비아 전극(26)을 형성한다.As shown in FIG. 1E, the via hole 22 of the photoresist 16 is plated with copper to form a via electrode 26.

그런 다음 도 1f 및 도 1g에 도시된 바와 같이, 포토레지스트(16) 상부면과 비아 전극(26) 표면에 제 2금속 시드층(28)으로서 구리 시드층을 형성한 후에 CMP(Chemical Mechanical Polishing) 공정으로 포토레지스트(16) 표면이 드러날 때까지 평탄화 공정을 진행하여 트렌치 부위를 제외하고 포토레지스트(16) 상부면에 있는 제 2금속 시드층(28)을 제거한다. 이로 인해 포토레지스트(16)의 트렌치 내측면 및 바닥에만 제 2금속 시드층(28a)이 남아 있게 된다.Then, as shown in FIGS. 1F and 1G, after forming the copper seed layer as the second metal seed layer 28 on the upper surface of the photoresist 16 and the via electrode 26, CMP (Chemical Mechanical Polishing) The planarization process is performed until the surface of the photoresist 16 is exposed to remove the second metal seed layer 28 on the upper surface of the photoresist 16 except for the trench portion. This leaves the second metal seed layer 28a only on the inner side and bottom of the trench of the photoresist 16.

그 다음 도 1h에 도시된 바와 같이, 금속 시드층(28) 상부에 구리 도금을 진행하여 트렌치 내부를 구리층(30)으로 채운다.Then, as shown in FIG. 1H, copper plating is performed on the metal seed layer 28 to fill the trench with the copper layer 30.

그리고나서 금속 시드층(28a) 및 포토레지스트(16) 패턴을 제거하면 도 1i와 같이 비아 전극(26)을 통해 하부 전극(14)과 수직으로 연결된 구리층(30)의 3차원 RF 인덕터가 제조된다.Then, when the metal seed layer 28a and the photoresist 16 pattern are removed, a three-dimensional RF inductor of the copper layer 30 vertically connected to the lower electrode 14 through the via electrode 26 is manufactured as shown in FIG. 1I. do.

그런데 이와 같은 종래 인덕터 제조 공정시 제 2금속 시드층(28)을 CMP로 평탄화하는 과정에서 CMP 장비의 압력으로 인해 포토레지스트(16)에 많은 하중이 걸려 포토레지스트(16)가 쓰러지게 된다. 또한 CMP 공정시 제 2금속 시드층(28)과 함께 포토레지스트(16)도 함께 평탄화되는 경우가 있어 CMP 패드가 오염되는 문제점이 있었다.However, during the process of manufacturing the conventional inductor, the second metal seed layer 28 is flattened with CMP, and thus the photoresist 16 is collapsed due to a large load on the photoresist 16 due to the pressure of the CMP equipment. In addition, during the CMP process, the photoresist 16 may also be planarized together with the second metal seed layer 28, thereby contaminating the CMP pad.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 포토레지스트의 트렌치에 금속 시드층을 형성한 후에 트렌치 내부를 제외하고 나머지 영역의 금속 시드층을 블록킹하는 막을 추가함으로써 블록킹막에 의해 트렌치 내부에만 인덕터 금속층을 선택적으로 채워 넣어 금속 시드층의 CMP 공정을 생략할 수 있으며 이로 인해 RF MEMS 기술에 의한 인덕터 제조 공정의 수율을 향상시킬 수 있는 반도체 소자의 RF 인덕터 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to form a metal seed layer in a trench of a photoresist in order to solve the problems of the prior art as described above, and then by adding a film for blocking the metal seed layer in the remaining regions except for the inside of the trench. It is possible to omit the CMP process of the metal seed layer by selectively filling the inductor metal layer only inside, thereby providing a method of manufacturing an RF inductor of a semiconductor device which can improve the yield of the inductor manufacturing process by RF MEMS technology.

도 1a 내지 도 1i는 종래 기술에 의한 반도체 소자의 RF 인덕터 제조 공정을 순차적으로 나타낸 공정 순서도,1A to 1I are process flowcharts sequentially illustrating a manufacturing process of an RF inductor of a semiconductor device according to the prior art;

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 RF 인덕터 제조 공정을 순차적으로 나타낸 공정 순서도.2A to 2G are process flowcharts sequentially illustrating a process of manufacturing an RF inductor of a semiconductor device according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 반도체 기판 102 : 제 1금속 시드층100 semiconductor substrate 102 first metal seed layer

104 : 하부 전극 106 : 희생막(포토레지스트)104: lower electrode 106: sacrificial film (photoresist)

108a : 비아홀 108b : 트렌치108a: via hole 108b: trench

110 : 비아 전극 112 : 제 2금속 시드층110 via electrode 112 second metal seed layer

114a : 블록킹막 114a : 블록킹막 패턴114a: Blocking Film 114a: Blocking Film Pattern

116 : 금속층의 인덕터116: inductor of metal layer

상기 목적을 달성하기 위하여 본 발명은 반도체 기판 상부에 제 1금속 시드층을 형성하고 그 위에 금속으로 이루어진 하부 전극을 형성하는 단계와, 하부 전극이 있는 제 1금속 시드층 상부 전면에 희생막을 형성하고 희생막에 하부 전극의 표면이 노출되는 깊게 오픈된 비아홀과 표면에서 일정 깊이로 얕게 오픈된 트렌치를 형성하는 단계와, 희생막의 비아홀에 비아 전극을 형성하는 단계와, 희생막의 트렌치와 비아 전극 표면에 제 2금속 시드층을 형성하는 단계와, 트렌치 영역이 오픈되도록 제 2금속 시드층의 일부 상부면에 블록킹막을 형성하는 단계와, 트렌치가 매립되도록 제 2금속 시드층 상부에 금속층을 형성하는 단계와, 블록킹막, 제 2금속 시드층 및 희생막을 제거하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method of forming a first metal seed layer on a semiconductor substrate and forming a lower electrode formed of a metal thereon, and forming a sacrificial film on an entire upper surface of the first metal seed layer including the lower electrode. Forming a deeply opened via hole in which the surface of the lower electrode is exposed to the sacrificial layer and a trench open at a predetermined depth shallowly in the surface; forming a via electrode in the via hole of the sacrificial layer; Forming a second metal seed layer, forming a blocking film on a portion of an upper surface of the second metal seed layer to open the trench region, and forming a metal layer on the second metal seed layer to fill the trench; Removing the blocking film, the second metal seed layer, and the sacrificial film.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 RF 인덕터 제조 공정을 순차적으로 나타낸 공정 순서도로서, 이들 도면을 참조하여 본 발명의 RF 인덕터 제조 공정에 대해 설명한다.2A to 2G are process flowcharts sequentially illustrating a process of manufacturing an RF inductor of a semiconductor device according to the present invention. The RF inductor manufacturing process of the present invention will be described with reference to these drawings.

우선 도 2a를 참조하면 본 발명은 반도체 기판(100) 상부에 제 1금속 시드층(102)으로서 구리 시드층을 형성하고 그 위에 구리층으로 이루어진 하부 전극(104)을 형성한다. 그리고 하부 전극(104)이 있는 제 1금속 시드층(102) 상부 전면에 희생막 역할을 하는 포토레지스트(106)를 도포한다. 그런 다음 포토레지스트(106)에 1차 및 2차의 노광 공정과 현상 공정을 진행하여 하부 전극(104)의 표면이 노출되도록 포토레지스트 표면에서 깊게 오픈된 비아홀(108a)과 포토레지스트 표면에서 일정 깊이로 얕게 오픈된 트렌치(108b)를 형성한다.Referring to FIG. 2A, a copper seed layer is formed as a first metal seed layer 102 on a semiconductor substrate 100, and a lower electrode 104 formed of a copper layer is formed thereon. In addition, a photoresist 106 serving as a sacrificial layer is coated on the entire upper surface of the first metal seed layer 102 having the lower electrode 104. Then, the first and second exposure and development processes are performed on the photoresist 106 to expose the surface of the lower electrode 104 so that the via hole 108a deeply opened on the photoresist surface and a predetermined depth on the photoresist surface. To form a shallow open trench 108b.

이어서 도 2b에 도시된 바와 같이, 포토레지스트(106)의 비아홀(108a)에 구리 도금을 진행하여 구리로 채워 비아 전극(110)을 형성하고, 포토레지스트(106)의 트렌치(108b)와 비아 전극(110) 표면에 제 2금속 시드층(112)으로서 구리 시드층을 형성한다.Subsequently, as shown in FIG. 2B, the via hole 108a of the photoresist 106 is plated with copper to be filled with copper to form the via electrode 110, and the trench 108b and the via electrode of the photoresist 106 are formed. A copper seed layer is formed as the second metal seed layer 112 on the (110) surface.

그 다음 도 2c에 도시된 바와 같이, 제 2금속 시드층(112) 상부에 트렌치가 완전히 매립되도록 블록킹막(114)으로서 포토레지스트를 도포하고 90℃∼200℃에서 베이킹한다. 베이킹된 블록킹막(114)에 이후 인덕터 금속층이 매립될 트렌치 영역을 오픈하고 나머지 영역을 마스킹하는 마스크 패턴(115)을 사용하여 노광 공정을 진행한다.Next, as shown in FIG. 2C, a photoresist is applied as the blocking film 114 to completely fill the trench on the second metal seed layer 112 and baked at 90 ° C. to 200 ° C. FIG. An exposure process is performed by using a mask pattern 115 that opens a trench region in which the inductor metal layer is to be embedded in the baked blocking layer 114 and masks the remaining region.

이에 도 2d에 도시된 바와 같이 마스크 패턴(115)에 의해 광이 투과된 트렌치 영역의 블록킹막(114)은 제거되고 광이 투과되지 않은 트렌치 영역이외의 제 2금속 시드층(112)의 상부면에만 블록킹막이 남게 되는 패턴(114a)이 형성된다.Accordingly, as shown in FIG. 2D, the blocking layer 114 of the trench region through which light is transmitted by the mask pattern 115 is removed and the upper surface of the second metal seed layer 112 other than the trench region where the light is not transmitted. Only the pattern 114a in which the blocking film remains is formed.

그 다음 도 2e에 도시된 바와 같이, 블록킹막 패턴(114a)에 의해 드러난 트렌치 영역의 제 2금속 시드층(112) 상부에 구리 도금을 진행하여 트렌치 내부를 구리층(116)으로 채운다.As shown in FIG. 2E, copper plating is performed on the second metal seed layer 112 in the trench region exposed by the blocking film pattern 114a to fill the trench with the copper layer 116.

그런 다음 도 2f에 도시된 바와 같이, 블록킹막 패턴(114a)을 선택적으로 제거한다. 이때 블록킹막 패턴(114a)은 포토레지스트 제거 용액, 예컨대 PGMEA(Propylen Glycol Monomethyl Ether Acetate), TMAH(Tetra Methyl AmmoniumHydroxide), 또는 Na/K 등이 함유된 현상액으로 제거할 수 있다. 혹은 블록킹막 패턴(114a)에만 자외선을 조사한 후에 상기 현상액으로 제거할 수 있다.Then, as illustrated in FIG. 2F, the blocking film pattern 114a is selectively removed. In this case, the blocking layer pattern 114a may be removed by a developer containing a photoresist removal solution such as Propylen Glycol Monomethyl Ether Acetate (PGMEA), Tetra Methyl Ammonium Hydroxy (TMAH), or Na / K. Alternatively, the ultraviolet light may be irradiated only on the blocking film pattern 114a and then removed by the developer.

그리고나서 제 2금속 시드층(112) 및 포토레지스트(106) 패턴을 제거하면 도 2g와 같이 비아 전극(110)을 통해 하부 전극(104)과 수직으로 연결된 구리층(116)의 3차원 RF 인덕터가 제조된다.Then, when the second metal seed layer 112 and the photoresist 106 pattern are removed, the three-dimensional RF inductor of the copper layer 116 vertically connected to the lower electrode 104 through the via electrode 110 as shown in FIG. 2G. Is prepared.

본 발명의 실시예에서는 금속층 물질을 구리로 하여 설명하였지만, 다른 금속 물질로 변경이 가능함은 당업자라면 능히 알 수 있다.In the embodiment of the present invention, the metal layer material has been described as copper, but it will be apparent to those skilled in the art that changes to other metal materials are possible.

이상 상술한 바와 같이, 본 발명은 포토레지스트인 희생막의 트렌치에 금속 시드층을 형성한 후에 트렌치 내부를 제외하고 나머지 영역의 금속 시드층을 블록킹하는 막을 추가함으로써 블록킹막에 의해 트렌치 내부에만 인덕터 금속층을 선택적으로 채워 넣을 수 있어 금속 시드층의 CMP 공정을 생략할 수 있으며 이로 인해 RF MEMS 기술에 의한 인덕터 제조 공정의 수율을 향상시킬 수 있다.As described above, according to the present invention, after forming the metal seed layer in the trench of the sacrificial film, which is a photoresist, the inductor metal layer is formed only inside the trench by the blocking film by adding a film that blocks the metal seed layer in the remaining regions except the inside of the trench. It can be optionally filled to omit the CMP process of the metal seed layer, thereby improving the yield of the inductor manufacturing process by RF MEMS technology.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

Claims (4)

반도체 기판 상부에 제 1금속 시드층을 형성하고 그 위에 금속으로 이루어진 하부 전극을 형성하는 단계;Forming a first metal seed layer on the semiconductor substrate and forming a lower electrode formed of a metal thereon; 상기 하부 전극이 있는 제 1금속 시드층 상부 전면에 희생막을 형성하고 상기 희생막에 상기 하부 전극의 표면이 노출되는 깊게 오픈된 비아홀과 표면에서 일정 깊이로 얕게 오픈된 트렌치를 형성하는 단계;Forming a sacrificial layer on the entire upper surface of the first metal seed layer including the lower electrode, and forming a deeply opened via hole in which the surface of the lower electrode is exposed and a trench open at a predetermined depth shallowly in the sacrificial layer; 상기 희생막의 비아홀에 비아 전극을 형성하는 단계;Forming a via electrode in the via hole of the sacrificial layer; 상기 희생막의 트렌치와 비아 전극 표면에 제 2금속 시드층을 형성하는 단계;Forming a second metal seed layer on the trench and via electrode surfaces of the sacrificial layer; 상기 트렌치 영역이 오픈되도록 제 2금속 시드층의 일부 상부면에 블록킹막을 형성하는 단계;Forming a blocking layer on a portion of an upper surface of the second metal seed layer to open the trench region; 상기 트렌치가 매립되도록 제 2금속 시드층 상부에 금속층을 형성하는 단계; 및Forming a metal layer on top of the second metal seed layer to fill the trench; And 상기 블록킹막, 상기 제 2금속 시드층 및 희생막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.Removing the blocking layer, the second metal seed layer, and the sacrificial layer. 제 1항에 있어서, 상기 블록킹막은 포토레지스트로 이루어진 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.The method of claim 1, wherein the blocking layer is formed of a photoresist. 제 1항 또는 제 3항에 있어서, 상기 블록킹막의 포토레지스트를 도포한 후에 90℃∼200℃에서 베이킹하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.The method of claim 1, further comprising baking at 90 ° C. to 200 ° C. after applying the photoresist of the blocking film. 5. 제 1항 또는 제 3항에 있어서, 상기 블록킹막의 제거는 포토레지스트 제거 용액으로 제거하거나 상기 갭필막에만 자외선을 조사한 후에 현상액으로 선택 제거하는 것을 특징으로 하는 반도체 소자의 RF 인덕터 제조 방법.The method of claim 1, wherein the blocking film is removed with a photoresist removal solution or selectively irradiated with ultraviolet light only to the gap fill layer.
KR1020030049947A 2003-07-21 2003-07-21 Method for manufacturing rf inductor of the semiconductor device KR100998963B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049947A KR100998963B1 (en) 2003-07-21 2003-07-21 Method for manufacturing rf inductor of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049947A KR100998963B1 (en) 2003-07-21 2003-07-21 Method for manufacturing rf inductor of the semiconductor device

Publications (2)

Publication Number Publication Date
KR20050011105A true KR20050011105A (en) 2005-01-29
KR100998963B1 KR100998963B1 (en) 2010-12-09

Family

ID=37223206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049947A KR100998963B1 (en) 2003-07-21 2003-07-21 Method for manufacturing rf inductor of the semiconductor device

Country Status (1)

Country Link
KR (1) KR100998963B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010059857A2 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Bottom up plating by organic surface passivation and differential plating retardation
WO2012047458A2 (en) * 2010-10-06 2012-04-12 International Business Machines Corporation Integrated circuit and interconnect, and method of fabricating same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010059857A2 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Bottom up plating by organic surface passivation and differential plating retardation
WO2010059857A3 (en) * 2008-11-24 2010-08-19 Applied Materials, Inc. Bottom up plating by organic surface passivation and differential plating retardation
CN102224574A (en) * 2008-11-24 2011-10-19 应用材料股份有限公司 Bottom up plating by organic surface passivation and differential plating retardation
US8293647B2 (en) 2008-11-24 2012-10-23 Applied Materials, Inc. Bottom up plating by organic surface passivation and differential plating retardation
CN102224574B (en) * 2008-11-24 2014-06-11 应用材料公司 Bottom up plating by organic surface passivation and differential plating retardation
WO2012047458A2 (en) * 2010-10-06 2012-04-12 International Business Machines Corporation Integrated circuit and interconnect, and method of fabricating same
WO2012047458A3 (en) * 2010-10-06 2012-05-31 International Business Machines Corporation Integrated circuit and interconnect, and method of fabricating same
US9390969B2 (en) 2010-10-06 2016-07-12 GlobalFoundries, Inc. Integrated circuit and interconnect, and method of fabricating same

Also Published As

Publication number Publication date
KR100998963B1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
WO2015187210A2 (en) Spacer enabled active isolation for an integrated circuit device
KR100998963B1 (en) Method for manufacturing rf inductor of the semiconductor device
CN116825618A (en) Preparation method of step microstructure
KR100998961B1 (en) Method for manufacturing inductor of the semiconductor device
KR20050045673A (en) Method for manufacturing inductor of the semiconductor device
KR20050011103A (en) Method for manufacturing inductor's via hole and trench of the semiconductor device
JP2004214670A (en) Key alignment method of semiconductor device
KR101147353B1 (en) Method for fabricating rf inductor of semiconductor device
KR100577016B1 (en) Method for manufacturing RF inductor of the semiconductor device
KR100947458B1 (en) Method of manufacturing inductor in a semiconductor device
KR100434840B1 (en) Method for fabricating semiconductor devices by using pattern with three-dimensional
US11211258B2 (en) Method of addressing dissimilar etch rates
KR101158394B1 (en) Method for fabricating inductor semiconductor device
KR20070046379A (en) Method of manufacturing semiconductor device
CN106629570A (en) Substrate structure, semiconductor structure and method for fabricating the same
KR100528795B1 (en) Method of manufacturing inductor in a semiconductor device
KR101016341B1 (en) Method of manufacturing inductor in a semiconductor device
KR20010084523A (en) Method for forming isolation region of semiconductor device
KR20020002573A (en) Method for fabricating fine pattern of semiconductor device
KR20030057826A (en) Method for manufacturing structure of micro electro mechanical system in the system on chip
KR100442288B1 (en) Cell mask of semiconductor device and method for fabricating the same
EP1887614B1 (en) Patterning method
KR100382548B1 (en) Method for Fabricating of Semiconductor Device
JPS63104327A (en) X-ray mask and manufacture thereof
KR19990003876A (en) How to make a cell projection mask

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 10