KR20050010160A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20050010160A KR20050010160A KR1020030049051A KR20030049051A KR20050010160A KR 20050010160 A KR20050010160 A KR 20050010160A KR 1020030049051 A KR1020030049051 A KR 1020030049051A KR 20030049051 A KR20030049051 A KR 20030049051A KR 20050010160 A KR20050010160 A KR 20050010160A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal wiring
- film
- metal interconnection
- trench
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 112
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 26
- 238000005498 polishing Methods 0.000 claims abstract description 20
- 239000000126 substance Substances 0.000 claims abstract description 17
- 238000004140 cleaning Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 10
- 239000002002 slurry Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000007517 polishing process Methods 0.000 description 7
- 210000004185 liver Anatomy 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 본 발명은 간면이 형성된 금속배선 상부 모서리를 연마하여 금속배선의 커런트가 집중하는 현상을 방지할 수 있고, 소정의 화학 기계적 연마를 실시하여 금속배선 상부를 라운딩된 형상으로 형성함으로써 후속 확산 방지막과의 접촉면적을 증가시켜 접착력을 향상시킬 수 있으며, 금속배선 상부의 소정 영역을 돌출시킴으로써 상부 비아와 콘택 영역을 증가시켜 비아저항을 감소시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다.
Description
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 금속배선용 트렌치 상부 모서리에 발생한 간면(Facet)에 따른 금속배선 형상 변화를 방지할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로 종래의 다마신 공정을 이용한 금속배선은 반도체 기판상에 절연막을 형성한 다음, 감광막을 이용한 패터닝 공정을 실시하여 금속배선용 트렌치를 형성한다. 전체 구조상에 그 단차를 따라 금속배리어막과 시드막을 증착한다. 금속 도금법을 이용하여 상기 금속 배선용 트렌치를 매립하도록 금속막을 형성한 다음, 화학 기계적 연마 공정을 실시하여 절연막 상의 금속막을 제거하여 금속배선을 형성한다.
이때, 상기 절연막 상에 감광막을 도포한 다음, 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 상기 절연막을 식각하여 금속배선용 트렌치를 형성한다. 금속배선용 트렌치 형성후, 감광막을 제거하기 위한 소정의 감광막 스트립 공정을 실시한다. 또한, 금속배리어막을 형성하기 전에 세정공정을 실시하게 된다. 이때, 감광막 스트립 공정과 세정공정시 금속배선용 트렌치 상부의 모서리가 함께 제거되어 금속배선용 트렌치 상부에 간면을 형성하게 된다. 이러한 간면이 형성된 상태에서 금속배선을 형성하게 되면 금속배선의 일렉트로 마이그레이션(Electro-Migration; EM; 과도한 전류에 의해 금속배선이 단선되는 현상) 테스트시 간면 부분에 전류 패스가 집중되어 일렉트로 마이그레이션이 쉽게 발생하게 된다. 또한 간면에 의해 배선과 배선사이의 공간(Space)이 감소하게 되어 배선간의 누설전류의 발생이 증가하게 되어 BTS(Bais Temperature Stress)신뢰성 테스트시 패일을 유발하게 되는 문제가 발생한다. EM 및 BTS 테스트는 일정한 전류를 일정시간인가할 때 배선 저항의변화를 측정하는 방법을사용하고, 보통 소자의 사용 전류 상태에서는 10년의 라이프타임(Life Time)이 요구되고 있다. BTS는 소자에 전압을 변화시켜 스트레스를 가하여 배선간 누설 전류 변화를 측정하는 방법으로 배선간 유전체의 신뢰성을 측정하는 방법이다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 세정공정을 실시하여 절연막의 일부를 제거하여 간면영역의 금속배선을 노출시킨 다음, 노출된 금속배선 상부 모서리를 연마하여 금속배선 모소리에 전류가 집중되는 현상을 방지할 수 있고, 후속 확산 방지막과의 접촉면적을 증가시켜 접착력(Adhesion)을 향상시키고, 금속배선과 확산 방지막의 계면을 통한 금속이온의 이동을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다.
도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 반도체 기판 112, 122 : 확산 방지막
114, 124 : 층간 절연막 116 : 트렌치
118 : 금속 배리어막 120 : 금속배선
본 발명에 따른 반도체 기판상에 층간 절연막을 형성한 다음, 상기 층간 절연막을 패터닝 하여 금속배선용 트렌치를 형성하고, 소정의 세정공정에 의해 상기 트렌치의 상부 모서리에 간면이 발생하는 단계와, 전제 구조상에 상기 트렌치가 매립되도록 금속막을 형성하는 단계와, 제 1 화학 기계적 연마를 이용한 평탄화 공정을 통해 상기 층간 절연막 상의 금속막을 제거하여 금속배선을 형성하되, 상기 금속배선 상부 모서리에 간면이 형성되는 단계와, 식각공정을 실시하여 상기 금속배선 양옆의 상기 층간 절연막을 식각하여 상기 간면이 형성된 영역의 상기 금속배선을 노출하는 단계 및 제 2 화학 기계적 연마를 실시하여 상기 노출된 금속배선의 간면을 제거하고, 노출된 상기 금속배선을 라운딩 하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
금속배선 상부의 간면을 제거하기 위해 금속배선용 금속막을 형성한 다음, 화학 기계적 연마공정시 금속막과 절연막간의 연마 선택비가 동일한 슬러리를 이용하여 금속막과 절연막을 동시에 리세스 시켜 금속배선의 형상을 향상시킬 수도 있다. 하지만, 금속막의 연마량이 많아짐에 따라 트렌치 깊이의 균일성이 불량해지게 된다. 본 발명의 일 실시예는 금속배선 형성후, 소정의 식각공정과 금속연마 공정을 실시하여 금속배선 상부의 간면을 제거하여 금속배선의 형상을 향상시킬 수 있다.
도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 트랜지스터나 커패시터와 같은 반도체 소자(미도시)를 포함하는 여러 요소(접합부, 하부금속배선)가 형성된 반도체 기판(110) 상에 제 1 확산 방지막(112) 및 제 1 층간 절연막(114)을 형성한다.
제 1 확산 방지막(112)은 반도체 기판(110)과 기판상에 형성된 여러 요소를 보호하고, 후속 공정의 금속확산을 방지하기 위해 SiN막 및/또는 SiC막을 이용하여 형성하는 것이 바람직하다. 제 1 층간 절연막(114)은 저유전율을 갖는 인터 메탈 유전체(Inter Metal Dielectric; IMD)막을 사용하여 형성하는 것이 바람직하다. 제 1 확산 방지막(112) 및 제 1 층간 절연막(114)은 CVD계열을 증착 방법을 이용하여 형성할 수도 있고, 회전 도포 방식을 이용하여 형성할 수도 있다.
도 1b를 참조하면, 제 1 층간 절연막(114) 상에 감광막을 도포한 다음 마스크를 이용한 사진 식각공정을 실시하여 트렌치 형성영역을 개방하는 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 제 1 층간 절연막(114)을 식각하여 금속배선용 트렌치(116)를 형성하는 것이 바람직하다. 감광막 스트립 공정을 실시하여 상기 감광막 패턴을 제거하고, 소정의 세정 공정을 실시하여 식각공정시 발생한 미립자를 제거한다. 세정 공정은 스퍼터 클리닝 공정을 통해 실시하는 것이 바람직하다. 감광막 스트립 공정과 세정 공정에 의해 트렌치(116) 상부 모서리가 손상을 입어 간면(Facet)이 형성된다(도 1b의 A영역 참조).
도 1c를 참조하면, 전체 구조상에 그 단차를 따라 금속 배리어막(118)과 금속 시드막(미도시)을 형성한다. 금속 배리어막(118)은 Ta막, TaN막, TiN막, WN막,W-Si-N막 및 Ti-Si-N막 중 적어도 어느 하나의 막으로 형성하는 것이 바람직하다. 상기 금속 시드막은 구리를 이용하여 형성하는 것이 바람직하다.
도 1d를 참조하면, 전체 구조상에 금속막을 형성하여 트렌치(116)를 매립한다. 제 1 화학 기계적 연마를 이용한 평탄화 공정을 통해 제 1 층간 절연막(114) 상의 금속막 및 금속배리어막(118)을 제거하여 금속배선(120)을 형성한다. 금속 배선(120)은 앞서 상술한 바에 의해 상부 모서리 영역에 간면이 형성된다. 즉 금속배선(120)의 형상이 Y자 형태가 된다. 금속막으로 구리막을 이용하는 것이 바람직하다. 따라서, 먼저 구리막을 제거하기 위한 슬러리를 이용한 화학 기계적 연마공정을 실시하여 제 1 층간 절연막(114)상의 금속막을 제거한 다음, 층간 절연막 물질과 금속과의 연마 선택비가 큰, 높은 선택 특성(Hihg Selective)을 갖는 슬러리(Slurry)를 이용한 화학 기계적 연마 공정을 실시하여 제 1 층간 절연막(114) 상의 금속 배리어막을 제거한다. 이로써, 금속배선간을 고립할 수 있다.
도 1e를 참조하면, 습식 식각을 실시하여 간면이 형성된 트렌치(116) 상부의 제 1 층간 절연막(114)을 식각하여 간면이 형성된 영역의 금속배선(120)을 돌출한다(도 1e의 A' 참조). 습식 식각은 BOE(Buffered Oxide Etchant; HF와 NH4F가 100:1 또는 300:1로 혼합된 용액) 또는 DHF(Dilute HF; 200:1의 비율로 H20로 희석된 HF용액)을 이용하여 20 내지 50초간 실시하는 것이 바람직하다. 또한 습식 식각은 금속막과 금속 배리어막 제거를 위한 화학 기계적 연마 공정후, 버핑 스테이션(BuffingStation)에 화학적 식각용액을 공급하여 소정의 연마를 실시하는 공정으로 진행할 수도 있다. 또한, 화학 기계적 연마 공정후, 세정공정시 식각용액을 주사하는 공정으로 진행할 수도 있다. 만일, 버핑 스테이션에서 습식 식각을 실시할 경우, 연마 압력은 1psi 미만(0.1 내지 1psi)이 되도록 하는 것이 바람직하다.
도 1f를 참조하면, 제 2 화학 기계적 연마를 실시하여 간면이 형성된 영역의 돌출된 금속배선(120)의 일부를 식각하여 돌출된 영역의 금속배선(120)을 라운딩한다. 화학 기계적 연마는 금속과 제 1 층간 절연막(114)간의 연마 선택비가 높고 연마제가 포함되어 있는 슬러리를 이용하는 것이 바람직하다. 금속배선(120) 양 옆에 형성된 간면을 제거하여 아치 형태가 되도록 하는 것이 바람직하다. 제 2 화학 기계적 연마는 30초를 넘지 않는 범위(10 내지 30초)에서 실시하는 것이 바람직하고, 연마 압력이 2psi(0.1 내지 2psi)를 넘지 않는 범위에서 실시하는 것이 바람직하다.
도 1g를 참조하면, 라운딩 형상의 돌출된 금속배선(120)을 보호하기 위해 제 2 확산 방지막(122)을 형성한다. 제 2 확산 방지막(122)은 SiN막 및/또는 SiC막을 이용하여 형성하는 것이 바람직하다.
도 1h를 참조하면, 제 2 확산 방지막(122) 상에 제 2 층간 절연막(124)을 형성한 다음 금속배선(120)과 대응되는 듀얼 다마신 구조의 상부 금속배선(128)을 형성한다. 전체 구조 상에 제 2 층간 절연막(124)을 형성한 다음, 제 2 층간 절연막(124)을 패터닝 하여 금속배선(120) 상부를 개방하는 비아홀을 형성한다. 다시한번 제 2 층간 절연막(124)을 패터닝 하여 상기 비아홀 보다 개구부가 넓은 트렌치를 형성한다. 상기 비아홀과 트렌치를 금속막으로 매립/평탄화 하여 듀얼 다마신 구조의 상부 금속배선(128)을 형성한다. 금속막 형성전에 배리어막(126)을 형성할 수도 있다. 또한, 제 2 층간 절연막(126)을 다층으로 형성할 수도 있다. 이때, 금속배선은 라운딩 형상으로 돌출되어 있어서 비아홀과 접촉되는 영역이 증가되어 비아 저항을 감소하는 효과를 준다.
상술한 바와 같이, 본 발명은 간면이 형성된 금속배선 상부 모서리를 연마하여 금속배선의 커런트가 집중하는 현상을 방지할 수 있다.
또한, 소정의 화학 기계적 연마를 실시하여 금속배선 상부를 라운딩된 형상으로 형성함으로써 후속 확산 방지막과의 접촉면적을 증가시켜 접착력을 향상시킬 수 있다.
또한, 금속배선 상부의 소정 영역을 돌출시킴으로써 상부 비아와 콘택 영역을 증가시켜 비아저항을 감소시킬 수 있다.
Claims (3)
- 반도체 기판상에 층간 절연막을 형성한 다음, 상기 층간 절연막을 패터닝 하여 금속배선용 트렌치를 형성하고, 소정의 세정공정에 의해 상기 트렌치의 상부 모서리에 간면이 발생하는 단계;전제 구조상에 상기 트렌치가 매립되도록 금속막을 형성하는 단계;제 1 화학 기계적 연마를 이용한 평탄화 공정을 통해 상기 층간 절연막 상의 금속막을 제거하여 금속배선을 형성하되, 상기 금속배선 상부 모서리에 간면이 형성되는 단계;식각공정을 실시하여 상기 금속배선 양옆의 상기 층간 절연막을 식각하여 상기 간면이 형성된 영역의 상기 금속배선을 노출하는 단계; 및제 2 화학 기계적 연마를 실시하여 상기 노출된 금속배선의 간면을 제거하고, 노출된 상기 금속배선을 라운딩 하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 식각공정은 BOE 또는 DHF를 이용한 습식식각을 약 20 내지 50초간 실시하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 제 2 화학 기계적 연마는 상기 금속배선과 층간 절연막간의 연마 선택비가 높고 연마제가 첨가된 슬러리를 이용하여 약 0.1 내지 2psi 압력하에서 10 내지 30초간 실시하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049051A KR20050010160A (ko) | 2003-07-18 | 2003-07-18 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049051A KR20050010160A (ko) | 2003-07-18 | 2003-07-18 | 반도체 소자의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050010160A true KR20050010160A (ko) | 2005-01-27 |
Family
ID=37222620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030049051A KR20050010160A (ko) | 2003-07-18 | 2003-07-18 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050010160A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140075461A (ko) * | 2012-12-11 | 2014-06-19 | 삼성전자주식회사 | 반도체 소자 |
| CN114141699A (zh) * | 2020-09-04 | 2022-03-04 | 盛合晶微半导体(江阴)有限公司 | 半导体结构及其制备方法 |
| KR20240049409A (ko) | 2022-10-08 | 2024-04-16 | 양우성 | 양말 건조대 |
-
2003
- 2003-07-18 KR KR1020030049051A patent/KR20050010160A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140075461A (ko) * | 2012-12-11 | 2014-06-19 | 삼성전자주식회사 | 반도체 소자 |
| CN114141699A (zh) * | 2020-09-04 | 2022-03-04 | 盛合晶微半导体(江阴)有限公司 | 半导体结构及其制备方法 |
| KR20240049409A (ko) | 2022-10-08 | 2024-04-16 | 양우성 | 양말 건조대 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1102315B1 (en) | A method to avoid copper contamination on the sidewall of a via or a dual damascene structure | |
| US6071809A (en) | Methods for forming high-performing dual-damascene interconnect structures | |
| JP5220398B2 (ja) | 電子構造の製造方法 | |
| US6245663B1 (en) | IC interconnect structures and methods for making same | |
| KR0179289B1 (ko) | 금속배선 형성방법 | |
| US6376361B1 (en) | Method to remove excess metal in the formation of damascene and dual interconnects | |
| KR20040030147A (ko) | 평탄화 방법 및 전해 연마의 조합을 이용한 반도체 구조형성 방법 | |
| KR100330024B1 (ko) | 금속ｃｍｐ공정에 의한 균열과 부식을 방지할 수 있는반도체소자의 제조방법 | |
| JP2003179136A (ja) | デュアルダマシン半導体製造のためのマスク層及び相互接続構造 | |
| KR100350111B1 (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| US6964598B1 (en) | Polishing apparatus and method for forming an integrated circuit | |
| US6451698B1 (en) | System and method for preventing electrochemical erosion by depositing a protective film | |
| KR100393967B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6443809B1 (en) | Polishing apparatus and method for forming an integrated circuit | |
| JP2002299437A (ja) | 半導体装置の製造方法 | |
| KR20050010160A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR101100703B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100906306B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR19980048378A (ko) | 반도체소자의 평탄화방법 | |
| KR100720489B1 (ko) | 구리 금속 배선의 평탄화 방법 | |
| KR100476707B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990005866A (ko) | 반도체 소자의 층간 평탄화 방법 | |
| KR100607331B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100456420B1 (ko) | 반도체 소자의 구리 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |