KR20050004801A - 심볼 클럭 복구를 위한 시스템 및 방법 - Google Patents

심볼 클럭 복구를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20050004801A
KR20050004801A KR10-2004-7014287A KR20047014287A KR20050004801A KR 20050004801 A KR20050004801 A KR 20050004801A KR 20047014287 A KR20047014287 A KR 20047014287A KR 20050004801 A KR20050004801 A KR 20050004801A
Authority
KR
South Korea
Prior art keywords
intermediate sequence
sequence
frequency
digital
generate
Prior art date
Application number
KR10-2004-7014287A
Other languages
English (en)
Inventor
징송 시아
리차드 더블유. 시따
스코트 엠. 로프레스토
웬준 장
Original Assignee
마이크로나스 세미컨덕터, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/407,634 external-priority patent/US20030235259A1/en
Application filed by 마이크로나스 세미컨덕터, 인코포레이티드 filed Critical 마이크로나스 세미컨덕터, 인코포레이티드
Publication of KR20050004801A publication Critical patent/KR20050004801A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0278—Band edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H04L27/063—Superheterodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

세그먼트 위치 복구와 독립적인 심볼 클럭 복구를 위한 시스템(300) 및 방법은 신호의 상위 및 하위 대역 에지에서 주파수 및 위상 정보를 사용하여 심볼 클럭을 정정하는 신호(399)를 발생시킨다. 루트-2승 코사인 필터(320, 330), 저역 통과 필터(348, 368, 397), 멀티플라이어(302, 304, 322, 324, 332, 334, 380, 390) 및 가산기(340, 350, 360, 370, 395)의 특정 조합은 주파수 영역에서 수신된 신호(200)의 테일(d)을 효율적으로 사용하여 위상 에러를 정정한다.

Description

심볼 클럭 복구를 위한 시스템 및 방법{SYSTEM AND METHOD FOR SYMBOL CLOCK RECOVERY}
통상적으로, 국지 통신(local communication)은 유선으로 행해져 왔는데, 그 이유는 유선에 의한 통신이 비용 효율적이면서 정보를 신뢰할 수 있게 전달하도록 하기 때문이다. 장거리 통신을 위해, 무선파에 의한 정보의 전송이 요구된다. 이것이 하드웨어 관점에선 간편하지만, 무선 주파수(RF) 전송이 정보를 손상시키는 문제를 초래하고, 종종, 기상 조건, 대형 건물, 및 전자기 방사의 다른 소스들로부터의 간섭을 극복하기 위하여 고전력 트랜스미터를 요구하였다.
개발된 각종 변조 기술은 비용 효율성 및 수신 신호 품질의 관점에서 여러 가지 해결책을 제안하였지만, 최근까지, 이들 기술은 주로 아날로그였다. 주파수 변조 및 위상 변조는 잡음에 대해 어느정도의 내성(immunity)을 제공하는 반면에, 진폭 변조는 복조를 보다 간단화하였다. 그러나, 최근에, 저 비용의 마이크로제어기의 출현과, 국내 휴대 전화 및 위성 통신의 도입으로 인해, 디지털 변조가 대중화되어 왔다. 디지털 변조 기술은 그와 상대적인 개념인 아날로그 변조 기술에 비해서 통상적인 마이크로프로세서 회로가 가진 모든 장점들을 성취한다. 통신 링크에서의 문제들은 소프트웨어를 사용하여 극복될 수 있다. 정보는 암호화될 수 있으며, 수신된 데이터의 에러 정정은 보다 신뢰성이 있으며, 디지털 신호 처리를 사용하면 각 서비스에 할당되는 대역폭이 제한되는 것을 감소시킬 수 있다.
통상적인 아날로그 시스템과 마찬가지로, 디지털 변조는 여러 가지 장점들을 지닌 진폭, 주파수 또는 위상 변조를 사용할 수 있다. 주파수 및 위상 변조 기술이 잡음에 대한 내성이 보다 좋기 때문에, 이들 기술이 오늘날, 사용중인 대부분의 서비스에 선호되는 기술이다.
공동 계류중인 2002년 4월 5일자 출원된 미국 임시 특허 출원 60/370,326호 및 2003년 4월 4일자 출원된 출원번호가 공개되지 않은 미국 실용 특허 출원의 우선권을 주장한 것이다.
도1은 8 VSB 데이터 세그먼트의 어떤 특징을 도시한 다이어그램이다.
도2는 전형적인 VSB 신호의 어떤 특징을 도시한 주파수-영역 다이어그램이다.
도3은 본 발명을 따른 캐리어 복구용 회로의 블록도이다.
통상적인 아날로그 주파수 변조로부터의 간단한 변화는 디지털 신호를 변조 입력에 인가함으로써 구현될 수 있다. 이로 인해, 출력은 2개의 분리 주파수에서 사인파 형태를 취한다. 이 파형을 복조하기 위하여, 신호를 2개의 필터로 통과시키고 이로 인한 신호를 논리 레벨로 다시 변환시킨다. 통상적으로, 이 형태의 디지털 주파수 변조를 주파수 시프트 방식(frequency shift keying)이라 칭한다.
스펙트럼면에서, 디지털 위상 변조 또는 위상 시프트 방식은 주파수 변조와 매우 유사하다. 이는 주파수 대신에 전송된 파형의 위상을 변경시키는 것을 포함하는데, 이들 유한 위상 변경이 디지털 데이터를 표현한다. 가장 간단한 형태로서, 디지털 데이터를 사용하여 위상 변조된 파형을 발생시켜 동일한 주파수이지만 대향 되는 위상의 2개의 신호간을 스위치시키는 것이다. 이 결과의 파형이 동일한 주파수의 사인파와 승산되면, 2개의 성분이 발생된다. 하나는 수신된 주파수의 2배인 코사인 파형이고 하나는 진폭이 위상 시프트의 코사인에 비례하는 주파수-독립 항(frequency-independent term)이다. 따라서, 보다 높은 주파수 항을 필터링 제거하면 원래의 디지털 데이터가 발생된다.
스테이지를 위상 시프트 방식으로 하는 상기 개념을 고려하면, 가능한 위상의 수는 2를 초과하여 증대될 수 있다. 송신된 "캐리어"는 임의수의 위상중에서 변화를 겪고, 수신된 신호를 동일 주파수의 사인파와 승산함으로써 위상 시프트를 주파수-독립 전압 레벨로 복조할 것이다.
이 기술의 예로서 4상 위상 편입 방식(QPSK)을 들 수 있다. 4상 위상 시프트 방식에 의해, 캐리어는 4개의 위상들중에서 변화됨으로써 위상 변화당 임의의 4개값을 표시할 수 있다. 이는 초기에는 유효하지 않은 것으로 간주되지만, 이는 캐리어가 1비트 대신에 심볼 당 정보의 2 비트를 전송하도록 하는 변조 방식을 제공함으로써, 캐리어의 데이터 대역폭을 효율적으로 2배가 되게 한다.
위상 변조된 신호 및 이에 따른 QPSK를 복조하는 방법의 수학적인 증명이 이하에 나타나 있다.
오일러의 해법(Euler's relations)은 다음과 같은 사인 및 코사인을 특징으로 한다.
여기서. 따라서, 동일 주파수 및 위상의 2개의 사인파의 승산은 다음과 같이 주어진다.
디지털 리시버는 인입하는 사인 신호와 발진기 출력을 혼합함으로써 이 연산을 수행한다. 상기 식이 보여주는 바와 같이, 이 결과는 입력 주파수의 2배인 주파수 및 입력의 진폭의 1/2인 진폭을 갖는 사인 출력이며, 입력 진폭의 1/2의 DC 옵셋상에 중첩된다.
유사하게, sin(ωt)와 cos(ωt)를 승산하면 다음과 같다.
이 결과는 DC 옵셋을 갖지 않는, 입력 주파수의 2배인 주파수를 갖는 사인 출력이다.
코사인파를 임의의 위상-시프트된 사인파와 승산하면 입력 주파수의 2배인 출력 주파수를 갖는 "복조된" 파형을 발생시킨다는 것을 알 수 있는데, 이의 DC 옵셋은 위상 시프트(φ)에 따라서 가변한다.
따라서, 가변하는 위상 시프트된 캐리어는, 상기 캐리어와 국부 발진기로부터의 사인 출력을 승산시키고 고주파수 성분을 필터링 제거함으로써, 가변 출력 전압으로 복조된다. 불행하게도, 위상 시프트 검출은 2개의 상한(quadrants)으로 제한되며, π/2의 위상 시프트는 -π/2의 위상 시프트와 구별될 수 없다. 그러므로, 모든 4 상한에 제공되는 위상 시프트를 정확하게 복호하기 위하여, 입력 신호를 사인 및 코사인 파형 둘 다와 승산하며, 고주파수 필터링 제거하고 데이터 재구성할 필요가 있다. 상기 식들을 전개하면 다음과 같다:
그러나, 혼합기의 출력을 저역 통과 필터링하고 4개의 전압을 논리 레벨로 다시 재구성하여 캐리어로부터 데이터를 제거하는 공정은 간단하지 않다. 실제로, 리시버에서 국부 발진기를 인입 신호와 정확하게 동기화시키는 것 또한 용이하지않다. 국부 발진기가 인입 신호와 위상면에서 상이하면, 페이저도(phasor diagram)의 신호는 위상 차와 동일한 크기의 위상 회전을 겪을 것이다. 게다가, 국부 발진기의 위상 및 주파수가 인입 신호에 대해서 고정되지 않는 경우, 페이저도상에서 계속적으로 회전될 것이다. 그러므로, 프론트-엔드 복조기의 출력은 통상적으로 아날로그-대-디지털(A/D) 변환기에 공급되고, 국부 발진기의 위상 또는 주파수의 에러로 인한 어떠한 회전도 디지털 신호 처리시에 제거된다.
ATSC(Advanced Television Systems Committee)는 디지털 텔레비젼("DVT")의 전송 표준으로서 잔류 측파대("VSB") 변조를 선택하였다. ATSC 표준에서, 8 VSB는 지상 방송(terrestrial broadcast)의 표준인 반면에, 16 VSB는 케이블 전송의 표준으로서 사용된다. (ITU(International Telecommunications Union) 표준은 5개의 VSB 모드, 즉 2, 4, 8, 16, 및 8T를 규정한다).
통상적으로, 8 VSB는 동기화를 위하여 3개의 부가 신호(supplementary signals)를 사용한다. 첫번째, 캐리어 포착을 위하여 저레벨의 RF 파일럿을 사용한다. 두번째, 도1에 도시된 바와 같이, 4-심볼 데이터-세그먼트 동기가 매 832 심볼마다 1회 사용되는데, 즉 매 세그먼트 마다 1회 사용되어 주파수 및 위상 면에서 데이터 클럭을 동기화시킨다. (통상적으로, 4 심볼은 [1, -1, -1, 1]로 표준화된다). 최종적으로, 832-심볼 데이터-프레이밍(framing) 동기는 데이터 프레이밍 및 등화기 트레인닝(training)을 위하여 매 313 세그먼트 마다 1회 사용된다. 데이터-프레임 동기는 또한, 8 VSB, 16 VSB 또는 다른 적절한 ITU 모드들중 한 모드를 식별하는 정보를 포함한다.
파일럿 신호는 0.3dB 전력을 갖는다. 파일럿 복구가 통상적으로 신뢰할 수 있을 지라도, 이는, 강하며, 인접하며, 느리게 이동하는 다중경로화 상황 등의 어떤 환경하에선 실패할 수 있다.
세그먼트 동기 신호로부터 심볼 클럭 복구는 상대적으로 느리고, 성공적인 캐리어 복구 및 세그먼트 위치 복구(segment location recovery)에 좌우된다. 게다가, 캐리어 복구 및 세그먼트 위치 복구가 성공적으로 수행되는 즉시 통상 세그먼트 동기 신호는 신뢰할 수 있게 되지만, 이는 파일럿 신호를 파괴할 수 있는 다중경로화 등을 포함하는 어떤 환경하에서(및, 심지어 파일럿 신호가 다중경로에 의해 영향받지 않는 특정한 환경에서 조차)여전히 실패할 수 있다. 이 종류의 다중경로화가 상대적으로, 방송 디지털 전송이 바람직할 것 같은 도심지 환경에선 통상적이기 때문에, 디지털 텔레비젼을 상업용으로 개발하고 다른 디지털 전송 시스템을 개선시키는데 이 문제를 해결하는 것이 중요하다.
그러므로, 세그먼트 동기 신호가 완전히 파괴되거나 심하게 변경된 경우 조차도 8 VSB 신호로부터 심볼 클럭 복구를 수행할 수 있고 캐리어 복구 및 세그먼트 위치 복구와 독립적인 심볼 클럭 복구를 위한 새로운 시스템 및 방법이 요구된다. 본 발명은 특히, 이들 요구에 부합하도록 하는 것이다.
본 발명의 원리에 대한 이해를 증진시키기 위하여, 도면에 도시된 실시예를 지금부터 참조할 것이고, 특정한 언어가 이를 설명하는데 사용될 것이다. 그럼에도 불구하고, 이로 인해서 본 발명의 범위가 제한되지 않는다는 것을 이해할 것이다. 당업자는 도시된 장치의 변경 및 수정을 행할 수 있을 뿐만 아니라 본원에 예시된 바와 같은 본 발명의 원리를 부가 적용할 수 있다.
본 발명을 따른 심볼 클럭 복구 시스템은 다중경로 간섭으로 인한 고스트가 통상 존재하는 도심지 환경에서 조차도 신뢰성있는 복구를 제공한다. 종래 시스템은 일반적으로, 클럭 복구를 위하여 세그먼트 동기 신호를 사용하여 왔다. 본 발명의 심볼 클럭 복구는 세그먼트 동기와 독립적으로 되도록 신호의 대역 에지들을 사용하여, 종래 시스템의 클럭 세그먼트 동기로부터의 복구 보다 고속으로 그리고 더욱 신뢰할 수 있게 된다. 게다가, 심볼 클럭 복구가 세그먼트 동기와 독립적이기 때문에, 이는 복조 처리시에 보다 일찍 완료될 수 있으며, 다른 부분들의 복조의 수행성능을 개선시킬 수 있다.
도2는 100으로 표시된, VSB 신호의 스펙트럼의 어떤 특징들을 도시한 것이다. 이 예에서, 신호(200)의 주요 부분(210)은 5.38MHz 폭인데, 이는 3dB 감쇠된 부분(210) 내의 감쇠되지 않은 부분(205)을 포함한다. 그러나, 진폭은 메인 주파수 영역(main frequency domain) 외부에서 완전히 댐프(damp)되지 않는다. 이 예에서, 실제 신호는 신호의 주요 부분(210)에서 위, 아래로 부가적인 0.31MHz에 존재하는데, 이 전체 대역은 215로 표시된다. 이들 "대역 에지(band edges)"는 후술되는 바와 같이, 캐리어 복구를 위하여 사용될 수 있다.
도3은 (300)으로 도시된, 본 발명을 따른 회로의 블록도이다. 신호는, 바람직하게는 2배의 심볼 레이트로 실행하는 A/D 변환기(도시되지 않음)로부터 (301)에서 (300)으로 입력된다. 나이퀴스트 조건을 충족시키는데 2배의 심볼 레이트로 샘플링하면 충분하다는 것을 인지할 것이다. 업스트림 A/D 변환기는 2배의 샘플 레이트 보다 큰 샘플레이트로 입력 신호를 샘플링할 수 있지만, 하드웨어 주파수가 이 지점을 넘어서 증가하면 이에 상응하여 수행성능을 증가시키지 않고 하드웨어 비용을 증가시킨다. 회로(300)는 2개의 신호, sin(ωn) 및 cos(ωn)를 발생시키는 디지털 제어된 발진기("DCO")(310)를 포함하는데, "n"은 심볼 카운트이고 ω= 2π/f이다. 제1 멀티플라이어(302)는 입력 신호를 cos(ωn) 신호와 승산시키고, 제2 멀티플라이어(304)는 입력 신호를 sin(ωn)와 승산시킨다. 그 후, 제1 및 제2 멀티플라이어(302 및 304)로부터의 신호는 제1 및 제2 루트-2승 코사인(RRC:Root-Rasised Cosine) 필터(320 및 330) 각각을 통과한다. 제1 RRC 필터(320)의 출력은 제3 멀티플라이어(322)에서 sin(πn/4)와 승산되고 제4 멀티플라이어(324)에서 cos(πn/4)과 승산된다. 마찬가지로, 제2 RRC 필터(330)의 출력은 제5 멀티플라이어(332)에서 sin(πn/4)와 승산되고 제6 멀티플라이어(334)에서 cos(πn/4)과 승산된다.
제6 멀티플라이어(334)의 출력은 제1 누산기(340)에 의해 제3 멀티플라이어(322)의 출력으로부터 감산되고 제3 누산기(360)에 의해 제3 멀티플라이어(322)의 출력에 가산된다. 제5 멀티플라이어(322)의 출력은 제2 누산기(250)에의해 제4 멀티플라이어(324)의 출력으로부터 감산되고 제4 누산기(370)에 의해 제4 멀티플라이어(324)의 출력에 가산된다. 제2 누산기(350)의 출력은, 바람직하게는 약 70KHz에서 -3dB 감쇠를 갖는 제1 저역 통과 무한 임펄스 응답("IIR") 필터(348)로 통과되어, 대역 에지를 넘는 고 주파수 성분을 필터링 제거한다.
IIR 필터(348)의 출력은 제1 제한기(346)를 통과한다. 제1 제한기(346)는 1의 값을 어떤 정의 입력에 할당하고, -1의 값을 어떤 부의 입력에 할당한다. (당업자는 이를 부호(）함수로서 인지할 것이다). 제1 제한기(346)의 출력은 제7 멀티플라이어(380)를 사용하여 제1 누산기(340)의 출력과 승산된다. 당업자는, 제7 멀티플라이어(380)의 출력이 2개의 RRC 필터와 승산됨으로써 이 신호가 플레인 2승 코사인 필터(plain raised cosine filter)와 유효하게 승산된다는 것을 인지할 것이다. 따라서, 제7 멀티플라이어(380)의 출력은 하위 대역 에지(lower band edge)로부터 얻어진 주파수 및 위상 정정 정보를 표시한다.
제4 누산기(370)의 출력은, 바람직하게는 70KHz에서 -3dB 감쇠를 갖는 제2 저역 통과 IIR 필터(368)로 통과되어, 대역 에지를 넘는 고 주파수 성분을 필터링 제거한다. 제2 저역 통과 IIR 필터(368)의 출력은 제2 제한기(366)를 통과한다. 제1 제한기(346)와 유사하게, 제2 제한기(366)는 1의 값을 어떤 정의 입력에 할당하고 -1의 값을 어떤 부의 입력에 할당한다. 제2 제한기의 출력은 제8 멀티플라이어(390)를 사용하여 제3 누산기(360)의 출력과 승산된다. 제8 멀티플라이어(390)의 출력은 상위 대역 에지(upper band edge)로부터 얻어진 주파수 및 위상 정정 정보를 표시한다는 것을 인지할 것이다.
그 후, 제7 멀티플라이어(380)의 출력은 제9 멀티플라이어(385)를 사용하여 가중 팩터 "k"와 승산된다. 제8 멀티플라이어(390)의 출력은 제5 누산기(395)에 의해 제9 멀티플라이어(385)의 출력으로부터 감산된다. 그 후, 제5 누산기(395)의 출력은 심볼 클럭 조정 신호(399)를 발생시키는 제3 저역 통과 IIR 필터(397)로 통과되며, 이 후, 이 심볼 클럭 조정 신호는 심볼 클럭으로 복귀되어 피드백 루프를 완성시킨다.
당업자는 VSB 신호의 하위 대역 에지가 파일럿 신호를 포함한다는 것을 인지할 것이다. 이는 제9 멀티플라이어(385)에 의해 인가되는 가중 팩터 때문이다. 통상적으로, k가 약 0.3일 때, 상위 및 하위 대역 에지 기여도(contributions)는 적절하게 균형을 맞출 것이다.
하위 대역 에지로부터의 주파수 및 위상 정보가 제9 멀티플라이어의 출력에 포함되고 상위 대역 에지로부터의 주파수 및 위상 정보가 제8 멀티플라이어(390)의 출력에 포함되기 때문에, 상위 및 하위 대역 에지가 균형이 맞을 때, 제5 누산기의 출력이 제로로 구동됨으로써, 심볼 클럭 복구를 제공하는 피드백 루프를 완성하는데 제3 저역 통과 IIR 필터(397)의 출력을 사용할 수 있다는 것을 또한 인지할 것이다.
당업자는 본 발명을 구현하는데 각종 변경을 행할 수 있다. 예를 들어, 신호의 발생 및 계산의 일부 또는 전부를 주문형 반도체 또는 범용 집적 회로, 또는 이산 요소들 또는 소프트웨어에 의해 수행할 수 있다.
본 발명이 도면 및 상기 설명에 상세히 도시되고 기술되었지만, 이는 예시를위한 것이지 제한하고자 하는 것이 아니며, 바람직한 실시예 만이 도시되고 설명되었지만 본 발명의 원리 내에 있는 모든 변경 및 수정들이 포함된다는 것을 이해할 것이다.

Claims (5)

  1. 수신된 신호를 복조하는 방법으로서,
    심볼 클럭에 따라서 샘플링된 상기 수신된 신호를 표시하는 데이터 요소(st)의 시퀀스를 포함하는 디지털 데이터의 스트림을 수신하는 단계;
    국부 주파수(f)를 선택하는 단계;
    를 결정하는 단계;
    를 결정하는 단계;
    를 결정하는 단계;
    를 결정하는 단계;
    제1 출력 신호 vt= bt+ dt를 제공하는 단계; 및,
    제2 출력 신호를 제공하는 단계를 포함하는데,
    여기서, RRC는 루트-2승 코사인 필터이고, L1, L2, 및 L3는 소정 통과 대역을 갖는 무한 임펄스 응답 저역 통과 필터인, 수신된 신호 복조 방법.
  2. 제1항에 있어서, 상기 제2 출력 신호에 응답하여 상기 심볼 클럭을 조정하는 단계를 더 포함하는 수신된 신호 복조 방법.
  3. 0, 0dB 대역폭(b0) 및 -3dB 대역폭(b3)에서 예측된 중심 주파수를 갖는 수신된 신호를 처리하는 시스템으로서,
    상기 수신된 신호를 샘플링하도록 구성된 아날로그-대-디지털 변환기; 및,
    주파수(f1및 fh)를 갖는 수신된 신호의 주파수-영역 성분의 함수로서 클럭 조정 신호를 발생시켜,, 및이 되도록 하는 디지털 신호 처리 수단을 포함하는 수신된 신호 처리 시스템.
  4. 제3항에 있어서, 상기 아날로그-대-디지털 변환기에 응답하여 샘플링 주파수 및 위상을 제어하는 클럭을 더 포함하는 수신된 신호 처리 시스템.
  5. 수신된 신호를 복조하는 방법으로서,
    클럭에 따라서 샘플링된 수신된 신호를 표시하는 데이터 요소의 시퀀스를 포함하는 디지털 데이터의 스트림을 수신하는 단계로서, 상기 클럭은 클럭 조정 신호에 의해 주파수 및/또는 위상 면에서 조정되는, 수신 단계;
    상기 데이터 요소의 시퀀스를 목표 주파수의 디지털 코사인파와 승산시키고 그 결과를 제1 루트-2승 코사인 필터로 통과시켜 제1 중간 시퀀스를 발생시키는 단계;
    상기 데이터 요소의 시퀀스를 목표 주파수의 디지털 사인파와 승산시키고 그 결과를 제1 루트-2승 코사인 필터로 통과시켜 제2 중간 시퀀스를 발생시키는 단계;
    상기 제1 중간 시퀀스를 상기 목표 주파수의 1/4인 디지털 사인파와 승산시켜 제3 중간 시퀀스를 발생시키는 단계;
    상기 제1 중간 시퀀스를 상기 목표 주파수의 1/4인 디지털 코사인파와 승산시켜 제4 중간 시퀀스를 발생시키는 단계;
    상기 제2 중간 시퀀스를 상기 목표 주파수의 1/4인 디지털 코사인파와 승산시켜 제5 중간 시퀀스를 발생시키는 단계;
    상기 제2 중간 시퀀스를 상기 목표 주파수의 1/4인 디지털 사인파와 승산시켜 제6 중간 시퀀스를 발생시키는 단계;
    상기 제3 중간 시퀀스로부터 상기 제5 중간 시퀀스를 감산하여 제7 중간 시퀀스를 발생시키는 단계;
    상기 제4 중간 시퀀스로부터 상기 제6 중간 시퀀스를 감산하여 제8 중간 시퀀스를 발생시키는 단계;
    소정의 상수(k), 상기 제7 중간 주파수 및 무한 임펄스 응답 저역 통과 필터로 상기 제8 중간 시퀀스를 통과시킨 결과의 부호의 곱에 따라서 제9 중간 시퀀스를 얻는 단계;
    상기 제3 중간 시퀀스와 상기 제9 중간 시퀀스를 가산하여 제10 중간 시퀀스를 발생시키는 단계;
    상기 제4 중간 시퀀스와 상기 제6 중간 시퀀스를 가산하여 제11 중간 시퀀스를 발생시키는 단계;
    상기 제10 중간 시퀀스 및 무한 임펄스 응답 저역 통과 필터로 상기 제11 중간 시퀀스를 통과시킨 결과의 부호의 곱에 따라서 제12 중간 시퀀스를 얻는 단계;
    상기 제9 중간 시퀀스 및 상기 제12 중간 시퀀스를 가산하여 제13 중간 시퀀스를 발생시키는 단계; 및,
    무한 임펄스 응답 저역 통과 필터로 상기 제13 중간 시퀀스를 통과시킨 결과의 함수에 따라서 상기 클럭을 조정하는 단계를 포함하는 수신된 신호 복조 방법.
KR10-2004-7014287A 2002-04-05 2003-04-07 심볼 클럭 복구를 위한 시스템 및 방법 KR20050004801A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37032602P 2002-04-05 2002-04-05
US60/370,326 2002-04-05
US10/407,634 US20030235259A1 (en) 2002-04-04 2003-04-04 System and method for symbol clock recovery
US10/407,634 2003-04-04
PCT/US2003/010587 WO2003088512A1 (en) 2002-04-05 2003-04-07 System and method for symbol clock recovery reference to related applications

Publications (1)

Publication Number Publication Date
KR20050004801A true KR20050004801A (ko) 2005-01-12

Family

ID=29254406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7014287A KR20050004801A (ko) 2002-04-05 2003-04-07 심볼 클럭 복구를 위한 시스템 및 방법

Country Status (5)

Country Link
KR (1) KR20050004801A (ko)
CN (1) CN1647398B (ko)
AU (1) AU2003262124A1 (ko)
BR (1) BR0307917A (ko)
WO (1) WO2003088512A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031015A (ko) * 2015-07-09 2018-03-27 자일링크스 인코포레이티드 클럭 복구 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611205B1 (ko) * 2004-08-26 2006-08-10 삼성전자주식회사 Ｖｓｂ 방식 수신기를 위한 심볼 타이밍 복원장치 및 그복원방법
KR100577703B1 (ko) 2004-08-27 2006-05-10 삼성전자주식회사 Ｖｓｂ 방식 수신기를 위한 반송파 복원장치 및 그 복원방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044083A (en) * 1995-10-20 2000-03-28 Zenith Electronics Corporation Synchronous code division multiple access communication system
US6005640A (en) * 1996-09-27 1999-12-21 Sarnoff Corporation Multiple modulation format television signal receiver system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031015A (ko) * 2015-07-09 2018-03-27 자일링크스 인코포레이티드 클럭 복구 회로

Also Published As

Publication number Publication date
WO2003088512A1 (en) 2003-10-23
CN1647398A (zh) 2005-07-27
CN1647398B (zh) 2010-05-26
BR0307917A (pt) 2005-01-11
AU2003262124A1 (en) 2003-10-27

Similar Documents

Publication Publication Date Title
US5602835A (en) OFDM synchronization demodulation circuit
US5787123A (en) Receiver for orthogonal frequency division multiplexed signals
EP0656706B1 (en) Synchronisation of OFDM signals
US5202901A (en) Digital discriminator for pulse shaped π/4 shifted differentially encoded quadrature phase shift keying
US5283815A (en) Tangental type differential detector for pulse shaped PI/4 shifted differentially encoded quadrature phase shift keying
US20030206053A1 (en) Carrier recovery for DTV receivers
KR100651049B1 (ko) Ｈｄｔｖ 수신기의 복조기를 위한 위상 에러 추정 방법
KR20010040076A (ko) Ｈｄｔｖ 수신기를 위한 복조기
US5315619A (en) Carrier recovery processor for a QAM television signal
JP2003224781A (ja) 無線受信機
JPH09233438A (ja) 位相エラー検出方法及び位相トラッキングループ回路
WO2001020863A1 (en) Method and apparatus for carrier phase tracking
JP3058870B1 (ja) Ａｆｃ回路
EP1650919B1 (en) Modulation device, demodulation device, modulation method, and demodulation method
KR100281430B1 (ko) 가변속도 비동기 모뎀
US6665355B1 (en) Method and apparatus for pilot-aided carrier acquisition of vestigial sideband signal
US5684835A (en) Locally coherent QPSK detection with differential decoding for a fading channel
KR20050004801A (ko) 심볼 클럭 복구를 위한 시스템 및 방법
US20030235259A1 (en) System and method for symbol clock recovery
KR20050007439A (ko) 디티브이 리시버를 위한 캐리어 복구
KR20030071045A (ko) 반송파 복구 장치
JPH06311192A (ja) ディジタル復調器
JP4014898B2 (ja) ディジタル変調器
JP3394276B2 (ja) Ａｆｃ回路
JP3311910B2 (ja) 位相比較器及び復調器並びに通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application