KR20050001640A - 전압 검출장치 - Google Patents

Abstract

본 발명은 반도체 장치에 있어서 전압 검출회로에 관한 것으로, 특히 복수개의 전압검출 준위를 가지는 장치에 관한 것이다. 더욱 자세하게는 특정 디텍션(detection)과 릴리즈(release)등 히스테리시스를 가지는 전압검출 회로에서 검출 전압 준위 발생장치 부분을 공유 함으로 인해 회로를 간략화하고 chip의 면적을 줄일 수 있는 방법에 관한것이다

Description

전압 검출장치 {voltage detecting device}

본 발명은 반도체 장치에 있어서 전압 검출회로에 관한 것으로, 특히 복수개의 전압검출 준위를 가지는 장치에 관한 것이다. 더욱 자세하게는 특정 디텍션(detection)과 릴리즈(release)등 히스테리시스를 가지는 전압검출 회로에서 검출 전압 준위 발생장치 부분을 공유 함으로 인해 회로를 간략화하고 chip의 면적을 줄일 수 있는 방법에 관한것이다.

전 세계 배터리 응용분야의 기술 trend 는 과거와 현재에 걸쳐서 Ni-MH를 채용하다가, 단일 셀 전압이 Ni-MH 보다 3배가량 높고 용량 측면에서 고용량화가 가능하게 된 리튬이온계 2차 전지로 추세가 변화하고 있다.

다만 아직까지는 Ni-MH의 가격이 리튬이온 전지에 비해 싸고, 품질이 안정적이며, 기기에 따른 전압특성으로 인해 Ni-MH 를 계속 채용하는 경우가 있으나, 기기에 기능이 다양하게 추가되고 휴대용 기기의 개발이 활발하여 짐에 따라 사이즈 대비 고용량화의 필요성이 절실하여 리튬이온계 2차 전지의 개발이 더욱 가속화되는 실정이다.

기술 trend는 요약하면 리튬이온전지의 고용량화, slim화와 형상을 자유자재로 바꿀 수 있는 리튬이온 폴리머 전지의 성능 개선으로 요약할 수 있으며, 더 나아가 차세대 전지로서 새로운 chemistry 에 대한 연구개발이 활발히 진행 중이다. 이에 대한 응용기기로 현재는 3C 시장 즉, 휴대폰 (Communication), 노트북 PC (Computer), 캠코더 (Camcorder) 에 응용이 되고 있으나, 향후 고 출력 전지로 설계하여 전기 자전거 (Electric assisted bicycle), 전기 자동차 (Hybrid Electric Vehicle/ Electric Vehicle) 용으로 응용 개발되어 emerging market 에 대응하고 있다.

리튬 이온 2차 전지는 이와 같은 요구를 충족시킬 수 있는 강력한 후보이다. 리튬 이온 2차 전지는 에너지 밀도가 높고, 작동 전압이 높을 뿐 아니라 우수한 보존 및 수명 특성을 보이는 등의 많은 장점을 지니고 있다. 따라서 리튬 이온 2차 전지는 3C로 불리우는 컴퓨터(Computer), 캠코더(Camcorder), 휴대용 전화기(Cellular phone) 외에도 휴대용 CD player나 PDA와 같은 개인용 무선 전자제품에도 폭넓게 적용되고 있다.

Li-ion 전지는 Ni-Cd, Ni-MH 전지와는 성격이 다르다. 일단 전압이 3.6 V로 기존전지의 3 배나 된다. 전해질로는 수용액대신에 유기 용매를 사용한다. 그 이유는 전지 내부의 전해질에서 산화 환원 반응이 일어날 때, 전해액이 수용액일 경우 1.35 V에서 분해가 일어나므로 대신에 4 V 이상의 전위차에서도 분해없이 안정한 유기 용매를 전해 질로 사용한다. Li-ion 전지는 현재 양극으로는 LiCoO2 를 사용하고, 음극은 카본이나 graphite 를 사용한다.

Li-ion 전지의 장점은 용량이 커서 충전 후 오래 사용할 수 있고 다른 전지보다 가볍다는 점이다. 그러나, 다른 전지보다 위험하며, 안전성 문제로 인하여 고 전류를 흘릴 수 있는 고 출력 (high power) 전지를 만들기가 힘든 것이 단점이다. 이 안전성 문제를 보완하고 전지의 성능을 유지하기 위해, 여타 다른 전지에서는 사용하지 않는 보호회로를 사용하기도 한다. 고용량이 필요한 device가 개발 될수록 수요가 늘어나는 추세이다.

이러한 리튬 이온 전지의 trend와 우수한 전지적 특성에도 불구하고 리튬 이온전지가 4.5V 이상으로 충전되면 전지 내부의 전해액이 분해되어 기체를 형성하게 어 불안정한 상태가 된다..

형성된 기체는 전지 내부압력을 증가시키게 되고 내부압을 해소하기 위한 안전변이 작동을 하게 되고 이는 전해액의 누출을 수반할 수 있다.

따라서 어느 전압 이상 (일반적으로 4.35V)으로 충전하지 않도록 해야한다.

또한 전지를 일정전압 이하로 방전하게 되면 음극의 집전체인 구리가 전해액 내부로 용해되기 시작하여 전지의 성능이 저하된다.

따라서 전지팩에는 아래의 기능을 지닌 보호회로가 반드시 필요하다.

1) 과충전 방지 기능

보호 회로는 전지 한 개당 4.35 ±0.05V 이상으로 충전되는 것을 방지하고 과충전된 전지의 전압이 4.0 ±0.15V 이하로 떨어지게 되면 다시 충전이 가능하게끔 한다.

2) 과방전 금지 기능

보호 회로는 전지당 2.3 ±0.15V 이하로 방전되는 것을 방지한다. 또한 전지 전압이 전지당 2.3 ±0.15V로 올라가게 되면 다시 방전이 가능하게끔 한다.

3) 단락 보호

단자의 단락 보호 단자에서 단락이 일어나게 될 경우 보호회로는 방전을 방지한다. 전지가 정상이 되면 보호 회로는 자동적으로 다시 전지의 방전이 가능하게끔 한다. 

4) 안전 보호 설계

충전기나 사용 기기에 이상이 발생하여도 전지팩이 안전할 수 있도록 보호 회로가 전지팩을 보호할 수 있어야 한다.

2차전지를 충전기(charger)에 연결하여 충전동작시 2차전지의 전압이 점점 상승해 과충전 상태감지 전압(over charge detection voltage)까지 상승하게되면  안전을 위해 충전 전류의 gating 트랜지스터(112)를 턴 오프(turn off)하게 되어 충전 동작은 멈추게 된다. 이때 방전 전류의 gating 트랜지스터(113)를 턴 온(turn on)상태로 전지에 연결된 기기는 전류를 소모할 수 있다. 이 상태에서 기기 동작에의한 전류 방전으로  2차전지 전압이 감소하여 과충전감지 전압보다 일정전압낮은전압(over charge release voltage)에 도달하게 되면 다시 충전 전류의 gating 트랜지스터(112)를 턴 온(turn on)하게 되어 과충전 상태감지 전압(over charge detection voltage)까지 충전 동작이 진행된다.

만일 이 상태에서 충전기(charger)에서 분리를 하게 되면 더 이상의 충전전류의 소오스(source)가 없게되어 2차 전지에 연결된 기기는 전지의 전하를 소모하게된다. 이에따라 2차 전지의 전압은 서서히 내려가기 시작하며, 과 방전 감지전압(over discharge detecting voltage)까지 내려가게 되면 전지의 수명을 위해 방전 전류의 gating 트랜지스터(113)를 턴 오프(turn off)하게 되어 방전 동작은 멈추게 된다. 이때 충전 전류의 gating 트랜지스터(112)는 턴 온(turn on)상태로 언제라도 중전기(charger)가 연결되면 충전 동작을 재개할 수 있는 상태를 유지한다.

2차 전지가 과 방전 상태에서 충전기(charger)에 연결되면 전지의 전압은 서서히 상승하며 과방전감지 전압보다 일정전압 높은전압(over discharge release voltage)에 도달하게 되면 다시  방전 전류의 gating 트랜지스터(112)를 턴 온(turn on)하게 되어 과충전 상태감지 전압(over charge detection voltage)까지 충전 동작이 진행된다.

상기 기능중 과충/방전 방지를 위한 전압 검출 준위가 히스테리시스를 가지는 이유는 미세한 전압변동에 의한 스위치의 오실레이팅(oscillating)을 방지함에 목적이 있다.

이러한 종래 기술에서 2차 전지의 과 충/방전 감지 전압과 해제 전압을 감지하기 위해서는 2차전지 전압의 저항 분배된 값과 기준전압을 비교하는 방법을 쓴다. 이때 종래 기술에서는 과 충전 감지/해제용 저항 분배기와 과 방전 감지/해제용 저항 분배기를 각각 독립적으로 구비하고 있다. 통상 이러한 분배기는 저 전력을 특징으로 하며 동작 전류는 수 uA 수준으로 작다.

따라서 종래 기술에서와 같이 독립적인 저항 분배기는 저항의 면적을 증가 시켜 chip의 제조단가 상승의 원인이 된다. 또한 과 충전 감지/해제용 저항 분배기와 과 방전 감지/해제용 저항 분배기가 전원과 접지사이의 병렬 전류 path를 형성 함으로써 동작 전류 증가의 원인으로 작용하여 chip의 performance를 저하시킨다.

종래 기술의 좀 더 상세한 동작은 상기한  seiko사의 특허 US006111388와 US006097177을 참조하면 된다.

따라서 본 발명의 목적은 상기 설명한 저항분배 전압분배기회로에서 한개의 직렬 저항으로부터 다수개의 검출전위를 분배함으로써 직렬 저항의 갯수를 줄임으로써 반도체 칩(chip)의 면적을 줄일수 있으며, 또한 종래 기술에 의한 방법에 비해 병렬 저항을 줄임으로써 동작 전류를 감소 시킬 수 있으므로 저 소비 전력을 이룰 수 있다.

제 1도 : 종래 기술에의한 제어블록도

제 2도 : 본 발명에 따른 구성 예시도

제 3도 : 본 발명의 실시예를 설명하기위한 시스템 구성도

제 4도 : 동작의 설명을 위한 동작 타이밍도

제 5도 : 본 발명에의한 전압 선택기의 상세한 그림

상술한 기존 기술에 의한 문제점 개선을 위한 본 발명의 특징 및 동작원리를 실시예를 들어 설명한다.

제2도는 본 발명에 의한 실시예를 도시한 그림이다.

여러 가지 detection level을 선택하거나 function을 선택하기 위한 laser fusebox(205), 상기 fuse로부터 원하는 function 조합을 얻기위한 function code(206), 내부 시간 발생을 위한oscillator(207), 내부 전압 발생기(208),내부전압 발생기의 기준전압을 제공하기 위한 기준전압 발생기(212), 전체적인 control을 위한 logic(209), output driver control을 위한 회로(213), oscillator로부터 timing 조합을 얻어내는 timer(214), 외부 charger detector회로(215), 과 전류 검출용 비교기(216), 또다른 과 전류 검출용 비교기(217), 단락회로 검출용 비교기(218), 과 방전 battery 충전/충전 방지 제어 회로(220), 방전 제어 신호 출력 bufer(227), 충전 제어 신호 출력 bufer(221), 부(-)전압 감지 buffer(223), 과 전압 충전 검출용 비교기(211), 과 방전 전압 검출용 비교기(210), 과 충전 detection/release 준위 선택기(204), 과 방전 detection/release 준위 선택기(203)등으로 구성된다.

Laser fuse box(205)는 흔히쓰이는 binary방식의 fuse로 2진 code에 의해 원하는 function을 선택하거나,과 충/방전 detection level의 optimize를 위해 쓰인다.

이러한 상기 laser fuse의 cutting 조합에 의해 필요한 function selection을 위한 code 조합을 위한 decoder 기능을 하는 block가 function code block이다(206). 과충/방전 검출로부터 charge/discharge control transistor의 gate를 열고 닫기까지는 일정한 delay를 둔다. 이는 과충/방전 검출즉시 charge/discharge control transistor의 gate를 control할 경우 feedback시간이 빨라 의해 상기 gate가 on/off를 반복하는 발진 상태가 발생할 수 있기 때문이다. 이러한 delay control을 위해 내부 oscillator(207)와 상기 oscillator의 조합으로부터 필요한 delay 시간의 조합을 만들기 위한 timer(214)를 구비한다. 또한 VDD의 변화에도 일정한 시간을 유지하기 위해 상기 oscillator에는 정전압원이 공급되며(208) 이러한 정전압원을 만들기 위한 기준전압 발생회로(211)를 구비한다. 상기의 기준전압 발생회로는 상기 정 전압원 이외에도 과충/방전 검출용 비교기의 기준 전위로도 활용된다.

상기 2차전지가 충전기에 역방향으로 접속되거나 불량 충전기에 접속될 경우 회로 보호를 위한 보호회로(219)를 구비하며 상기 보호회로는 통상 24V이상의 내압전압특성을 가지는 high voltage 전용 transistor로 구성된다.

2차전지의 전위에 따라 배터리 방전 control signal(DO)의 출력을 위한 output buffer(226)과 충전 control signal(CO) 출력을 위한 output buffer(223)를 구비한다. 이러한 상기의 출력 buffer control을 위한 control logic(213)을 구비한다.

또한 2차전지가 충전기에 접속돼었는지 여부와 이상 충방전 전류 감지를 위한 detection node(VM)을 구비한다.

Test시간 감소를 위한 외부 입력단자(DP)는 test시 상기 timer를 disable시킴으로써 test time과 cost를 감소하는데 목적이 있다.

상기 충방전 제어 신호(CO,DO)의 제어를 받아 상기 2차 전지의 충방전 전류를 제어하기 위한 전체적이 시스템 구성을 제 3도에 도시했다.

구성은 2차 전지(303)와 전체적인 충방전 제어칩(300), 충전전류 제어 신호(CO)를 입력으로 받아 충전전류를 제어하기위한 충전제어 nMOS 트랜지스터(308), 상기 nMOS(308)에 병렬 연결된 다이오우드(310), 방전전류 제어 신호(DO)를 입력으로 받아 방전전류를 제어하기위한 방전제어 nMOS 트랜지스터(307), 상기 방전제어 nMOS 트랜지스터(307)에 병렬 연결된 또다른 다이오우드(309), 전원전압의 fluctuation방지를 위한 저항(301)과 커패시터(302), 충전기 역방향 연결시 회로보호를 위한 저항(306)으로 구성된다. 상기의 구성에서 두개의 다이오우드(309,310)의 극성에 유의 바란다.

자세한 동작의 타이밍도를 제4도에 도시했다. 도시된 시스템구성과 타이밍도를 참조로 동작을 설명한다.

일정 준위의 2차전지(battery)가 상기 제3도의 보호회로 시스템에 연결된 상태에서 충전기에 연결되면 battery의 전압은 서서히 증가한다.(401) 이때 상기 CO, DO 신호는 모두 battery 전원 전압 준위를 유지하여 상기 2개의 nMOSFET(307,308)은 turn on 상태를 유지하고 있다. 따라서 충전기(charger)로부터 전류가 유입이 되어 battery의 전압 준위는 상승한다.

Battery 전압 준위가 상승하다가 과충전 검지 전압준위까지 상승하게 되면 상기 oscillator(207)와 timer(214)가 동작을 하여 일정 시간 delay(402)후에 충전 제어 신호(CO)를 ground 준위(408)로 transition시킨다. 따라서 상기 nMOS(308)은 turn off되어 더 이상의 battery 충전전류의 유입은 없게 된다. 이러한 상태를 통산 over charge condition이라하며 더 이상의 battery 전압 상승은 없어 안정 상태를 유지한다.

상기의 over charge condition에서 충전기(charge)를 제거하고 부하(load)가 연결되면 battery의 전위는 current의 방출에 따라 낮아지게 된다. 이때 전류의 흐름은 (battery 의 음극 - nMOS(307) - diode(310) - load)의 경로를 따라 이루어 진다.

점점 준위가 낮아져 over charge detection 준위보다 일정 전압 낮은 over chargerelease 전압까지 내려가면 CO 신호는 전원전압(VDD)으로 transition 하여 충전 제어 nMOS를 turn on시킨다. 이로써 다시 충전지가 연결되었을때 충전 전류의 경로를 구성한다. Over charge detection준위와 over charge release 준위 사이의 차이를 과 충전 히스테리시스 전압이라고 통상 칭하며, 이는 신호들의 feed back에 의해 상기 CO 신호가 oscillation 하는 것을 방지함에 목적이 있다.

상기 battery가 load에 연결된 상태로 방전을 계속하여 과 방전 방지 검출전압까지 하강하게 되면 상기 oscillator(207)와 timer(214)가 동작을 하여 일정 시간 delay(402)후에 방전 제어 신호(DO)를 ground 준위(406)로 transition시킨다. 따라서 상기 nMOS(307)은 turn off되어 더 이상의 battery 방전전류의 방출은 없게 된다. 이러한 상태를 통산 over discharge condition이라하며 더 이상의 battery 전압 하강은 없어 안정 상태를 유지한다.

상기의 over discharge condition에서 충전기(charge)가 연결되면 battery의 전위는 current의 유입에 따라 높아지게 된다. 이때 DO신호가 VDD로 transition하기 전까지의 전류의 흐름은 (충전기의 음극 - nMOS(308) - diode(309) - battery의 음극) 의 경로를 따라 이루어 진다. DO신호가 VDD로 transition한 후의 전류의 흐름은 (충전기의 음극 - nMOS(308) - nMOS(307) - battery의 음극)의 경로를 따라 이루어 진다.

충전 전류가 으름에 따라 점점 준위가 높아져 over discharge detection 준위보다 일정 전압 높은 over dis charge release 전압까지 올라가면 DO 신호는 전원전압(VDD)으로 transition 하여 방전 제어 nMOS를 turn on시킨다. 이로써 다시load가 연결되었을때 방전 전류의 경로를 구성한다. Over discharge detection준위와 over discharge release 준위 사이의 차이를 과 방전 히스테리시스 전압이라고 통상 칭하며, 이는 신호들의 feed back에 의해 상기 DO 신호가 oscillation 하는 것을 방지함에 목적이 있다.

상기의 동작중 over charge detection과 over charge release관련 저항 분배기 및 제어회로(260), over discharge detection과 over discharge release관련 저항 분배기 및 제어회로(250)의 구성과 동작에 대해 좀더 상세한 설명을 예시된 도면과 함께 아래에 서술한다.

저항분배기(500)의 구성은 제 2도의 201과 202의 좀더 자세한 설명을 도시한 그림으로 2차전지(battery)의 전원전압(VDD)와 이에 직렬연결된 pMOS(501) 상기 nPMOS의 gate에 연결되어, 상기 저항분배기가 동작하지 않을시 전원전압이 인가되어 상기 pMOS를 turn off시키고, 동작시는 접지전압(VSS)로 인가되어 상기 pMOS를 turn on시켜 전류의 path를 형성시키는 신호인 ENB신호가 연결된다. 상기 pMOS(501)에 직렬 연결된 저항들과 일정한 저항비에 의해 전압 분배된 over discharge detection 준위신호(PODC)와 over discharge release관련 준위신호(PODCR)와, over charge detection관련 준위신호(POC)와 over charge release관련 준위신호(POCR)로 구성된다.

저항분배의 비율을 출력 신호와 전원(VDD)사이의 저항의 합을 R1, 신호와 접지(VSS)사이의 저항의 합을 R2라하고, 총저항의 합이 1Mohm인 경우에서 출력신호 PODCR이 2.9V전원 준위에서 1V출력을 하는경우에 대해서 예를들어 Ra, Rb값을 구하는 방법에 대한 설명을 한다.

총 저항을 통해흐르는 전류 Itot = 2.9V/(Ra+Rb)=2.9V/1Mohm=2.9uA

Rb=1V/Itot=1V/2.9uA=0.345Mohm

Ra=1Mohm-R2=0.655Mohm

다른 신호들도 동일한 법칙에의해 저항분배가 이루어졌음에 유의한다.

이러한 저한분배기의 저항이 일정한 단위의 저항들의 직렬연결로 구성되어 있다. 이는 단위저항의 특성이 동일한 유니트(unit)을 이용함으로써 칩(chip)의 layout단계에서 오는 저항의 불일치(mismatch) 성분을 제거함에 목적이 있다.

상기 제5도의 그림에서 알 수 있듯이 2차전지 전압의 검출 준위가 낮은 신호일수록 전원전압에 가까운 쪽에 위치한다. 한개의 직렬 저항 연결에서 상기 over charge detection과 over charge release, over discharge detection과 over discharge release관련 검출준위를 모두 출력할수 있는 구조로, over charge detection과 over charge release, over discharge detection과 over discharge release준위 검출용 저항을 따로 구비하는 종래의 구조에 비해 다음과 같은 잇점을 가진다.

1. 총 저항의 면적을 줄임으로써 칩(chip)의 면적 감소로 제조 단가를 줄인다.

2. 종래의 기술과 달리 전원전압과 접지 전압사이의 전류 path가 한개만 존재함으로 인해   동작 전류를 줄일 수 있어 성능 향상이 가능하다.

3. 모든 detection level의 검출에 동일한 저항 unit을 사용함으로써 검출 준위 사이의 저한 특성 mismatch를 줄일 수 있다.

실시예를 들어 상술한 바와 같이, 2차전지 보호용 회로에 있어서 2차전지의 전압준위를 복수개로 감지하기위한 수단으로써 직렬 저항의 분배회로에 대한 발명이다.

상기 분배회로를 구성함에있어 복수개의 전원 전압준위에서 동일한 분배 전압을 얻기 위한 수단으로 전원과 접지사이의 한개의 직렬저항군의 각기 다른 분배점에서 검출전압을 출력함으로써 칩의 면적을 중이고 동작 전류를 감소하며 저한의 동일한 특성을 기대할 수 있음으로 인해 동작 특성을 향상하는 효과를 얻을 수 있다.

Claims (1)

1.충전과 방전 제어용 ON/OFF 스위치의 제어를 통해 외부 전원과 2차전지의 충전과 방전 방전을 제어하는 충전/방전 제어회로에 있어서,

- 2차 전지의 전원 전압과 접지전압 사이의 저항분배된 일정전압과 내부의 기준전압 발생회로에서 발생된 소정의 기준전압을 비교함으로써 전지의 과 충전 상태를 감지하는 회로를구비하며,

- 2차 전지의 전원 전압과 접지전압 사이의 또다른 저항분배된 일정전압과 내부의 기준전압 발생회로에서 발생된 소정의 기준전압을 비교함으로써 전지의 과 방전 상태를 감지하는 회로를구비하며,

-상기 과충전과 과 방전 검출을 위한 저항 분배기는 동일한 직렬 저항군의 각기 다른 노드로부터 과충전 검지용 전압과 과방전 검지용 전압을 출력함을 특징으로 하는 과충전 과방전 제어 회로.