KR20040106758A - Liquid crystal display and substrate for the same - Google Patents

Abstract

PURPOSE: A liquid crystal display and a substrate utilizing for the same are provided to improve the side contrast ratio of the vertical alignment liquid crystal display by aligning the linear groove between the electrode patterns at an 45 degrees. CONSTITUTION: A liquid crystal display includes a first insulation substrate, a common electrode, a second insulation substrate(210), a gate line(121), a data line(171), a protection layer, a pixel electrode(190), a polarization plate and a liquid crystal display layer. The common electrode is provided with a first domain division part and is formed on the first insulation substrate. The second insulation substrate is opposite to the inside of the first insulation substrate. The gate line is formed on the second insulation substrate. The data line is formed on the gate insulation layer. The protection layer is provided with a plurality of linear grooves aligned with the first domain division part at 45 degrees. The pixel electrode is provided with a second domain division part and is formed on the protection layer. The liquid crystal display layer is formed between the first insulation substrate and the second insulation substrate.

Description

액정 표시 장치 및 그에 사용되는 기판{Liquid crystal display and substrate for the same}Liquid crystal display and substrate for use same

본 발명은 액정 표시 장치에 관한 것으로서, 특히 광시야각을 확보한 수직 배향 모드 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a vertical alignment mode liquid crystal display device having a wide viewing angle.

액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. To overcome these shortcomings, various methods for widening the viewing angle have been developed. Among them, the long axis of the liquid crystal molecules is oriented vertically with respect to the upper and lower substrates in the absence of an electric field, and a constant opening is formed in the pixel electrode and the common electrode opposite thereto. A method of forming a pattern or forming a projection is influential.

개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.As a method of forming the opening pattern, an opening pattern is formed in each of the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the opening patterns. .

돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성하여 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.The method of forming the protrusions is a method of controlling the lying direction of the liquid crystal molecules by using the electric field distorted by the protrusions by forming the protrusions on the pixel electrode and the common electrode formed on the upper and lower substrates, respectively.

또 다른 방법으로는, 하부 기판 위에 형성되어 있는 화소 전극에는 개구 패턴을 형성하고 상부 기판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 개구 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 소도메인을 형성하는 방식 등이 있다.In another method, an opening pattern is formed on the pixel electrode formed on the lower substrate, and a protrusion is formed on the common electrode formed on the upper substrate, so that the liquid crystal lies down using the fringe field formed by the opening pattern and the protrusion. By adjusting the somatic domain.

그런데, 이러한 도메인 분할형 액정 표시 장치에서는 도메인의 단변 부근에서 액정 분자의 배열이 흩어짐으로 인하여 텍스쳐가 발생한다. 텍스쳐는 휘도를 감소시키고 화질을 저하시킨다. 또한 도메인 분할 수단으로 형성하는 절개 패턴나 돌기 등으로 인하여 개구율이 저하된다. 개구율의 저하는 휘도의 감소로 이어진다. 또한, 액정 분자가 수직으로만 거동하기 때문에 측면 시인성이 충분하지 못하다.However, in such a domain division type liquid crystal display, a texture is generated due to scattering of the arrangement of liquid crystal molecules near a short side of a domain. Textures reduce brightness and degrade picture quality. In addition, the opening ratio decreases due to a cutting pattern, protrusions, or the like formed by the domain dividing means. The decrease in the aperture ratio leads to a decrease in luminance. In addition, the side visibility is not sufficient because the liquid crystal molecules behave only vertically.

본 발명이 이루고자 하는 기술적 과제는 수직 배향 모드 액정 표시 장치의 측면 시인성을 향상시키는 것이다.An object of the present invention is to improve side visibility of a vertical alignment mode liquid crystal display.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 액정 표시 장치용 색필터 기판의 배치도이고,2 is a layout view of a color filter substrate for a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고,3 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 도 3의 IV-IV'선에 따른 단면도이고,4 is a cross-sectional view taken along line IV-IV 'of FIG. 3 of the liquid crystal display according to the first exemplary embodiment of the present invention;

도 5 내지 도 9는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 5매 마스크 공정으로 제조하는 공정을 순서대로 나타내는 단면도이고,5 to 9 are cross-sectional views sequentially illustrating a process of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention using a five-sheet mask process,

도 10a, 10b 내지 도 15a, 15b는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크 공정으로 제조하는 공정을 순서대로 나타내는 단면도이다.10A, 10B, 15B, and 15B are cross-sectional views sequentially illustrating a process of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention using a four-mask process.

도 16는 본 발명의 제2 실시예에 따른 액정 표시 장치의 도 3의 IV-IV'선에 따른 단면도이고,FIG. 16 is a cross-sectional view taken along line IV-IV 'of FIG. 3 of the liquid crystal display according to the second exemplary embodiment of the present invention.

도 17은 본 발명의 제3 실시예에 따른 액정 표시 장치의 도 3의 IV-IV'선에따른 단면도이고,17 is a cross-sectional view taken along line IV-IV 'of FIG. 3 of a liquid crystal display according to a third exemplary embodiment of the present invention.

이러한 과제를 해결하기 위하여 본 발명에서는 전극 패턴과 전극 패턴 사이에 전극패턴과 45°각도로 선형 홈을 배치한다.In order to solve this problem, in the present invention, a linear groove is disposed at an angle of 45 ° between the electrode pattern and the electrode pattern.

구체적으로는, 제1 절연 기판, 상기 제1 절연 기판의 바깥쪽 면에 배치되어 있는 제1 편광판, 상기 제1 절연 기판 위에 형성되어 있으며 제1 도메인 분할 수단을 가지는 공통 전극, 안쪽면이 상기 제1 절연 기판의 안쪽면과 대향하고 있는 제2 절연 기판, 제2 절연기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 데이터선, 데이터선 위에 형성되어 있으며 제1 도메인 분할 수단과 45°의 경사각으로 나란하게 다수의 선형 홈을 가지는 보호막, 보호막 위에 형성되어 있으며 제2 도메인 분할 수단을 가지는 화소 전극, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있으며 수직 배향 모드인 액정층을 포함하는 액정 표시 장치를 마련한다.Specifically, a first insulating substrate, a first polarizing plate disposed on an outer surface of the first insulating substrate, a common electrode formed on the first insulating substrate and having a first domain dividing means, and an inner surface of the first insulating substrate. 1 A second insulating substrate facing the inner surface of the insulating substrate, a gate line formed on the second insulating substrate and including a gate electrode, a gate insulating film formed on the gate line, a data line formed on the gate insulating film, data A protective film formed on a line and having a plurality of linear grooves parallel to the first domain dividing means at a 45 ° inclination angle, a pixel electrode formed on the protective film and having a second domain dividing means, the first insulating substrate and the second A liquid crystal display device is provided between insulating substrates and includes a liquid crystal layer in a vertical alignment mode.

이때, 상기 선형 홈은 게이트선과 데이터선이 교차하여 정의하는 화소 영역 중 게이트선과 인접하는 화소 영역과 데이터선과 인접하는 화소 영역에서는 게이트선 및 데이터선과 수직이 되게 형성하는 것이 바람직하다.In this case, the linear groove may be formed to be perpendicular to the gate line and the data line in the pixel area adjacent to the gate line and the pixel area adjacent to the data line among the pixel areas defined by the intersection of the gate line and the data line.

또, 상기 선형 홈의 방향이 상기 제1 및 제2 편광판의 투과축과 평행이 되게 형성하는 것이 바람직하다.Moreover, it is preferable to form so that the direction of the said linear groove may be parallel to the transmission axis of a said 1st and 2nd polarizing plate.

또, 상기 제1 도메인 분할 수단과 제2 도메인 분할 수단은 절개 패턴 또는 돌기 패턴 중 어느 하나를 각각 선택하여 형성하는 것이 바람직하다.The first domain dividing means and the second domain dividing means are preferably formed by selecting any one of a cutting pattern and a projection pattern.

또는, 제1 절연 기판, 상기 제1 절연 기판의 바깥쪽 면에 배치되어 있는 제1 편광판, 상기 제1 절연 기판 위에 형성되어 있으며 화소 영역을 구획하는 블랙 매트릭스, 상기 화소 영역 각각에 형성되어 있는 색 필터, 상기 색 필터 위에 형성되어 있으며 제1 도메인 분할 수단을 가지는 공통 전극, 안쪽면이 상기 제1 절연 기판의 안쪽면과 대향하고 있는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어있으며 게이트 전극을 포함하는 게이트선, 상기 제2 절연 기판 위에 형성되어 있는 유지 전극선, 상기 게이트선 및 유지 전극선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은편에 위치하는 드레인 전극을 포함하는 데이터선, 상기 데이터선 위에 형성되어 있으며 제1 도메인 분할 수단과 45°의 경사각으로 나란하게 다수의 선형 홈을 가지는 보호막, 보호막 위에 형성되어 있으며 제2 도메인 분할 수단을 가지는 화소 전극, 상기 제2 절연 기판의 바깥쪽 면에 배치되어 있는 제2 편광판, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있으며 수직 배향 모드인 액정층을 포함하는 액정 표시 장치를 제공한다.Alternatively, a first insulating substrate, a first polarizing plate disposed on an outer surface of the first insulating substrate, a black matrix formed on the first insulating substrate and partitioning a pixel region, and a color formed in each of the pixel regions. A filter, a common electrode formed on the color filter and having a first domain dividing means, a second insulating substrate having an inner surface facing an inner surface of the first insulating substrate, and a gate electrode formed on the second insulating substrate. A gate line formed on the second insulating substrate; a gate insulating film formed on the gate line and the storage electrode line; a source electrode formed on the gate insulating film and adjacent to the gate electrode; A data line comprising a drain electrode opposite the source electrode with respect to A passivation film formed on the emitter line and having a plurality of linear grooves parallel to the first domain dividing means at an inclination angle of 45 °, a pixel electrode formed on the passivation film and having a second domain dividing means, an outer side of the second insulating substrate Provided is a liquid crystal display including a second polarizing plate disposed on a surface, a liquid crystal layer formed between the first insulating substrate and the second insulating substrate and having a vertical alignment mode.

이때, 상기 색 필터와 상기 공통 전극 사이에 형성되어 있는 오버코트막을 더 포함할 수 있다.In this case, the method may further include an overcoat layer formed between the color filter and the common electrode.

또, 보호막과 화소 전극 사이에 유기막을 더 포함할 수 있으며 이 경우에는 유기막에 선형홈을 형성할 수 있다.In addition, an organic layer may be further included between the passivation layer and the pixel electrode. In this case, a linear groove may be formed in the organic layer.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 본 발명의 실시예에 따른 액정 표시 장치용 색필터 기판의 배치도이고, 도 3은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 도 3의 IV-IV'선에 따른 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an embodiment of the present invention, FIG. 2 is a layout view of a color filter substrate for a liquid crystal display according to an embodiment of the present invention, and FIG. 3 is an embodiment of the present invention. 4 is a layout view of the liquid crystal display according to the present invention, and FIG. 4 is a cross-sectional view taken along line IV-IV 'of FIG. 3 of the liquid crystal display according to the first exemplary embodiment of the present invention.

액정 표시 장치는 하부 기판(110)과 이와 마주보고 있는 상부 기판(210) 및 하부 기판(110)과 상부 기판(210) 사이에 주입되어 기판(110, 210)에 대하여 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다.The liquid crystal display device is a liquid crystal molecule that is injected between the lower substrate 110 and the upper substrate 210 facing the lower substrate 110 and the lower substrate 110 and the upper substrate 210 and vertically aligned with respect to the substrates 110 and 210. It consists of a liquid crystal layer 3 comprising a.

유리등의 투명한 절연 물질로 이루어진 하부 기판(110) 위에는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 제1 도메인 분할 수단(91, 92, 93, 94, 95, 96)을 가지고 있는 화소 전극(190)이 형성되어 있고, 각 화소 전극(190)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받는다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 화소 전극(190)을 온(on)오프(off)한다. 또, 하부 기판(110)의 아래 면에는 하부 배향막(11)과 하부 편광판(12)이 순차적으로 부착되어 있다. 여기서, 화소 전극(190)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.The lower substrate 110 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) on the lower substrate 110 made of a transparent insulating material such as glass. The first domain dividing means (91, 92, 93, 94, 95) And a pixel electrode 190 having 96, each pixel electrode 190 is connected to a thin film transistor to receive an image signal voltage. In this case, the thin film transistor is connected to the gate line 121 for transmitting the scan signal and the data line 171 for transmitting the image signal, respectively, to turn on and off the pixel electrode 190 according to the scan signal. . In addition, the lower alignment layer 11 and the lower polarizing plate 12 are sequentially attached to the lower surface of the lower substrate 110. Here, the pixel electrode 190 may not be made of a transparent material in the case of a reflective liquid crystal display, and in this case, the lower polarizer 12 is also unnecessary.

역시 유리등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적(R), 녹(G), 청(B)의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 여기서, 공통 전극(270)에는 제2 도메인 분할 수단(271, 272, 273, 274, 275, 276)이 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 제2 도메인 분할 수단(271, 272, 273, 274, 275, 276)과 중첩하는 부분에도 형성할 수 있다. 이는 제1 및 제2 도메인 분할 수단이 절개 패턴으로 형성되었을 경우에 절개 패턴으로 인하여 발생하는 빛샘을 방지하기 위함이다. 또, 상부 기판의 위에 면에는 상부 편광판이 배치되어 있다.Also, a black matrix 220 and red (R), green (G), and blue (B) color filters 230 for preventing light leakage on the lower surface of the upper substrate 210 made of a transparent insulating material such as glass, and The common electrode 270 made of a transparent conductive material such as ITO or IZO is formed. Here, second domain dividing means 271, 272, 273, 274, 275, and 276 are formed in the common electrode 270. The black matrix 220 may be formed not only in the peripheral portion of the pixel region but also in the portion overlapping with the second domain dividing means 271, 272, 273, 274, 275 and 276 of the common electrode 270. This is to prevent light leakage caused by the cutting pattern when the first and second domain dividing means are formed in the cutting pattern. In addition, an upper polarizing plate is disposed on the surface of the upper substrate.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

[제1 실시예][First Embodiment]

도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 도 3의 IV-IV'선에 따른 단면도이다.4 is a cross-sectional view taken along line IV-IV 'of FIG. 3 of the liquid crystal display according to the first exemplary embodiment of the present invention.

도 4에 도시한 바와 같이, 액정 표시 장치는 하부 절연 기판(110)의 바깥쪽면에 배치되어 있는 하부 편광판(12), 안쪽면이 하부 절연 기판(110)의 안쪽면과 마주보고 있는 상부 절연 기판(210), 상부 절연 기판(210)의 바깥쪽면에 배치되어 있는 상부 편광판(22), 및 하부 절연 기판(110)과 상부 절연 기판(210) 사이에 주입되어 기판(110, 210)에 대하여 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다.As shown in FIG. 4, the liquid crystal display includes a lower polarizing plate 12 disposed on an outer surface of the lower insulating substrate 110, and an upper insulating substrate having an inner surface facing the inner surface of the lower insulating substrate 110. 210, an upper polarizing plate 22 disposed on an outer surface of the upper insulating substrate 210, and injected between the lower insulating substrate 110 and the upper insulating substrate 210 to be perpendicular to the substrates 110 and 210. It consists of the liquid crystal layer 3 containing the liquid crystal molecule orientated in the direction.

하부의 절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 길게 형성되어 있으며, 게이트선(121)의 일부분인 게이트 전극(124)을 포함한다. 이때, 게이트선(121)의 한쪽 끝부분(129)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.The gate line 121 is formed in the horizontal direction on the lower insulating substrate 110. The gate line 121 is elongated in the horizontal direction and includes a gate electrode 124 that is a part of the gate line 121. In this case, one end portion 129 of the gate line 121 is extended in width for connection with an external circuit.

절연 기판(110) 위에는 게이트선(121)과 나란하게 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 세로 방향으로 형성되어 있는 두 개의 유지 전극(133a, 133b)과 연결되어 있다. 이 때, 유지 전극선(131)은 2개 이상일 수도 있다. 여기서 게이트선(121), 게이트 전극(124), 유지 전극선(131) 및 유지 전극(133)은 알루미늄 또는 크롬 등의 금속으로 형성한다. 이 때, 이들은 단일층으로 형성할 수도 있고, 크롬층과 알루미늄층을 연속 적층하여 이루어진 이중층으로 형성할 수도 있다. 이외에도 여러 다양한 금속을 사용하여 게이트선과 유지 전극선을 형성할 수 있다.The storage electrode line 131 is formed on the insulating substrate 110 in parallel with the gate line 121. The storage electrode line 131 is connected to two storage electrodes 133a and 133b formed in the vertical direction. At this time, two or more sustain electrode lines 131 may be provided. The gate line 121, the gate electrode 124, the storage electrode line 131, and the storage electrode 133 are formed of a metal such as aluminum or chromium. At this time, they may be formed by a single layer, or may be formed by a double layer formed by successively laminating a chromium layer and an aluminum layer. In addition, the gate line and the storage electrode line may be formed using various metals.

게이트선(121)과 게이트 전극(124) 및 유지 전극선(131) 및 유지 전극(133)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or the like is formed on the gate line 121, the gate electrode 124, the storage electrode line 131, and the storage electrode 133.

게이트 절연막(140)의 위에는 비정질 규소 등으로 이루어진 반도체층(150)이형성되어 있다. 반도체층(150)은 세로 방향으로 길게 형성되어 있는 선형 반도체(151)와 선형 반도체(151)에서 돌출되어 있으며 게이트 전극(124)과 대응되는 부분에 형성되어 있는 섬형 반도체(154)를 포함한다.The semiconductor layer 150 made of amorphous silicon or the like is formed on the gate insulating layer 140. The semiconductor layer 150 includes a linear semiconductor 151 that is elongated in the longitudinal direction, and an island-type semiconductor 154 that protrudes from the linear semiconductor 151 and is formed at a portion corresponding to the gate electrode 124.

반도체층(150) 위에는 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(160)이 형성되어 있다. 저항성 접촉층(160)은 선형 반도체(151) 위에 그와 같은 패턴으로 형성되어 있는 선형 저항성 접촉 부재(161)와 게이트 전극(124)을 중심으로 하여 양측에 대향하고 있는 섬형 저항성 접촉 부재(165)를 포함한다.An ohmic contact layer 160 formed by doping a high concentration of n-type impurities to a semiconductor material such as amorphous silicon is formed on the semiconductor layer 150. The ohmic contact layer 160 is formed on the linear semiconductor 151 in such a pattern, and the island-like ohmic contact 165 facing each other with respect to the gate electrode 124 and the linear ohmic contact member 161 formed in such a pattern. It includes.

저항성 접촉층(160) 및 게이트 절연막(140) 위에는 데이터선(171)이 형성되어 있다.The data line 171 is formed on the ohmic contact layer 160 and the gate insulating layer 140.

데이터선(171)은 게이트선(121)과 수직으로 교차하여 화소 영역을 정의하고, 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대편 섬형 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 이 때, 데이터선(171)의 한쪽 끝부분(179)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 또, 게이트 절연막(140) 위에는 게이트선(121)과 중첩하는 다리부 금속편(172)이 형성되어 있다. 데이터선(171) 및 드레인 전극(175)도 게이트선과 마찬가지로 크롬과 알루미늄 등의 물질로 형성한다. 또한 단일층 또는 다중층으로 형성할 수 있다.The data line 171 vertically intersects the gate line 121 to define a pixel region, is a branch of the data line 171, and is connected to the ohmic contact layer 163 and the source electrode 173 and the source electrode 173. And a drain electrode 175 formed on the island-like ohmic contact layer 165 opposite to the source electrode 173 with respect to the gate electrode 123. At this time, one end portion 179 of the data line 171 is extended in width for connection with an external circuit. In addition, a leg metal piece 172 overlapping the gate line 121 is formed on the gate insulating layer 140. The data line 171 and the drain electrode 175 are formed of a material such as chromium and aluminum, similarly to the gate line. It can also be formed in a single layer or multiple layers.

이러한 데이터선(171)은 접합용 금속 패턴과 배선용 금속 패턴의 복수층으로이루어질 수 있다.The data line 171 may be formed of a plurality of layers of a bonding metal pattern and a wiring metal pattern.

데이터선(171)과 게이트 절연막(140) 위에는 질화규소 등의 무기 절연물로 이루어진 보호막(180)이 형성되어 있다. 보호막(180)에는 드레인 전극(175)을 노출시키는 접촉구(185)가 형성되어 있으며, 후술할 화소 전극의 도메인 분할 수단인 절개 패턴(91, 92, 93, 95, 96)과 45°의 각도를 이루는 선형 홈(186)이 복수개 형성되어 있다. 이때, 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역 중 게이트선(121)과 인접하는 화소 영역과 데이터선(171)과 인접하는 화소 영역에서는 게이트선(121) 및 데이터선(171)과 수직이 되도록 선형 홈(186)을 형성하는 것이 바람직하다. 이때, 절개 패턴(91, 92, 93, 95, 96)과 45°의 각도를 이루는 선형 홈(186)의 방향은 상부 및 하부의 편광판(12, 22)의 투과축과 평행하게 형성하는 것이 바람직하다. 이에 따라 컨트라스트(contrast)가 저하되는 것을 방지할 수 있다.A passivation layer 180 made of an inorganic insulator such as silicon nitride is formed on the data line 171 and the gate insulating layer 140. A contact hole 185 exposing the drain electrode 175 is formed in the passivation layer 180, and an angle of 45 ° with a cut pattern 91, 92, 93, 95, 96, which is a domain division means of a pixel electrode, to be described later. A plurality of linear grooves 186 are formed. In this case, among the pixel regions defined by the intersection of the gate line 121 and the data line 171, the gate line 121 and the data in the pixel region adjacent to the gate line 121 and the pixel region adjacent to the data line 171. Preferably, the linear grooves 186 are formed to be perpendicular to the line 171. At this time, the direction of the linear grooves 186 forming an angle of 45 ° with the incision patterns 91, 92, 93, 95, and 96 is preferably formed in parallel with the transmission axes of the upper and lower polarizing plates 12 and 22. Do. As a result, the contrast can be prevented from being lowered.

보호막(180) 위에는 절개 패턴(91, 92, 93, 94, 95, 96)을 가지며 접촉구(185)를 통하여 드레인 전극(175)와 연결되는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체를 사용하여 형성한다. 화소 전극(190)에 형성되어 있는 절개 패턴(91, 92, 93, 94, 95, 96)은 화소 전극(190)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개 패턴(93, 94)과 반분된 화소 전극(190)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 절개 패턴(91, 92, 95, 96)을 포함한다. 이 때, 상의 사선절개 패턴(91, 92)은 하의 사선 절개 패턴(95, 96)과 서로 수직을 이루고 있다. 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.On the passivation layer 180, a pixel electrode 190 having cut patterns 91, 92, 93, 94, 95, and 96 and connected to the drain electrode 175 through the contact hole 185 is formed. The pixel electrode 190 is formed using a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO), or an opaque conductor having excellent light reflection characteristics such as aluminum (Al). The incision patterns 91, 92, 93, 94, 95, and 96 formed in the pixel electrode 190 are horizontal incision patterns 93 and 94 formed in a horizontal direction at positions halfway up and down the pixel electrode 190. ) And diagonal cutout patterns 91, 92, 95, and 96 formed in diagonal directions on upper and lower portions of the pixel electrode 190. At this time, the upper diagonal cut patterns 91 and 92 are perpendicular to the lower diagonal cut patterns 95 and 96. This is to evenly distribute the direction of the fringe field in four directions.

이 때, 화소 전극(190)은 보호막(180)의 프로파일을 따라 형성되므로 보호막(180)에 형성되어 있는 선형 홈(186)과 같은 패턴의 홈을 가진다.In this case, since the pixel electrode 190 is formed along the profile of the passivation layer 180, the pixel electrode 190 has a groove having the same pattern as the linear groove 186 formed in the passivation layer 180.

또, 보호막(180)의 위에는 게이트선(121)을 건너 유지 전극(133a)과 유지 전극선(131)을 연결하는 유지 배선 연결 다리(84)가 형성되어 있다. 유지 배선 연결 다리(84)는 보호막(180)과 게이트 절연막(140)에 걸쳐 형성되어 있는 접촉구(183, 184)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(84)는 다리부 금속편(172)과 중첩하고 있다. 유지 배선 연결 다리(91)는 하부 기판(110) 위의 유지 배선 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 배선은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(91)의 전기적 연결을 보조하기 위하여 형성한다.Further, on the passivation layer 180, a storage wiring connecting leg 84 is formed to connect the storage electrode 133a and the storage electrode line 131 across the gate line 121. The storage wiring connecting bridge 84 is in contact with the storage electrode 133a and the storage electrode line 131 through the contact holes 183 and 184 formed over the passivation layer 180 and the gate insulating layer 140. The sustain wiring connection leg 84 overlaps the leg metal piece 172. The sustain wiring connection leg 91 serves to electrically connect the entire sustain wiring on the lower substrate 110. This holding wiring can be used to repair the defect of the gate line 121 or the data line 171, if necessary, and the leg metal piece 172 is held with the gate line 121 when irradiating a laser for such repair. It is formed to assist the electrical connection of the wiring connection bridge (91).

또, 보호막(180) 위에는 제1 접촉 구멍(181)을 통해 게이트선(121)의 한쪽 끝부분(129)과 연결되는 게이트 접촉 보조 부재(81) 및 제2 접촉 구멍(182)을 통해 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82)가 형성되어 있다.In addition, on the passivation layer 180, the data line is provided through the gate contact auxiliary member 81 and the second contact hole 182, which are connected to one end portion 129 of the gate line 121 through the first contact hole 181. A data contact auxiliary member 82 is formed to be connected to one end 179 of 171.

상부의 절연 기판(210)에는 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)의 위에는 적(R), 녹(G),청(B)의 색 필터(230)가 형성되어 있다. 색 필터(230)의 위에는 절개 패턴(271, 272, 273, 274, 275, 276)를 가지는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.A black matrix 220 is formed on the upper insulating substrate 210 to prevent light leakage. The red (R), green (G), and blue (B) color filters 230 are formed on the black matrix 220. The common electrode 270 having the cut patterns 271, 272, 273, 274, 275, and 276 is formed on the color filter 230. The common electrode 270 is formed of a transparent conductor such as ITO or indium zinc oxide (IZO).

공통 전극(270)의 절개 패턴(271, 272, 273, 274, 275, 276)는 화소 전극(190)의 사선 절개 패턴(91, 92, 93, 95, 96)을 가운데에 끼고 있으며 이와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 굴절부를 포함하고 있다. 이 때, 굴절부는 세로 방향 굴절부와 가로 방향 굴절부로 분류된다.The cutting patterns 271, 272, 273, 274, 275, and 276 of the common electrode 270 sandwich diagonal cutting patterns 91, 92, 93, 95, and 96 of the pixel electrode 190, and are parallel to each other. And a refractive portion overlapping the sides of the negative electrode and the pixel electrode 190. At this time, the refraction portion is classified into a longitudinal refraction portion and a horizontal refraction portion.

이상과 같은 구조의 박막 트랜지스터 기판과 색 필터 기판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다. 박막 트랜지스터 기판과 색 필터 기판을 정렬했을 때 화소 전극(190)의 절개 패턴(91, 92, 93, 94, 95, 96)과 공통 전극(270)의 절개 패턴(271, 272, 273, 274, 275, 276)은 화소 영역을 다수의 소도메인으로 분할한다. 이들 소도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류된다.When the thin film transistor substrate and the color filter substrate having the above structure are aligned and combined, and a liquid crystal material is injected and vertically aligned therebetween, the basic structure of the liquid crystal display according to the present invention is provided. When the thin film transistor substrate and the color filter substrate are aligned, the cutting patterns 91, 92, 93, 94, 95, and 96 of the pixel electrode 190 and the cutting patterns 271, 272, 273, 274, of the common electrode 270 are formed. 275 and 276 divide the pixel region into a plurality of small domains. These small domains are classified into four types according to the average major axis direction of the liquid crystal molecules located therein.

이 때, 공통 전극(270)과 화소 전극(190) 사이에 구동 전압이 인가되면 화소 전극(190)의 절개 패턴(91, 92, 93, 94, 95, 96)과 공통 전극(270)의 절개 패턴(271, 272, 273, 274, 275, 276)에 의하여 프린지 필드가 형성되어 액정 분자는 소도메인 별로 특정한 방향으로 기울어진다. 이때, 액정 분자는 선형 홈이 형성되지 않았을 경우에는 장축이 소도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 되어 액정 분자가 수직 거동만 하게 되어 측면 시인성 개선에 한계가있었다. 그러나, 본 발명에서와 같이 절개 패턴을 가지는 각각의 전극 패턴에 대하여 45°의 경사각을 가지는 선형 홈을 화소 전극의 절개 패턴과 나란하게 다수개 형성하였을 경우에는 장축이 소도메인의 장변에 대하여 수직을 이루려는 힘과 선형 홈을 따라 누우려는 힘의 충돌에 의하여 소도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 되던 액정 분자가 소도메인의 장변에 대하여 45°의 경사각을 가지며 기울어진다. 즉, 액정 분자가 수직 거동을 하는 동시에 수평 거동하게 되어 정면 시인성 뿐만 아니라 측면 시인성이 향상된다.In this case, when a driving voltage is applied between the common electrode 270 and the pixel electrode 190, the cutting patterns 91, 92, 93, 94, 95, and 96 of the pixel electrode 190 and the common electrode 270 are cut out. Fringe fields are formed by the patterns 271, 272, 273, 274, 275, and 276, and the liquid crystal molecules are inclined in a specific direction for each small domain. In this case, when the linear grooves are not formed, the liquid crystal molecules are inclined in a direction perpendicular to the long sides of the small domain, so that the liquid crystal molecules only have a vertical behavior, thereby limiting side visibility. However, when a plurality of linear grooves having an inclination angle of 45 ° with respect to each electrode pattern having the incision pattern are formed in parallel with the incision pattern of the pixel electrode as in the present invention, the long axis is perpendicular to the long side of the small domain. The liquid crystal molecules, which are inclined in a direction perpendicular to the long side of the small domain due to the collision of the force to be oriented along the linear grooves, are inclined with an inclination angle of 45 ° with respect to the long side of the small domain. In other words, the liquid crystal molecules have a vertical behavior and a horizontal behavior, thereby improving not only the front visibility but also the side visibility.

그러면 이러한 구조와 효과를 가지는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention having such a structure and effect will be described.

먼저 도 5 내지 도 9를 참고로 하여 5매의 광마스크를 사용하는 방법에 대하여 설명한다.First, a method of using five optical masks will be described with reference to FIGS. 5 to 9.

먼저, 도 5에 도시한 바와 같이, 기판(110) 위에 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시함)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시함)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다. 이 때, 도시하지는 않았으나 유지 전극선도 형성한다.(제1 마스크)First, as shown in FIG. 5, a first metal layer (not shown) made of Cr or Mo alloy having excellent physicochemical properties, etc., and a second metal layer made of Al or Ag alloy having a small resistance (such as the above) on the substrate 110. (Not shown) is continuously stacked by a method such as sputtering and dry or wet etching by a first photolithography process using a mask to form a gate line 121 including a gate electrode 124 on the substrate 110. At this time, although not shown, a storage electrode line is also formed (first mask).

이 때, 제1 금속층을 Mo 합금으로 형성하고 제2 금속층을 Ag 합금으로 형성한 경우에는, 이들 두 층이 모두 Ag 합금 식각제인 인산, 질산, 초산 및 초순수(deionized water)를 혼합한 물질에 의하여 식각된다. 따라서 한 번의 식각공정으로 이중층의 게이트선(121)을 형성할 수 있다. 또 인산, 질산, 초산 및 초순수 혼합물에 의한 Ag 합금과 Mo 합금에 대한 식각비는 Ag 합금에 대한 식각비가 더 크므로 게이트 배선에 필요한 30°정도의 테이퍼(taper) 각을 얻을 수 있다.In this case, when the first metal layer is formed of an Mo alloy and the second metal layer is formed of an Ag alloy, both of these layers may be formed of a material obtained by mixing phosphoric acid, nitric acid, acetic acid, and deionized water, which are Ag alloy etchant. Etched. Therefore, the gate line 121 of the double layer may be formed by one etching process. In addition, since the etching ratio for the Ag alloy and the Mo alloy by the mixture of phosphoric acid, nitric acid, acetic acid and ultrapure water is larger than that of the Ag alloy, a taper angle of about 30 ° necessary for the gate wiring can be obtained.

다음, 도 6에 도시한 바와 같이, 게이트선(121)을 포함하는 기판(110) 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연막(140)을 형성한다.Next, as illustrated in FIG. 6, silicon nitride or silicon oxide is coated on the substrate 110 including the gate line 121 to form the gate insulating layer 140.

이후, 게이트 절연막(140) 위에 불술물이 도핑되지 않은 반도체층 및 n형 불순물이 고농도로 도핑된 반도체층을 화학 기상 증착법을 이용하여 연속 증착한다. 이때, 사용되는 반도체 물질로는 비정질 규소가 있다. 그리고 마스크를 이용한 사진 식각 공정으로 불순물이 도핑된 반도체층과 불순물이 도핑되지 않은 반도체층을 차례로 패터닝하여 게이트 절연막(140) 바로 위에 섬형 반도체(154) 및 저항성 접촉층(160)을 형성한다.(제2 마스크)Subsequently, the semiconductor layer, which is not doped with impurities, and the semiconductor layer that is heavily doped with n-type impurities are successively deposited on the gate insulating layer 140 using chemical vapor deposition. At this time, the semiconductor material used is amorphous silicon. An island-type semiconductor 154 and an ohmic contact layer 160 are formed directly on the gate insulating layer 140 by patterning a semiconductor layer doped with impurities and a semiconductor layer not doped with impurities by a photolithography process using a mask. Second mask)

다음, 도 7에 도시한 바와 같이, 저항성 접촉층(160)을 포함하는 기판 위에 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시함)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시함)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 소스 전극(173)과 드레인 전극(175)을 포함하는 데이터선(171)을 형성한다.(제3 마스크)Next, as shown in FIG. 7, a first metal layer (not shown) made of Cr or Mo alloy or the like and a second metal layer made of Al or Ag alloy having a small resistance, etc., on the substrate including the ohmic contact layer 160. (Not shown) are sequentially stacked by a method such as sputtering and patterned by a photolithography process using a mask to form a data line 171 including the source electrode 173 and the drain electrode 175. (Third mask )

이어, 소스 전극(173)과 드레인 전극(175)으로 가려지지 않은 저항성 접촉층(160)을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 섬형 반도체(154)를 드러내고 양쪽으로 분리된 섬형 저항성 접촉 부재(163, 165)을 형성한다. 이때 섬형 반도체(154)의 상층부도 일정 부분이 식각될 수 있다.Subsequently, the ohmic contact layer 160 which is not covered by the source electrode 173 and the drain electrode 175 is etched to expose the island-like semiconductor 154 between the source electrode 173 and the drain electrode 175 and are separated on both sides. The island resistive contact members 163 and 165 are formed. In this case, a portion of the upper layer portion of the island-like semiconductor 154 may be etched.

이어, 도 8에 도시한 바와 같이, 데이터선(171) 및 유지 도전체(177)을 포함하는 기판(110) 위에 질화 물질을 도포하여 보호막(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉 구멍(181, 182, 185, 187)및 후술할 화소 전극의 절개 패턴과 45°의 각도를 이루는 선형 홈(186)이 복수개 형성한다. 이때, 도시하지는 않았으나 유지 배선 연결 다리가 유지 전극선과 접촉하기 위한 접촉구도 이 단계에서 형성한다.(제4 마스크)Subsequently, as shown in FIG. 8, a protective film 180 is formed by coating a nitride material on the substrate 110 including the data line 171 and the storage conductor 177. In addition, a plurality of linear grooves 186 having an angle of 45 ° with the first to fourth contact holes 181, 182, 185, and 187 and the cutting pattern of the pixel electrode to be described later are formed by etching by a photolithography process. At this time, although not shown, a contact hole for the sustain wiring connecting leg to contact the sustain electrode line is also formed in this step.

한편 데이터선(171) 및 유지 도전체(177)을 포함하는 기판(110) 위에 질화 물질을 도포하여 보호막(180)을 형성한 다음 보호막(180) 위에 유기막(미도시)을 형성할 수 있다. 이 경우에는 사진 식각 공정으로 보호막(180)과 유기막(미도시)을 동시에 식각하여 제1 내지 제4 접촉 구멍(181, 182, 185, 187)및 후술할 화소 전극의 절개 패턴과 45°의 각도를 이루는 선형 홈(186)이 복수개 형성할 수 있다.Meanwhile, a passivation layer 180 may be formed by applying a nitride material to the substrate 110 including the data line 171 and the storage conductor 177, and then an organic layer (not shown) may be formed on the passivation layer 180. . In this case, the passivation layer 180 and the organic layer (not shown) are simultaneously etched by a photolithography process, and the first to fourth contact holes 181, 182, 185, and 187 and the incision pattern of the pixel electrode to be described later and the 45 ° A plurality of angled linear grooves 186 may be formed.

다음 마지막으로 도 9에 도시한 바와 같이, 제1 내지 제4 접촉 구멍 및 다수개의 선형 홈부를 포함하는 기판 위에 ITO 또는 IZO 등의 투명한 도전 물질을 증착한 다음 패터닝하여 드레인 전극(175), 화소 전극(190), 게이트선(121)의 한쪽 끝부분(129)과 연결되는 게이트 접촉 보조 부재(81), 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82)를 형성한다. 한편, 도시하지는 않았으나 유지 배선 연결 다리도 이 단계에서 함께 형성한다.(제5 마스크)Next, as shown in FIG. 9, a transparent conductive material such as ITO or IZO is deposited on the substrate including the first to fourth contact holes and the plurality of linear grooves, and then patterned to form the drain electrode 175 and the pixel electrode. 190, the gate contact auxiliary member 81 connected to one end 129 of the gate line 121, and the data contact auxiliary member 82 connected to one end 179 of the data line 171. Form. On the other hand, although not shown, the sustain wiring connecting bridge is also formed at this stage (fifth mask).

4매의 광마스크를 사용하여 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.A method of manufacturing a thin film transistor substrate according to an embodiment of the present invention using four photomasks will be described.

도 10a, 10b 내지 도 15a, 15b는 본 발명의 실시예에 따른 액정 표시 장치용박막 트랜지스터 기판을 4매 마스크 공정으로 제조하는 공정을 순서대로 나타내는 단면도이다.10A, 10B, 15B, and 15B are cross-sectional views sequentially illustrating a process of manufacturing a thin film transistor substrate for a liquid crystal display device according to an embodiment of the present invention using a four-mask process.

먼저, 도 10a 내지 10b에 도시한 바와 같이, 제1 실시예와 동일하게 기판(110) 위에 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시함)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시함)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121)과 유지 전극선(131)을 형성한다.(제1 마스크)First, as shown in FIGS. 10A to 10B, the first metal layer (not shown) made of Cr or Mo alloy having excellent physicochemical properties on the substrate 110 and Al having low resistance as in the first embodiment are shown. A second metal layer (not shown) made of Ag alloy or the like is continuously stacked by a method such as sputtering and dry or wet etching by a first photolithography process using a mask to include a gate electrode 124 on the substrate 110. The gate line 121 and the storage electrode line 131 are formed. (First mask)

여기서, 게이트선(121)은 가로방향으로 길게 형성되어 있으며, 게이트선(121)의 일부분인 게이트 전극(124)을 포함한다. 이 때, 게이트선(121)의 한쪽 끝부분(129)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 유지 전극선(131)은 후술할 화소 전극(190) 및 화소 전극(190)과 연결된 유지 도전체(177)가 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.The gate line 121 is formed to be elongated in the horizontal direction and includes a gate electrode 124 that is a part of the gate line 121. At this time, one end portion 129 of the gate line 121 is extended in width for connection with an external circuit. The storage electrode line 131 overlaps the pixel electrode 190, which will be described later, and the storage conductor 177 connected to the pixel electrode 190, to form a storage capacitor that improves the charge retention ability of the pixel, and the pixel electrode 190 and the gate If the holding capacity generated by the overlap of the lines 121 is sufficient, it may not be formed.

다음, 도 11a 및 11b에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 질화 규소로 이루어진 게이트 절연막(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법으로 순차적으로 적층한다. 이어 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(701)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(702)을 스퍼터링따위의 방법으로 연속 적층한 다음 그 위에 감광막(PR)을 1㎛ 내지 2㎛의 두께로 도포한다.Next, as shown in FIGS. 11A and 11B, the gate insulating layer 140 made of silicon nitride, the amorphous silicon layer 150 which is not doped with impurities, and the impurities are doped on the gate line 121 and the storage electrode line 131. The semiconductor layers 160 are sequentially stacked by chemical vapor deposition. Subsequently, the first metal layer 701 made of Cr or Mo alloy or the like and the second metal layer 702 made of Al or Ag alloy having low resistance are successively laminated by sputtering or the like, and then the photoresist film PR is deposited thereon. To a thickness of 2 μm.

그 후, 마스크를 통하여 감광막(PR)을 노광하면, 도 12a 및 12b에 도시한 바와 같이, 두께 전체가 감광된 부분과 두께의 일부만 감광된 부분을 가지는 감광막 패턴(PR)을 형성한다.Subsequently, when the photoresist film PR is exposed through a mask, as shown in FIGS. 12A and 12B, the photoresist pattern PR having a portion where the entire thickness is exposed and a portion where only a part of the thickness is exposed is formed.

이어서 감광막 패턴(PR)을 현상하면 박막 트랜지스터의 채널부, 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 부분(A)은 데이터 배선이 형성될 부분(B)에 위치한 부분보다 두께가 작게 되고, 기타 부분의 감광막은 모두 제거된다. 이때, 채널부에 남아 있는 감광막의 두께와 데이터선부에 남아 있는 감광막의 두께는 전자의 두께가 후자의 두께의 1/2 이하가 되도록 하는 것이 바람직하며, 예를 들면, 4000Å 이하인 것이 좋다.(제2 마스크)Subsequently, when the photoresist pattern PR is developed, a portion A positioned between the channel portion of the thin film transistor, that is, the source electrode 173 and the drain electrode 175 is thicker than the portion positioned in the portion B where the data line is to be formed. It becomes small and all the photosensitive films of other parts are removed. At this time, the thickness of the photoresist film remaining in the channel portion and the photoresist film remaining in the data line portion is preferably such that the former thickness is 1/2 or less of the latter thickness, for example, 4000 kPa or less. 2 masks)

도 13a 내지 도 13b에 도시한 바와 같이, 감광막 패턴(PR) 및 그 하부의 막들, 즉 제1 및 제2 금속층(701, 702), 비정질 규소층(150) 및 불순물이 도핑된 반도체층(160)을 순차적으로 식각하여 제1 금속 패턴(711, 731, 751, 771, 791)과 제2 금속 패턴(712, 732, 752, 772, 792)으로 이루어지는 데이터선(171) 및 저항성 접촉층(160) 및 반도체층(151)을 형성한다.As shown in FIGS. 13A through 13B, the photoresist pattern PR and the films below it, that is, the first and second metal layers 701 and 702, the amorphous silicon layer 150, and the semiconductor layer 160 doped with impurities ) Is sequentially etched to form the data line 171 and the ohmic contact layer 160 including the first metal patterns 711, 731, 751, 771, and 791 and the second metal patterns 712, 732, 752, 772, and 792. ) And the semiconductor layer 151 are formed.

좀더 구체적으로 설명하면, 감광막 패턴(PR)을 마스크로 하는 식각은 다단계로 이루어진다. 먼저 감광막 패턴(PR)이 형성되지 않은 영역(제3 부분 : C)을 습식 식각하여 제2 금속층(702)과 제1 금속층(701)을 제거함으로써 불순물이 도핑된 반도체층(160)을 노출한다. 이때 습식 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 제2 금속층(702) 및 제1 금속층(701)을 식각한다.In more detail, the etching using the photoresist pattern PR as a mask is performed in multiple steps. First, the semiconductor layer 160 doped with impurities is exposed by wet etching a region (third portion C) where the photoresist pattern PR is not formed to remove the second metal layer 702 and the first metal layer 701. . At this time, the wet etching is performed to etch the second metal layer 702 and the first metal layer 701 at the same time by using an acid in which acetic acid, phosphoric acid and nitric acid are mixed in an appropriate ratio.

이후 제1 부분(A)의 감광막 패턴(PR)과 함께 제3 부분(C)의 불순물이 도핑된 반도체층인 저항성 접촉층(160) 및 불순물이 도핑되지 않은 반도체층(150)을 건식 식각하여 반도체층(151)을 완성하고 채널부가 분리되지 않은 저항성 접촉층(160)을 형성한다. 이때 제2 부분(B)의 감광층도 일부 식각 된다.Thereafter, along with the photoresist pattern PR of the first portion A, the ohmic contact layer 160 which is a semiconductor layer doped with impurities of the third portion C and the semiconductor layer 150 that are not doped with impurities are dry-etched. The semiconductor layer 151 is completed to form the ohmic contact layer 160 in which the channel portion is not separated. At this time, the photosensitive layer of the second part B is also partially etched.

다음, 감광층을 애싱하여 제1 부분(A)을 제거함으로써 채널부 상부의 제2 금속층(702)을 노출한다.Next, the photosensitive layer is ashed to remove the first portion A, thereby exposing the second metal layer 702 over the channel portion.

이어서, 제1 부분(A)의 제2 금속층(702), 제1 금속층(701) 및 저항성 접촉층(160)을 식각하여 제1 금속 패턴(711, 731, 751, 791)과 제2 금속 패턴(712, 732, 752, 792)으로 이루어지는 데이터선(171) 및 저항성 접촉층(160), 반도체층(151)을 형성한다. 이때 제1 부분(A)의 반도체층(150) 및 제2 부분(B)의 감광막 패턴(PR)의 일부가 식각될 수 있다. 이어서 제2 부분(B)의 감광층(PR)을 제거한다.Subsequently, the second metal layer 702, the first metal layer 701, and the ohmic contact layer 160 of the first portion A are etched to form the first metal patterns 711, 731, 751, and 791 and the second metal pattern. The data line 171, the ohmic contact layer 160, and the semiconductor layer 151 formed of the 712, 732, 752, and 792 are formed. In this case, a portion of the semiconductor layer 150 of the first portion A and the photoresist pattern PR of the second portion B may be etched. Subsequently, the photosensitive layer PR of the second part B is removed.

이어, 도 14a 내지 도 14b에 도시한 바와 같이, 데이터선(171)을 포함한 기판 위에 질화 물질을 증착하여 보호막(180)을 형성한 다음 사진 식각 공정으로 제1 내지 제4 접촉 구멍(181, 182, 185, 187) 및 후술할 화소 전극의 절개 패턴과 45°의 각도를 이루는 선형 홈(186)이 복수개 형성한다. 이때, 도시하지는 않았으나 유지 배선 연결 다리가 유지 전극선과 접촉하기 위한 접촉구도 이 단계에서 형성한다.(제3 마스크)Subsequently, as shown in FIGS. 14A to 14B, the passivation layer 180 is formed by depositing a nitride material on the substrate including the data line 171, and then the first to fourth contact holes 181 and 182 by a photolithography process. , 185 and 187 and a plurality of linear grooves 186 having an angle of 45 ° with the incision pattern of the pixel electrode to be described later. At this time, although not shown, a contact hole for the sustain wiring connecting leg to contact the sustain electrode line is also formed in this step.

한편, 데이터선(171) 및 유지 도전체(177)을 포함하는 기판(110) 위에 질화물질을 도포하여 보호막(180)을 형성한 다음 보호막(180) 위에 유기막(미도시)을 형성할 수 있다. 이 경우에는 사진 식각 공정으로 보호막(180)과 유기막(미도시)을 동시에 식각하여 제1 내지 제4 접촉 구멍(181, 182, 185, 187)및 후술할 화소 전극의 절개 패턴과 45°의 각도를 이루는 선형 홈(186)이 복수개 형성할 수 있다.Meanwhile, a protective film 180 may be formed by applying a nitride material on the substrate 110 including the data line 171 and the storage conductor 177, and then an organic film (not shown) may be formed on the protective film 180. have. In this case, the passivation layer 180 and the organic layer (not shown) are simultaneously etched by a photolithography process, and the first to fourth contact holes 181, 182, 185, and 187 and the incision pattern of the pixel electrode, which will be described later, have a 45 ° angle. A plurality of angled linear grooves 186 may be formed.

마지막으로, 도 15a 내지 도 15b에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여 드레인 전극(175) 및 유지 용량용 전극(177)과 연결된 화소 전극(190), 게이트선(121)의 한쪽 끝부분(129)과 연결되는 게이트 접촉 보조 부재(81), 데이터선(171)의 한쪽 끝부분(179)과 연결되는 데이터 접촉 보조 부재(82)를 형성한다. 한편, 도시하지는 않았으나 유지 배선 연결 다리도 이 단계에서 함께 형성한다.(제4 마스크)Lastly, as shown in FIGS. 15A to 15B, a pixel electrode connected to the drain electrode 175 and the storage capacitor electrode 177 by depositing and etching the ITO layer or IZO layer having a thickness of 400 to 500 GHz and photolithography. 190, a gate contact auxiliary member 81 connected to one end 129 of the gate line 121, and a data contact auxiliary member 82 connected to one end 179 of the data line 171 are formed. do. Although not shown, the sustain wiring connection bridge is also formed at this stage (fourth mask).

[제2 실시예]Second Embodiment

도 16은 본 발명의 제2 실시예에 따른 액정 표시 장치의 도 3의 IV-IV'선에 따른 단면도이다.FIG. 16 is a cross-sectional view taken along line IV-IV 'of FIG. 3 of the liquid crystal display according to the second exemplary embodiment of the present invention.

도 16에 도시한 바와 같이, 제2 실시예에 따른 액정 표시 장치는 제1 실시예에 따른 액정 표시 장치와 동일하며 액정 표시 장치의 도메인 분할 수단에 있어서 상부와 하부 기판의 도메인 분할 수단이 각각 돌기 패턴으로 형성되는 것을 특징으로 하고 있다.As shown in FIG. 16, the liquid crystal display according to the second embodiment is the same as the liquid crystal display according to the first embodiment, and in the domain division means of the liquid crystal display, domain division means of the upper and lower substrates respectively protrude. It is characterized by being formed in a pattern.

보다 상세하게는 박막 트랜지스터 기판과 색 필터 기판을 정렬했을 때 화소 전극(190) 위에 형성되어 있는 돌기 패턴(91, 92, 93, 94, 95, 96)과 공통 전극(270) 위에 형성되어 있는 돌기 패턴(271, 272, 273, 274, 275, 276)은 화소영역을 다수의 소도메인으로 분할한다. 이들 소도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류된다.More specifically, when the thin film transistor substrate and the color filter substrate are aligned, the protrusions 91, 92, 93, 94, 95, and 96 formed on the pixel electrode 190 and the protrusions formed on the common electrode 270 are arranged. Patterns 271, 272, 273, 274, 275, and 276 divide the pixel region into a plurality of small domains. These small domains are classified into four types according to the average major axis direction of the liquid crystal molecules located therein.

이 때, 공통 전극(270)과 화소 전극(190) 사이에 구동 전압이 인가되면 화소 전극(190) 위에 형성되어 있는 돌기 패턴(91, 92, 93, 94, 95, 96)과 공통 전극(270) 위에 형성되어 있는 돌기 패턴(271, 272, 273, 274, 275, 276)에 의하여 프린지 필드가 형성되어 액정 분자는 소도메인 별로 특정한 방향으로 기울어진다. 이때, 액정 분자는 선형 홈이 형성되지 않았을 경우에는 장축이 소도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 되어 액정 분자가 수직 거동만 하게 되어 측면 시인성 개선에 한계가 있었다. 그러나, 본 발명에서와 같이 돌기 패턴을 가지는 각각의 전극 패턴에 대하여 45°의 경사각을 가지는 선형 홈을 화소 전극 위에 형성되어 있는 돌기 패턴과 나란하게 다수개 형성하였을 경우에는 장축이 소도메인의 장변에 대하여 수직을 이루려는 힘과 선형 홈을 따라 누우려는 힘의 충돌에 의하여 소도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 되던 액정 분자가 소도메인의 장변에 대하여 45°의 경사각을 가지며 기울어진다. 즉, 액정 분자가 수직 거동을 하는 동시에 수평 거동하게 되어 정면 시인성 뿐만 아니라 측면 시인성이 향상된다.In this case, when a driving voltage is applied between the common electrode 270 and the pixel electrode 190, the protrusion patterns 91, 92, 93, 94, 95, and 96 formed on the pixel electrode 190 and the common electrode 270 are provided. The fringe fields are formed by the projection patterns 271, 272, 273, 274, 275, and 276 formed on the N-side, and the liquid crystal molecules are inclined in a specific direction for each small domain. In this case, when the linear grooves are not formed, the liquid crystal molecules are inclined in a direction perpendicular to the long sides of the small domain, so that the liquid crystal molecules only have vertical behavior, thereby limiting side visibility. However, when a plurality of linear grooves having an inclination angle of 45 ° with each of the electrode patterns having the projection patterns are formed side by side with the projection patterns formed on the pixel electrode as in the present invention, the long axis is formed on the long side of the small domain. The liquid crystal molecules inclined in a direction perpendicular to the long side of the small domain due to a collision between the force to be perpendicular to the linear groove and the linear groove, are inclined at an angle of 45 ° with respect to the long side of the small domain. In other words, the liquid crystal molecules have a vertical behavior and a horizontal behavior, thereby improving not only the front visibility but also the side visibility.

[제3 실시예]Third Embodiment

도 17은 본 발명의 제3 실시예에 따른 액정 표시 장치의 도 3의 IV-IV'선에 따른 단면도이다.17 is a cross-sectional view taken along line IV-IV 'of FIG. 3 of the liquid crystal display according to the third exemplary embodiment of the present invention.

도 17에 도시한 바와 같이, 제3 실시예에 따른 액정 표시 장치는 제1 실시예에 따른 액정 표시 장치와 동일하며 액정 표시 장치의 상부와 하부 기판의 도메인 분할 수단이 상부 기판의 도메인 분할 수단은 돌기 패턴으로 형성되며 하부 기판의 도메인 분할 수단은 절개 패턴으로 형성되는 것을 특징으로 하고 있다.As shown in FIG. 17, the liquid crystal display device according to the third embodiment is the same as the liquid crystal display device according to the first embodiment, and the domain division means of the upper and lower substrates of the liquid crystal display device is a domain division means of the upper substrate. It is formed in a projection pattern and the domain dividing means of the lower substrate is characterized in that formed in a cut pattern.

보다 상세하게는 박막 트랜지스터 기판과 색 필터 기판을 정렬했을 때 화소 전극(190) 위에 형성되어 있는 절개 패턴(91, 92, 93, 94, 95, 96)과 공통 전극(270) 위에 형성되어 있는 돌기 패턴(271, 272, 273, 274, 275, 276)은 화소 영역을 다수의 소도메인으로 분할한다. 이들 소도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류된다.More specifically, when the thin film transistor substrate and the color filter substrate are aligned, the protrusions formed on the cutting patterns 91, 92, 93, 94, 95, and 96 formed on the pixel electrode 190 and the common electrode 270 are formed. Patterns 271, 272, 273, 274, 275, and 276 divide the pixel region into a plurality of small domains. These small domains are classified into four types according to the average major axis direction of the liquid crystal molecules located therein.

이 때, 공통 전극(270)과 화소 전극(190) 사이에 구동 전압이 인가되면 화소 전극(190) 위에 형성되어 있는 절개 패턴(91, 92, 93, 94, 95, 96)과 공통 전극(270) 위에 형성되어 있는 돌기 패턴(271, 272, 273, 274, 275, 276)에 의하여 프린지 필드가 형성되어 액정 분자는 소도메인 별로 특정한 방향으로 기울어진다. 이때, 액정 분자는 선형 홈이 형성되지 않았을 경우에는 장축이 소도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 되어 액정 분자가 수직 거동만 하게 되어 측면 시인성 개선에 한계가 있었다. 그러나, 본 발명에서와 같이 돌기 및 절개 패턴을 가지는 각각의 화소 및 공통 전극 패턴에 대하여 45°의 경사각을 가지는 선형 홈을 화소 전극 위에 형성되어 있는 절개 패턴과 나란하게 다수개 형성하였을 경우에는 장축이 소도메인의 장변에 대하여 수직을 이루려는 힘과 선형 홈(186)을 따라 누우려는 힘의 충돌에 의하여 소도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 되던 액정 분자가 소도메인의 장변에 대하여 45°의 경사각을 가지며 기울어진다. 즉, 액정 분자가 수직 거동을 하는 동시에 수평 거동하게 되어 정면 시인성 뿐만 아니라 측면 시인성이 향상된다.In this case, when a driving voltage is applied between the common electrode 270 and the pixel electrode 190, the cutting patterns 91, 92, 93, 94, 95, and 96 formed on the pixel electrode 190 and the common electrode 270 are applied. The fringe fields are formed by the projection patterns 271, 272, 273, 274, 275, and 276 formed on the N-side, and the liquid crystal molecules are inclined in a specific direction for each small domain. In this case, when the linear grooves are not formed, the liquid crystal molecules are inclined in a direction perpendicular to the long sides of the small domain, so that the liquid crystal molecules only have vertical behavior, thereby limiting side visibility. However, as in the present invention, when a plurality of linear grooves having an inclination angle of 45 ° with respect to each pixel having the protrusion and the cutting pattern and the common electrode pattern are formed in parallel with the cutting pattern formed on the pixel electrode, the major axis is long. The liquid crystal molecules inclined in a direction perpendicular to the long side of the small domain due to the collision of the force to be perpendicular to the long side of the small domain and the force lying along the linear groove 186. It is inclined with an angle of inclination of °. In other words, the liquid crystal molecules have a vertical behavior and a horizontal behavior, thereby improving not only the front visibility but also the side visibility.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개 패턴의 배치는 여러 다양한 변형이 있을 수 있다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights. In particular, the arrangement of the cutout patterns formed on the pixel electrode and the common electrode may have various variations.

이상과 같은 구성을 통하여 수직 배향 모드 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.Through the above configuration, the side visibility of the vertical alignment mode liquid crystal display device can be improved.

Claims (19)

제1 절연 기판 위에 형성되어 있으며 제1 도메인 분할 수단을 가지는 공통 전극,A common electrode formed on the first insulating substrate and having a first domain dividing means, 안쪽면이 상기 제1 절연 기판의 안쪽면과 대향하고 있는 제2 절연 기판,A second insulating substrate having an inner surface facing the inner surface of the first insulating substrate, 상기 제2 절연기판 위에 형성되어 있는 게이트선,A gate line formed on the second insulating substrate; 상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line, 상기 게이트 절연막 위에 형성되어 있는 데이터선,A data line formed on the gate insulating film, 상기 데이터선 위에 형성되어 있으며 제1 도메인 분할 수단과 45°각도를 이루는 복수의 선형 홈을 가지는 보호막,A protective film formed on the data line and having a plurality of linear grooves formed at an angle of 45 ° with the first domain dividing means, 상기 보호막 위에 형성되어 있으며 제2 도메인 분할 수단을 가지는 화소 전극,A pixel electrode formed on the protective film and having a second domain dividing means, 상기 제1 절연 기판의 바깥쪽 면에 배치되어 있는 제1 편광판,A first polarizing plate disposed on an outer surface of the first insulating substrate, 상기 제2 절연 기판의 바깥쪽 면에 배치되어 있는 제2 편광판,A second polarizing plate disposed on an outer surface of the second insulating substrate, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있으며 수직 배향 모드인 액정층The liquid crystal layer formed between the first insulating substrate and the second insulating substrate and in a vertical alignment mode. 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제1항에서,In claim 1, 상기 선형 홈은 상기 게이트선과 인접하는 영역에서는 상기 게이트선과 수직을 이루도록 형성되어 있고, 상기 데이터선과 인접하는 영역에서는 상기 데이터선과 수직을 이루도록 형성되어 있는 액정 표시 장치.And the linear groove is formed to be perpendicular to the gate line in an area adjacent to the gate line, and is formed to be perpendicular to the data line in an area adjacent to the data line. 제1항에서,In claim 1, 상기 선형 홈의 방향이 상기 제1 및 제2 편광판의 투과축과 평행하는 액정 표시 장치.And a direction of the linear groove is parallel to the transmission axes of the first and second polarizing plates. 제1항에서,In claim 1, 상기 제1 도메인 분할 수단은 돌기 패턴으로 형성되어 있으며 제2 도메인 분할 수단은 절개 패턴으로 형성되어 있는 액정 표시 장치.Wherein the first domain dividing means is formed in a projection pattern and the second domain dividing means is formed in a cut pattern. 제1 절연 기판 위에 형성되어 있으며 제1 절개 패턴을 가지는 공통 전극,A common electrode formed on the first insulating substrate and having a first cutting pattern; 안쪽면이 상기 제1 절연 기판의 안쪽면과 대향하고 있는 제2 절연 기판,A second insulating substrate having an inner surface facing the inner surface of the first insulating substrate, 상기 제2 절연기판 위에 형성되어 있는 게이트선,A gate line formed on the second insulating substrate; 상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line, 상기 게이트 절연막 위에 형성되어 있는 데이터선,A data line formed on the gate insulating film, 상기 데이터선 위에 형성되어 있으며 제1 절개 패턴과 45°각도를 이루는 복수의 선형 홈을 가지는 보호막,A passivation layer formed on the data line and having a plurality of linear grooves formed at a 45 ° angle with the first incision pattern, 상기 보호막 위에 형성되어 있으며 제2 절개 패턴을 가지는 화소 전극,A pixel electrode formed on the passivation layer and having a second cutout pattern; 상기 제1 절연 기판의 바깥쪽 면에 배치되어 있는 제1 편광판,A first polarizing plate disposed on an outer surface of the first insulating substrate, 상기 제2 절연 기판의 바깥쪽 면에 배치되어 있는 제2 편광판,A second polarizing plate disposed on an outer surface of the second insulating substrate, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있으며 수직 배향 모드인 액정층The liquid crystal layer formed between the first insulating substrate and the second insulating substrate and in a vertical alignment mode. 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제5항에서,In claim 5, 상기 선형 홈은 상기 게이트선과 인접하는 영역에서는 상기 게이트선과 수직을 이루도록 형성되어 있고, 상기 데이터선과 인접하는 영역에서는 상기 데이터선과 수직을 이루도록 형성되어 있는 액정 표시 장치.And the linear groove is formed to be perpendicular to the gate line in an area adjacent to the gate line, and is formed to be perpendicular to the data line in an area adjacent to the data line. 제5항에서,In claim 5, 상기 선형 홈의 방향이 상기 제1 및 제2 편광판의 투과축과 평행하는 액정 표시 장치.And a direction of the linear groove is parallel to the transmission axes of the first and second polarizing plates. 제1 절연 기판 위에 형성되어 있으며 제1 돌기 패턴을 가지는 공통 전극,A common electrode formed on the first insulating substrate and having a first protrusion pattern; 안쪽면이 상기 제1 절연 기판의 안쪽면과 대향하고 있는 제2 절연 기판,A second insulating substrate having an inner surface facing the inner surface of the first insulating substrate, 상기 제2 절연기판 위에 형성되어 있는 게이트선,A gate line formed on the second insulating substrate; 상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line, 상기 게이트 절연막 위에 형성되어 있는 데이터선,A data line formed on the gate insulating film, 상기 데이터선 위에 형성되어 있으며 제1 돌기 패턴과 45°각도를 이루는 복수의 선형 홈을 가지는 보호막,A protective film formed on the data line and having a plurality of linear grooves formed at an angle of 45 ° with the first protrusion pattern; 상기 보호막 위에 형성되어 있으며 제2 돌기 패턴을 가지는 화소 전극,A pixel electrode formed on the passivation layer and having a second protrusion pattern; 상기 제1 절연 기판의 바깥쪽 면에 배치되어 있는 제1 편광판,A first polarizing plate disposed on an outer surface of the first insulating substrate, 상기 제2 절연 기판의 바깥쪽 면에 배치되어 있는 제2 편광판,A second polarizing plate disposed on an outer surface of the second insulating substrate, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있으며 수직 배향 모드인 액정층The liquid crystal layer formed between the first insulating substrate and the second insulating substrate and in a vertical alignment mode. 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제8항에서,In claim 8, 상기 선형 홈은 상기 게이트선과 인접하는 영역에서는 상기 게이트선과 수직을 이루도록 형성되어 있고, 상기 데이터선과 인접하는 영역에서는 상기 데이터선과 수직을 이루도록 형성되어 있는 액정 표시 장치.And the linear groove is formed to be perpendicular to the gate line in an area adjacent to the gate line, and is formed to be perpendicular to the data line in an area adjacent to the data line. 제8항에서,In claim 8, 상기 선형 홈의 방향이 상기 제1 및 제2 편광판의 투과축과 평행하는 액정 표시 장치.And a direction of the linear groove is parallel to the transmission axes of the first and second polarizing plates. 제1 절연 기판 위에 형성되어 있으며 제1 도메인 분할 수단을 가지는 공통 전극,A common electrode formed on the first insulating substrate and having a first domain dividing means, 안쪽면이 상기 제1 절연 기판의 안쪽면과 대향하고 있는 제2 절연 기판,A second insulating substrate having an inner surface facing the inner surface of the first insulating substrate, 상기 제2 절연기판 위에 형성되어 있는 게이트선,A gate line formed on the second insulating substrate; 상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line, 상기 게이트 절연막 위에 형성되어 있는 데이터선,A data line formed on the gate insulating film, 상기 데이터선 위에 무기 물질로 이루어진 보호막,A protective film made of an inorganic material on the data line, 상기 보호막 위에 형성되어 있으며 제1 도메인 분할 수단과 45°각도를 이루는 복수의 선형 홈을 가지는 유기막,An organic film formed on the protective film and having a plurality of linear grooves formed at an angle of 45 ° with the first domain dividing means, 상기 유기막 위에 형성되어 있으며 제2 도메인 분할 수단을 가지는 화소 전극,A pixel electrode formed on the organic film and having a second domain dividing means, 상기 제1 절연 기판의 바깥쪽 면에 배치되어 있는 제1 편광판,A first polarizing plate disposed on an outer surface of the first insulating substrate, 상기 제2 절연 기판의 바깥쪽 면에 배치되어 있는 제2 편광판,A second polarizing plate disposed on an outer surface of the second insulating substrate, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있으며 수직 배향 모드인 액정층The liquid crystal layer formed between the first insulating substrate and the second insulating substrate and in a vertical alignment mode. 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제11항에서,In claim 11, 상기 선형 홈은 상기 게이트선과 인접하는 영역에서는 상기 게이트선과 수직을 이루도록 형성되어 있고, 상기 데이터선과 인접하는 영역에서는 상기 데이터선과 수직을 이루도록 형성되어 있는 액정 표시 장치.And the linear groove is formed to be perpendicular to the gate line in an area adjacent to the gate line, and is formed to be perpendicular to the data line in an area adjacent to the data line. 제11항에서,In claim 11, 상기 선형 홈의 방향이 상기 제1 및 제2 편광판의 투과축과 평행하는 액정 표시 장치.And a direction of the linear groove is parallel to the transmission axes of the first and second polarizing plates. 제11항에서,In claim 11, 상기 제1 도메인 분할 수단과 제2 도메인 분할 수단은 각각 절개 패턴 또는 돌기 패턴 중 어느 하나를 선택하여 형성되어 있는 액정 표시 장치.And the first domain dividing means and the second domain dividing means are formed by selecting any one of a cutting pattern and a projection pattern, respectively. 제1 절연 기판,First insulating substrate, 상기 제1 절연 기판의 바깥쪽 면에 배치되어 있는 제1 편광판,A first polarizing plate disposed on an outer surface of the first insulating substrate, 상기 제1 절연 기판 위에 형성되어 있으며 화소 영역을 구획하는 블랙 매트릭스,A black matrix formed on the first insulating substrate and partitioning the pixel region; 상기 화소 영역 각각에 형성되어 있는 색 필터,A color filter formed in each of the pixel regions, 상기 색 필터 위에 형성되어 있으며 제1 도메인 분할 수단을 가지는 공통 전극,A common electrode formed on the color filter and having a first domain dividing means, 안쪽면이 상기 제1 절연 기판의 안쪽면과 대향하고 있는 제2 절연 기판,A second insulating substrate having an inner surface facing the inner surface of the first insulating substrate, 상기 제2 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,A gate line formed on the second insulating substrate and including a gate electrode; 상기 제2 절연 기판 위에 형성되어 있는 유지 전극선,A storage electrode line formed on the second insulating substrate, 상기 게이트선 및 유지 전극선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line and the storage electrode line; 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은편에 위치하는 드레인 전극을 포함하는 데이터선,A data line formed on the gate insulating layer and including a source electrode adjacent to the gate electrode and a drain electrode opposite to the source electrode with respect to the gate electrode; 상기 데이터선 위에 형성되어 있으며 상기 제1 도메인 분할 수단과 45°의 각도를 이루는 복수의 선형 홈을 가지는 보호막,A protective film formed on the data line and having a plurality of linear grooves formed at an angle of 45 ° with the first domain dividing means, 상기 보호막 위에 형성되어 있으며 제2 도메인 분할 수단을 가지는 화소 전극,A pixel electrode formed on the protective film and having a second domain dividing means, 상기 제2 절연 기판의 바깥쪽 면에 배치되어 있는 제2 편광판,A second polarizing plate disposed on an outer surface of the second insulating substrate, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 형성되어 있으며 수직 배향 모드인 액정층The liquid crystal layer formed between the first insulating substrate and the second insulating substrate and in a vertical alignment mode. 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제15항에서,The method of claim 15, 상기 색 필터와 상기 공통 전극 사이에 형성되어 있는 오버코트막을 더 포함하는 액정 표시 장치.And an overcoat film formed between the color filter and the common electrode. 제15항에서,The method of claim 15, 상기 선형 홈은 상기 게이트선과 인접하는 영역에서는 상기 게이트선과 수직을 이루도록 형성되어 있고, 상기 데이터선과 인접하는 영역에서는 데이터선과 수직을 이루도록 형성되어 있는 액정 표시 장치.And the linear groove is formed to be perpendicular to the gate line in an area adjacent to the gate line, and is formed to be perpendicular to the data line in an area adjacent to the data line. 제15항에서,The method of claim 15, 상기 선형 홈의 방향이 상기 제1 및 제2 편광판의 투과축과 평행하는 액정 표시 장치.And a direction of the linear groove is parallel to the transmission axes of the first and second polarizing plates. 제15항에서,The method of claim 15, 상기 제1 도메인 분할 수단과 제2 도메인 분할 수단은 각각 절개 패턴 또는 돌기 패턴 중 어느 하나를 선택하여 형성되어 있는 액정 표시 장치.And the first domain dividing means and the second domain dividing means are formed by selecting any one of a cutting pattern and a projection pattern, respectively.