KR20040102984A - Sub_micron pattern forming method of semiconductor device - Google Patents

Sub_micron pattern forming method of semiconductor device Download PDF

Info

Publication number
KR20040102984A
KR20040102984A KR1020030034847A KR20030034847A KR20040102984A KR 20040102984 A KR20040102984 A KR 20040102984A KR 1020030034847 A KR1020030034847 A KR 1020030034847A KR 20030034847 A KR20030034847 A KR 20030034847A KR 20040102984 A KR20040102984 A KR 20040102984A
Authority
KR
South Korea
Prior art keywords
temperature
pattern
photoresist
photosensitive film
forming
Prior art date
Application number
KR1020030034847A
Other languages
Korean (ko)
Inventor
김부득
김재현
김영호
이창호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030034847A priority Critical patent/KR20040102984A/en
Publication of KR20040102984A publication Critical patent/KR20040102984A/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

PURPOSE: A method for forming a fine pattern of a semiconductor device is provided to obtain a stable photoresist layer composition, to embody a uniform CD(Critical Dimension) of contact holes and to reduce manufacturing processes by performing an exposure at a low temperature and a hard bake under glass transition temperature. CONSTITUTION: A photoresist layer is coated on a semiconductor substrate(300) with a layer to be etched(310). An exposure is performed on the photoresist layer at a temperature of 0 to -73°C. A photoresist pattern(370) is formed by developing the exposed photoresist layer at room temperature. A hard bake is performed on the photoresist pattern at a temperature of 100 to 110°C.

Description

반도체소자의 미세 패턴 형성 방법{SUB_MICRON PATTERN FORMING METHOD OF SEMICONDUCTOR DEVICE}SUB_MICRON PATTERN FORMING METHOD OF SEMICONDUCTOR DEVICE}

본 발명은 반도체소자의 미세 패턴 형성 방법에 관한 것이다. 보다 상세하게는, 반도체 사진 공정 시 저온에서 노광 공정 및 유리전이온도 미만에서 하드 베이크 공정을 수행하여 미세 패턴인 콘택 홀을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a fine pattern of a semiconductor device. More specifically, the present invention relates to a method of forming a contact hole, which is a fine pattern, by performing a hard bake process at a low temperature and a glass transition temperature at a low temperature during a semiconductor photo process.

최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 형성 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.The recent trend toward higher integration of semiconductor devices has been greatly influenced by the development of fine pattern formation technology, and the miniaturization of photoresist patterns, which are widely used as masks such as etching or ion implantation processes, is essential in forming semiconductor devices.

상기한 감광막패턴의 미세화를 위한 공정 중 하나로 콘택 홀(CONTACT HOLE) 패턴을 형성 시 노광 장비의 분해능 이상의 미세 콘택 홀을 형성하기 위한 공정 기술로 감광막패턴의 플로우 공정 (FLOW PROCESS)이 있다.One of the processes for miniaturization of the photoresist pattern is a flow process of the photoresist pattern as a process technology for forming a fine contact hole having a resolution higher than that of an exposure apparatus when forming a contact hole pattern.

상기 감광막패턴의 플로우 공정은 근래에 많은 발전을 이루어 현재 양산 공정에 도입중인 공정 기술로서, 콘택홀 형성 공정 시 노광 공정과 현상 공정을 실시하여 노광 장비의 분해능 정도의 감광막 패턴을 형성한 다음, 감광막의 유리전이온도 이상으로 열에너지를 인가하여 감광막패턴이 열 유동 (THERMAL FLOW)되도록 하는 공정을 의미한다. 이 때 공급된 열에너지에 의해 이미 형성된 감광막 패턴은 원래의 크기를 감소하는 방향으로 열 유동하여 최종적으로 집적 공정에 요구되는 미세 콘택 홀 패턴을 얻게 된다.The flow process of the photoresist pattern has been developed in recent years and is currently being introduced into the mass production process. The exposure process and the development process are performed during the contact hole forming process to form a photoresist pattern having a resolution of the exposure equipment, and then It means a process to apply the thermal energy above the glass transition temperature of the photosensitive film pattern to the heat flow (THERMAL FLOW). At this time, the photoresist pattern already formed by the supplied thermal energy is thermally flowed in a direction of decreasing original size to finally obtain a fine contact hole pattern required for the integration process.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 미세 패턴 형성방법을 설명한다.Hereinafter, a method of forming a fine pattern of a semiconductor device according to the prior art will be described with reference to the accompanying drawings.

도 1a 및 도 1f 는 종래기술에 따른 반도체소자의 미세 패턴 형성방법을 도시한 단면도로서, 콘택 홀을 형성하기 위한 감광막패턴의 형성방법을 도시한다.1A and 1F are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device according to the related art, and illustrate a method of forming a photoresist pattern for forming a contact hole.

먼저 도 1a를 참조하면, 반도체기판(100) 상부에 피식각층(110)을 형성한다. 이때, 상기 피식각층(110)은 BPSG, TEOS막 등의 절연막이 사용된다.First, referring to FIG. 1A, an etched layer 110 is formed on an upper portion of a semiconductor substrate 100. In this case, an insulating layer such as a BPSG or TEOS film is used as the etching target layer 110.

다음, 상기 피식각층(110) 상부에 화학 증폭형 레지스트를 도포하여 감광막(120)을 형성한다.Next, a chemically amplified resist is coated on the etched layer 110 to form a photoresist film 120.

그 다음 도 1b를 참조하면, 콘택 마스크(130)를 노광 마스크로 이용한 노광 공정을 수행한다. 이때 사용하는 광원(140)으로는 DUV(DEEP ULTRAVIOLET)를 사용한다.Next, referring to FIG. 1B, an exposure process using the contact mask 130 as an exposure mask is performed. The light source 140 used at this time uses a DUV (DEEP ULTRAVIOLET).

상기 노광 공정에서 상기 콘택 마스크(130)에 의하여 DUV에 노출되는 지역(150a)과 노출되지 않는 지역(150b)이 발생한다.In the exposure process, an area 150a exposed to the DUV and an area 150b not exposed by the contact mask 130 are generated.

상기 DUV에 노출되는 지역(150a)의 크기는 목표 콘택 홀 CD(CRITICAL DIMENSION, 이하에서는 CD로 명명함)의 100㎚ 보다 크게 140㎚로 형성된다.The size of the region 150a exposed to the DUV is greater than 100 nm of the target contact hole CD (CRITICAL DIMENSION, hereinafter referred to as CD).

그리고 상기 DUV에 노출되는 지역(150a)에서 상기 DUV에 의하여 PAG(PHOTOCHEMICAL ACID GENERATOR, 광발생제)가 분해되어 산 촉매(ACID CATALYST, H+)가 생성된다.In the region 150a exposed to the DUV, a PAG (PHOTOCHEMICAL ACID GENERATOR) is decomposed by the DUV to generate an acid catalyst (ACID CATALYST, H +).

상기 산 촉매의 역할은 상기 노광 공정을 진행 후에 감광막 패턴을 형성하기 위하여 현상 공정을 진행하는 동안 상기 감광막의 구조와 용해 속도를 변화시키는 일련의 화학적인 반응을 시작하는 것이다.The role of the acid catalyst is to initiate a series of chemical reactions that change the structure and dissolution rate of the photoresist film during the development process to form a photoresist pattern after the exposure process.

다음에 도 1c를 참조하면, 상기 노광 공정을 완료한 결과물을 현상하기 전에후 노광 베이크(PEB, post exposure bake, 이하에서는 PEB라 명명함) 공정을 실시한다.Next, referring to FIG. 1C, a post exposure bake (PEB, hereinafter referred to as PEB) process is performed before developing a result of completing the exposure process.

상기 PEB 공정은 보통 130~140℃의 핫 플레이트에서 진행한다. 상기 PEB 공정을 진행하면서 DUV에 노출되는 지역(150a)에서 DUV에 노출되는 않은 지역(150b)으로 'A' 영역만큼 상기 산 촉매의 확산이 일어나서 결과적으로 DUV에 노출되는 지역(150a)의 크기는 140㎚ 이상으로 형성된다.The PEB process is usually carried out in a hot plate of 130 ~ 140 ℃. During the PEB process, the diffusion of the acid catalyst from the region 150a exposed to the DUV to the region 150b not exposed to the DUV occurs as much as the 'A' region. As a result, the size of the region 150a exposed to the DUV is It is formed at 140 nm or more.

도 1d를 참조하면, 상기 PEB 공정을 마친 패턴을 현상액을 사용하여 DUV에 노출되는 지역(150a) 뿐만 아니라 상기 산 촉매의 확산이 일어난 'A' 영역까지 현상하여 140㎚ 이상인 콘택 홀 CD를 구비한 감광막 패턴(160)을 형성한다.Referring to FIG. 1D, the pattern having completed the PEB process is developed not only to the region 150a exposed to DUV using a developer but also to the 'A' region where the acid catalyst is diffused, and has a contact hole CD of 140 nm or more. The photoresist pattern 160 is formed.

도 1e를 참조하면, 상기 현상 공정에 의하여 형성된 상기 감광막 패턴(160)을 유리전이온도 이상인 130℃에서 1차 베이크를 진행하여 'B' 영역정도 크기로 변형시켜 결과적으로 140㎚ 인 콘택 홀 CD를 구비한 감광막 패턴(170)를 형성한다.Referring to FIG. 1E, the photosensitive film pattern 160 formed by the developing process is subjected to a first bake at 130 ° C., which is equal to or higher than the glass transition temperature, to be transformed into a size of a region 'B', resulting in a 140 nm contact hole CD. The photosensitive film pattern 170 is formed.

도 1f 을 참조하면, 상기 1차 베이크를 완료한 상기 감광막 패턴(170)을 유리전이온도 이상인 140℃에서 2차 베이크를 수행하여 고온에 의하여PAG(PHOTOCHEMICAL ACID GENERATOR, 광발생제)가 분해되어 산 촉매가 생성되고, 상기 산 촉매는 산에 민감한 보호기(PROTECTING GROUP)를 탈리(DEPROTECTION)시키는 변형(DEFORMATION)을 일으켜 상기 감광막 패턴(170)의 두께 감소와 상기 감광막의 측면 확장을 일으켜 결과적으로 목표 콘택 홀 CD인 100㎚를 구비하는 감광막 패턴(180)을 얻는다.Referring to FIG. 1F, the photosensitive film pattern 170 having completed the first bake is subjected to a second bake at 140 ° C. above a glass transition temperature, whereby PAG (PHOTOCHEMICAL ACID GENERATOR) is decomposed by high temperature. A catalyst is produced, and the acid catalyst causes deformation to deproduce an acid-sensitive protecting group, resulting in a decrease in thickness of the photoresist pattern 170 and lateral expansion of the photoresist, resulting in a target contact. The photosensitive film pattern 180 provided with 100 nm which is a hole CD is obtained.

상기 종래기술에 따른 반도체소자의 미세 패턴 형성방법인 감광막 패턴의 플로우 공정 (flow process)을 돕기 위하여 온도의 변화에 따른 감광막의 중량 손실을 나타내는 그래프를 아래에 설명한다.A graph showing the weight loss of the photosensitive film according to the change of temperature will be described below to assist the flow process of the photosensitive film pattern, which is a method of forming a fine pattern of the semiconductor device according to the related art.

도 2 는 본 발명을 돕기 위한 온도에 따른 감광막의 중량 손실을 나타내는 그래프이다.Figure 2 is a graph showing the weight loss of the photosensitive film with temperature to assist the present invention.

상기 그래프는 화학 증폭계 레지스트인 감광막을TGA(THERMOGRAVIMETRIC ANALYSIS) 열 분석법을 이용한 결과를 나타낸다.The graph shows a result of using a TGA (THERMOGRAVIMETRIC ANALYSIS) thermal analysis method for the photosensitive film which is a chemical amplification resist.

도 2를 참조하면, X 축은 온도의 변화를 표시한다. Y 축은 감광막의 중량 손실을 표시한다.Referring to FIG. 2, the X axis indicates a change in temperature. The Y axis indicates the weight loss of the photosensitive film.

C부분의 온도에서 상기 감광막의 중량 손실을 일어나고 있다. 이 온도를 상기 감광막의 유리전이온도로 부른다.The weight loss of the photosensitive film occurs at the temperature of part C. This temperature is called the glass transition temperature of the photosensitive film.

상기 플로우 공정은 유리전이온도 이상의 고온에서 가열하기 때문에 상기 감광막의 조성물의 분해, 재배열, 벌크 효과(BULK EFFECT) 발생 및 패턴 시프트(PATTERN SHIFT)등의 여러 가지 단점을 근본적으로 내포하는 공정이다. 그리고 가열하는 설비의 온도 균일도의 차이에 따라 구현되는 CD의 차이가 발생함으로 CD 산포를 크게하여 공정 신뢰성을 떨어뜨린다.Since the flow process is heated at a high temperature above the glass transition temperature, it is a process that contains various disadvantages such as decomposition, rearrangement, bulk effect (BULK EFFECT) generation and pattern shift (PATTERN SHIFT) of the photosensitive film composition. In addition, since the difference of the CD is realized according to the difference in temperature uniformity of the heating equipment, the CD dispersion is increased to lower the process reliability.

본 발명의 목적은 상기 문제점들을 해결하는 반도체소자의 미세 패턴 형성방법을 제공하는 것이다.An object of the present invention is to provide a method for forming a fine pattern of a semiconductor device to solve the above problems.

도 1a 및 도 1f 는 본 발명에 따른 일 실시예로서 반도체소자의 미세 패턴 형성방법을 도시한 단면도로서, 콘택 홀을 형성하기 위한 감광막패턴의 형성방법을 도시한다.1A and 1F are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention, and illustrate a method of forming a photoresist pattern for forming contact holes.

도 2 는 본 발명을 돕기 위한 온도에 따른 감광막의 중량 손실을 나타내는 그래프이다.Figure 2 is a graph showing the weight loss of the photosensitive film with temperature to assist the present invention.

도 3a 및 도 3d 는 본 발명에 따른 일 실시예로서 반도체소자의 미세 패턴 형성방법을 도시한 단면도로서, 콘택 홀을 형성하기 위한 감광막패턴의 형성방법을 도시한다.3A and 3D are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention, and illustrate a method of forming a photoresist pattern for forming contact holes.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100,300 : 반도체기판 110, 310 : 피식각층(BPSG, PSG 등)100,300: semiconductor substrate 110, 310: etching layer (BPSG, PSG, etc.)

120, 320 : 감광막 130, 330 : 콘택 마스크120, 320: photoresist 130, 330: contact mask

140, 340 : 광원 150a,350a : 광원에 노출되는 지역140, 340: light source 150a, 350a: area exposed to the light source

150b, 350b : 광원에 노출되지 않는 지역150b, 350b: areas not exposed to light

160, 170, 180, 360, 370 : 감광막 패턴160, 170, 180, 360, 370: photoresist pattern

상기 목적을 달성하기 위하여, 본 발명은 피식각층이 형성된 반도체 기판상부에 감광막을 도포하는 단계와 상기 감광막을 상온에서 저온으로 하강시켜 노광하는 단계와 상기 감광막을 저온에서 상온으로 승온시켜 현상하여 감광막 패턴을 형성하는 단계와 상기 감광막 패턴을 상온에서 고온으로 승온시켜 하드 베이크를 수행하는 단계를 구비하는 것을 특징으로 하는 반도체소자의 미세 패턴 형성방법를 제공하는 것이다.In order to achieve the above object, the present invention comprises the steps of applying a photoresist film on the semiconductor substrate on which the etched layer is formed and the photoresist film is lowered from room temperature to low temperature to expose and the photosensitive film is heated to develop at low temperature to develop a photoresist pattern It provides a method of forming a fine pattern of a semiconductor device, characterized in that it comprises the step of performing a hard bake and the step of raising the photosensitive film pattern from room temperature to high temperature.

이하, 본 발명의 바람직한 실시예를 첨부하는 도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 3a 및 도 3d 는 본 발명에 따른 일 실시예로서 반도체소자의 미세 패턴 형성방법을 도시한 단면도로서, 콘택 홀을 형성하기 위한 감광막패턴의 형성방법을 도시한다.3A and 3D are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention, and illustrate a method of forming a photoresist pattern for forming contact holes.

먼저 도 3a 를 참조하면, 반도체기판(300) 상부에 피식각층(310)을 형성한다. 이때, 상기 피식각층(310)은 BPSG, TEOS막 등의 절연막이 사용된다.First, referring to FIG. 3A, an etched layer 310 is formed on the semiconductor substrate 300. In this case, an insulating layer such as a BPSG or TEOS film is used as the etching target layer 310.

다음, 상기 피식각층(310) 상부에 화학 증폭형 레지스트를 도포하여 감광막(320)을 형성한다.Next, a chemically amplified resist is coated on the etched layer 310 to form a photoresist layer 320.

그 다음, 도 3b 를 참조하면, 상기 감광막을 노광기(미도시)에 투입한다.Next, referring to FIG. 3B, the photosensitive film is introduced into an exposure machine (not shown).

상기 노광기는 미세 패턴을 형성하는 공정에서 온도 변화에 따른 상기 감광막의 부피 팽창을 고려하여 상기 부피 팽창 전에 상기 감광막 패턴을 수축시키기 위하여 저온, 즉 0℃ ~ -73℃을 유지해야 한다.The exposure apparatus should maintain a low temperature, that is, 0 ° C. to −73 ° C. in order to shrink the photoresist pattern before the volume expansion in consideration of the volume expansion of the photoresist film according to temperature change in the process of forming a fine pattern.

상기 저온, 즉 0℃ ~ -73℃는 열가소성 수지의 화학식, V=V0[1+α(T-T0)]에서 결정된 온도이다. V0은저온에서의 부피, V는 상온(23℃)에서의 부피, T0은 저온 절대 온도, T는 상온 절대온도(296K) 및 α는 열 팽창 계수( ~1.5×10-4/K) 이다.The low temperature, that is, 0 ° C. to −73 ° C., is a temperature determined by the chemical formula of the thermoplastic resin, V = V 0 [1 + α (TT 0 )]. V 0 is the volume at low temperature, V is the volume at room temperature (23 ° C), T 0 is the absolute low temperature, T is the absolute temperature at room temperature (296K) and α is the coefficient of thermal expansion (~ 1.5 × 10 -4 / K) to be.

상기 화학식에 의하여 상온에서의 부피 팽창의 정도가 결정이 되면 저온의 온도는 0℃ ~ -73℃에서 결정되어 진다.When the degree of volume expansion at room temperature is determined by the above formula, the temperature of low temperature is determined at 0 ° C to -73 ° C.

그러므로 상기 저온, 즉 0℃ ~ -73℃을 유지해야 할 수 있는 저온 챔버를 구비한다. 상기 저온 챔버를 저온으로 유지하기 위하여 드라이 아이스(DRY ICE) 나 액화질소 등의 냉매를 사용하여 온도를 제어하는 온도 제어부를 구비한다.It is therefore equipped with a low temperature chamber which may have to maintain the low temperature, ie 0 ° C. to −73 ° C. In order to maintain the low temperature chamber at a low temperature, a temperature controller is provided to control the temperature by using a coolant such as dry ice or liquefied nitrogen.

또한 바람직하게 저온, 즉 0℃ ~ -73℃을 유지할 수 있는 콜드 플레이트(COLD PLATE)를 구비할 수 있다.In addition, it may be preferably provided with a cold plate (COLD PLATE) that can maintain a low temperature, that is, 0 ℃ ~ -73 ℃.

상기 노광기에서 콘택 마스크(330)를 노광 마스크로 이용한 노광 공정을 수행한다. 이때 사용하는 광원(340)으로는 DUV(DEEP ULTRAVIOLET)를 사용한다.In the exposure machine, an exposure process using the contact mask 330 as an exposure mask is performed. In this case, DUV (DEEP ULTRAVIOLET) is used as the light source 340.

상기 노광 공정에서 상기 콘택 마스크(330)에 의하여 DUV에 노출되는 지역(350a)과 노출되지 않는 지역(350b)이 발생한다.In the exposure process, an area 350a exposed to the DUV and an area 350b not exposed by the contact mask 330 are generated.

상기 DUV에 노출되는 지역(150a)의 크기는 목표 콘택 홀 CD(CRITICAL DIMENSION, 이하에서는 CD로 명명함)의 100㎚ 보다 크게 140㎚로 형성된다.The size of the region 150a exposed to the DUV is greater than 100 nm of the target contact hole CD (CRITICAL DIMENSION, hereinafter referred to as CD).

상기 DUV에 노출되는 지역(350a)에서 상기 DUV에 의하여 산 촉매가 생성된다. 상기 산 촉매의 역할은 상기 노광 공정을 진행 후에 감광막 패턴을 형성하기 위하여 현상 공정을 진행하는 동안 상기 감광막의 구조와 용해 속도를 변화시키는 일련의 화학적인 반응을 시작하는 것이다.The acid catalyst is produced by the DUV in the area 350a exposed to the DUV. The role of the acid catalyst is to initiate a series of chemical reactions that change the structure and dissolution rate of the photoresist film during the development process to form a photoresist pattern after the exposure process.

도 3c를 참조하면, 상기 저온 노광 공정을 마친 상기 감광막을 상기 저온에서 상온까지 승온시키면서 현상액을 사용하여 DUV에 노출되는 지역(350a)를 현상한다. 상기 현상하는 동안 DUV에 노출되는 지역(350a)의 감광막이 온도에 의한 부피 팽창을 'D' 영역만큼 일으켜 20㎚ 정도 축소하여 120㎚인 콘택 홀 CD를 구비한 감광막 패턴(360)을 형성한다.Referring to FIG. 3C, the area 350a exposed to the DUV is developed using a developer while raising the photoresist film after the low temperature exposure process from the low temperature to the normal temperature. During the development, the photoresist film in the area 350a exposed to the DUV causes the volume expansion due to temperature to be reduced by about 'D' region to reduce by about 20 nm to form the photoresist pattern 360 including the contact hole CD having 120 nm.

도 3d를 참조하면, 상기 현상 공정을 완료한 상기 감광막 패턴(360)를 상온에서 고온 인 100℃~110℃에서 하드 베이크를 수행한다. 즉 도 2에서 보여주듯이 상기 감광막 패턴(360)의 변형이 일어나지 않는 유리전이온도 미만인 100℃~110℃에서 하드 베이크를 수행하여 상기 감광막 패턴(360)의 부피 팽창만을 'F' 영역만큼 일으켜 20㎚ 정도 축소된 100㎚인 콘택 홀 CD를 구비한 감광막 패턴(370)을 형성한다.Referring to FIG. 3D, the photosensitive film pattern 360 having completed the development process is hard baked at 100 ° C. to 110 ° C., which is a high temperature at room temperature. That is, as shown in FIG. 2, the hard bake is performed at a temperature of 100 ° C. to 110 ° C. which is less than the glass transition temperature at which the deformation of the photoresist pattern 360 does not occur. A photosensitive film pattern 370 having a contact hole CD of 100 nm scaled down is formed.

따라서 상기 저온 노광 공정과 유리전이온도 미만에서 하드 베이크 공정을 수행함으로 안정적인 감광막 조성물, 균일한 콘택 홀 CD 구현 및 미세 패턴 형성을 위한 공정 단계를 줄여 생산성 향상을 이룬다.Therefore, by performing the hard bake process below the low temperature exposure process and the glass transition temperature, productivity is reduced by reducing the process steps for stable photoresist composition, uniform contact hole CD implementation, and fine pattern formation.

본 발명의 저온 노광 공정과 유리전이온도 미만에서 하드 베이크 공정을 수행함으로 안정적인 감광막 조성물, 균일한 콘택 홀 CD 구현 및 미세 패턴 형성을 위한 공정 단계를 줄여 생산성 향상을 이룬다.By performing the hard bake process below the low temperature exposure process and the glass transition temperature of the present invention, the productivity is reduced by reducing the process steps for stable photoresist composition, uniform contact hole CD implementation and fine pattern formation.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (5)

피식각층이 형성된 반도체 기판 상부에 감광막을 도포하는 단계;Applying a photosensitive film on the semiconductor substrate on which the etched layer is formed; 상기 감광막을 상온에서 저온으로 하강시켜 노광하는 단계;Exposing the photosensitive film to a low temperature from room temperature; 상기 감광막을 저온에서 상온으로 승온시켜 현상하여 감광막 패턴을 형성하는 단계; 및Heating the photosensitive film to a normal temperature at low temperature to form a photoresist pattern; And 상기 감광막 패턴을 상온에서 고온으로 승온시켜 하드 베이크를 수행하는 단계를 구비하는 것을 특징으로 하는 반도체소자의 미세 패턴 형성방법.And heating the photosensitive film pattern from room temperature to high temperature to perform a hard bake. 제 1 항에 있어서, 상기 저온은 0℃ ~ -73℃ 인 것을 특징으로 하는 반도체소자의 미세 패턴 형성방법.The method of claim 1, wherein the low temperature is 0 ° C. to −73 ° C. 6. 제 1 항에 있어서, 상기 하드 베이크는 유리전이온도 미만에서 진행하는 것을 특징으로 하는 반도체소자의 미세 패턴 형성방법.The method of claim 1, wherein the hard bake is performed below a glass transition temperature. 제 1 항에 있어서, 상기 하드 베이크는 100℃~110℃에서 진행하는 것을 특징으로 하는 반도체소자의 미세 패턴 형성방법.The method of claim 1, wherein the hard bake is performed at 100 ° C. to 110 ° C. 7. 제 1 항에 있어서, 상기 감광막은 화학 증폭형 레지스트 인 것을 특징으로 하는 반도체소자의 미세 패턴 형성 방법.The method of forming a fine pattern of a semiconductor device according to claim 1, wherein the photosensitive film is a chemically amplified resist.
KR1020030034847A 2003-05-30 2003-05-30 Sub_micron pattern forming method of semiconductor device KR20040102984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030034847A KR20040102984A (en) 2003-05-30 2003-05-30 Sub_micron pattern forming method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030034847A KR20040102984A (en) 2003-05-30 2003-05-30 Sub_micron pattern forming method of semiconductor device

Publications (1)

Publication Number Publication Date
KR20040102984A true KR20040102984A (en) 2004-12-08

Family

ID=37379170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030034847A KR20040102984A (en) 2003-05-30 2003-05-30 Sub_micron pattern forming method of semiconductor device

Country Status (1)

Country Link
KR (1) KR20040102984A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826456B (en) * 2009-03-02 2012-05-30 中芯国际集成电路制造(上海)有限公司 Method for improving uniformity of feature sizes of grids
CN113299567A (en) * 2021-05-24 2021-08-24 捷捷半导体有限公司 Passivation layer manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826456B (en) * 2009-03-02 2012-05-30 中芯国际集成电路制造(上海)有限公司 Method for improving uniformity of feature sizes of grids
CN113299567A (en) * 2021-05-24 2021-08-24 捷捷半导体有限公司 Passivation layer manufacturing method
CN113299567B (en) * 2021-05-24 2024-02-02 捷捷半导体有限公司 Passivation layer manufacturing method

Similar Documents

Publication Publication Date Title
US5127989A (en) Method of forming a thin film pattern with a trapezoidal cross section
JP2002353195A (en) Method of manufacturing semiconductor device
KR100456312B1 (en) Method of forming ultra fine contact hole for semiconductor device
US20040185382A1 (en) Method for forming a minute pattern and method for manufacturing a semiconductor device using the same
KR20030031599A (en) Method for fabricating semiconductor device
KR100493029B1 (en) Forming method of fine patterns for semiconductor device
KR20040102984A (en) Sub_micron pattern forming method of semiconductor device
KR20040005472A (en) Method of forming dual damascene pattern
KR100555474B1 (en) Fine pattern forming method using acid treatment of photoresist
JPH11162948A (en) Etching of semiconductor device
KR100451508B1 (en) A method for forming contact hole of semiconductor device
KR100861293B1 (en) Method for fabricating photoresist pattern
JP4431307B2 (en) Hot plate oven and photoresist pattern forming method using the same
KR100258365B1 (en) Method for fabricating contact hole of semiconductor device
KR20020090685A (en) Manufacturing method for fine pattern of semiconductor device
JPH10333341A (en) Forming method of resist pattern and production of semiconductor device
KR20070070565A (en) Photolithography for improving uniformity of critical dimension of pattern and contact hole forming method for using the same
KR100309906B1 (en) How to improve dry etching resistance of photoresist
KR100464654B1 (en) Method for forming contact hole of semiconductor device
TW201248685A (en) Method for via formation in a semiconductor device
JPH0348424A (en) Manufacture of semiconductor device
KR19990057890A (en) Method of forming fine pattern of semiconductor device
KR20120037256A (en) Method for forming the pattern in the semiconductor device
KR20030092865A (en) Forming method for fine patterns of semiconductor device
KR20010063611A (en) Method for forming resist pattern

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination