KR20040100937A - Method for processing a surface, method for making a silicon epitaxial wafer and a silicon epitaxial wafer - Google Patents
Method for processing a surface, method for making a silicon epitaxial wafer and a silicon epitaxial wafer Download PDFInfo
- Publication number
- KR20040100937A KR20040100937A KR1020040034749A KR20040034749A KR20040100937A KR 20040100937 A KR20040100937 A KR 20040100937A KR 1020040034749 A KR1020040034749 A KR 1020040034749A KR 20040034749 A KR20040034749 A KR 20040034749A KR 20040100937 A KR20040100937 A KR 20040100937A
- Authority
- KR
- South Korea
- Prior art keywords
- single crystal
- silicon
- crystal substrate
- silicon single
- oxide film
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04D—ROOF COVERINGS; SKY-LIGHTS; GUTTERS; ROOF-WORKING TOOLS
- E04D11/00—Roof covering, as far as not restricted to features covered by only one of groups E04D1/00 - E04D9/00; Roof covering in ways not provided for by groups E04D1/00 - E04D9/00, e.g. built-up roofs, elevated load-supporting roof coverings
- E04D11/02—Build-up roofs, i.e. consisting of two or more layers bonded together in situ, at least one of the layers being of watertight composition
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04D—ROOF COVERINGS; SKY-LIGHTS; GUTTERS; ROOF-WORKING TOOLS
- E04D13/00—Special arrangements or devices in connection with roof coverings; Protection against birds; Roof drainage; Sky-lights
- E04D13/17—Ventilation of roof coverings not otherwise provided for
Abstract
Description
본 발명은 실리콘 단결정기판의 표면 처리방법, 실리콘 에피텍셜 웨이퍼의 제조방법 및 실리콘 에피텍셜 웨이퍼에 관한 것이다.The present invention relates to a surface treatment method for a silicon single crystal substrate, a method for producing a silicon epitaxial wafer, and a silicon epitaxial wafer.
종래, 실리콘 단결정기판의 주표면상에 실리콘 에피텍셜층을 기상 성장시키는 장치로서, 예를 들면 실린더형의 기상 성장장치가 사용되고 있다. 이 기상 성장장치는 반응로의 내부에 다각추대형의 서셉터를 구비하고 있다. 서셉터의 외주면에는 카운터보어링부가 형성되어 있고, 기상 성장시에 실리콘 단결정기판이 세워진 상태로 배치되도록 되어 있다.Background Art Conventionally, for example, a cylindrical vapor phase growth apparatus has been used as a device for vapor-growing a silicon epitaxial layer on a main surface of a silicon single crystal substrate. This vapor phase growth apparatus is provided with a polygonal susceptor in the inside of the reactor. A counterboring portion is formed on the outer circumferential surface of the susceptor, and the silicon single crystal substrate is placed in an upright state during vapor phase growth.
그런데, 이 기상 성장장치를 사용하여 저저항률의 실리콘 단결정기판의 주표면상에 고저항률의 실리콘 에피텍셜층을 기상 성장시키는 경우에는 실리콘 단결정기판의 이면 등으로부터 실리콘 단결정기판 내의 도펀트가 기상 중에 일단 방출되어 실리콘 에피텍셜층에 도핑되는 현상, 즉 오토 도프가 발생하기 쉽다. 그 때문에, 기상 성장을 하기 이전에는 실리콘 단결정기판의 이면에 오토 도프 방지용 실리콘 산화막을 형성한다.However, in the case of vapor-growing a high-resistance silicon epitaxial layer on the main surface of a low-resistance silicon single crystal substrate using this vapor phase growth apparatus, the dopant in the silicon single crystal substrate is released once in the gas phase from the back surface of the silicon single crystal substrate or the like. Therefore, a phenomenon of doping the silicon epitaxial layer, that is, autodoping, is likely to occur. Therefore, before the vapor phase growth, a silicon oxide film for autodoping prevention is formed on the back surface of the silicon single crystal substrate.
단, 상기 실리콘 산화막의 형성에 CVD법을 사용하는 경우에는 실리콘 산화막이 실리콘 단결정기판의 이면으로부터 외주부의 주표면측에 걸쳐 형성되게 되기 때문에, 기상 성장시에 실리콘 단결정기판의 외주부의 주표면측에, 도 9에 도시하는 바와 같은 노듈(5), 즉 덩어리형의 폴리실리콘이 생긴다. 그리고, 이 노듈(5)은 실리콘 에피텍셜 웨이퍼로부터 떨어져 파티클의 원인이 된다. 그 때문에, 종래, 이와 같은 노듈의 발생을 방지하는 방법으로서, 실리콘 단결정기판의 외주부 전체의 실리콘 산화막을 제거한 상태로 기상 성장을 하는 방법이 제안되었다(예를 들면, 일본 특개평 1-248527호 공보 참조).However, in the case of using the CVD method for forming the silicon oxide film, the silicon oxide film is formed from the back surface of the silicon single crystal substrate from the main surface side of the outer peripheral portion to the main surface side of the outer peripheral portion of the silicon single crystal substrate during vapor phase growth. The nodule 5 as shown in FIG. 9, that is, a polysilicon of agglomerates is produced. This nodule 5 is separated from the silicon epitaxial wafer to cause particles. Therefore, conventionally, as a method of preventing the generation of such a nodule, a method of vapor phase growth in the state in which the silicon oxide film of the entire outer circumferential portion of the silicon single crystal substrate is removed has been proposed (for example, Japanese Patent Laid-Open No. 1-248527). Reference).
그런데, 상기 일본 특개평 1-248527호 공보에 개시 방법을 사용하여, 실리콘 단결정기판의 주표면상에 두꺼운 실리콘 에피텍셜층을 예를 들면 실린더형의 기상 성장장치로 기상 성장시키는 경우에는 상기 실리콘 에피텍셜층이 개재하여 상기 서셉터와 실리콘 단결정기판을 접합하여, 실리콘 에피텍셜 웨이퍼에 크랙이 발생하는 경우가 있다. 그 때문에, 이러한 크랙의 발생을 방지하는 방법으로서, 실리콘 에피텍셜층의 성장 속도를 제어한 상태로 기상 성장을 하는 방법이 제안되었다(예를 들면, 일본 특개평 8-279470호 공보 참조).Incidentally, in the case where a thick silicon epitaxial layer is vapor-grown by, for example, a cylindrical vapor phase growth apparatus on the main surface of a silicon single crystal substrate by using the method disclosed in Japanese Patent Laid-Open No. 1-248527, the silicon epi The susceptor and the silicon single crystal substrate are bonded to each other via a textural layer to cause cracks in the silicon epitaxial wafer. Therefore, as a method of preventing such cracks from occurring, a method of vapor phase growth in a state in which the growth rate of the silicon epitaxial layer is controlled has been proposed (for example, see Japanese Patent Laid-Open No. 8-279470).
그렇지만, 상기 일본 특개평 8-279470호 공보 방법을 사용한 경우에는 크랙의 발생을 방지할 수 있지만, 실리콘 에피텍셜층의 성장 속도가 낮기 때문에, 실리콘 에피텍셜 웨이퍼의 생산성이 대폭으로 저하된다.However, when the Japanese Unexamined Patent Application Publication No. 8-279470 method is used, cracks can be prevented, but since the growth rate of the silicon epitaxial layer is low, the productivity of the silicon epitaxial wafer is greatly reduced.
본 발명의 과제는 오토 도프, 파티클 및 크랙의 발생을 억제한 상태로, 높은 성장 속도를 유지하면서 실리콘 단결정기판의 주표면에 실리콘 에피텍셜층을 기상 성장시킬 수 있는 표면 처리방법, 실리콘 에피텍셜 웨이퍼의 제조방법 및 실리콘 에피텍셜 웨이퍼를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is a surface treatment method and a silicon epitaxial wafer which can vapor-grow a silicon epitaxial layer on the main surface of a silicon single crystal substrate while maintaining a high growth rate while suppressing the occurrence of auto dope, particles and cracks. To provide a method of manufacturing and a silicon epitaxial wafer.
본 발명의 제 1 측면에 의하면, 본 발명의 실리콘 단결정기판의 표면 처리방법은 실리콘 단결정기판의 이면에 형성된 실리콘 산화막을 덮고, 또한 실리콘 단결정기판의 외주부의 일부를 액면상에 노출시킨 상태로, 불산 중에 실리콘 단결정기판을 침지하는 불산 처리 공정을 갖는다.According to the first aspect of the present invention, the surface treatment method of the silicon single crystal substrate of the present invention covers a silicon oxide film formed on the back surface of the silicon single crystal substrate, and a portion of the outer peripheral portion of the silicon single crystal substrate is exposed on the liquid surface. There is a hydrofluoric acid treatment step of immersing the silicon single crystal substrate in.
본 발명에 의하면, 실리콘 단결정기판의 이면의 실리콘 산화막을 덮은 상태로 불산(불화수소수) 중에 실리콘 단결정기판을 침지함으로써, 실리콘 단결정기판의 이면의 실리콘 산화막을 에칭 제거하지 않고 잔존시킬 수 있기 때문에, 기상 성장을 하는 경우에 오토 도프의 발생을 억제할 수 있다.According to the present invention, since the silicon single crystal substrate is immersed in hydrofluoric acid (hydrogen fluoride) while covering the silicon oxide film on the back surface of the silicon single crystal substrate, the silicon oxide film on the back surface of the silicon single crystal substrate can be left without etching and removed. Occurrence of autodoping can be suppressed in the case of vapor phase growth.
여기서, 노듈이 발생하는 것은 두께에 격차가 생긴 상태로 얇게 형성된 실리콘 단결정기판의 외주부의 실리콘 산화막이 기상 성장시에 수소 가스로 에칭되어 실리콘 단결정기판을 국소적으로 노출시키고, 이 노출 부분에 실리콘이 기상 성장하기 때문이다. 그래서, 실리콘 단결정기판의 외주부의 일부를 액면상에 노출시킨 상태로 불산 중에 실리콘 단결정기판을 침지함으로써, 실리콘 단결정기판의 외주부 중, 불산 처리 공정에서 잔존하는 외주 산화막 이외의 부분을, 실리콘 산화막에 의해서 덮이지 않은 상태로 하여, 노듈의 발생을 방지할 수 있다. 또한, 불산 처리 공정에서 잔존하는 외주 산화막에 대해서도, 노듈이 발생하기 쉬운 부분, 요컨대, 실리콘 단결정기판의 외주부에서의 주표면측 영역 중 실리콘 산화막의 두께가 비교적 작고, 수소 가스로 에칭되어 성기게 제거되는 부분을, 불산으로부터 증발하는 불산 증기에 의해서 미리 에칭 제거하여, 비교적 두꺼운 실리콘 산화막을 잔존시킬 수 있기 때문에, 기상 성장을 할 때, 잔존하는 실리콘 산화막이 수소로 에칭되어 국소적으로 실리콘 단결정기판을 노출시키기까지의 시간을 길게 하여, 그 만큼 노듈이 발생하기 어렵게 할 수 있다. 그 결과, 노듈에 기인한 파티클이 발생하는 것을 억제할 수 있다.Here, the generation of nodules is caused by a silicon oxide film on the outer circumference of a thin silicon single crystal substrate with gaps in thickness, which is etched with hydrogen gas during gas phase growth to locally expose the silicon single crystal substrate, and the silicon is exposed to this exposed portion. Because the weather grows. Thus, by immersing the silicon single crystal substrate in hydrofluoric acid while exposing a part of the outer peripheral portion of the silicon single crystal substrate on the liquid surface, a portion of the outer peripheral portion of the silicon single crystal substrate other than the outer peripheral oxide film remaining in the hydrofluoric acid treatment step is formed by the silicon oxide film. It is possible to prevent the generation of the nodule in an uncovered state. In addition, the outer oxide film remaining in the hydrofluoric acid treatment step also has a relatively small thickness of the silicon oxide film in the main surface side region at the portion where nodules tend to occur, that is, the outer peripheral portion of the silicon single crystal substrate, and is etched with hydrogen gas to remove it coarsely. Since the part to be etched is removed in advance by hydrofluoric acid vapor evaporating from hydrofluoric acid, and a relatively thick silicon oxide film can be left, during the vapor phase growth, the remaining silicon oxide film is etched with hydrogen to locally remove the silicon single crystal substrate. The time until the exposure can be lengthened, so that nodules can be less likely to occur. As a result, generation | occurrence | production of the particle resulting from a nodule can be suppressed.
그런데, 실리콘 에피텍셜 웨이퍼에 크랙이 발생하는 것은 서셉터의 표면상에 퇴적되는 폴리실리콘층과, 실리콘 단결정기판의 주표면상에 기상 성장하는 실리콘 에피텍셜층이 서셉터와 실리콘 단결정기판의 접촉부 부근에서 일체화하여, 냉각시에 이 부분에 열 응력이 가해지기 때문이다. 그래서, 일부 잔존시킨 외주 산화막과 서셉터를 접촉시킴으로써, 실리콘 단결정기판의 외주부와 서셉터를 비접촉 상태로 할 수 있다. 또한, 실리콘 산화막상에는 실리콘 에피텍셜층이 기상 성장하지 않기 때문에, 이 상태로 기상 성장을 하는 경우에, 서셉터의 표면상에 퇴적되는 폴리실리콘층과 실리콘 단결정기판의 주표면상에서 기상 성장하는 실리콘 에피텍셜층을 일체화하지 않도록 할 수 있기 때문에, 기상 성장 종료 후, 실리콘 에피텍셜 웨이퍼에 크랙이 발생하는 것을 억제할 수 있다.However, cracks in the silicon epitaxial wafer are caused by the polysilicon layer deposited on the susceptor surface and the silicon epitaxial layer vapor-grown on the main surface of the silicon single crystal substrate near the contact portion between the susceptor and the silicon single crystal substrate. This is because the thermal stress is applied to this part during the integration. Therefore, the outer peripheral portion of the silicon single crystal substrate and the susceptor can be brought into a non-contact state by contacting the remaining outer peripheral oxide film with the susceptor. In addition, since the silicon epitaxial layer does not vapor-grow on the silicon oxide film, when epitaxially grown in this state, the silicon epitaxially grown on the main surface of the silicon single crystal substrate and the polysilicon layer deposited on the surface of the susceptor. Since it is possible to prevent the textural layer from being integrated, generation of cracks in the silicon epitaxial wafer can be suppressed after the completion of vapor phase growth.
이상으로부터, 실리콘 에피텍셜층의 성장 속도를 낮게 하지 않더라도, 상기 표면 처리 후의 실리콘 단결정기판의 주표면에 대하여, 오토 도프, 파티클 및 크랙의 발생을 억제한 상태로 실리콘 에피텍셜층을 기상 성장시킬 수 있다.As described above, even if the growth rate of the silicon epitaxial layer is not lowered, the silicon epitaxial layer can be vapor-grown on the main surface of the silicon single crystal substrate after the surface treatment while suppressing the occurrence of auto dope, particles, and cracks. have.
또한, 본 발명의 제 2 측면에 의하면, 본 발명의 실리콘 단결정기판의 표면 처리방법은Further, according to the second aspect of the present invention, the surface treatment method of the silicon single crystal substrate of the present invention is
CVD법에 의해서 실리콘 단결정기판의 이면에 실리콘 산화막을 형성하는 산화막 형성 공정과,An oxide film forming step of forming a silicon oxide film on the back surface of a silicon single crystal substrate by CVD;
실리콘 단결정기판의 주표면측 외주부에 불산 증기를 쏘이는 불산 처리 공정을 이 순서로 행한다.A hydrofluoric acid treatment step in which hydrofluoric acid vapor is injected into the outer peripheral part of the main surface side of the silicon single crystal substrate is performed in this order.
본 발명에 의하면, CVD법에 의해서 실리콘 단결정기판의 이면에 실리콘 산화막을 형성함으로써, 실리콘 단결정기판의 이면을 실리콘 산화막에 의해서 덮인 상태로 할 수 있기 때문에, 기상 성장을 할 때에 오토 도프의 발생을 억제할 수 있다.According to the present invention, since the silicon oxide film is formed on the back surface of the silicon single crystal substrate by the CVD method, the back surface of the silicon single crystal substrate can be covered with the silicon oxide film, thereby suppressing the occurrence of auto dope during gas phase growth. can do.
또한, 실리콘 단결정기판의 주표면측 외주부에 불산 증기를 쏘임으로써, 실리콘 단결정기판의 외주부의 주표면측에 형성되는 실리콘 산화막 중, 노듈이 발생하기 쉬운 부분, 요컨대 실리콘 산화막의 두께가 비교적 작고, 수소 가스로 에칭되어 성기게 제거되는 부분을, 미리 에칭 제거하여, 비교적 두꺼운 실리콘 산화막을 잔존시킬 수 있다. 따라서, 기상 성장을 할 때, 잔존하는 실리콘 산화막이 수소로에칭되어 국소적으로 실리콘 단결정기판을 노출시키기까지의 시간을 길게 하여, 그 만큼 노듈이 발생하기 어렵게 할 수 있다. 그 결과, 노듈에 기인한 파티클이 발생하는 것을 억제할 수 있다.In addition, the hydrofluoric acid vapor is injected into the outer circumferential portion of the main surface side of the silicon single crystal substrate so that the portion of the silicon oxide film formed on the main surface side of the outer circumferential portion of the silicon single crystal substrate tends to generate nodules, that is, the thickness of the silicon oxide film is relatively small, The portion that is etched into the gas and is coarse removed can be etched away in advance to leave a relatively thick silicon oxide film. Therefore, during gas phase growth, the time required for the remaining silicon oxide film to be etched with hydrogen to locally expose the silicon single crystal substrate can be lengthened, so that nodules are less likely to occur. As a result, generation | occurrence | production of the particle resulting from a nodule can be suppressed.
또한, 실리콘 단결정기판을 서셉터에 배치할 때, 실리콘 단결정기판의 외주부에 잔존하는 실리콘 산화막과 서셉터를 접촉시킴으로써, 실리콘 단결정기판의 외주부와 서셉터를 비접촉 상태로 할 수 있다. 또한, 실리콘 산화막상에는 실리콘 에피텍셜층이 기상 성장하지 않기 때문에, 이 상태로 기상 성장을 함으로써, 서셉터의 표면상에 퇴적되는 폴리실리콘층과 실리콘 단결정기판의 주표면상에서 기상 성장하는 실리콘 에피텍셜층을 일체화하지 않도록 할 수 있기 때문에, 기상 성장 종료 후, 실리콘 에피텍셜 웨이퍼에 크랙이 발생하는 것을 억제할 수 있다.When the silicon single crystal substrate is placed in the susceptor, the silicon oxide film and the susceptor remaining in the outer peripheral portion of the silicon single crystal substrate are brought into contact with each other so that the outer peripheral portion and the susceptor of the silicon single crystal substrate can be brought into a non-contact state. In addition, since the silicon epitaxial layer does not vapor-grow on the silicon oxide film, the vapor phase growth in this state allows the silicon epitaxial layer to vapor-grow on the main surface of the silicon single crystal substrate and the polysilicon layer deposited on the surface of the susceptor. Since it is possible to prevent the integration, the cracks can be suppressed from occurring on the silicon epitaxial wafer after the vapor phase growth ends.
이상으로부터, 실리콘 에피텍셜층의 성장 속도를 낮게 하지 않더라도, 상기 표면 처리 후의 실리콘 단결정기판의 주표면에 대하여, 오토 도프, 파티클 및 크랙의 발생을 억제한 상태로 실리콘 에피텍셜층을 기상 성장시킬 수 있다.As described above, even if the growth rate of the silicon epitaxial layer is not lowered, the silicon epitaxial layer can be vapor-grown on the main surface of the silicon single crystal substrate after the surface treatment while suppressing the occurrence of auto dope, particles, and cracks. have.
또한, 본 발명의 제 3 측면에 의하면, 본 발명의 실리콘 에피텍셜 웨이퍼의 제조방법은Further, according to the third aspect of the present invention, the method for producing a silicon epitaxial wafer of the present invention
CVD법에 의해서 실리콘 단결정기판의 이면에 실리콘 산화막을 형성하는 산화막 형성 공정과,An oxide film forming step of forming a silicon oxide film on the back surface of a silicon single crystal substrate by CVD;
실리콘 단결정기판의 이면에 형성된 실리콘 산화막을 덮고, 또한 실리콘 단결정기판의 외주부의 일부를 액면상에 노출시킨 상태로, 실리콘 단결정기판을 불산 중에 침지함으로써, 실리콘 단결정기판의 이면으로부터 외주부 중 적어도 가장 가장자리에 걸친 외주 산화막을 외주부의 일부에만 잔존시키는 불산 처리 공정과,By immersing the silicon single crystal substrate in hydrofluoric acid while covering the silicon oxide film formed on the back surface of the silicon single crystal substrate and exposing a portion of the outer circumferential portion of the silicon single crystal substrate on the liquid surface, at least the edge of the outer circumference portion from the back surface of the silicon single crystal substrate. A hydrofluoric acid treatment step of leaving the outer circumferential oxide film on only a part of the outer circumference portion,
불산 처리 공정에서 잔존한 외주 산화막을 서셉터의 카운터보어링부의 측면에 접촉시킨 상태로, 실리콘 단결정기판의 주표면상에 실리콘 에피텍셜층을 기상 성장시키는 기상 성장 공정을 이 순서로 행한다.The gas phase growth step of vapor-growing the silicon epitaxial layer on the main surface of the silicon single crystal substrate is performed in this order while the outer peripheral oxide film remaining in the hydrofluoric acid treatment step is brought into contact with the side surface of the counterboring portion of the susceptor.
여기서, 불산 처리 공정에서는 실리콘 단결정기판의 외주부의 1/4 이하의 영역을 액면상에 노출시킨 상태로, 불산 중에 실리콘 단결정기판을 침지하는 것이 바람직하다.Here, in the hydrofluoric acid treatment step, it is preferable to immerse the silicon single crystal substrate in hydrofluoric acid in a state where a quarter or less area of the outer peripheral portion of the silicon single crystal substrate is exposed on the liquid surface.
본 발명에 의하면, CVD법에 의해서 실리콘 단결정기판의 이면에 형성된 실리콘 산화막을 덮은 상태로 불산 중에 실리콘 단결정기판을 침지함으로써, 실리콘 단결정기판의 이면의 실리콘 산화막을 에칭 제거하지 않고 잔존시킬 수 있기 때문에, 기상 성장 공정시에 오토 도프의 발생을 억제할 수 있다.According to the present invention, the silicon oxide film on the back surface of the silicon single crystal substrate can be left without etching by immersing the silicon single crystal substrate in hydrofluoric acid while covering the silicon oxide film formed on the back surface of the silicon single crystal substrate by CVD. It is possible to suppress the generation of auto dope during the gas phase growth process.
또한, CVD법에 의하면 실리콘 산화막은 실리콘 단결정기판의 외주부의 주표면측 영역에도 넣어 형성되지만, 실리콘 단결정기판의 외주부의 일부, 바람직하게는 외주부의 1/4 이하의 영역을 액면상에 노출시킨 상태로 불산 중에 실리콘 단결정기판을 침지함으로써, 실리콘 단결정기판의 외주부 중, 불산 처리 공정에서 잔존하는 외주 산화막 이외의 부분을, 실리콘 산화막에 의해서 덮이지 않은 상태로 하여, 노듈의 발생을 방지할 수 있다. 또한, 불산 처리 공정에서 일부 잔존하는 외주 산화막에 있어서도, 특히 외주부의 1/4 이하의 영역을 불산의 액면상에 노출시키는 경우, 불산 처리 공정에서 잔존하는 외주 산화막 전체에 불산 증기가 쏘여, 노듈이 발생하기 쉬운 부분, 요컨대, 실리콘 단결정기판의 외주부에서의 주표면측영역 중 실리콘 산화막의 두께가 비교적 작고, 수소 가스로 에칭되어 성기게 제거되는 부분이, 불산으로부터 증발하는 불산 증기에 의해서 미리 에칭 제거되어, 비교적 두꺼운 실리콘 산화막이 잔존한다. 따라서, 기상 성장 공정시에, 잔존하는 실리콘 산화막이 수소로 에칭되어 국소적으로 실리콘 단결정기판을 노출시키기까지의 시간을 길게 하여, 그 만큼, 실리콘 단결정기판의 외주부의 주표면측 영역에 있어서 노듈이 발생하기 어렵게 할 수 있다. 그 결과, 노듈에 기인한 파티클이 발생하는 것을 억제할 수 있다.In addition, by the CVD method, the silicon oxide film is formed in the main surface side region of the outer circumferential portion of the silicon single crystal substrate, but a part of the outer circumferential portion of the silicon single crystal substrate, preferably a quarter or less region of the outer circumference portion is exposed on the liquid surface. By immersing the silicon single crystal substrate in hydrofluoric acid, it is possible to prevent the generation of nodules in a portion of the outer peripheral portion of the silicon single crystal substrate other than the outer peripheral oxide film remaining in the hydrofluoric acid treatment step not covered by the silicon oxide film. In addition, even in the part of the outer oxide film remaining in the hydrofluoric acid treatment step, particularly when the area of 1/4 or less of the outer peripheral portion is exposed on the liquid level of hydrofluoric acid, hydrofluoric acid vapor is emitted to the entire outer oxide film remaining in the hydrofluoric acid treatment step. The portion where the thickness of the silicon oxide film is relatively small in the main surface side region in the outer peripheral portion of the silicon single crystal substrate, which is easily generated, and which is sparsely removed by etching with hydrogen gas, is etched away in advance by the hydrofluoric acid vapor evaporating from hydrofluoric acid. As a result, a relatively thick silicon oxide film remains. Therefore, during the gas phase growth process, the time required for the remaining silicon oxide film to be etched with hydrogen to locally expose the silicon single crystal substrate is lengthened, so that the nodule is formed in the main surface side region of the outer peripheral portion of the silicon single crystal substrate. It can be difficult to occur. As a result, generation | occurrence | production of the particle resulting from a nodule can be suppressed.
실리콘 에피텍셜층의 기상 성장시, 불산 처리 공정에서 잔존한 외주 산화막을 서셉터에 접촉시킴으로써, 실리콘 단결정기판의 외주부와 서셉터를 비접촉 상태로 할 수 있다. 또한, 실리콘 산화막상에는 실리콘 에피텍셜층이 기상 성장하지 않기 때문에, 이 상태로 기상 성장 공정을 함으로써, 서셉터의 표면상에 퇴적되는 폴리실리콘층과 실리콘 단결정기판의 주표면상에서 기상 성장하는 실리콘 에피텍셜층을 일체화하지 않도록 할 수 있기 때문에, 실리콘 에피텍셜 웨이퍼에 크랙이 발생하는 것을 억제할 수 있다.During the gas phase growth of the silicon epitaxial layer, the outer circumferential oxide film remaining in the hydrofluoric acid treatment step is brought into contact with the susceptor, whereby the outer circumferential portion of the silicon single crystal substrate and the susceptor can be brought into a non-contact state. In addition, since the silicon epitaxial layer does not vapor-grow on the silicon oxide film, by performing the vapor phase growth process in this state, the silicon epitec is vapor-grown on the main surface of the silicon single crystal substrate and the polysilicon layer deposited on the surface of the susceptor. Since the shroud layer can be prevented from being integrated, generation of cracks in the silicon epitaxial wafer can be suppressed.
이상으로부터, 실리콘 에피텍셜층의 성장 속도를 낮게 하지 않더라도, 실리콘 단결정기판의 주표면에 대하여, 오토 도프, 파티클 및 크랙의 발생을 억제한 상태로 실리콘 에피텍셜층을 기상 성장시킬 수 있다.As mentioned above, even if the growth rate of a silicon epitaxial layer is not made low, the silicon epitaxial layer can be vapor-grown with respect to the main surface of a silicon single crystal substrate in the state which suppressed the occurrence of auto dope, particle | grains, and a crack.
또한, 본 발명의 제 4 측면에 의하면, 본 발명의 실리콘 에피텍셜 웨이퍼는Further, according to the fourth aspect of the present invention, the silicon epitaxial wafer of the present invention
실리콘 단결정기판과, 상기 실리콘 단결정기판의 이면에 형성된 실리콘 산화막과, 실리콘 단결정기판의 주표면상에 형성된 실리콘 에피텍셜층을 구비하는 실리콘 에피텍셜 웨이퍼에 있어서,A silicon epitaxial wafer comprising a silicon single crystal substrate, a silicon oxide film formed on the back surface of the silicon single crystal substrate, and a silicon epitaxial layer formed on the main surface of the silicon single crystal substrate.
실리콘 단결정기판의 이면으로부터, 상기 실리콘 단결정기판의 외주부 중 적어도 가장 가장자리에 걸친 외주 산화막을 외주부의 일부에만 갖는다.From the back surface of the silicon single crystal substrate, only a part of the outer circumference has an outer circumferential oxide film that extends at least the outermost edge of the outer circumference of the silicon single crystal substrate.
여기서, 외주 산화막은 실리콘 단결정기판의 외주부의 1/4 이하의 영역에 형성되어 있는 것이 바람직하다.Here, the outer circumferential oxide film is preferably formed in a region of 1/4 or less of the outer circumferential portion of the silicon single crystal substrate.
본 발명에 의하면, 실리콘 단결정기판의 이면에 실리콘 산화막이 형성된 상태, 요컨대 오토 도프의 발생이 억제된 상태로 실리콘 단결정기판의 주표면상에 실리콘 에피텍셜층이 형성되어 있다. 따라서, 실리콘 단결정기판의 주표면상에 실리콘 에피텍셜층을 형성할 때, 실리콘 단결정기판의 이면에 실리콘 산화막을 형성한 상태로 기상 성장을 하게 되기 때문에, 오토 도프의 발생을 억제하면서 실리콘 에피텍셜층을 기상 성장시킬 수 있다.According to the present invention, a silicon epitaxial layer is formed on the main surface of a silicon single crystal substrate in a state where a silicon oxide film is formed on the back surface of the silicon single crystal substrate, that is, in which auto doping is suppressed. Therefore, when the silicon epitaxial layer is formed on the main surface of the silicon single crystal substrate, the vapor phase growth is performed with the silicon oxide film formed on the back surface of the silicon single crystal substrate, so that the silicon epitaxial layer is suppressed while autodoping is generated. It can be grown in vapor phase.
또한, 실리콘 단결정기판의 이면으로부터, 이 실리콘 단결정기판의 외주부 중 적어도 가장 가장자리에 걸친 외주 산화막을 상기 외주부의 일부, 바람직하게는 외주부의 1/4 이하의 영역만에 갖고 있고, 실리콘 단결정기판의 주표면상에 실리콘 에피텍셜층을 형성할 때, 외주 산화막을 서셉터에 접촉시킴으로써, 실리콘 단결정기판의 외주부와 서셉터를 비접촉 상태로 하여 기상 성장을 할 수 있다. 또한, 실리콘 산화막상에는 실리콘 에피텍셜층이 기상 성장하지 않기 때문에, 서셉터의 표면상에 퇴적되는 폴리실리콘층과 실리콘 단결정기판의 주표면상에서 기상 성장하는 실리콘 에피텍셜층을 일체화하지 않도록 할 수 있기 때문에, 실리콘 에피텍셜 웨이퍼에 크랙이 발생하는 것을 억제할 수 있다. 또한, 실리콘 단결정기판의 외주부중, 외주 산화막 이외의 부분은 실리콘 산화막에 의해서 덮이지 않은 상태, 요컨대 기상 성장시에 노듈이 발생하지 않은 상태로 되어 있다. 따라서, 실리콘 단결정기판의 주표면상에 실리콘 에피텍셜층을 형성할 때에 실리콘 단결정기판의 외주부 중, 외주 산화막 이외의 부분을 실리콘 산화막에 의해서 덮이지 않은 상태로서 기상 성장을 하게 되기 때문에, 노듈에 기인하는 파티클의 발생을 억제하면서 실리콘 에피텍셜층을 기상 성장시킬 수 있다.In addition, the outer periphery oxide film that extends from the rear surface of the silicon single crystal substrate to at least the outermost edge of the silicon single crystal substrate has only a part of the outer peripheral portion, preferably 1/4 or less of the outer peripheral portion, and the main portion of the silicon single crystal substrate. When the silicon epitaxial layer is formed on the surface, the outer circumferential oxide film is brought into contact with the susceptor, whereby the outer circumferential portion of the silicon single crystal substrate and the susceptor can be brought into a non-contact state to perform gas phase growth. In addition, since the silicon epitaxial layer does not vapor-grow on the silicon oxide film, the polysilicon layer deposited on the surface of the susceptor and the silicon epitaxial layer vapor-grown on the main surface of the silicon single crystal substrate can be prevented from being integrated. The occurrence of cracks in the silicon epitaxial wafer can be suppressed. In the outer circumferential portion of the silicon single crystal substrate, portions other than the outer oxidized film are not covered by the silicon oxide film, that is, a state where no nodule is generated during gas phase growth. Therefore, when the silicon epitaxial layer is formed on the main surface of the silicon single crystal substrate, the gas phase growth is performed in a state in which a portion other than the outer oxide film of the outer peripheral portion of the silicon single crystal substrate is not covered by the silicon oxide film. The epitaxial growth of the silicon epitaxial layer can be carried out while suppressing the generation of particles.
이상으로부터, 실리콘 에피텍셜층의 성장 속도를 낮게 하지 않더라도, 실리콘 단결정기판의 주표면에 대하여, 오토 도프, 파티클 및 크랙의 발생을 억제한 상태로 실리콘 단결정기판의 주표면상에 실리콘 에피텍셜층을 기상 성장시킨 실리콘 에피텍셜 웨이퍼를 얻을 수 있다.As described above, even if the growth rate of the silicon epitaxial layer is not lowered, the silicon epitaxial layer is formed on the main surface of the silicon single crystal substrate with the occurrence of auto doping, particles, and cracks suppressed with respect to the main surface of the silicon single crystal substrate. A silicon epitaxial wafer obtained by vapor phase growth can be obtained.
도 1a, 1b는 본 발명에 관계되는 실리콘 에피텍셜 웨이퍼를 도시하는 도면으로, 도 1a는 종단면도, 도 1b는 주표면측의 평면도.1A and 1B show a silicon epitaxial wafer according to the present invention, FIG. 1A is a longitudinal cross-sectional view, and FIG. 1B is a plan view of the main surface side.
도 2a 내지 2c는 본 발명에 관계되는 실리콘 에피텍셜 웨이퍼의 제조방법을 설명하기 위한 도면.2A to 2C are views for explaining a method for manufacturing a silicon epitaxial wafer according to the present invention.
도 3은 불산 처리장치의 종단면도.3 is a longitudinal cross-sectional view of the hydrofluoric acid treatment device.
도 4는 기상 성장장치의 개략 구성을 도시하는 종단면도.4 is a longitudinal sectional view showing a schematic configuration of a vapor phase growth apparatus.
도 5a, 5b는 본 발명에 관계되는 실리콘 에피텍셜 웨이퍼의 다른 실시예를 도시하는 평면도 및 종단면도.5A and 5B are a plan view and a longitudinal sectional view showing another embodiment of the silicon epitaxial wafer according to the present invention.
도 6은 불산 처리장치의 종단면도.6 is a longitudinal cross-sectional view of the hydrofluoric acid treatment device.
도 7은 크랙의 발생율과 기상 성장 속도의 관계를 도시하는 도면.FIG. 7 is a diagram illustrating a relationship between crack incidence and vapor phase growth rate. FIG.
도 8은 파티클의 발생 개수와, 기상 성장 속도 및 외주 산화막의 잔존량의 관계를 도시하는 도면.Fig. 8 is a diagram showing a relationship between the number of particles generated, the vapor phase growth rate, and the remaining amount of the outer oxide film.
도 9는 노듈이 형성된 실리콘 에피텍셜 웨이퍼의 종단면도.9 is a longitudinal cross-sectional view of a silicon epitaxial wafer with nodules formed thereon;
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1, 1A : 실리콘 에피텍셜 웨이퍼 5 : 노듈1, 1A: silicon epitaxial wafer 5: nodule
10 : 실리콘 단결정 기판 12 : 실리콘 단결정 기판의 주표면10 silicon single crystal substrate 12 main surface of silicon single crystal substrate
13 : 실리콘 에피텍셜 층 14 : 실리콘 단결정 기판의 이면13 silicon epitaxial layer 14 back surface of silicon single crystal substrate
15, 15A : 실리콘 산화막 16 : 실리콘 단결정 기판의 외주부15, 15A: silicon oxide film 16: outer periphery of silicon single crystal substrate
32 : 서셉터 33 : 카운터보어링부32: susceptor 33: counterbore
110, 110A : 외주 산화막 F : 희불산(불산)110, 110A: Outer oxide film F: Heterofluoric acid (fluoric acid)
X : 실리콘 단결정 기판의 외주부의 가장 가장자리X: edge of outermost part of silicon single crystal substrate
본 발명은 이하의 상세한 설명 및 첨부 도면에 의해서 더욱 충분히 이해될 것이지만, 이것은 단지 설명을 위한 것으로, 본 발명의 범위를 한정하는 것은 아니다.The invention will be more fully understood by the following detailed description and the accompanying drawings, which are for illustrative purposes only and do not limit the scope of the invention.
이하, 본 발명의 실시예에 관해서, 도면을 참조하고 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described with reference to drawings.
<제 1 실시예><First Embodiment>
우선, 본 발명에 관계되는 실리콘 에피텍셜 웨이퍼의 실시예에 관해서 설명한다.First, the Example of the silicon epitaxial wafer which concerns on this invention is described.
도 1a, 1b는 실리콘 에피텍셜 웨이퍼(1)를 도시하는 도면이다. 이 도면에 도시하는 바와 같이, 실리콘 에피텍셜 웨이퍼(1)는 대략 원판형의 실리콘 단결정기판(10)을 구비하고 있다. 실리콘 단결정기판(10)에는 도 1b에 도시하는 바와 같이, 오리엔테이션 플랫부(11; 이하, 오리프라부라고 함)가 형성되어 있다. 실리콘 단결정기판(10)의 주표면(12)상에는 실리콘 에피텍셜층(13)이 형성되고, 실리콘 단결정기판(10)의 이면(14)에는 실리콘 산화막(15)이 형성되어 있다. 실리콘 산화막(15)은 실리콘 단결정기판(10)의 외주부(16) 중, 오리프라부(11)와 반대측의 일부분에 외주 산화막(110)을 갖고 있다. 이 외주 산화막(110)은 외주부(16)의 1/4 이하의 영역, 본 실시예에 있어서는 1/8의 영역에 형성되어 있고, 중심각이 45°인 원호형을 하고 있다. 또한, 외주 산화막(110)은 실리콘 단결정기판(10)의 이면(14)으로부터, 이 실리콘 단결정기판(10)의 외주부(16) 중 적어도 가장 가장자리 X에 걸쳐 형성되어 있다.1A and 1B are diagrams illustrating a silicon epitaxial wafer 1. As shown in this figure, the silicon epitaxial wafer 1 is provided with a substantially disc-shaped silicon single crystal substrate 10. In the silicon single crystal substrate 10, an orientation flat portion 11 (hereinafter referred to as an orifice portion) is formed as shown in FIG. 1B. The silicon epitaxial layer 13 is formed on the main surface 12 of the silicon single crystal substrate 10, and the silicon oxide film 15 is formed on the back surface 14 of the silicon single crystal substrate 10. The silicon oxide film 15 has an outer circumferential oxide film 110 in a part of the outer circumferential portion 16 of the silicon single crystal substrate 10 on the side opposite to the orifice portion 11. This outer circumferential oxide film 110 is formed in a region of 1/4 or less of the outer circumferential portion 16, in this embodiment 1/8 region, and has an arc shape with a center angle of 45 degrees. The outer circumferential oxide film 110 is formed from the rear surface 14 of the silicon single crystal substrate 10 over at least the edge X of the outer circumferential portion 16 of the silicon single crystal substrate 10.
이하, 본 발명에 관계되는 실리콘 에피텍셜 웨이퍼(1)의 제조방법에 관해서 설명한다.Hereinafter, the manufacturing method of the silicon epitaxial wafer 1 which concerns on this invention is demonstrated.
실리콘 에피텍셜 웨이퍼(1)를 제조하기 위해서는 우선, 예를 들면 FZ법 혹은 CZ법 등에 의해 제조된 실리콘 단결정 잉곳에 대하여, 슬라이스 공정, 모떼기 공정, 래핑 공정 및 에칭 공정을 차례로 행하여, 도 2a에 도시하는 바와 같은 실리콘 단결정기판(10)을 생성한다.In order to manufacture the silicon epitaxial wafer 1, first, for example, a slice process, a chamfer process, a lapping process, and an etching process are performed on a silicon single crystal ingot manufactured by, for example, the FZ method, the CZ method, or the like. The silicon single crystal substrate 10 as shown is produced.
다음에, 상법 CVD법 등에 의해 실리콘 단결정기판(10)의 이면(14)에 실리콘 산화막(15)을 형성하여, 도 2b에 도시하는 바와 같은 기판(17)을 생성한다(산화막형성 공정). 구체적으로는 실리콘 단결정기판(10)을 350 내지 450℃로 가열하면서, 그 이면(14)에 원료 가스를 캐리어 가스와 동시에 분출한다. 이것에 의해, 실리콘 산화막(15)은 실리콘 단결정기판(10)의 이면(14)에 형성된다. 또한, 이 실리콘 산화막(15)은 실리콘 단결정기판(10)의 외주부(16) 중, 주표면(12)측 영역에도 넣어 형성되어, 외주 산화막(110)을 이룬다. 또, 원료 가스로서는 모노실란(SiH4) 가스와 산소 가스의 혼합 가스가 바람직하고, 캐리어 가스로서는 질소 가스 등의 불활성 가스가 바람직하다.Next, a silicon oxide film 15 is formed on the back surface 14 of the silicon single crystal substrate 10 by a conventional method CVD method or the like to produce a substrate 17 as shown in FIG. 2B (oxide film forming step). Specifically, while heating the silicon single crystal substrate 10 to 350 to 450 ° C., the source gas is blown off simultaneously with the carrier gas on the back surface 14. As a result, the silicon oxide film 15 is formed on the back surface 14 of the silicon single crystal substrate 10. The silicon oxide film 15 is also formed in the region of the main surface 12 side of the outer peripheral portion 16 of the silicon single crystal substrate 10 to form the outer oxide film 110. Further, as the material gas of monosilane (SiH 4) gas mixture of the gas and oxygen gas are preferable and as the carrier gas is preferably an inert gas such as nitrogen gas.
다음에, 기판(17)의 외주부(16)에 불산(HF) 처리를 실시하여, 도 2c에 도시하는 바와 같은 기판(18)을 생성한다(불산 처리 공정). 기판(18)은 이면(14)과, 외주부(16; 도 2c에서 좌측에 도시하는 외주부(16))의 1/4 이하의 영역, 본 실시예에 있어서는 1/8의 영역과 외주 산화막(110)을 갖고 있지만, 그 밖의 외주부(16; 도 2c에서 우측에 도시하는 외주부(16))의 영역에는 외주 산화막(110)을 갖고 있지 않다. 외주 산화막(110)이 이루는 원호의 중심각은 45°로 되어 있다. 또, 상기 원호의 중심각은 3° 이상인 것이 바람직하다.Next, a hydrofluoric acid (HF) treatment is performed on the outer peripheral portion 16 of the substrate 17 to produce a substrate 18 as shown in FIG. 2C (fluoric acid treatment step). The substrate 18 has a back surface 14, an area of 1/4 or less of the outer circumferential portion 16 (the outer circumferential portion 16 shown on the left side in Fig. 2C), an area of 1/8 in the present embodiment, and an outer circumferential oxide film 110. ), But does not have an outer oxide film 110 in the region of the other outer peripheral portion 16 (the outer peripheral portion 16 shown on the right side in FIG. 2C). The center angle of the arc formed by the outer oxide film 110 is 45 °. Moreover, it is preferable that the center angle of the said circular arc is 3 degrees or more.
이 불산 처리 공정에는 예를 들면 도 3에 도시하는 바와 같은 불산 처리장치(2)가 사용된다. 불산 처리장치(2)는 내부에 희(希)불산(불화수소수) F를 채운 욕조(20) 중에, 복수의 기판(17)을 파지하는 파지장치(21)를 구비하고 있다. 파지장치(21)는 염화비닐 등에 의해 기판(17)과 대략 같은 형상으로 형성된 내부식성판(22)과 기판(17)을 교대로 적층한 적층체(23)를 파지하도록 되어 있다. 더욱상세하게는 파지장치(21)는 기판(17)에 있어서의 실리콘 단결정기판(10)의 오리프라부(11)를 아래쪽에 가지런히 한 상태로, 기판(17)과 내부식성판(22)을 서로 밀착시켜 파지하도록 되어 있다. 또, 이와 같은 불산 처리장치(2)로서는 예를 들면 일본 특개평 1-248527호 공보에 개시한 것이 있다. 욕조(20)의 상부에는 희불산 F로 증발한 불산 증기 V가 존재하고 있다.The hydrofluoric acid treatment apparatus 2 as shown in FIG. 3 is used for this hydrofluoric acid treatment process, for example. The hydrofluoric acid processing apparatus 2 is equipped with the holding device 21 which grips the several board | substrate 17 in the bathtub 20 in which the rare hydrofluoric acid (hydrogen fluoride) F was filled inside. The gripping apparatus 21 is configured to grip the corrosion resistant plate 22 formed of vinyl chloride or the like in the substantially same shape as the substrate 17 and the laminate 23 in which the substrate 17 is alternately stacked. More specifically, the holding device 21 is a substrate 17 and the corrosion resistant plate 22 in a state where the orifice portion 11 of the silicon single crystal substrate 10 on the substrate 17 is aligned. Are held in close contact with each other. As the hydrofluoric acid treatment apparatus 2, there is one disclosed in Japanese Patent Laid-Open No. 1-248527, for example. The hydrofluoric acid vapor V which evaporated with the dihydrofluoric acid F exists in the upper part of the bathtub 20.
이와 같은 불산 처리장치(2)를 사용한 불산 처리 공정에서는 우선, 적층체(23)를 파지장치(21)에 파지시키고, 기판(17)의 오리프라부(11)를 아래쪽을 향한 상태로 적층체(23)를 욕조(20) 중의 희불산 F에 침지한다. 이 때, 적층체(23)의 상단부, 요컨대 기판(17)에 있어서의 오리프라부(11)와 반대측의 외주부(16)의 일부분을 희불산 F의 액면상에 노출시킨다. 또, 액면상에 노출되는 기판(17)의 외주부(16)의 일부분이 이루는 원호의 중심각은 3° 이상 90° 이하(외주부(16)의 1/4 이하)로 하는 것이 바람직하다. 이 경우에는 기판(17)의 외주부(16)의 일부분을 불산 증기 V에 노출하면서, 희불산 F의 상부에 확실하게 노출시킬 수 있다.In the hydrofluoric acid treatment step using the hydrofluoric acid treatment device 2, first, the laminate 23 is gripped by the gripping apparatus 21, and the laminate body is placed with the orifice portion 11 of the substrate 17 facing downward. (23) is immersed in the dihydrofluoric acid F in the bathtub 20. At this time, the upper end part of the laminated body 23, that is, a part of the outer peripheral part 16 on the opposite side to the orapur part 11 in the board | substrate 17 is exposed on the liquid level of hexafluoric acid F. As shown in FIG. Moreover, it is preferable that the center angle of the circular arc which the one part of outer peripheral part 16 of the board | substrate 17 exposed on the liquid surface makes is 3 degree or more and 90 degrees or less (1/4 or less of the outer peripheral part 16). In this case, a part of the outer peripheral part 16 of the board | substrate 17 can be reliably exposed on the upper part of the dihydrofluoric acid F, exposing to the hydrofluoric acid vapor V. As shown in FIG.
이것에 의해, 기판(17)의 외주부(16)의 주표면(12)측 영역 중, 오리프라부(11)와 반대측의 일부분에는 도 2c의 좌측의 외주부(16)로서 도시되는 바와 같이, 외주 산화막(110)이 잔존하여 형성되고, 이 외주 산화막(110) 이외의 부분은 도 2c의 우측의 외주부(16)로서 도시되는 바와 같이 실리콘 산화막에 의해서 덮이지 않은 상태가 된다. 더욱 상세하게는 외주 산화막(110)에 있어서도 노듈이 발생하기 쉬운 부분, 요컨대 외주 산화막(110)의 두께가 비교적 작고, 후술하는기상 성장 공정에서 수소 가스로 에칭되어 성기게 제거되는 부분은 희불산 F로부터 증발하는 불산 증기 V에 의해서 에칭 제거되어, 비교적 두꺼운 실리콘 산화막이 잔존한다. 여기서, 희불산 F의 액면상에 노출되는 기판(17)의 외주부(16)가 이루는 원호의 중심각이 90°보다 커져, 불산 증기 V에 노출되지 않는 영역이 존재하면, 그 영역의 외주부(16)에는 노듈(5)이 발생하기 쉽다.As a result, a portion of the main surface 12 side of the outer peripheral portion 16 of the substrate 17 that is opposite to the orifice portion 11 is shown as the outer peripheral portion 16 on the left side of FIG. The oxide film 110 remains and is formed, and portions other than the outer circumferential oxide film 110 are not covered by the silicon oxide film as shown by the outer circumferential portion 16 on the right side of FIG. 2C. More specifically, in the outer oxide film 110, a portion where nodules tend to be generated, that is, the thickness of the outer oxide film 110 is relatively small, and the portion which is etched with hydrogen gas and coarsely removed in a gaseous growth process described later is hexafluoric acid F. It is etched away by the hydrofluoric acid vapor V evaporating from, leaving a relatively thick silicon oxide film. Here, if the center angle of the circular arc formed by the outer circumferential portion 16 of the substrate 17 exposed on the liquid surface of hexafluoric acid F is greater than 90 °, and there is a region not exposed to the hydrofluoric acid vapor V, the outer circumferential portion 16 of the region is The nodule 5 tends to occur.
또한, 기판(17)의 이면(14)의 실리콘 산화막(15)은 에칭 제거되지 않고 잔존한다.In addition, the silicon oxide film 15 on the back surface 14 of the substrate 17 remains without being etched away.
다음에, 생성된 기판(18)에 거울면연마와 세정을 실시한다.Next, the produced substrate 18 is subjected to mirror polishing and cleaning.
다음에, 기판(18)의 주표면(12)의 상부에 실리콘 에피텍셜층(13)을 형성한다(기상 성장 공정).Next, the silicon epitaxial layer 13 is formed on the main surface 12 of the substrate 18 (phase growth process).
이 기상 성장 공정에는 예를 들면 도 4에 도시하는 바와 같은 실린더형의 기상 성장장치(3)가 사용된다. 이 기상 성장장치(3)는 내부에 복수의 기판(18)이 배치되는 반응로(30)를 구비하고 있다. 반응로(30)의 측벽(30a)은 투광성의 석영으로 형성되어 있고, 이 측벽(30a)의 위에는 가스 공급구(30b)가 형성되어 있다. 반응로(30)의 바닥벽(30c)에는 가스 배출구(30d)가 형성되어 있다. 반응로(30)의 측쪽에는 측벽(30a)을 통해서 반응로(30)의 내부를 향해서 폭사(幅射)를 하는 복수의 가열장치(31)가 설치되어 있다. 반응로(30)의 내부에는 반응로(30)의 정상벽(30e)으로부터 매달린 상태로 다각추대형의 서셉터(32)가 설치되어 있다. 이 서셉터(32)는 회전 구동장치(도시하지 않음)에 의해서 회전 가능해져 있고, 그 외주면(32a)의 각각은 예를 들면 상단, 중단, 하단 등의 복수의 카운터보어링부(33)가 형성되어 있다. 각 카운터보어링부(33)에는 기판(18)이 세워진 상태로 배치되도록 되어 있다.In this gas phase growth process, for example, a cylindrical gas phase growth apparatus 3 as shown in Fig. 4 is used. This vapor phase growth apparatus 3 includes a reactor 30 in which a plurality of substrates 18 are disposed. The side wall 30a of the reactor 30 is made of translucent quartz, and a gas supply port 30b is formed on the side wall 30a. A gas outlet 30d is formed in the bottom wall 30c of the reactor 30. On the side of the reactor 30, a plurality of heaters 31 are provided which emit the radiation toward the inside of the reactor 30 through the side wall 30a. The polygonal susceptor 32 is provided in the inside of the reactor 30 in the state suspended from the top wall 30e of the reactor 30. The susceptor 32 is rotatable by a rotation drive (not shown), and each of the outer circumferential surfaces 32a is formed with a plurality of counterboring portions 33 such as an upper end, a middle end, a lower end, and the like. It is. Each counterboring portion 33 is arranged such that the substrate 18 is placed upright.
이러한 기상 성장장치(3)를 사용한 기상 성장 공정에서는 우선, 서셉터(32)의 각 카운터보어링부(33) 내에 기판(18)을 배치한다. 이 때, 외주 산화막(110)을 하측에 배치하여, 서셉터(32)의 카운터보어링부(33)의 측면에 접촉시킨다. 이것에 의해, 기판(18)의 실리콘 단결정기판(10)의 외주부(16)와 카운터보어링부(33)의 측면의 사이에는 외주 산화막(110)이 개재하기 때문에, 외주부(16)와 카운터보어링부(33)의 측면은 비접촉 상태가 된다. 또, 외주 산화막(110)이 이루는 원호의 중심각을 3° 이상으로 한 경우에는 카운터보어링부(33)의 측면과의 사이에 외주 산화막(110)을 확실하게 개재시킬 수 있다. 다음에, 가열장치(31)에 의해 기판(18)을 1100 내지 1200℃로 가열하는 동시에, 상기 회전 구동장치에 의해 서섭터(32)를 회전시킨다. 그리고 이 상태로, 반응로(30) 내에 트리클로로실란(SiHCl3) 가스 등의 반응 가스를 수소 가스 등의 캐리어 가스와 함께 공급함으로써, 실리콘 에피텍셜층(13)을 기상 성장시킨다. 이와 같이 기판(18)의 외주부(16)와 카운터보어링부(33)의 측면을 비접촉으로 한 상태로 기상 성장 공정을 함으로써, 서셉터(32)의 표면상에 퇴적되는 폴리실리콘층과 기판(18)의 주표면(12)상에서 기상 성장하는 실리콘 에피텍셜층(13)은 일체화하지 않은 상태가 된다. 또한, 이때 수소 가스에 의해서 외주 산화막(110)이 에칭되지만, 외주 산화막(110)은 비교적 두꺼운 실리콘 산화막으로 구성되어 있기 때문에, 에칭되더라도,실리콘 단결정기판(10)을 노출시키기 어렵게 되어 있다.In the vapor phase growth process using the vapor phase growth apparatus 3, first, the substrate 18 is disposed in each counterboring portion 33 of the susceptor 32. At this time, the outer circumferential oxide film 110 is disposed below and brought into contact with the side surface of the counterboring portion 33 of the susceptor 32. As a result, the outer circumferential portion 16 and the counterboring portion are interposed between the outer circumferential portion 16 of the silicon single crystal substrate 10 of the substrate 18 and the side surface of the counterbore portion 33. The side surface of 33 is in a non-contact state. When the center angle of the arc formed by the outer oxide film 110 is 3 ° or more, the outer oxide film 110 can be reliably interposed between the side surfaces of the counterboring portion 33. Next, the substrate 18 is heated to 1100 to 1200 ° C by the heating device 31, and the susceptor 32 is rotated by the rotation driving device. In this state, the silicon epitaxial layer 13 is vapor-grown by supplying a reaction gas such as trichlorosilane (SiHCl 3 ) gas together with a carrier gas such as hydrogen gas into the reaction furnace 30. Thus, the polysilicon layer and the substrate 18 deposited on the surface of the susceptor 32 by performing a vapor phase growth process with the outer peripheral portion 16 of the substrate 18 and the side surfaces of the counterboring portion 33 in a non-contact state. The silicon epitaxial layer 13 vapor-grown on the main surface 12 of () is in an unified state. In addition, although the outer oxide film 110 is etched by hydrogen gas at this time, since the outer oxide film 110 is made of a relatively thick silicon oxide film, even if it is etched, it is difficult to expose the silicon single crystal substrate 10.
이상과 같은 실리콘 에피텍셜 웨이퍼(1)의 제조방법에 의하면, 실리콘 단결정기판(10)의 이면(14)의 실리콘 산화막(15)을 에칭 제거하지 않고 잔존시킬 수 있기 때문에, 기상 성장 공정시에 오토 도프의 발생을 억제할 수 있다.According to the method for manufacturing the silicon epitaxial wafer 1 as described above, the silicon oxide film 15 on the back surface 14 of the silicon single crystal substrate 10 can be left without etching and removed. Generation of dope can be suppressed.
또한, 실리콘 단결정기판(10)의 외주부(16) 중, 불산 처리 공정에서 잔존하는 외주 산화막(110) 이외의 부분을, 실리콘 산화막에 의해서 덮이지 않은 상태로 할 수 있고, 또한 불산 처리 공정에서 잔존하는 외주 산화막(110)에 있어서도, 노듈이 발생하기 쉬운 부분, 요컨대, 외주부(16)에 있어서의 주표면(12)측 영역 중 실리콘 산화막의 두께가 비교적 작은 부분을, 희불산 F로부터 증발하는 불산 증기 V에 의해서 미리 에칭 제거하여, 비교적 두꺼운 실리콘 산화막을 잔존시킬 수 있다. 따라서, 기상 성장 공정시에, 잔존하는 실리콘 산화막이 수소로 에칭되어 국소적으로 실리콘 단결정기판을 노출시키기까지의 시간을 길게 하여, 그 만큼만 노듈이 발생하기 어렵게 할 수 있기 때문에, 노듈이 실리콘 에피텍셜 웨이퍼(1)로부터 떨어져 파티클이 되는 것을 억제할 수 있다.In the outer peripheral portion 16 of the silicon single crystal substrate 10, portions other than the outer peripheral oxide film 110 remaining in the hydrofluoric acid treatment step can be left uncovered by the silicon oxide film, and remain in the hydrofluoric acid treatment step. Also in the outer peripheral oxide film 110, the hydrofluoric acid evaporates a portion where the nodules tend to occur, that is, a relatively small thickness of the silicon oxide film in the main surface 12 side area in the outer peripheral part 16. The vapor V can be etched away in advance to leave a relatively thick silicon oxide film. Therefore, in the vapor phase growth process, the remaining silicon oxide film is etched with hydrogen to lengthen the time until the silicon single crystal substrate is exposed locally, so that nodules can be made less likely to occur. It is possible to suppress particles from being separated from the wafer 1.
또한, 실리콘 에피텍셜층의 성장 속도를 낮게 하지 않더라도, 기상 성장 공정에서, 서셉터(32)의 표면상에 퇴적되는 폴리실리콘층과 실리콘 단결정기판(10)의 주표면(12)상에서 기상 성장하는 실리콘 에피텍셜층(13)을 일체화하지 않도록 할 수 있다.In addition, even if the growth rate of the silicon epitaxial layer is not lowered, in the vapor phase growth process, the gas phase grows on the main surface 12 of the silicon single crystal substrate 10 and the polysilicon layer deposited on the surface of the susceptor 32. The silicon epitaxial layer 13 can be prevented from being integrated.
이상으로부터, 기상 성장의 속도를 높게 유지하면서, 실리콘 단결정기판(10)의 주표면(12)에 대하여, 오토 도프, 파티클 및 크랙의 발생을 억제한 상태로 실리콘 에피텍셜층(13)을 기상 성장시킬 수 있다.As described above, the silicon epitaxial layer 13 is vapor-grown with respect to the main surface 12 of the silicon single crystal substrate 10 with the occurrence of auto dope, particles, and cracks suppressed while maintaining a high rate of vapor phase growth. You can.
<제 2 실시예>Second Embodiment
다음에, 본 발명의 제 2 실시예에 관해서 설명한다. 또, 상기 제 1 실시예와 같은 구성요소에는 동일의 부호를 붙이고, 그 설명을 생략한다.Next, a second embodiment of the present invention will be described. In addition, the same code | symbol is attached | subjected to the component same as the said 1st Example, and the description is abbreviate | omitted.
본 제 2 실시예에 있어서의 실리콘 에피텍셜 웨이퍼(1a)는 도 5a, 5b에 도시하는 바와 같이, 실리콘 단결정기판(10)의 이면(14)에 실리콘 산화막(15a)이 형성되어 있다. 실리콘 산화막(15a)은 실리콘 단결정기판(10)의 외주부(16)의 주위 전체에 외주 산화막(110a)을 갖고 있고, 이 외주 산화막(110a)은 실리콘 단결정기판(10)의 이면(14)으로부터, 이 실리콘 단결정기판(10)의 외주부(16) 중 적어도 가장 가장자리 X에 걸쳐 형성되어 있다.In the silicon epitaxial wafer 1a according to the second embodiment, as shown in FIGS. 5A and 5B, a silicon oxide film 15a is formed on the back surface 14 of the silicon single crystal substrate 10. The silicon oxide film 15a has an outer circumferential oxide film 110a all around the outer circumferential portion 16 of the silicon single crystal substrate 10, and the outer circumferential oxide film 110a is formed from the back surface 14 of the silicon single crystal substrate 10. The outer peripheral portion 16 of the silicon single crystal substrate 10 is formed over at least the edge X.
이하, 본 발명에 관계되는 실리콘 에피텍셜 웨이퍼(1a)의 제조방법에 관해서 설명한다. 본 제 2 실시예에 있어서의 실리콘 에피텍셜 웨이퍼(1a)의 제조방법은 상기 제 1 실시예에 있어서의 불산 처리 공정과 다른 불산 처리 공정을 갖고 있다. 이하, 이 점에 관해서 자세히 설명한다.Hereinafter, the manufacturing method of the silicon epitaxial wafer 1a which concerns on this invention is demonstrated. The method for manufacturing the silicon epitaxial wafer 1a in the second embodiment has a hydrofluoric acid treatment step different from the hydrofluoric acid treatment step in the first embodiment. This point will be described in detail below.
본 제 2 실시예에 있어서의 불산 처리 공정은 실리콘 산화막(15a)이 이면(14)에 형성된 기판(17)의 주표면(12)측을 불산 증기 V에 노출시킴으로써 행하여진다.The hydrofluoric acid treatment step in the second embodiment is performed by exposing the main surface 12 side of the substrate 17 on which the silicon oxide film 15a is formed on the back surface 14 to the hydrofluoric acid vapor V.
더욱 상세하게는 불산 처리 공정은 예를 들면 도 6에 도시하는 바와 같은 불산 처리장치(2A)에 의해서 행할 수 있다. 불산 처리장치(2A)는 내부에 희불산 F를 채운 욕조(20)를 구비하고 있다. 욕조(20)의 상부에는 불산 F로부터 증발한 불산증기 V가 존재하고 있다.In more detail, a hydrofluoric acid treatment process can be performed by the hydrofluoric acid treatment apparatus 2A as shown in FIG. 6, for example. 2 A of hydrofluoric acid treatment apparatuses are equipped with the bathtub 20 which filled the dihydrofluoric acid F inside. The hydrofluoric acid vapor V which evaporated from hydrofluoric acid F exists in the upper part of the bathtub 20.
이와 같은 불산 처리장치(2A)를 사용한 불산 처리 공정에서는 불산 처리장치(2A)의 상부의 불산 증기 V 중에, 주표면(12)이 하측이 되도록 기판(17)을 배치한다. 이것에 의해, 기판(17)의 주표면(12)이 불산 증기 V에 노출되고, 기판(17)의 외주부(16)에 있어서의 주표면(12)측의 실리콘 산화막(15a) 중, 실리콘 산화막의 두께가 비교적 작은 부분, 즉 노듈이 발생하기 쉬운 부분이 에칭 제거된다. 또한, 실리콘 단결정기판(10)의 이면(14)의 실리콘 산화막(15a)은 에칭 제거되지 않고 잔존한다.In the hydrofluoric acid treatment step using the hydrofluoric acid treatment device 2A, the substrate 17 is disposed in the hydrofluoric acid vapor V on the upper portion of the hydrofluoric acid treatment device 2A so that the main surface 12 is lower. As a result, the main surface 12 of the substrate 17 is exposed to the hydrofluoric acid vapor V, and the silicon oxide film 15a of the silicon oxide film 15a on the main surface 12 side of the outer peripheral portion 16 of the substrate 17 is exposed. The portion of which thickness is relatively small, that is, the portion where nodules are likely to occur is etched away. In addition, the silicon oxide film 15a on the back surface 14 of the silicon single crystal substrate 10 is left without being etched away.
이상과 같은 실리콘 에피텍셜 웨이퍼(1a)의 제조방법에 의하면, 실리콘 단결정기판(10)의 이면을 실리콘 산화막(15a)에 의해서 덮인 상태로 할 수 있기 때문에, 기상 성장을 하는 경우에 오토 도프의 발생을 억제할 수 있다.According to the method for manufacturing the silicon epitaxial wafer 1a as described above, since the back surface of the silicon single crystal substrate 10 can be covered with the silicon oxide film 15a, the generation of autodoping in the case of vapor phase growth is performed. Can be suppressed.
또한, 실리콘 단결정기판(10)의 외주부(16)에 있어서의 주표면(12)측의 실리콘 산화막 중, 노듈이 발생하기 쉬운 부분을 에칭 제거하여, 비교적 두꺼운 실리콘 산화막을 잔존시킬 수 있다. 이것에 의해, 기상 성장을 하는 경우에, 잔존하는 실리콘 산화막이 수소로 에칭되어 국소적으로 실리콘 단결정기판(10)을 노출시키기까지의 시간을 길게 하여, 그 만큼만 노듈이 발생하기 어렵게 할 수 있기 때문에, 노듈에 기인한 파티클이 발생하는 것을 억제할 수 있다.In addition, a portion of the silicon oxide film on the main surface 12 side of the outer peripheral portion 16 of the silicon single crystal substrate 10 that is likely to generate nodules can be etched away to leave a relatively thick silicon oxide film. As a result, in the case of vapor phase growth, the time required for the remaining silicon oxide film to be etched with hydrogen to expose the silicon single crystal substrate 10 locally can be lengthened, so that nodules are less likely to be generated. The generation of particles due to the nodule can be suppressed.
또한, 기상 성장 공정을 할 때, 실리콘 단결정기판(10)의 외주부(16)의 주위 전체에 잔존하는 외주 산화막(110a)과 서셉터(32)의 카운터보어링부(33)의 측면을 접촉시킴으로써, 실리콘 단결정기판(10)의 외주부(16)와 카운터보어링부(33)의 측면 사이에 외주 산화막(110a)을 확실하게 개재시킬 수 있기 때문에, 외주부(16)와 카운터보어링부(33)의 측면을 비접촉 상태로 할 수 있다. 따라서, 이 상태로 기상 성장을 함으로써, 서셉터(32)의 표면상에 퇴적되는 폴리실리콘층과 실리콘 단결정기판(10)의 주표면(12)상에서 기상 성장하는 실리콘 에피텍셜층(13)을 일체화하지 않도록 할 수 있기 때문에, 실리콘 에피텍셜 웨이퍼(1a)에 크랙이 발생하는 것을 억제할 수 있다. 또한, 실리콘 단결정기판(10)의 외주부(16)의 주위 전체에 외주 산화막(110a)이 형성되어 있기 때문에, 외주 산화막(110a)이 제거되어 있는 경우와 비교하여 더욱 효과적으로 오토 도프를 방지할 수 있다.In the gas phase growth step, the outer circumferential oxide film 110a remaining around the outer circumference 16 of the silicon single crystal substrate 10 and the side surface of the counterboring portion 33 of the susceptor 32 are brought into contact with each other. Since the outer circumferential oxide film 110a can be reliably interposed between the outer circumferential portion 16 and the side surface of the counterboring portion 33 of the silicon single crystal substrate 10, the side surfaces of the outer circumferential portion 16 and the counterboring portion 33 are closed. It can be made into a non-contact state. Therefore, by vapor phase growth in this state, the polysilicon layer deposited on the surface of the susceptor 32 and the silicon epitaxial layer 13 vapor phase grown on the main surface 12 of the silicon single crystal substrate 10 are integrated. Since it can be prevented, it can suppress that a crack generate | occur | produces in the silicon epitaxial wafer 1a. In addition, since the outer circumferential oxide film 110a is formed around the outer circumferential portion 16 of the silicon single crystal substrate 10, autodoping can be prevented more effectively as compared with the case where the outer circumferential oxide film 110a is removed. .
이상으로부터, 실리콘 에피텍셜층의 성장 속도를 낮게 하지 않더라도, 상기 표면 처리 후의 실리콘 단결정기판(10)의 주표면에 대하여, 오토 도프, 파티클 및 크랙의 발생을 억제한 상태로 실리콘 에피텍셜 웨이퍼(1a)를 기상 성장시킬 수 있다.As described above, even if the growth rate of the silicon epitaxial layer is not lowered, the silicon epitaxial wafer 1a is suppressed with respect to the main surface of the silicon single crystal substrate 10 after the surface treatment in a state where autodoping, particles, and cracks are suppressed. ) Can be grown by vapor phase.
또, 상기 제 1 및 제 2 실시예에 있어서는 기상 성장 공정에 실린더형의 기상 성장장치(3)를 사용하는 것으로 하여 설명하였지만, 세로형이나 엽서형의 기상 성장장치를 사용하는 것으로 하여도 좋다. 그 때, 외주 산화막과 서셉터의 카운터보어링부의 측면이 접촉하도록 실리콘 단결정기판을 배치하는 것이 필요하다.In the first and second embodiments described above, the cylindrical vapor phase growth apparatus 3 is used for the vapor phase growth step. However, the vapor phase growth apparatus of the vertical type or the postcard type may be used. At that time, it is necessary to arrange the silicon single crystal substrate so that the outer oxide film and the side surface of the counterboring portion of the susceptor come into contact with each other.
또한, 제 2 실시예에 있어서는 불산 처리장치(2A)의 상부에 존재하는 불산 증기에 의해서 실리콘 산화막(15a)을 제거하는 것으로 하여 설명하였지만, 별도의 장소에서 준비한 불산 증기를 분출함으로써 실리콘 산화막(15a)을 제거하는 것으로 하여도 좋다.In the second embodiment, the silicon oxide film 15a is removed by the hydrofluoric acid vapor present in the upper portion of the hydrofluoric acid treatment apparatus 2A. However, the silicon oxide film 15a is ejected by ejecting the hydrofluoric acid vapor prepared in a separate place. ) May be removed.
〔실시예〕EXAMPLE
이하에, 실시예 및 비교예를 드는 것에 의해, 본 발명을 더욱 구체적으로 설명한다.An Example and a comparative example are given to the following, and this invention is demonstrated to it further more concretely.
<실시예><Example>
실시예에서는 상기 제 1 실시예에 있어서의 실리콘 에피텍셜 웨이퍼의 제조방법에 의해서 복수의 실리콘 단결정기판(10)의 주표면(12)상에 각각 소정의 성장 속도로 실리콘 에피텍셜층(13)을 형성하여, 복수의 실리콘 에피텍셜 웨이퍼(1)를 제조하였다. 또, 산화막 형성 공정에서는 약 500㎚의 두께로 실리콘 단결정기판(10)의 이면(14)에 실리콘 산화막(15)을 형성하였다. 또한, 불산 처리 공정에서는 외주 산화막(110)을, 실리콘 단결정기판(10)의 외주부(16)의 1/2, 1/4, 1/8의 영역에 각각 잔존시켰다. 또한, 기상 성장 공정에서는 외주 산화막(110)과 서셉터(32)의 카운터보어링부(33)의 측면을 접촉시키고, 성장 속도를 1, 1.25, 1.5pm/min으로 하여 40pm 두께의 실리콘 에피텍셜층(13)을 기상 성장시켰다.In the embodiment, the silicon epitaxial layer 13 is formed on the main surfaces 12 of the plurality of silicon single crystal substrates 10 at predetermined growth rates by the method for manufacturing the silicon epitaxial wafer in the first embodiment. A plurality of silicon epitaxial wafers 1 were formed. In the oxide film forming step, the silicon oxide film 15 was formed on the back surface 14 of the silicon single crystal substrate 10 to a thickness of about 500 nm. In the hydrofluoric acid treatment step, the outer circumferential oxide film 110 was left in regions of 1/2, 1/4, and 1/8 of the outer circumferential portion 16 of the silicon single crystal substrate 10, respectively. In the vapor phase growth process, the silicon epitaxial layer having a thickness of 40 pm with the outer oxide layer 110 and the side surface of the counterboring portion 33 of the susceptor 32 brought into contact with each other at a growth rate of 1, 1.25, 1.5 pm / min. (13) was vapor-grown.
<비교예>Comparative Example
비교예에서는 실리콘 단결정기판(10)의 외주부(16)의 실리콘 산화막(15)을 완전히 제거한 상태로 실리콘 단결정기판(10)의 주표면(12)상에 소정의 성장 속도로 실리콘 에피텍셜층(13)을 형성하여, 실리콘 에피텍셜 웨이퍼를 제조하였다. 또, 실리콘 단결정기판(10)의 이면(14)에 있어서의 실리콘 산화막(15)의 두께는 약 500㎚로 하였다. 또한, 기상 성장 공정에서는 성장 속도를 1, 1.25, 1.5pm/min으로 하여 40pm의 두께의 실리콘 에피텍셜층(13)을 기상 성장시켰다.In the comparative example, the silicon epitaxial layer 13 at a predetermined growth rate on the main surface 12 of the silicon single crystal substrate 10 with the silicon oxide film 15 of the outer peripheral portion 16 of the silicon single crystal substrate 10 completely removed. ) To form a silicon epitaxial wafer. In addition, the thickness of the silicon oxide film 15 on the back surface 14 of the silicon single crystal substrate 10 was about 500 nm. In the vapor phase growth step, the silicon epitaxial layer 13 having a thickness of 40 pm was vapor-grown at a growth rate of 1, 1.25, 1.5 pm / min.
이상의 실시예 및 비교예의 실리콘 에피텍셜 웨이퍼의 제조방법에 의해서 실리콘 에피텍셜 웨이퍼를 제조한 결과를, 이하의 도 7, 8에 도시한다.The result of having manufactured the silicon epitaxial wafer by the manufacturing method of the silicon epitaxial wafer of the above Example and a comparative example is shown to the following FIGS.
도 7은 실리콘 에피텍셜층의 기상 성장 속도(pm/min)와, 실리콘 에피텍셜 웨이퍼(1)에 있어서의 크랙의 발생율(%)의 관계를 도시하는 도면이다. 또, 이 도면에 있어서는 실시예로서, 실리콘 단결정기판(10)에 있어서의 외주부(16)의 1/2의 영역에 외주 산화막(110)을 잔존시킨 경우의 크랙 발생율을 도시하였지만, 외주 산화막(110)이 1/4, 1/8의 영역에 잔존하고 있는 경우도 같은 결과였다.FIG. 7 is a graph showing the relationship between the vapor phase growth rate (pm / min) of the silicon epitaxial layer and the incidence of cracks (%) in the silicon epitaxial wafer 1. In addition, in this figure, although the crack generation rate at the time of leaving the outer oxide film 110 in the half of the outer peripheral part 16 in the silicon single crystal substrate 10 is shown as an example, the outer oxide film 110 is shown. The same result was obtained when)) remained in the areas of 1/4 and 1/8.
이 도면에 도시되는 바와 같이, 실시예에서는 비교예와 달리, 성장 속도가 높더라도 크랙이 발생하지 않았다. 요컨대, 크랙의 발생을 억제한 상태로, 높은 성장 속도로 실리콘 에피텍셜층을 기상 성장시킬 수 있다.As shown in this figure, in the examples, unlike the comparative example, cracks did not occur even if the growth rate was high. In short, the silicon epitaxial layer can be vapor-grown at a high growth rate while suppressing the occurrence of cracks.
도 8은 1장의 실리콘 에피텍셜 웨이퍼에 있어서 발생하는 파티클의 개수(개)와, 실리콘 에피텍셜층의 기상 성장 속도(pm/min) 및 외주 산화막(110)의 잔존 비율의 관계를 도시하는 도면이다. 또, 이 도면에 있어서, 가로축의 상단의 수치는 성장 속도(pm/min)를 나타내고 있고, 하단의 괄호 내의 분수는 불산 처리 공정에서 잔존한 외주 산화막(110)의 비율을 나타내고 있다.FIG. 8 is a diagram showing the relationship between the number of particles generated in one silicon epitaxial wafer, the vapor phase growth rate (pm / min) of the silicon epitaxial layer, and the residual ratio of the outer oxide film 110. . In this figure, the numerical value at the upper end of the horizontal axis represents the growth rate (pm / min), and the fraction in the parenthesis at the lower end indicates the ratio of the outer circumferential oxide film 110 remaining in the hydrofluoric acid treatment step.
이 도면에 도시하는 바와 같이, 실리콘 단결정기판(10)의 외주부(16)에 외주 산화막(110)이 1/4, 1/8의 영역에 잔존하고 있는 경우, 발생한 파티클이 15개 이하 이고, 외주 산화막(110)을 갖지 않는 비교예와 같은 정도로 파티클의 발생이 억제되어 있다. 그렇지만, 외주 산화막(110)이 1/2의 영역에 잔존하는 실리콘 단결정기판(10)에 실리콘 에피텍셜층을 기상 성장시키면, 노듈이 다발하여, 파티클의 발생율도 높아지고 있다. 요컨대, 외주 산화막(110)이 1/4 이하의 영역에서 잔존하고 있는 실리콘 단결정기판(10)을 사용하는 경우, 노듈의 발생을 억제한 상태로, 또한 높은 성장 속도로, 실리콘 에피텍셜층을 기상 성장시킬 수 있다.As shown in this figure, when the outer circumferential oxide film 110 remains in the areas of 1/4 and 1/8 in the outer circumferential portion 16 of the silicon single crystal substrate 10, there are 15 or less generated particles and the outer circumference. The generation of particles is suppressed to the same extent as in the comparative example without the oxide film 110. However, when the silicon epitaxial layer is vapor-grown on the silicon single crystal substrate 10 remaining in the 1/2 region of the outer oxide film 110, the nodule is bundled, and the generation rate of particles is also increased. In other words, when the silicon single crystal substrate 10 in which the outer oxide film 110 remains in a region of 1/4 or less is used, the silicon epitaxial layer is vaporized at a high growth rate while suppressing the generation of nodules. You can grow.
본 발명에 의하면, 실리콘 에피텍셜층의 성장 속도를 낮게 하지 않더라도, 실리콘 단결정기판의 주표면에 대하여, 오토 도프, 파티클 및 크랙의 발생을 억제한 상태로 실리콘 에피텍셜층을 기상 성장시킬 수 있다.According to the present invention, even if the growth rate of the silicon epitaxial layer is not lowered, the silicon epitaxial layer can be vapor-grown on the main surface of the silicon single crystal substrate with the occurrence of auto doping, particles, and cracks suppressed.
Claims (6)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143633A JP4066881B2 (en) | 2003-05-21 | 2003-05-21 | Surface treatment method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer |
| JPJP-P-2003-00143633 | 2003-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040100937A true KR20040100937A (en) | 2004-12-02 |
| KR101050679B1 KR101050679B1 (en) | 2011-07-22 |
Family
ID=33531359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040034749A KR101050679B1 (en) | 2003-05-21 | 2004-05-17 | Surface treatment method, method of manufacturing silicon epitaxial wafer and silicon epitaxial wafer |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4066881B2 (en) |
| KR (1) | KR101050679B1 (en) |
| CN (2) | CN101271870B (en) |
| TW (1) | TW200509224A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101022567B1 (en) * | 2009-02-02 | 2011-03-16 | 주식회사 엘지실트론 | The method for manufacturing epitaxial wafer |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100365889C (en) * | 2006-05-18 | 2008-01-30 | 中微光电子(潍坊)有限公司 | Method for preventing vertical-cavity-face emitting semiconductor laser from cracking while wet oxidation |
| CN101311340B (en) * | 2008-03-19 | 2010-06-02 | 南京国盛电子有限公司 | Method for preparing silicon inverse epitaxial wafer and special equipment thereof |
| JP5273150B2 (en) * | 2008-09-26 | 2013-08-28 | 信越半導体株式会社 | Manufacturing method of silicon epitaxial wafer |
| JP5141541B2 (en) * | 2008-12-24 | 2013-02-13 | 株式会社Ｓｕｍｃｏ | Epitaxial wafer manufacturing method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245431A (en) * | 1991-01-30 | 1992-09-02 | Kyushu Electron Metal Co Ltd | Method and apparatus for removal of oxide film from semiconductor substrate |
| JP2970499B2 (en) * | 1995-10-30 | 1999-11-02 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JP3635200B2 (en) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Manufacturing method of SOI wafer |
| US6444027B1 (en) * | 2000-05-08 | 2002-09-03 | Memc Electronic Materials, Inc. | Modified susceptor for use in chemical vapor deposition process |
| JP3727602B2 (en) * | 2002-03-11 | 2005-12-14 | 大日本スクリーン製造株式会社 | Substrate peripheral processing apparatus and substrate peripheral processing method |
-
2003
- 2003-05-21 JP JP2003143633A patent/JP4066881B2/en not_active Expired - Fee Related
-
2004
- 2004-05-11 TW TW093113228A patent/TW200509224A/en unknown
- 2004-05-17 KR KR1020040034749A patent/KR101050679B1/en active IP Right Grant
- 2004-05-21 CN CN2008100955430A patent/CN101271870B/en active Active
- 2004-05-21 CN CNB2004100457066A patent/CN100401483C/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101022567B1 (en) * | 2009-02-02 | 2011-03-16 | 주식회사 엘지실트론 | The method for manufacturing epitaxial wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4066881B2 (en) | 2008-03-26 |
| JP2004349405A (en) | 2004-12-09 |
| CN101271870A (en) | 2008-09-24 |
| KR101050679B1 (en) | 2011-07-22 |
| TW200509224A (en) | 2005-03-01 |
| TWI334167B (en) | 2010-12-01 |
| CN101271870B (en) | 2010-12-08 |
| CN100401483C (en) | 2008-07-09 |
| CN1574247A (en) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5158068B2 (en) | Vertical heat treatment apparatus and heat treatment method | |
| US20070054468A1 (en) | Method for producing silicon epitaxial wafer | |
| US6235645B1 (en) | Process for cleaning silicon semiconductor substrates | |
| CN112201568A (en) | Method and equipment for epitaxial growth of silicon wafer | |
| JP5273150B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| KR101050679B1 (en) | Surface treatment method, method of manufacturing silicon epitaxial wafer and silicon epitaxial wafer | |
| WO2002000968A1 (en) | A method for manufacturing a susceptor, a susceptor thus obtained and its application | |
| JP3602443B2 (en) | Semiconductor element manufacturing method | |
| TWI626730B (en) | Method of manufacturing epitaxial wafer | |
| US6965149B2 (en) | Epitaxial semiconductor wafer and a manufacturing method thereof | |
| US20060138540A1 (en) | Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it | |
| JP3777662B2 (en) | Epitaxial wafer manufacturing method | |
| JPH06151864A (en) | Semiconductor substrate and manufacture thereof | |
| US9646818B2 (en) | Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor | |
| JPH0782997B2 (en) | Method for manufacturing semiconductor wafer | |
| US6777347B1 (en) | Method to produce porous oxide including forming a precoating oxide and a thermal oxide | |
| JP7322371B2 (en) | Method for manufacturing polycrystalline silicon carbide substrate | |
| JP3080809B2 (en) | Method for manufacturing semiconductor device | |
| JP2011187887A (en) | Method of manufacturing epitaxial wafer | |
| JP2005197534A (en) | Surface protection film formation method for repairing tool for heat treatment and repairing tool for heat treatment | |
| JP7279465B2 (en) | SUPPORTING SUBSTRATE, SUPPORTING SUBSTRATE HOLDING METHOD, AND FILM-FORMING METHOD | |
| US20230110474A1 (en) | Selective silicon deposition | |
| JP7247749B2 (en) | Silicon carbide polycrystalline film deposition method, susceptor, and deposition apparatus | |
| JP4951580B2 (en) | Manufacturing method of semiconductor wafer | |
| JP2022121078A (en) | Susceptor, deposition device and substrate deposition method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140626 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190627 Year of fee payment: 9 |