KR20040091958A - Method for forming multi layer by in-situ in semiconductor device and apparatus for the same - Google Patents
Method for forming multi layer by in-situ in semiconductor device and apparatus for the same Download PDFInfo
- Publication number
- KR20040091958A KR20040091958A KR1020030025750A KR20030025750A KR20040091958A KR 20040091958 A KR20040091958 A KR 20040091958A KR 1020030025750 A KR1020030025750 A KR 1020030025750A KR 20030025750 A KR20030025750 A KR 20030025750A KR 20040091958 A KR20040091958 A KR 20040091958A
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- reaction
- substrate
- gas
- silicon
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45563—Gas nozzles
- C23C16/45565—Shower nozzles
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
Abstract
Description
본 발명은 반도체 장치에서 인시튜로 다층 박막을 형성하는 방법 및 이를 수행하기 위한 장치에 관한 것이다. 보다 상세하게는, 본 발명은 게이트 산화막과 게이트 전극막을 인시튜로 형성하기 위한 방법 및 이를 수행하기 위한 장치에 관한 것이다.The present invention relates to a method of forming a multilayer thin film in-situ in a semiconductor device and an apparatus for performing the same. More specifically, the present invention relates to a method for forming a gate oxide film and a gate electrode film in situ, and an apparatus for performing the same.
급속도로 성장하는 정보화 사회에 있어서, 다양한 기술의 발전과 함께 대량의 정보를 보다 빠르게 처리하기 위해 반도체 장치는 고집적화 되고 있다. 반도체 장치가 고집적화됨에 따라, MOS 트랜지스터의 게이트 전극의 게이트 길이는 매우 감소되고 있으며, 게이트 산화막의 두께도 매우 감소되고 있다.In a rapidly growing information society, semiconductor devices are becoming highly integrated to process large amounts of information faster with the development of various technologies. As the semiconductor device is highly integrated, the gate length of the gate electrode of the MOS transistor is greatly reduced, and the thickness of the gate oxide film is also greatly reduced.
구체적으로, 상기 게이트 산화막은 15Å이하의 두께를 갖는 것이 요구되고 있으며, 이에 따라 상기 15Å이하의 얇은 게이트 산화막을 형성하기 위한 공정이 활발히 연구되고 있다.Specifically, the gate oxide film is required to have a thickness of 15 kPa or less, and thus, a process for forming the thin gate oxide film of 15 kPa or less has been actively studied.
그러나, 기존의 퍼니스 타입의 장치를 사용하여 반도체 기판상에 얇은 게이트 산화막을 균일하게 형성하는 것은 매우 어렵다. 또한, 공정 조건을 최적화하여 15Å이하의 얇은 게이트 산화막을 형성하였다 하더라도, 후속 공정을 진행하기 위한 이송 단계 등에서 자연 산화막이 생성되기 때문에 상기 형성된 게이트 산화막의 두께를 그대로 유지하기가 어렵다. 즉, 상기 자연 산화막의 생성에 의해 원하는 게이트 산화막의 두께보다 더 두꺼운 게이트 산화막이 형성되며, 이로 인해 원하는 트랜지스터의 특성을 수득할 수 없는 문제점이 있다.However, it is very difficult to uniformly form a thin gate oxide film on a semiconductor substrate using a conventional furnace type device. In addition, even when a thin gate oxide film of 15 kV or less is formed by optimizing the process conditions, it is difficult to maintain the thickness of the gate oxide film formed as it is because a natural oxide film is formed in a transfer step for proceeding the subsequent process. That is, a gate oxide film thicker than the thickness of the desired gate oxide film is formed by the generation of the natural oxide film, and thus, there is a problem in that desired transistor characteristics cannot be obtained.
따라서, 본 발명의 제1 목적은 게이트 산화막을 포함하는 다층 박막 형성 방법을 제공하는데 있다.Accordingly, a first object of the present invention is to provide a method for forming a multilayer thin film including a gate oxide film.
본 발명의 제2 목적은 게이트 산화막을 포함하는 다층 박막 형성 장치를 제공하는데 있다.A second object of the present invention is to provide a multilayer thin film forming apparatus including a gate oxide film.
도 1은 본 발명의 일 실시예에 따른 다층 박막 증착 장치의 단면도이다.1 is a cross-sectional view of a multilayer thin film deposition apparatus according to an embodiment of the present invention.
도 2는 본 발명의 제1 실시예에 따라 게이트 산화막 및 게이트 전극막을 인시튜로 형성하는 방법을 설명하기 위한 단면도들이다.2 is a cross-sectional view for describing a method of forming a gate oxide film and a gate electrode film in situ according to a first exemplary embodiment of the present invention.
도 3은 본 발명의 제1 실시예에 따라 게이트 산화막 및 게이트 전극막을 인시튜로 형성하는 방법을 설명하기 위한 플로 챠트이다.3 is a flowchart illustrating a method of forming a gate oxide film and a gate electrode film in situ according to a first embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 반응 챔버 14 : 반응 가스 주입 라인10 reaction chamber 14 reaction gas injection line
16 : 제어 밸브 18 : 매스 플로우 콘트롤러16: control valve 18: mass flow controller
20 : 기판 홀더 22 : 히터20: substrate holder 22: heater
26 : 배기부26: exhaust
상기한 제1 목적을 달성하기 위하여 본 발명은, 반응 챔버 내에 반도체 기판을 로딩한다. 상기 반응 챔버 내에 실리콘이 포함된 제1 반응 가스를 주입하여 상기 반도체 기판 표면에 실리콘 원자를 화학 흡착시켜 실리콘 원자층을 형성한다. 상기 반응 챔버 내에 퍼지 가스를 주입하여 상기 기판 표면에 물리 흡착되어 있거나 반응하지 않은 상기 제1 반응 가스를 상기 챔버 내에서 제거한다. 상기 반응 챔버에 산소가 포함된 제2 반응 가스를 주입하여, 상기 제2 반응 가스와 상기 실리콘 원자층의 반응에 의해 실리콘 산화막 원자층을 형성한다. 상기 반응 챔버 내에 퍼지 가스를 주입하여 상기 기판 표면에 물리 흡착되어 있거나 반응하지 않은 상기 제2 반응 가스를 상기 챔버 내에서 제거한다. 상기 설명한 실리콘 원자층 형성, 퍼지, 실리콘 산화막 원자층 형성 및 퍼지 공정을 반복적으로 수행하여 일정 두께의 실리콘 산화막을 형성한다. 이어서, 상기 실리콘 산화막 상에 인시튜로 게이트 전극막을 형성한다.In order to achieve the first object described above, the present invention loads a semiconductor substrate into a reaction chamber. The first reaction gas containing silicon is injected into the reaction chamber to chemically adsorb silicon atoms on the surface of the semiconductor substrate to form a silicon atomic layer. A purge gas is injected into the reaction chamber to remove the first reaction gas that is physically adsorbed or not reacted on the substrate surface in the chamber. A second reaction gas containing oxygen is injected into the reaction chamber to form a silicon oxide atomic layer by reaction of the second reaction gas and the silicon atomic layer. A purge gas is injected into the reaction chamber to remove the second reaction gas that is physically adsorbed or not reacted on the substrate surface in the chamber. The above-described silicon atomic layer formation, purge, silicon oxide film atomic layer formation and purge processes are repeatedly performed to form a silicon oxide film having a predetermined thickness. Subsequently, a gate electrode film is formed on the silicon oxide film in situ.
상기 게이트 전극막은 상기 반응 챔버 내에 실리콘이 포함된 반응 가스 및 질소 가스를 주입에 의해 CVD방식으로 형성되는 다결정 실리콘층일 수 있다.The gate electrode layer may be a polycrystalline silicon layer formed by CVD by injecting a reaction gas and nitrogen gas containing silicon into the reaction chamber.
또한, 상기 게이트 전극막은 상기 반응 챔버 내에 금속 원자가 포함된 반응 가스 및 퍼지 가스의 교번에 의해 ALD방식으로 형성되는 금속막일 수 있다.In addition, the gate electrode film may be a metal film formed by the ALD method by alternating a reaction gas and a purge gas containing metal atoms in the reaction chamber.
상기한 제2 목적을 달성하기 위하여 본 발명은, 챔버, 상기 챔버 내부로 연결되고, 상기 챔버 내의 기판 상에 적어도 2개의 박막을 형성하기 위한 반응 가스들을 주입하기 위한 반응 가스 주입 라인들, 상기 반응 가스 주입 라인들에 각각 연결되고, 상기 반응 가스들의 주입을 제어하기 위한 제어 밸브, 상기 챔버 내에 구비되고, 상기 기판을 지지하는 기판 홀더, 상기 챔버 내에서 상기 기판 홀더 상에 구비되고 상기 기판의 각 영역별로 반응 가스들의 분사량을 콘트롤하는 가스 분배기, 상기 챔버 내에 주입된 반응 가스들을 배기하기 위한 배기부를 구비하는 다층 박막 형성 장치를 제공한다.In order to achieve the above-described second object, the present invention provides a chamber, reaction gas injection lines for injecting reaction gases for forming at least two thin films on a substrate in the chamber, and the reaction. A control valve connected to gas injection lines, respectively, for controlling the injection of the reactive gases, a substrate holder provided in the chamber and supporting the substrate, provided on the substrate holder in the chamber and each of the substrates Provided is a multi-layer thin film forming apparatus having a gas distributor for controlling the injection amount of reaction gases for each region, and an exhaust unit for exhausting the reaction gases injected into the chamber.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 다층 박막 증착 장치의 단면도이다.1 is a cross-sectional view of a multilayer thin film deposition apparatus according to an embodiment of the present invention.
도 1을 참조하면, 증착 공정을 수행하기 위한 챔버(10)가 구비된다.Referring to FIG. 1, a chamber 10 for performing a deposition process is provided.
상기 챔버(10) 내부로 연결되고, 상기 챔버(10) 내의 기판(W) 상에 적어도 2개의 박막을 적층하기 위한 반응 가스들을 주입하는 반응 가스 주입 라인들(14)이 구비된다. 상기 반응 가스 주입 라인들(14)은 각각의 반응 가스가 저장되어 있는 가스 소오스들과 연결되어 상기 챔버(10) 내로 반응 가스들을 제공한다.Reaction gas injection lines 14 connected to the chamber 10 and injecting reactive gases for stacking at least two thin films on the substrate W in the chamber 10 are provided. The reaction gas injection lines 14 are connected to gas sources in which respective reaction gases are stored to provide reaction gases into the chamber 10.
본 실시예의 다층 박막 장치에서, 상기 반응 가스 주입 라인들(14)은 제1 내지 제4 반응 가스를 제공하기 위한 제1 내지 제4 주입 라인(14a, 14b, 14c, 14d)과 퍼지 가스를 제공하기 위한 제5 주입 라인(14e)을 각각 포함한다. 그러나, 상기 반응 가스 주입 라인(14)의 개수는 형성하고자하는 박막에 의해 달라지며 상기와 같이 한정되지는 않는다.In the multilayer thin film device of this embodiment, the reaction gas injection lines 14 provide the first to fourth injection lines 14a, 14b, 14c, and 14d and the purge gas for providing the first to fourth reaction gases. And a fifth injection line 14e for each. However, the number of the reaction gas injection lines 14 depends on the thin film to be formed and is not limited as described above.
상기 각각의 반응 가스 주입 라인들(14)은 상기 챔버(10)의 외부에서 1개의 라인으로 통합되어 상기 챔버(10)내로 연결된다. 따라서, 상기 반응 가스들은 상기 통합된 1개의 라인 내에서 서로 혼합된 상태로 상기 챔버(10)내에 주입된다.Each of the reactive gas injection lines 14 is integrated into one line outside the chamber 10 and connected into the chamber 10. Thus, the reaction gases are injected into the chamber 10 in a mixed state with each other in the integrated one line.
상기 반응 가스 주입 라인들(14)에 각각 하나씩 연결되고, 상기 반응 가스들이 상기 챔버(10) 내에 주입하는 것을 제어하는 제어 밸브(16)를 구비한다.A control valve 16 is connected to each of the reaction gas injection lines 14 and controls the injection of the reaction gases into the chamber 10.
상기 반응 가스 주입 라인들(14)과 상기 챔버(10)의 사이에는 매스 플로우 콘트롤러(MFC, 18)가 연결된다. 상기 매스 플로우 콘트롤러(18)는 상기 통합된 라인에 연결되어 상기 챔버(10)로 유입되는 전체 반응 가스의 양을 조절할 수 있다. 도시하지는 않았으나, 상기 반응 가스 주입 라인들(14) 각각에 하나씩 매스 플로우 콘트롤러(18)를 연결하여 상기 반응 가스들 각각의 유입량을 조절할 수도 있다.A mass flow controller (MFC) 18 is connected between the reaction gas injection lines 14 and the chamber 10. The mass flow controller 18 may be connected to the integrated line to adjust the total amount of reactant gas flowing into the chamber 10. Although not shown, a mass flow controller 18 may be connected to each of the reaction gas injection lines 14 to adjust the flow rate of each of the reaction gases.
상기 챔버(10) 내에는 상기 기판(W)을 지지하는 기판 홀더(20)가 구비된다. 상기 기판 홀더(20) 내에는 상기 기판(W)의 온도를 상승시키기 위한 히터(22)가 구비된다. 따라서, 상기 홀더(20) 상에 기판이 놓여지고 상기 홀더(20) 내에 장착되어 있는 히터(22)에 의해 상기 기판(W)의 온도가 상승된다.In the chamber 10, a substrate holder 20 for supporting the substrate W is provided. In the substrate holder 20, a heater 22 for increasing the temperature of the substrate W is provided. Thus, the substrate is placed on the holder 20 and the temperature of the substrate W is raised by the heater 22 mounted in the holder 20.
상기 챔버(10) 내에는, 상기 기판 홀더(20) 상에 놓여진 기판(W)의 각 영역별로 반응 가스들의 분사량을 콘트롤하는 가스 분배기(gas distributor,24)를 구비한다. 즉, 상기 가스 분배기(24)는 상기 기판(W)의 중앙 부위 또는 가장 자리 부위에 상대적으로 많은 양의 반응 가스를 분사할 수 있도록 조절한다. 상기 가스 분배기(24)는 증착 공정 수행시에 상기 반응 가스의 양을 조절함으로서, 기판의 중앙 부분과 가장 자리에 형성되는 막의 두께가 유니폼하도록 조절한다.In the chamber 10, a gas distributor 24 for controlling the injection amount of the reaction gases for each region of the substrate W placed on the substrate holder 20 is provided. That is, the gas distributor 24 is adjusted to inject a relatively large amount of the reaction gas to the central portion or the edge portion of the substrate (W). The gas distributor 24 controls the amount of the reaction gas when performing the deposition process, so that the thickness of the film formed at the edge and the center portion of the substrate is uniform.
상기 챔버(10)와 연결되고, 상기 챔버(10) 내로 주입된 반응 가스들을 배기하기 위한 배기부(26)를 구비한다. 상기 배기부(26)는 2군데 이상에 구비할 수도 있다.It is connected to the chamber 10 and has an exhaust section 26 for exhausting the reaction gases injected into the chamber 10. The said exhaust part 26 can also be provided in two or more places.
이하에서는, 상기 다층 박막 증착 장치를 사용하여 게이트 산화막 및 게이트 전극막을 인시튜로 형성하는 방법에 대해 설명한다.Hereinafter, a method of forming the gate oxide film and the gate electrode film in situ using the multilayer thin film deposition apparatus will be described.
제1 실시예First embodiment
도 2a 내지 도 2d는 본 발명의 제1 실시예에 따라 게이트 산화막 및 게이트 전극막을 인시튜로 형성하는 방법을 설명하기 위한 단면도들이다. 도 3은 본 발명의 제1 실시예에 따라 게이트 산화막 및 게이트 전극막을 인시튜로 형성하는 방법을 설명하기 위한 플로 챠트이다.2A to 2D are cross-sectional views illustrating a method of forming a gate oxide film and a gate electrode film in situ according to a first embodiment of the present invention. 3 is a flowchart illustrating a method of forming a gate oxide film and a gate electrode film in situ according to a first embodiment of the present invention.
이하에서는, 도 2 및 도 3을 참조로 설명한다.Hereinafter, with reference to FIGS. 2 and 3.
반응 챔버(10)내의 기판 홀더(20) 상에 반도체 기판(W)을 로딩한다.(S10) 상기 기판 홀더(20) 내부에 장착된 히터(22)를 작동시켜, 상기 기판(W)의 온도를 상승시킨다. 이 때, 상기 기판(W)의 온도는 150 내지 500℃ 범위 내의 일정 온도가 유지되도록 한다.The semiconductor substrate W is loaded onto the substrate holder 20 in the reaction chamber 10. (S10) The heater 22 mounted in the substrate holder 20 is operated to operate the temperature of the substrate W. To increase. At this time, the temperature of the substrate (W) is to maintain a constant temperature within the range of 150 to 500 ℃.
도 2a를 참조하면, 상기 제1 주입 라인(14a)을 통해 상기 반응 챔버(10) 내에 실리콘이 포함된 제1 반응 가스(2)를 주입하여 상기 반도체 기판(W) 표면에 실리콘 원자를 화학 흡착시켜 실리콘 원자층(4)을 형성한다.(S12) 상기 제1 반응 가스(2)는 예컨대, SiH4, SiCl4, Si2H6를 들 수 있다. 상기 제1 반응 가스(2)는 반응 챔버 상부로부터 기판으로 수직하게 인입한다.Referring to FIG. 2A, a first reaction gas 2 including silicon is injected into the reaction chamber 10 through the first injection line 14a to chemisorb silicon atoms onto the surface of the semiconductor substrate W. The silicon atomic layer 4 is formed. (S12) Examples of the first reaction gas 2 include SiH 4 , SiCl 4 , and Si 2 H 6 . The first reaction gas 2 flows vertically from the top of the reaction chamber into the substrate.
도 2b를 참조하면, 상기 제5 주입 라인(14e)을 통해 상기 반응 챔버(10) 내에 퍼지 가스를 주입하여 상기 기판(W) 표면에 물리 흡착되어 있거나 반응하지 않은 상기 제1 반응 가스(2)를 상기 챔버(10) 내에서 제거한다.(S14)Referring to FIG. 2B, a purge gas is injected into the reaction chamber 10 through the fifth injection line 14e to physically adsorb or not react with the surface of the substrate W. Is removed in the chamber 10 (S14).
도 2c를 참조하면, 상기 제2 주입 라인(14b)을 통해 상기 반응 챔버(10)에 산소가 포함된 제2 반응 가스(6)를 주입하여, 상기 제2 반응 가스(6)와 상기 실리콘 원자층의 반응에 의해 실리콘 산화막 원자층(8)을 형성한다.(S16) 상기 제2 반응 가스는 예컨대, H2O, O2, N2O 또는 O3를 들 수 있다.Referring to FIG. 2C, a second reaction gas 6 including oxygen is injected into the reaction chamber 10 through the second injection line 14b, so that the second reaction gas 6 and the silicon atom are injected. The silicon oxide film atomic layer 8 is formed by the reaction of the layer. (S16) The second reaction gas may be H 2 O, O 2 , N 2 O or O 3 , for example.
도 2d를 참조하면, 상기 제5 주입 라인(14e)을 통해 상기 반응 챔버(10) 내에 퍼지 가스를 주입하여 상기 기판(W) 표면에 물리 흡착되어 있거나 반응하지 않은 상기 제2 반응 가스(6)를 상기 챔버 내에서 제거한다.(S18)Referring to FIG. 2D, a purge gas is injected into the reaction chamber 10 through the fifth injection line 14e to physically adsorb or not react with the surface of the substrate W. It is removed in the chamber (S18).
상기 설명한 제1 반응 가스 주입, 퍼지, 제2 반응 가스 주입 및 퍼지 과정을 하나의 싸이클이라 한다. 상기 기판 상에 원하는 두께의 실리콘 산화막이 형성될 때 까지 상기 싸이클을 수회 반복하여 수행한다.(S20) 상기 과정에 의하면, 실리콘 산화막 원자층을 원하는 두께로 적층할 수 있으므로, 15Å 이내의 얇은 두께로 게이트 산화막을 형성할 수 있다.The first reactive gas injection, purge, second reactive gas injection and purge described above are referred to as one cycle. The cycle is repeated several times until a silicon oxide film having a desired thickness is formed on the substrate. (S20) According to the above process, since the silicon oxide atomic layer can be laminated to a desired thickness, A gate oxide film can be formed.
상기 게이트 산화막 상에 인시튜로 폴리실리콘으로 이루어지는 게이트 전극막을 형성한다.(S22) 구체적으로, 상기 기판(W)의 온도를 약 400 내지 700℃로 상승시킨다. 상기 제3 주입 라인(14c)을 통해 실리콘을 포함하는 제3 반응 가스를 주입한다. 상기 제3 반응 가스는 예컨대, SiH4를 포함한다. 상기 제3 반응 가스를 주입하는 동시에, 상기 제4 주입 라인(14d)을 통해 질소 가스를 주입한다. 상기와 같이, 제3 반응 가스 및 질소 가스를 챔버 내에 유입하여 화학 기상 증착 방식에 의해 폴리실리콘막을 형성한다.A gate electrode film made of polysilicon is formed on the gate oxide film in situ (S22). Specifically, the temperature of the substrate W is raised to about 400 to 700 ° C. The third reaction gas including silicon is injected through the third injection line 14c. The third reaction gas includes, for example, SiH 4 . At the same time as injecting the third reaction gas, nitrogen gas is injected through the fourth injection line 14d. As described above, the third reaction gas and the nitrogen gas are introduced into the chamber to form a polysilicon film by chemical vapor deposition.
상기 제1 내지 제4 반응 가스를 챔버 내에 주입하는 각 과정을 수행할 시에, 상기 기판(W) 상의 각 영역별로 상기 반응 가스들의 유입량이 달라지도록 조절할 수 있다. 즉, 상기 기판(W)의 가장자리 또는 중앙 부위에서 형성되는 막의 두께가 균일하게되도록 상기 기판(W)의 가장자리 또는 중앙 부분에 반응 가스가 상대적으로 많이 분사되도록 할 수 있다.When performing each process of injecting the first to fourth reaction gases into the chamber, the flow rate of the reaction gases may be adjusted to be different for each region on the substrate (W). That is, the reaction gas may be relatively injected to the edge or the center portion of the substrate W so that the thickness of the film formed at the edge or the center portion of the substrate W is uniform.
상기 과정에 의해 15Å 이내의 얇은 두께로 게이트 산화막 및 게이트 전극으로 제공되는 폴리실리콘막을 인시튜로 형성할 수 있다.By the above process, a polysilicon film provided to the gate oxide film and the gate electrode with a thin thickness of less than 15 kW can be formed in situ.
실시예 2Example 2
이하에서는 본 발명의 제2 실시예에 따라 게이트 산화막 및 게이트 전극막을 인시튜로 형성하는 방법을 설명한다.Hereinafter, a method of forming the gate oxide film and the gate electrode film in situ according to the second embodiment of the present invention will be described.
제2 실시예의 방법은 상기 게이트 전극막을 금속막으로 형성하는 것을 제외하고는 상기 제1 실시예의 방법과 동일하다.The method of the second embodiment is the same as that of the first embodiment except that the gate electrode film is formed of a metal film.
제1 실시예에서 설명한 것과 같이, 제1 반응 가스 주입, 퍼지, 제2 반응 가스 주입 및 퍼지로 이루어지는 싸이클을 반복 수행하여 원하는 두께의 게이트 산화막을 증착한다.As described in the first embodiment, the cycle consisting of the first reactive gas injection, the purge, the second reactive gas injection and the purge is repeatedly performed to deposit a gate oxide film having a desired thickness.
이어서, 상기 반응 챔버 내에 금속 원자가 포함된 제3 반응 가스를 주입하여 상기 게이트 산화막 상에 금속 원자를 화학 흡착한다.Subsequently, a third reaction gas containing metal atoms is injected into the reaction chamber to chemisorb metal atoms on the gate oxide film.
상기 반응 챔버 내에 퍼지 가스를 주입하여 기판 표면에 물리 흡착되어 있거나 반응하지 않은 상기 제3 반응 가스를 상기 챔버 내에서 제거한다.A purge gas is injected into the reaction chamber to remove the third reaction gas that is physically adsorbed or not reacted to the substrate surface in the chamber.
상기 반응 챔버 내에 상기 금속 원자와 반응하기 위한 제4 반응 가스를 주입하여 상기 게이트 산화막 상에 금속 원자층을 형성한다.A fourth reactive gas for reacting with the metal atoms is injected into the reaction chamber to form a metal atom layer on the gate oxide film.
상기 반응 챔버 내에 퍼지 가스를 주입하여 기판 표면에 물리 흡착되어 있거나 반응하지 않은 상기 제4 반응 가스를 상기 챔버 내에서 제거한다.A purge gas is injected into the reaction chamber to remove the fourth reaction gas that is physically adsorbed or not reacted on the substrate surface in the chamber.
상기 과정을 반복적으로 수행하여 상기 게이트 산화막 상에 게이트 전극으로 제공되기 위한 금속막을 형성한다. 상기 금속막은 텅스텐막 또는 티타늄 질화막을 포함한다.The above process is repeatedly performed to form a metal film to be provided as a gate electrode on the gate oxide film. The metal film includes a tungsten film or a titanium nitride film.
상기 금속막으로 텅스텐막을 형성하는 경우, 예컨대, 제3 반응 가스는 WF6가스로 사용하고 제4 반응 가스는 H2또는 SiH4로 사용할 수 있다. 또한, 상기 금속막으로 티타늄 질화막을 형성하는 경우, 예컨대, 제3 반응 가스는 TiCl4TDMAT(Tetrakis DiMethyl Amido Titanium : Ti(N(Me2)4)), TDEAT(TetrakisDiEthyl Amido Titanium : Ti(N(Et))) 또는 TEMAT(Tetrakis EthylMethyl Amido Titanium :Ti(N(EtMe)))를 사용하고, 제4 반응 가스는 암모니아 가스(NH3)를 사용할 수 있다.When the tungsten film is formed of the metal film, for example, the third reaction gas may be used as the WF 6 gas and the fourth reaction gas may be used as the H 2 or SiH 4 . In addition, when the titanium nitride film is formed of the metal film, for example, the third reaction gas may be TiCl 4 TDMAT (Tetrakis DiMethyl Amido Titanium: Ti (N (Me 2 ) 4 )), TDEAT (Tetrakis DiEthyl Amido Titanium: Ti (N ( Et))) or TEMAT (Tetrakis EthylMethyl Amido Titanium: Ti (N (EtMe))) may be used, and the fourth reaction gas may use ammonia gas (NH 3 ).
상기 제1 내지 제4 반응 가스를 챔버 내에 주입하는 각 과정을 수행할 시에, 상기 기판 상의 각 영역별로 상기 반응 가스들의 유입량이 달라지도록 조절할 수 있다. 즉, 상기 기판의 가장자리 또는 중앙 부위에서 형성되는 막의 두께가 균일하게되도록 상기 기판의 가장자리 또는 중앙 부분에 반응 가스가 상대적으로 많이 분사되도록 할 수 있다.When performing each process of injecting the first to fourth reaction gases into the chamber, the flow rate of the reaction gases may be adjusted to be different for each region of the substrate. That is, the reaction gas may be relatively injected to the edge or the center portion of the substrate so that the thickness of the film formed at the edge or the center portion of the substrate is uniform.
상기 과정에 의해 15Å 이내의 얇은 두께로 게이트 산화막 및 게이트 전극으로 제공되는 금속막을 인시튜로 형성할 수 있다.By the above process, a metal film provided to the gate oxide film and the gate electrode with a thin thickness of less than 15 kW can be formed in situ.
상술한 바와 같이 본 발명에 의하면, 15Å 이내의 얇은 두께로 게이트 산화막을 형성하고, 상기 게이트 산화막 상에 게이트 전극막을 형성할 수 있다. 또한, 기판 전 영역에서 균일한 두께로 막을 형성할 수 있다. 따라서, 원하는 특성을 갖는 MOS 트랜지스터를 형성할 수 있어 반도체 장치의 신뢰성이 향상되는 효과가 있다.As described above, according to the present invention, a gate oxide film can be formed to a thin thickness of 15 kPa or less, and a gate electrode film can be formed on the gate oxide film. In addition, a film can be formed with a uniform thickness in the entire region of the substrate. Therefore, it is possible to form a MOS transistor having desired characteristics, thereby improving the reliability of the semiconductor device.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030025750A KR20040091958A (en) | 2003-04-23 | 2003-04-23 | Method for forming multi layer by in-situ in semiconductor device and apparatus for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030025750A KR20040091958A (en) | 2003-04-23 | 2003-04-23 | Method for forming multi layer by in-situ in semiconductor device and apparatus for the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040091958A true KR20040091958A (en) | 2004-11-03 |
Family
ID=37372497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030025750A KR20040091958A (en) | 2003-04-23 | 2003-04-23 | Method for forming multi layer by in-situ in semiconductor device and apparatus for the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040091958A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940337B1 (en) * | 2009-08-05 | 2010-02-04 | 주식회사 아토 | Method of manufacturing a semiconductor device |
| CN114836731A (en) * | 2021-02-01 | 2022-08-02 | 芯恩（青岛）集成电路有限公司 | Atomic layer deposition equipment and deposition method |
-
2003
- 2003-04-23 KR KR1020030025750A patent/KR20040091958A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940337B1 (en) * | 2009-08-05 | 2010-02-04 | 주식회사 아토 | Method of manufacturing a semiconductor device |
| CN114836731A (en) * | 2021-02-01 | 2022-08-02 | 芯恩（青岛）集成电路有限公司 | Atomic layer deposition equipment and deposition method |
| CN114836731B (en) * | 2021-02-01 | 2024-04-26 | 芯恩（青岛）集成电路有限公司 | Atomic layer deposition equipment and deposition method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7939455B2 (en) | Method for forming strained silicon nitride films and a device containing such films | |
| US7651730B2 (en) | Method and apparatus for forming silicon oxide film | |
| US6305314B1 (en) | Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition | |
| US7927662B2 (en) | CVD method in vertical CVD apparatus using different reactive gases | |
| US7115499B2 (en) | Cyclical deposition of tungsten nitride for metal oxide gate electrode | |
| US7531452B2 (en) | Strained metal silicon nitride films and method of forming | |
| US20040025787A1 (en) | System for depositing a film onto a substrate using a low pressure gas precursor | |
| US20150101755A1 (en) | Substrate processing apparatus | |
| US20020162506A1 (en) | Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition | |
| JP2005505690A (en) | Method for depositing a refractory metal layer using a series of deposition techniques | |
| JPWO2005071723A1 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
| US20090142491A1 (en) | Method of Film Deposition and Film Deposition System | |
| US20120100308A1 (en) | Ternary metal alloys with tunable stoichiometries | |
| KR20210111331A (en) | Method for manufacturing semiconductor device, substrate processing device, and program | |
| KR101134713B1 (en) | Method for depositing metal layers using sequential flow deposition | |
| US7713868B2 (en) | Strained metal nitride films and method of forming | |
| KR20080110094A (en) | Lpcvd apparatus and method for fabricating poly silicon on wafer using the lpcvd | |
| US20160056044A1 (en) | Method of manufacturing a semiconductor device | |
| US8178446B2 (en) | Strained metal nitride films and method of forming | |
| KR20040091958A (en) | Method for forming multi layer by in-situ in semiconductor device and apparatus for the same | |
| JP6061385B2 (en) | Semiconductor device manufacturing method, substrate processing apparatus, and program | |
| WO2021210441A1 (en) | Method and device for forming tungsten film, and device for forming intermediate film before forming tungsten film | |
| US20230037960A1 (en) | Film forming method, film forming device, and method for manufacturing semiconductor device | |
| WO2014112572A1 (en) | Semiconductor device producing method and substrate treatment device | |
| JP2022173989A (en) | Titanium nitride film forming method and titanium nitride film forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |