KR20040063429A - 스큐 측정 장치 및 방법 - Google Patents

스큐 측정 장치 및 방법 Download PDF

Info

Publication number
KR20040063429A
KR20040063429A KR1020030000840A KR20030000840A KR20040063429A KR 20040063429 A KR20040063429 A KR 20040063429A KR 1020030000840 A KR1020030000840 A KR 1020030000840A KR 20030000840 A KR20030000840 A KR 20030000840A KR 20040063429 A KR20040063429 A KR 20040063429A
Authority
KR
South Korea
Prior art keywords
signal
skew
voltage
amplifier
output
Prior art date
Application number
KR1020030000840A
Other languages
English (en)
Inventor
신동학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030000840A priority Critical patent/KR20040063429A/ko
Publication of KR20040063429A publication Critical patent/KR20040063429A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치의 내부신호들간의 스큐를 직접적으로 측정하여 상기 스큐에 의하여 결정되는 상기 반도체 장치의 특성들을 직접적으로 분석할 수 있는 장치 및 방법이 제공된다. 상기 스큐 측정 장치는 제1입력단, 제2입력단 및 출력단을 구비하고, 상기 제1입력단으로 입력되는 제1신호 및 상기 제2입력단으로 입력되는 제2신호사이에 존재하는 소정의 스큐를 전압으로 변환하고, 상기 출력단을 통하여 증폭된 상기 전압을 출력하는 증폭기; 상기 증폭기의 출력단에 접속되고, 기준전압과 상기 증폭기의 출력단을 통하여 입력되는 전압을 수신하고, 상기 증폭기의 출력단을 통하여 입력되는 전압을 N비트 병렬 데이터로 변환하고, 상기 N비트 병렬 데이터를 출력하는 아날로그-디지털 변환기; 및 상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 N비트 레지스터를 구비한다. 상기 스큐 측정 장치는 반도체 장치의 내부신호들간의 스큐를 직접적으로 측정하여 상기 스큐에 의하여 결정되는 상기 반도체 장치의 특성들을 직접적으로 분석할 수 있는 효과가 있다.

Description

스큐 측정 장치 및 방법{Apparatus and method for measuring the skew of signals}
본 발명은 스큐 측정 장치 및 스큐 측정방법에 관한 것으로, 보다 상세하게는 웨이퍼 또는 패키지 상태의 메모리 장치의 내부의 신호들사이에서 발생하는 스큐(skew)를 측정할 수 있는 장치 및 방법에 관한 것이다.
일반적으로 반도체 장치의 특성을 파악하기 위하여 사용되는 시뮬레이션 (simulation)은 상기 반도체 장치의 내부 신호들간의 스큐를 예측하는 것이므로, 실제 PVT의 영향을 받는 환경에서, 상기 반도체 장치의 내부 신호들간의 스큐를 알 수 있는 방법은 없다.
따라서 반도체 장치의 중요한 특성들을 파악함에 있어서, 실제로 상기 반도체 장치의 출력신호(들)를 측정한 측정값과 시뮬레이션을 통하여 얻은 결과값의 차이로 인하여, 상기 반도체 장치의 특성들을 정확하게 파악하지 못하는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 반도체 장치의 내부신호들간의 스큐를 직접적으로 측정하여 상기 스큐에 의하여 결정되는 상기 반도체 장치의 특성들을 직접적으로 분석할 수 있는 장치 및 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명에 따른 스큐 측정장치의 블락도를 나타낸다.
도 2는 도 1에 도시된 증폭기의 회로도를 나타낸다.
도 3은 도 2에 도시된 OP 앰프의 회로도를 나타낸다.
도 4는 도 1에 도시된 아날로그-디지털 변환기의 회로도를 나타낸다.
도 5는 도 4에 도시된 비교기의 회로도를 나타낸다.
도 6은 본 발명에 따른 스큐 측정장치의 타이밍도를 나타낸다.
도 7은 본 발명에 따른 스큐를 보정하는 방법을 나타내는 흐름도이다.
도 8은 본 발명에 따른 스큐를 측정하는 방법을 나타내는 흐름도이다.
본 발명에 따른 스큐 측정 장치는 제1입력단, 제2입력단 및 출력단을 구비하고, 상기 제1입력단으로 입력되는 제1신호 및 상기 제2입력단으로 입력되는 제2신호사이에 존재하는 소정의 스큐를 전압으로 변환하고, 상기 출력단을 통하여 증폭된 상기 전압을 출력하는 증폭기; 상기 증폭기의 출력단에 접속되고, 기준전압과 상기 증폭기의 출력단을 통하여 입력되는 전압을 수신하고, 상기 증폭기의 출력단을 통하여 입력되는 전압을 N비트 병렬 데이터로 변환하고, 상기 N비트 병렬 데이터를 출력하는 아날로그-디지털 변환기; 및 상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 N비트 레지스터를 구비한다.
상기 증폭기는 제1노드(250), 상기 제1신호(S1) 및 반전된 상기 제2신호(S2)를 수신하고, 부정 논리곱하는 제1부정 논리곱 게이트(243), 상기 제1부정 논리곱 게이트의 출력신호(Sout)에 응답하여 상기 제1노드(250)를 전원전압(VDD)으로 풀-업하는 풀-업회로(247), 리셋 신호(RESET)에 응답하여 상기 제1노드(250)를 접지전압(VSS)으로 풀-다운하는 풀-다운회로(251), 상기 제1부정 논리곱 게이트의 출력신호 및 반전된 상기 리셋 신호를 수신하고, 부정 논리곱하는 제2부정 논리곱 게이트(255), 제2노드(269) 및 상기 제1노드(250)사이에 접속되고, 상기 제2부정 논리곱 게이트(255)의 출력신호(T1)에 응답하여 상기 제1노드 및 상기 제2노드를 접속하는 제1트랜지스터(267), 상기 제2부정 논리곱 게이트의 출력신호 및 소정시간 지연된 상기 제2부정 논리곱 게이트의 출력신호를 수신하고, 부정 논리합하는 부정 논리합 게이트(265), 상기 제2노드(269) 및 상기 접지전압사이에 접속되는 제1커패시터(CS), 제1입력단(+), 제2입력단(-) 및 출력단(274)을 구비하고, 상기 제1입력단으로 입력되는 전압(VA)과 기준전압(Vref)을 비교하고, 상기 출력단(274)을 통하여 상기 비교결과를 출력하는 증폭기(273), 상기 증폭기의 제1입력단 및 상기 증폭기의 출력단사이에 접속되는 제2커패시터(CH), 및 상기 증폭기의 제1입력단 및 상기 제2노드사이에 접속되고, 상기 부정 논리합 게이트(265)의 출력신호에 응답하여 상기 제1노드 및 상기 제2노드를 접속하는 제2트랜지스터(271)를 구비한다.
상기 아날로그-디지털 변환기는 상기 기준전압을 분배하기 위하여 직렬로 접속된 다수개의 저항들, 및 상기 증폭기의 출력신호 및 상기 다수개의 저항들 각각의 대응되는 제1단의 전압을 비교하고, 그 비교결과를 각각 출력하는 다수개의 비교기들을 구비한다.
본 발명에 따른 스큐 측정 장치는 대응되는 선택신호에 응답하여 내부신호 및 외부신호 중에서 각각 하나의 신호를 선택하는 두 개의 선택회로들, 상기 두 개의 선택회로들의 출력신호들을 수신하고, 상기 출력신호들사이에 존재하는 스큐차이에 상응하는 폭(width)을 가진 펄스를 발생하고, 상기 펄스의 폭에 상응하는 전압을 발생하고 증폭하는 및 증폭기, 기준전압과 상기 증폭기의 출력신호를 수신하고, 상기 증폭기의 출력신호를 N비트 병렬 데이터로 변환하는 아날로그-디지털 변환기, 및 상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 N비트 레지스터를 구비한다. 상기 출력신호들사이에 존재하는 스큐차이는 조정될 수 있다.
본 발명에 따른 내부신호들간의 스큐를 측정할 수 있는 스큐 측정 장치는 상기 스큐 측정장치를 보정하는 경우 제1외부신호를 출력하고, 상기 내부신호들간의 스큐를 측정하는 경우 제1내부신호를 출력하는 제1선택회로, 상기 스큐 측정장치를 보정하는 경우 제2외부신호를 출력하고, 상기 내부신호들간의 스큐를 측정하는 경우 제2내부신호를 출력하는 제2선택회로, 상기 제1선택회로의 출력신호 및 상기 제2선택회로의 출력신호를 수신하고, 상기 제1선택회로의 출력신호 및 상기 제2선택회로의 출력신호사이에 존재하는 스큐에 상응하는 폭(width)을 가진 펄스를 발생하고, 상기 펄스의 폭에 상응하는 전압을 발생하고 증폭하는 증폭기, 기준전압과 상기 증폭기의 출력신호를 수신하고, 상기 증폭기의 출력신호를 N비트 병렬 데이터로 변환하는 아날로그-디지털 변환기, 및 상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 N비트 레지스터를 구비한다.
본 발명에 따른 스큐 측정 방법은 제1입력단으로 입력되는 제1신호 및 제2입력단으로 입력되는 제2신호사이에 존재하는 소정의 스큐를 전압으로 변환하고, 출력단을 통하여 증폭된 상기 전압을 출력하는 단계, 기준전압과 상기 출력단을 통하여 입력되는 전압을 수신하고, 상기 출력단을 통하여 입력되는 전압을 N비트 병렬 데이터로 변환하고, 상기 N비트 병렬 데이터를 출력하는 단계, 및 상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 스큐 측정장치의 블락도를 나타낸다. 도 1을 참조하면, 반도체 칩으로 구현되는 스큐 측정장치(100)는 선택신호 발생회로(10), 두 개의 선택회로들(20, 30), 증폭기(40), 아날로그-디지털 변환기(analog-to-digital converter; ADC, 50), 및 N비트 레지스터(60)를 구비한다.
선택신호 발생회로(10)는 AND게이트(11)로 구현될 수 있다. AND게이트(11)는 보정 인에이블 신호(calibration enable signal; CAL_En) 및 테스트 신호(test signal; TestMode)를 수신하고, 이들(CAL_En, TestMode)을 논리곱하고, 논리곱 결과(SEL)를 제1선택회로(20) 및 제2선택회로(30)로 출력한다.
스큐 측정장치(100)를 보정하는 때(예컨대 적어도 두 개의 외부 신호들을 사용하여 상기 두 개의 외부신호들사이에서 발생되는 스큐를 측정하여 스큐-대-디지털 출력값 표를 작성하고자하는 경우), 보정 인에이블 신호(CAL_En) 및 테스트 신호(TestMode)는 활성화(예컨대 논리 하이)되고, 스큐 측정장치(100)를 보정한 후 반도체 장치의 내부 신호들사이에서 발생되는 스큐를 측정하는 경우 테스트 신호(TestMode)는 활성화상태를 유지하고 보정 인에이블 신호(CAL_En)는 비활성화(예컨대 논리 로우)된다.
제1선택회로(20)는 AND게이트(11)의 출력신호(SEL)에 응답하여 제1외부신호 (Ext_1)와 제1내부신호(Int_1)중에서 하나의 신호(S1)를 선택적으로 증폭기(40)로 출력한다.
즉, 제1선택회로(20)는 스큐 측정장치(100)를 보정하는 때에 제1외부신호 (Ext_1)를 출력하고, 내부 신호들간의 스큐를 측정하는 때에 제1내부신호(Int_1)를 출력한다.
제2선택회로(30)는 AND게이트(11)의 출력신호(SEL)에 응답하여 제2외부신호(Ext_2)와 제2내부신호(Int_2)중에서 하나의 신호(S2)를 증폭기(40)로 선택적으로 출력한다.
즉, 제2선택회로(30)는 보정스큐 측정장치(100)를 보정하는 때에 제2외부신호(Ext_2)를 출력하고, 내부 신호들간의 스큐를 측정하는 때에 제2내부신호(Int_2)를 출력한다.
증폭기(40)는 제1선택회로(20)의 출력신호(S1) 및 제2선택회로(30)의 출력신호(S2)를 수신하고, 이들(S1, S2)의 스큐차이에 상응하는 폭(width)을 갖는 펄스를 발생하고, 상기 펄스를 증폭하고, 증폭결과(Vout)를 출력한다. 여기서 제1선택회로 (20)의 출력신호(S1)와 제2선택회로(30)의 출력신호(S2)는 소정의 제어 가능한 스큐를 갖는다.
아날로그-디지털 변환기(50)는 기준전압(Vref)과 증폭기(40)의 출력신호 (Vout)를 수신하고, 증폭기(40)의 출력신호(Vout)를 N비트 병렬 데이터(D<N-1:0>)로 변환한다.
N비트 레지스터(60)는 N비트 병렬 데이터(D<N-1:0>)를 직렬 데이터로 변환하고, 제어신호(LOAD)에 응답하여 직렬 데이터(Dout)를 출력한다. 출력된 직렬 데이터(Dout)는 소정의 측정장치를 통하여 측정될 수 있다.
도 2는 도 1에 도시된 증폭기의 회로도를 나타낸다. 도 2를 참조하면, 증폭기(40)는 다수개의 논리 게이트들(241, 243, 249, 255), 다수개의 MOS 트랜지스터들(245, 247, 251, 253, 267, 271), 펄스 발생기(257), 두 개의 커패시터들(CS, CH)및 OP 앰프(273)를 구비한다.
인버터(241)는 제2선택회로(30)의 출력신호(S2)를 반전시키고, NAND 게이트 (243)는 제1선택회로(20)의 출력신호(S1)와 인버터(241)의 출력신호를 수신하고, 이들을 부정논리곱하고, 부정 논리곱 결과(Sout)를 PMOS 트랜지스터(247)의 게이트 및 NAND 게이트(255)로 출력한다.
노드(250)는 직렬로 접속된 PMOS 트랜지스터들(245, 247)을 통하여 전원전압 (VDD)과 접속되고, PMOS트랜지스터(245)의 게이트는 제1바이어스 전압(VB1)에 접속된다. 제1바이어스 전압(VB1)은 접지전압(VSS)의 레벨을 갖는 것이 바람직하다. 이 경우 PMOS 트랜지스터(245)는 항상 턴-온 상태를 유지한다.
노드(250)는 직렬로 접속된 NMOS 트랜지스터들(251, 253)을 통하여 접지전압 (VSS)에 접속된다. 리셋 신호(RESET)는 NMOS 트랜지스터(251)의 게이트 및 인버터 (249)의 입력단으로 입력되고, 제2바이어스 전압(VB2)은 NMOS 트랜지스터(253)의 게이트로 입력된다. 제2바이어스 전압(VB2)은 전원전압(VDD)의 레벨을 갖는 것이 바람직하다. 이 경우 NMOS 트랜지스터(253)는 항상 턴-온 상태를 유지한다.
리셋신호(RESET)는 보정 인에이블 신호(Cal_En)와 다수개의 인버터를 통하여 지연된 보정 인에이블 신호(Cal_En)를 논리 연산하여 얻어진 신호이다. 도 6을 참조하면, 리셋신호(RESET)는 소정의 폭을 가진 펄스이다.
인버터(249)는 리셋신호(RESET)를 반전시키고, NAND 게이트(255)는 NAND 게이트(243)의 출력신호(Sout) 및 인버터(249)의 출력신호를 수신하고, 이들을 부정 논리곱하고, 부정논리곱 결과(T1)를 펄스 발생기(257) 및 NMOS 트랜지스터(267)의게이트로 출력한다.
펄스 발생기(257)는 다수개의 인버터(259, 261, 263) 및 NOR 게이트(265)를 구비한다. 다수개의 인버터들(259, 261, 263)각각은 서로 직렬로 접속되어 지연 체인을 형성한다. NOR 게이트(265)는 NAND 게이트(255)의 출력신호(T1) 및 인버터 (263)의 출력신호를 수신하고, 이들을 부정 논리합하고, 부정 논리합의 결과(T2)를 NMOS 트랜지스터(271)의 게이트로 출력한다.
NMOS 트랜지스터(267)는 노드(250)와 노드(269)사이에 접속되고, NMOS 트랜지스터(271)는 노드(269) 및 노드(272)사이에 접속된다.
커패시터(CS)는 노드(269)와 접지전압(VSS)사이에 접속되고, 커패시터(CH)는 노드(272)와 증폭기(273)의 출력단(274)사이에 접속된다. 증폭기(273)는 기준전압 (Vref)과 노드(272)의 전압(VA)을 수신하고, 이들(Vref과 VA)의 차이를 증폭하고, 증폭결과(Vout)를 출력한다.
도 3은 도 2에 도시된 OP 앰프의 회로도를 나타낸다. 도 3을 참조하면, 증폭기(273)는 다수개의 MOS 트랜지스터들(2731, 2735, 2739, 2741) 및 전류원(2745)을 구비한다.
PMOS 트랜지스터(2731)는 전원전압(VDD)과 노드(2733)사이에 접속되고, PMOS 트랜지스터(2735)는 전원전압(VDD)과 노드(2737)사이에 접속되고, PMOS 트랜지스터들(2731, 2735)의 각 게이트는 노드(2733)사이에 접속된다. PMOS 트랜지스터들 (2731, 2735)은 전류 미러(current mirror)를 구성한다.
NMOS 트랜지스터(2739)는 노드(2733)와 노드(2743)사이에 접속되고, 입력 전압(VA)은 NMOS 트랜지스터(2739)의 게이트로 입력된다. NMOS 트랜지스터(2741)는 노드(2737)와 노드(2743)사이에 접속되고, 기준전압(Vref)은 NMOS 트랜지스터 (2741)의 게이트로 입력된다. 노드(2737)의 전압(Vout)은 증폭기(273)의 출력전압이 된다. 전류원(2745)은 노드(2743)와 접지전압(VSS)사이에 접속된다.
증폭기(273)는 각 NMOS 트랜지스터(2739, 2741)의 게이트로 입력되는 전압 (VA, Vref)의 차이를 증폭하고, 증폭 결과를 노드(2737)를 통하여 증폭결과(Vout)를 출력한다.
도 4는 도 1에 도시된 아날로그-디지털 변환기의 회로도를 나타낸다. 도 4를 참조하면, 아날로그-디지털 변환기(50)는 직렬로 접속된 다수개의 저항들(R1, R2, R(n-1) 및 Rn) 및 다수개의 비교기들(351, 353, 355, 357)을 구비한다.
각 비교기(351, 353, 355, 357)는 전하펌프 및 증폭기(40)의 출력신호(Vout) 및 다수개의 저항들(R1, R2, R(n-1) 및 Rn)각각에 대응되는 제1단의 전압(VR1, VR2, VR(n-1), VRn)을 비교하고, 그 비교결과(D0, D1, D(N-2), D(N-1))를 각각 출력한다.
저항(R1)은 전원전압(VDD)과 노드(361)사이에 접속되고, 저항(R2)은 노드 (361)와 노드(363)사이에 접속되고, 저항(Rn)은 노드(365)와 노드(367)사이에 접속된다. 전압분배에 의하여 각 노드(361, 363, 365, 367)의 전압은 각각 VR1, VR2, VR(n-1), VRn이다.
예컨대, 비교기(351)는 (-)입력단으로 입력되는 전하펌프 및 증폭기(40)의출력신호(Vout) 및 (+)입력단으로 입력되는 노드(361)의 전압(VR1)을 수신하여 비교하고 그 비교결과(D0)를 출력하고, 비교기(357)는 (-)입력단으로 입력되는 전하펌프 및 증폭기(40)의 출력신호(Vout) 및 (+)입력단으로 입력되는 노드(367)의 전압(VRn)을 수신하여 비교하고 그 비교결과(D(N-1))를 출력한다.
도 5는 도 4에 도시된 비교기의 회로도를 나타낸다. 도 4 및 도 5를 참조하면, 도 5에는 비교기(351)만을 도시하나, 도시되지 않은 나머지 각 비교기(353, 355, 357)의 구조는 당업자라면 도 4 및 도 5를 참조하여 용이하게 이해할 수 있다.
PMOS 트랜지스터(3511)는 전원전압(VDD)과 노드(3515)사이에 접속되고, PMOS 트랜지스터(3513)는 전원전압(VDD)과 노드(3519)사이에 접속되고, PMOS 트랜지스터 (3511)의 게이트는 노드(3519)에 접속되고, PMOS 트랜지스터(3513)의 게이트는 노드(3515)사이에 접속된다. 각 인버터(3517, 3521)의 입력단은 각 노드(3515, 3519)에 접속된다. 인버터(3521)의 출력신호(Do)는 비교기(351)의 출력신호이다.
NMOS 트랜지스터(3527)는 노드(3515)와 노드(3519)사이에 접속되고, 반전된 테스트 신호(TestModeB)는 NMOS 트랜지스터(3527)의 게이트로 입력된다.
NMOS 트랜지스터(3525)는 노드(3515)와 접지전압(VSS)사이에 접속되고, NMOS 트랜지스터(3529)는 노드(3529)와 접지전압(VSS)사이에 접속된다. 전하펌프 및 증폭기(40)의 출력신호(Vout)는 테스트 신호(TestMode)에 응답하는 NMOS 트랜지스터 (3523)를 통하여 NMOS 트랜지스터(3525)의 게이트로 입력되고, 노드(361)의 전압 (VR1)은 테스트 신호(TestMode)에 응답하는 NMOS 트랜지스터(3531)를 통하여 NMOS트랜지스터(3529)의 게이트로 입력된다.
도 6은 본 발명에 따른 스큐 측정장치의 타이밍도를 나타낸다. 도 1 내지 도 6을 참조하여 본 발명에 따른 스큐 측정장치의 동작을 설명하면 다음과 같다.
우선, PVT변화에 따른 내부 신호들간의 스큐를 측정한 값의 변화(variation)를 상쇄시키기 위하여 스큐 측정장치(100)를 보정해야 한다.
스큐 측정장치(100)를 보정하는 경우, 테스트신호(TestMode) 및 보정 인에이블 신호(CAL_En)는 활성화된다. 따라서 제1선택회로(20)는 선택신호 발생회로(10)의 출력신호에 응답하여 제1외부신호(Ext_1)를 출력신호(S1)로서 출력하고, 제2선택회로(30)는 선택신호 발생회로(10)의 출력신호에 응답하여 제2외부신호(Ext_1)를 출력신호(S2)로서 출력한다.
도 6을 참조하면, NAND 게이트(243)는 제1선택회로(20)의 출력신호(S1) 및 제2선택회로(30)의 출력신호(S2)의 스큐 차이에 상응하는 폭을 갖는 펄스(Sout)를 발생하여 PMOS 트랜지스터(247)의 게이트 및 NAND 게이트(255)로 출력한다.
따라서 PMOS 트랜지스터(247) 및 NMOS 트랜지스터(267)는 펄스(Sout)의 폭에 상응하는 시간동안 턴-온 되므로, 커패시터(CS)는 펄스(Sout)의 폭에 상응하는 시간동안 ΔV만큼 충전된다.
그리고 NMOS 트랜지스터(271)는 NMOS 트랜지스터(267)가 턴-오프 된 후 소정의 시간이 결과된 후에 펄스 발생기(257)의 출력신호(T2)에 응답하여 턴-온 된다. 따라서 노드(250)의 전압(Vin)은 NAND 게이트(255)의 출력신호(T1) 및 펄스 발생기(257)의 출력신호(T2)에 의하여 증폭기(273)의 (+)입력단으로 입력된다. 증폭기 (273)는 (+)입력단으로 입력되는 노드(272)의 전압(VA) 및 (-)입력단으로 입력되는 기준전압(Vref)을 수신하고, 수학식1로 표현되는 전압(Vout)을 출력한다.
Vout ∝ (CS/CH)× ΔV
도 4를 참조하면, 아날로그-디지털 변환기(50)는 증폭기(273)의 출력전압 (Vout)을 N비트의 병렬 디지털 코드(D<N-1:0>)로 변환한다. 즉, 아날로그-디지털 변환기(50)는 기준전압(Vref)을 직렬로 접속된 N개의 저항들로 전압 분배한 각 전압(VR1, VR2M VR(n-1), VRn) 및 증폭기(273)의 출력전압(Vout)을 각각 비교하고, 그 비교결과에 상응하는 N비트의 병렬 디지털 코드(D0, D1, D(N-2), D(N-1))를 출력한다.
N비트 레지스터(60)는 아날로그-디지털 변환기(50)로부터 출력된 N비트의 병렬 디지털 코드(D<N-1:0>)를 수신하여 직렬 데이터(Dout)로 변환하고, 제어신호(LOAD)에 응답하여 직렬 데이터(Dout)를 출력한다.
제1외부 신호(Ext_1) 및 제2외부신호(Ext_2)의 스큐를 변화시키면서 반복하여 상술한 측정 방법을 수행하여 직렬 데이터(Dout)를 독출하면, 스큐-대-디지털 값 테이블은 작성된다.
스큐-대-디지털 값 테이블을 작성한 후, 반도체 장치를 동작시키고 보정 인에이블 신호(TestMode)를 비활성화시키면, 제1선택회로(20)는 선택신호발생회로(10)의 출력신호에 응답하여 제1내부신호(Int_1)를 출력신호(S1)로서 출력하고, 제2선택회로(30)는 선택신호 발생회로(10)의 출력신호에 응답하여 제2내부신호(Int_2)를 출력신호(S2)로서 출력한다.
상술한 과정을 통하여 N비트 레지스터(60)로부터 출력되는 직렬 데이터 (Dout)를 독출하고, 이미 작성된 스큐-대-디지털 값 테이블로부터 독출된 직렬 데이터(Dout)에 상응하는 디지털 값을 비교하여 독출된 직렬 데이터(Dout)에 해당하는 스큐를 측정할 수 있다.
도 7은 본 발명에 따른 스큐를 보정하는 방법을 나타내는 흐름도이다. 도 1 내지 도 7을 참조하면, 반도체 장치의 내부신호들사이의 스큐를 측정하기 위해서는 스큐-대-디지털 값 테이블을 먼저 작성해야 한다.
우선, 보정이 시작되면(710), 선택신호 발생회로(10)는 활성화된 테스트 신호(TestMode) 및 활성화된 보정 인에이블 신호(CAL_En)에 응답하여 활성화된 선택신호를 제1선택회로(20) 및 제2선택회로(30)로 출력한다(720).
제1선택회로(20) 및 제2선택회로(30)는 활성화된 선택신호에 응답하여 제1외부신호(Ext_1) 및 제2외부신호(Ext_2)를 출력신호(S1, S2)로서 각각 출력한다.
이 경우 제1선택회로(20)의 출력신호(S1)와 제2선택회로(30)의 출력신호사이의 스큐(T)는 0ns이다(730).
740단계에서 N비트 레지스터(60)로부터 출력되는 직렬 데이터(Dout)를 읽어 스큐-대-디지털 값 테이블을 작성하고(740), 제1선택회로(20)의 출력신호(S1)와제2선택회로(30)의 출력신호사이의 스큐(T)가 최대(TMAX)인가를 판단한다(750). 스큐(T)가 최대(TMAX)가 아닌 경우, 제1선택회로(20)의 출력신호(S1)와 제2선택회로 (30)의 출력신호사이의 스큐(T)를 증가시키고(T=T+ΔT), 740단계를 수행한다. 740단계 내지 760단계는 스큐(T)가 최대(TMAX)가 될 때까지 반복적으로 수행된다.
스큐(T)가 최대(TMAX)가 될 때, 스큐-대-디지털 값 테이블을 작성하고(770), 보정을 종료한다(780).
도 8은 본 발명에 따른 스큐를 측정하는 방법을 나타내는 흐름도이다. 도 1 내지 도 8을 참조하면, 내부신호들사이의 스큐 측정이 시작되면(810), 선택신호 발생회로(10)는 활성화된 테스트 신호(TestMode) 및 비활성화된 보정 인에이블 신호 (CAL_En)에 응답하여 비활성화된 선택신호를 제1선택회로(20) 및 제2선택회로(30)로 출력한다(820).
제1선택회로(20) 및 제2선택회로(30)는 비활성화된 선택신호에 응답하여 제1내부신호(Int_1) 및 제2내부신호(Int_2)를 출력신호(S1, S2)로서 각각 출력한다.
전하펌프 및 증폭기(40)는 제1내부신호(Int_1)와 제2내부신호(Int_2)사이에 존재하는 스큐를 전압(Vout)으로 증폭하고, ADC(50)는 기준전압(Vref) 및 전하펌프 및 증폭기(40)의 출력신호(Vout)에 응답하여 전하펌프 및 증폭기(40)의 출력신호(Vout)를 N비트 병렬 데이터(D<N-1:0>)로 변환하고, N비트 레지스터(60)는 N비트 병렬 데이터(D<N-1:0>)를 직렬 데이터(Dout)로 변환하고, 직렬 데이터(Dout)를 출력한다.
측정된 직렬 데이터(Dout)를 읽고(830), 스큐-대-디지털 값 테이블로부터 측정된 직렬 데이터(Dout)에 상응하는 스큐를 측정하고(840), 스큐 측정 절차를 종료한다(850).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 내부신호들간의 스큐를 측정할 수 있는 스큐 측정 장치는 반도체 장치의 내부신호들간의 스큐를 직접적으로 측정하여 상기 스큐에 의하여 결정되는 상기 반도체 장치의 특성들을 직접적으로 분석할 수 있는 효과가 있다.
상술한 바와 같이 본 발명에 따른 내부신호들간의 스큐를 측정할 수 있는 스큐 측정 장치는 반도체 장치의 내부 신호들사이에서 발생되는 스큐를 웨이퍼 또는 패키지 상태에서 직접적으로 측정할 수 있으므로 메모리 장치의 동작 특성을 정확하게 파악할 수 있는 효과가 있다.

Claims (9)

  1. 스큐 측정 장치에 있어서,
    제1입력단, 제2입력단 및 출력단을 구비하고, 상기 제1입력단으로 입력되는 제1신호 및 상기 제2입력단으로 입력되는 제2신호사이에 존재하는 소정의 스큐를 전압으로 변환하고, 상기 출력단을 통하여 증폭된 상기 전압을 출력하는 증폭기;
    상기 증폭기의 출력단에 접속되고, 기준전압과 상기 증폭기의 출력단을 통하여 입력되는 전압을 수신하고, 상기 증폭기의 출력단을 통하여 입력되는 전압을 N비트 병렬 데이터로 변환하고, 상기 N비트 병렬 데이터를 출력하는 아날로그-디지털 변환기; 및
    상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 N비트 레지스터를 구비하는 것을 특징으로 하는 스큐 측정 장치.
  2. 제1항에 있어서, 상기 증폭기는,
    제1노드;
    상기 제1신호 및 반전된 상기 제2신호를 수신하고, 부정 논리곱하는 제1부정 논리곱 게이트;
    상기 제1부정 논리곱 게이트의 출력신호에 응답하여 상기 제1노드를 전원전압으로 풀-업하는 풀-업회로;
    리셋 신호에 응답하여 상기 제1노드를 접지전압으로 풀-다운하는 풀-다운회로;
    상기 제1부정 논리곱 게이트의 출력신호 및 반전된 상기 리셋 신호를 수신하고, 부정 논리곱하는 제2부정 논리곱 게이트;
    제2노드 및 상기 제1노드사이에 접속되고, 상기 제2부정 논리곱 게이트의 출력신호에 응답하여 상기 제1노드 및 상기 제2노드를 접속하는 제1트랜지스터;
    상기 제2부정 논리곱 게이트의 출력신호 및 소정시간 지연된 상기 제2부정 논리곱 게이트의 출력신호를 수신하고, 부정 논리합하는 부정 논리합 게이트;
    상기 제2노드 및 상기 접지전압사이에 접속되는 제1커패시터;
    제1입력단, 제2입력단 및 출력단을 구비하고, 상기 제1입력단으로 입력되는 전압과 기준전압을 비교하고, 상기 출력단을 통하여 상기 비교결과를 출력하는 증폭기;
    상기 증폭기의 제1입력단 및 상기 증폭기의 출력단사이에 접속되는 제2커패시터; 및
    상기 증폭기의 제1입력단 및 상기 제2노드사이에 접속되고, 상기 부정 논리합 게이트의 출력신호에 응답하여 상기 제1노드 및 상기 제2노드를 접속하는 제2트랜지스터를 구비하는 것을 특징으로 하는 스큐 측정 장치.
  3. 제1항에 있어서, 상기 아날로그-디지털 변환기는,
    상기 기준전압을 분배하기 위하여 직렬로 접속된 다수개의 저항들; 및
    상기 증폭기의 출력신호 및 상기 다수개의 저항들 각각의 대응되는 제1단의 전압을 비교하고, 그 비교결과를 각각 출력하는 다수개의 비교기들을 구비하는 것을 특징으로 하는 스큐 측정 장치.
  4. 스큐 측정 장치에 있어서,
    대응되는 선택신호에 응답하여 내부신호 및 외부신호 중에서 각각 하나의 신호를 선택하는 두 개의 선택회로들;
    상기 두 개의 선택회로들의 출력신호들을 수신하고, 상기 출력신호들사이에 존재하는 스큐차이에 상응하는 폭(width)을 가진 펄스를 발생하고, 상기 펄스의 폭에 상응하는 전압을 발생하고 증폭하는 증폭기;
    기준전압과 상기 증폭기의 출력신호를 수신하고, 상기 증폭기의 출력신호를 N비트 병렬 데이터로 변환하는 아날로그-디지털 변환기; 및
    상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 N비트 레지스터를 구비하는 것을 특징으로 하는 스큐 측정 장치.
  5. 제4항에 있어서, 상기 출력신호들사이에 존재하는 스큐차이는 조정될 수 있는 것을 특징으로 하는 스큐 측정 장치.
  6. 제4항에 있어서, 상기 아날로그-디지털 변환기는,
    상기 기준전압을 분배하기 위하여 직렬로 접속된 다수개의 저항들; 및
    상기 증폭기의 출력신호 및 상기 다수개의 저항들 각각의 대응되는 제1단의 전압을 비교하고, 그 비교결과를 각각 출력하는 다수개의 비교기들을 구비하는 것을 특징으로 하는 스큐 측정 장치.
  7. 제4항에 있어서, 상기 선택신호는 상기 스큐 측정 장치를 보정하는 경우 활성화되는 것을 특징으로 하는 스큐 측정 장치.
  8. 내부신호들간의 스큐를 측정할 수 있는 스큐 측정 장치에 있어서,
    상기 스큐 측정장치를 보정하는 경우 제1외부신호를 출력하고, 상기 내부신호들간의 스큐를 측정하는 경우 제1내부신호를 출력하는 제1선택회로;
    상기 스큐 측정장치를 보정하는 경우 제2외부신호를 출력하고, 상기 내부신호들간의 스큐를 측정하는 경우 제2내부신호를 출력하는 제2선택회로;
    상기 제1선택회로의 출력신호 및 상기 제2선택회로의 출력신호를 수신하고, 상기 제1선택회로의 출력신호 및 상기 제2선택회로의 출력신호사이에 존재하는 스큐에 상응하는 폭(width)을 가진 펄스를 발생하고, 상기 펄스의 폭에 상응하는 전압을 발생하고 증폭하는 증폭기;
    기준전압과 상기 증폭기의 출력신호를 수신하고, 상기 증폭기의 출력신호를 N비트 병렬 데이터로 변환하는 아날로그-디지털 변환기; 및
    상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 N비트 레지스터를 구비하는 것을 특징으로 하는 스큐 측정 장치.
  9. 스큐 측정 방법에 있어서,
    제1입력단으로 입력되는 제1신호 및 제2입력단으로 입력되는 제2신호사이에 존재하는 소정의 스큐를 전압으로 변환하고, 출력단을 통하여 증폭된 상기 전압을 출력하는 단계;
    기준전압과 상기 출력단을 통하여 입력되는 전압을 수신하고, 상기 출력단을 통하여 입력되는 전압을 N비트 병렬 데이터로 변환하고, 상기 N비트 병렬 데이터를 출력하는 단계; 및
    상기 N비트 병렬 데이터를 직렬 데이터로 변환하고, 제어신호에 응답하여 상기 직렬 데이터를 출력하는 단계를 구비하는 것을 특징으로 하는 스큐 측정 방법.
KR1020030000840A 2003-01-07 2003-01-07 스큐 측정 장치 및 방법 KR20040063429A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030000840A KR20040063429A (ko) 2003-01-07 2003-01-07 스큐 측정 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030000840A KR20040063429A (ko) 2003-01-07 2003-01-07 스큐 측정 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20040063429A true KR20040063429A (ko) 2004-07-14

Family

ID=37354333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030000840A KR20040063429A (ko) 2003-01-07 2003-01-07 스큐 측정 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20040063429A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723530B1 (ko) * 2006-06-01 2007-05-30 삼성전자주식회사 반도체 메모리 장치에 사용되는 타이밍 측정 신호 생성기,타이밍 조절 장치 및 타이밍 조절 방법
KR20120035613A (ko) * 2010-10-06 2012-04-16 에스케이하이닉스 주식회사 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법
KR20150093085A (ko) * 2014-02-06 2015-08-17 에스케이하이닉스 주식회사 반도체장치
KR20190065695A (ko) * 2017-12-04 2019-06-12 에스케이하이닉스 주식회사 스큐 검출 회로 및 이를 이용한 입력 회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723530B1 (ko) * 2006-06-01 2007-05-30 삼성전자주식회사 반도체 메모리 장치에 사용되는 타이밍 측정 신호 생성기,타이밍 조절 장치 및 타이밍 조절 방법
KR20120035613A (ko) * 2010-10-06 2012-04-16 에스케이하이닉스 주식회사 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법
KR20150093085A (ko) * 2014-02-06 2015-08-17 에스케이하이닉스 주식회사 반도체장치
KR20190065695A (ko) * 2017-12-04 2019-06-12 에스케이하이닉스 주식회사 스큐 검출 회로 및 이를 이용한 입력 회로

Similar Documents

Publication Publication Date Title
US8520450B2 (en) Semiconductor memory device with optimum refresh cycle according to temperature variation
US7196526B2 (en) Matched delay line voltage converter
JP5911917B2 (ja) 組み込み自己テスト用のアナログ−デジタルコンバータ
US20190280682A1 (en) Duty cycle correction circuit
US7618186B2 (en) Self-calibrating temperature sensors and methods thereof
US8564470B2 (en) Successive approximation analog-to-digital converter
US7952343B2 (en) Current measurement circuit and method
US6466076B2 (en) Variable delay circuit having a ramp voltage generating unit
US10630305B2 (en) Data converters systematic error calibration using on chip generated precise reference signal
JP6407528B2 (ja) 半導体装置
US7250807B1 (en) Threshold scaling circuit that minimizes leakage current
KR100824141B1 (ko) 반도체 메모리 소자
KR101947678B1 (ko) 하이브리드 칩 내장형 cmos 온도 센서 및 이의 온도 측정 방법
EP3618277A1 (en) Analog-test-bus apparatuses involving calibration of comparator circuits and methods thereof
US20080036510A1 (en) Signal generating apparatus capable of measuring trip point of power-up signal and method of measuring trip point of power-up signal using the same
US8144045B2 (en) Timing signal generator circuit for use in signal waveform measurement system for measuring multi-channel on-chip signals flowing on VLSI
KR20040063429A (ko) 스큐 측정 장치 및 방법
CN105680863B (zh) 均衡pmos装置和nmos装置的阻抗的电路和方法
US7332958B2 (en) Analog-differential-circuit test device
Khachikyan et al. Precise duty cycle variation detection and self-calibration system for high-speed data links
US20230283252A1 (en) Method for compensating for an internal voltage offset between two inputs of an amplifier
JP4909192B2 (ja) コンデンサ容量測定装置
Winkeler et al. Ramp Generator for ADC Built-In-Self Test
KR20040070615A (ko) 내부 전압 측정 회로를 가지는 반도체 메모리 장치 및이에 대한 내부 전압 측정 방법
JP2007295097A (ja) アナログデジタル変換器、アナログデジタル変換器の検査方法およびその検査装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination