KR20040058578A - Liquid Crystal Display and Driving Method thereof - Google Patents
Liquid Crystal Display and Driving Method thereof Download PDFInfo
- Publication number
- KR20040058578A KR20040058578A KR1020020084904A KR20020084904A KR20040058578A KR 20040058578 A KR20040058578 A KR 20040058578A KR 1020020084904 A KR1020020084904 A KR 1020020084904A KR 20020084904 A KR20020084904 A KR 20020084904A KR 20040058578 A KR20040058578 A KR 20040058578A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- data
- liquid crystal
- divided regions
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 액정표시장치 및 그 구동방법에 관한 것으로 특히, 휘도 균일성을 확보할 수 있도록 한 액정표시장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a driving method thereof, and more particularly to a liquid crystal display device and a driving method thereof capable of ensuring luminance uniformity.
통상의 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다.Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field.
이를 위하여, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형으로 배열된 액정패널(2)과, 액정패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(6)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 게이트 드라이버(6)와 데이터 드라이버(4)를 제어하기 위한 타이밍 제어부(8)와, 데이터 드라이버(4)에 감마전압을 공급하기 위한 감마전압 공급부(10)를 구비한다.To this end, as shown in FIG. 1, the liquid crystal display includes a liquid crystal panel 2 in which liquid crystal cells are arranged in a matrix, and a gate driver for driving the gate lines GL1 to GLn of the liquid crystal panel 2. 6), a data driver 4 for driving the data lines DL1 to DLm of the liquid crystal panel 2, a timing controller 8 for controlling the gate driver 6, and the data driver 4; And a gamma voltage supply unit 10 for supplying a gamma voltage to the data driver 4.
액정패널(2)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내재 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(7)을 구비한다. 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀(7)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(7)에 충전된 화소신호가 유지되게 한다.The liquid crystal panel 2 includes a thin film transistor TFT formed at each intersection of the gate lines GL1 to GLn and the data lines DL1 intrinsic DLm, and a liquid crystal cell 7 connected to the thin film transistor TFT. do. The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell 7. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell 7.
액정셀(7)은 등가적으로 액정용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(7)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(7)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell 7 is equivalently represented by a liquid crystal capacitor Clc, and includes a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell 7 further includes a storage capacitor so that the charged pixel signal is stably maintained until the next pixel signal is charged. This storage capacitor is formed between the pixel electrode and the previous gate line. The liquid crystal cell 7 implements gradation by adjusting the light transmittance by changing the arrangement state of the liquid crystal having dielectric anisotropy according to the pixel signal charged through the thin film transistor TFT.
게이트 드라이버(6)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이와 같은 게이트 드라이버(6)는 타이밍 제어부(8)로부터 공급되는 게이트 제어신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 게이트 하이전압(VGH)을 순차적으로 공급한다.The gate driver 6 sequentially drives the gate lines GL1 to GLn. The gate driver 6 sequentially supplies the gate high voltage VGH to the gate lines GL1 to GLn in response to the gate control signals GSP, GSC, and GOE supplied from the timing controller 8. .
구체적으로, 게이트 드라이버(6)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이버(6)는 쉬프트 펄스에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급하게 된다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 게이트 드라이버(6)는 쉬프트펄스에 대응되어 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급한다. 이 경우, 게이트 드라이버(6)는 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급한다.Specifically, the gate driver 6 shifts the gate start pulse GSP according to the gate shift clock GSC to generate a shift pulse. The gate driver 6 supplies the gate high voltage VGH to the corresponding gate line GL every horizontal period in response to the shift pulse. In other words, the shift pulse is shifted by one line every horizontal period, and the gate driver 6 supplies the gate high voltage VGH to the corresponding gate line GL in response to the shift pulse. In this case, the gate driver 6 supplies the gate low voltage VGL in the remaining period during which the gate high voltage VGH is not supplied.
데이터 드라이버(4)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이를 위해, 데이터 드라이버(4)는 도 2와 같이 다수의 데이터 집적회로(Integrated Circuit : 이하 "IC"라 함)(12 내지 17)를 구비한다. 여기서, 설명의 편의성을 위하여 도 2에는 6개의 데이터 IC(12 내지 17)가 도시하였지만, 실제로 액정패널(2)의 크기 및 데이터 IC(12 내지 17)의 채널수 등에 의하여 데이터 드라이버(4)에 포함되는 데이터 IC(12 내지 17)의 수는 달라지게 된다.The data driver 4 supplies the pixel signals for one line to the data lines DL1 to DLm every horizontal period. To this end, the data driver 4 includes a plurality of integrated circuits (hereinafter, referred to as "ICs") 12 to 17 as shown in FIG. Here, although six data ICs 12 to 17 are shown in FIG. 2 for convenience of description, the data driver 4 is actually controlled by the size of the liquid crystal panel 2 and the number of channels of the data ICs 12 to 17. The number of data ICs 12 to 17 included will vary.
각각의 데이터 IC(12 내지 17)들은 각각 i(i는 자연수)개의 데이터라인들(DL)과 접속된다. 이와 같은 데이터 IC(12 내지 17)들은 타이밍 제어부(8)로부터 공급되는 데이터 제어신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 화소신호를 공급한다. 이때, 데이터 IC(12 내지 17)들은 타이밍 제어부(8)로부터의 디지털 화소데이터(R, G, B)를 감마전압 공급부(10)로부터 공급되는 감마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.Each of the data ICs 12 to 17 is connected with i (i is a natural number) data lines DL, respectively. The data ICs 12 to 17 supply the pixel signals to the data lines DL1 to DLm in response to the data control signals SSP, SSC, SOE, and POL supplied from the timing controller 8. At this time, the data ICs 12 to 17 convert the digital pixel data R, G, and B from the timing controller 8 into analog pixel signals by using the gamma voltage supplied from the gamma voltage supply unit 10 and output the analog pixel signals. .
구체적으로, 데이터 IC(12 내지 17)들은 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 이어서, 데이터 IC(12 내지 17)들은 샘플링 신호에 응답하여 데이터(R, G, B)를 아날로그 화소신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터라인들(DL1 내지 DLm)로 공급한다. 이 경우, 데이터 IC(12 내지 17)들은 데이터(R, G, B)를 극성제어신호(POL)에 응답하여 정극성 또는 부극성 화소신호로 변환하게 된다.Specifically, the data ICs 12 to 17 shift the source start pulse SSP according to the source shift clock SSC to generate a sampling signal. Subsequently, the data ICs 12 to 17 convert the data R, G, and B into analog pixel signals in response to the sampling signal, thereby performing the data lines DL1 to DLm in the enable period of the source output enable signal SOE. ). In this case, the data ICs 12 to 17 convert the data R, G, and B into positive or negative pixel signals in response to the polarity control signal POL.
타이밍 제어부(8)는 도시되지 않은 비디오 카드로부터 공급되는 동기신호(V,H)를 이용하여 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생한다. 게이트 제어신호들(GSP, GSC, GOE)은 게이트 드리이버(6)로 공급되어 게이트 드라이버를 제어하게 되고, 데이터 제어신호들(SSP, SSC, SOE, POL)은 데이터 드라이버(4)로 공급되어 데이터 드라이버를 제어하게 된다. 아울러, 타이밍 제어부(8)는 데이터(R,G,B)를 정렬하여 데이터 드라이버(4)로 공급한다.The timing controller 8 controls the gate control signals GSP, GSC, and GOE and the data control signals SSP, SSC, SOE, and POL using the synchronization signals V and H supplied from a video card (not shown). Occurs. The gate control signals GSP, GSC, and GOE are supplied to the gate driver 6 to control the gate driver, and the data control signals SSP, SSC, SOE, and POL are supplied to the data driver 4 to provide data. Take control of the driver. In addition, the timing controller 8 arranges and supplies the data R, G, and B to the data driver 4.
감마전압 공급부(10)는 다수의 데이터(R, G, B)의 계조신호에 대응되도록 다수의 전압레벨을 가지는 감마전압을 데이터 드라이버(4)로 공급한다. 이를 위하여, 감마전압 공급부(10)는 도 3과 같이 다수의 저항들(R1 내지 Rj+1)을 구비한다. 그리고, 각각의 데이터 IC(12 내지 17) 내부에는 감마 입력부(20)가 설치된다.The gamma voltage supply unit 10 supplies a gamma voltage having a plurality of voltage levels to the data driver 4 so as to correspond to the gray level signals of the plurality of data R, G, and B. To this end, the gamma voltage supply unit 10 includes a plurality of resistors R1 to Rj + 1 as shown in FIG. 3. A gamma input unit 20 is provided inside each data IC 12 to 17.
감마전압 공급부(10)는 공급전압원(VDD)과 기저전압원(GND) 사이에 접속되는 j+1(j는 자연수)개의 제 1저항들(R1 내지 Rj+1)을 구비한다. 이와 같이 감마전압 공급부(10)는 제 1저항들(R1 내지 Rj+1)을 이용하여 공급전압원(VDD)의 전압값을 분압하여 서로 다른 전압레벨을 가지는 j개의 제 1감마전압(Gam1 내지 Gamj)을 생성한다. 감마전압 공급부(10)에서 생성된 제 1감마전압들(Gam1 내지 Gamj)들은 감마 입력부(20)로 공급된다.The gamma voltage supply unit 10 includes j + 1 (j is a natural number) first resistors R1 to Rj + 1 connected between the supply voltage source VDD and the base voltage source GND. As described above, the gamma voltage supply unit 10 divides the voltage values of the supply voltage source VDD by using the first resistors R1 to Rj + 1 to divide j first gamma voltages Gamm1 to Gamj having different voltage levels. ) The first gamma voltages Ga1 to Gamj generated by the gamma voltage supply unit 10 are supplied to the gamma input unit 20.
데이터 IC(12 내지 17) 각각에 설치된 감마 입력부(20)는 제 1감마 전압들(Gam1 내지 Gamj)의 전압을 분압하여 다수의 제 2감마 전압들(Gam11,...,Gam32,...)을 생성한다. 이를 위해, 감마 입력부(20)는 각각의 제 1감마 전압들(Gam1 내지 Gamj)의 사이에 설치되는 다수의 제 2저항들(R11,...,R32,...)을 구비한다. 여기서, Gam1 및 Gam2 사이에 설치된 다수의 제 2저항들(R11, R12, R13,...)은 Gam1 및 Gam2 사이의 전압을 다수의 전압레벨로 분압한다.The gamma input unit 20 provided in each of the data ICs 12 to 17 divides the voltages of the first gamma voltages Gam1 to Gamj to divide the second gamma voltages Gam11, ..., Gam32, ... ) To this end, the gamma input unit 20 includes a plurality of second resistors R11,..., R32,... That are installed between the first gamma voltages Gam1 to Gamj. Here, the plurality of second resistors R11, R12, R13, ... installed between Gam1 and Gam2 divides the voltage between Gam1 and Gam2 into a plurality of voltage levels.
마찬가지로, Gam2 및 Gam3 사이에 설치된 다수의 제 2저항들(R21, R22, R23,...)도 Gam2 및 Gam3 사이의 전압을 다수의 전압레벨로 분압한다. 즉, 감마전압 공급부(10)는 공급전압원(VDD)의 다수의 전압레벨로 분압하여 감마전압을 생성하고, 생성된 감마전압을 데이터 드라이버(4)로 공급함으로써 아날로그 화소신호가 생성될 수 있도록 한다.Similarly, a plurality of second resistors R21, R22, R23, ... installed between Gam2 and Gam3 also divides the voltage between Gam2 and Gam3 to a plurality of voltage levels. That is, the gamma voltage supply unit 10 generates a gamma voltage by dividing a plurality of voltage levels of the supply voltage source VDD and supplies the generated gamma voltage to the data driver 4 so that an analog pixel signal can be generated. .
하지만, 이와 같은 종래의 액정표시장치는 노광영역별로 휘도 불균일 현상이 발생되는 문제점이 있다. 특히 대면적 액정표시장치의 경우 다수의 노광영역으로 나누어지게 때문에 휘도 불균일 현상이 더욱 심해진다.However, such a conventional liquid crystal display device has a problem in that luminance unevenness occurs for each exposure area. In particular, a large area liquid crystal display device is divided into a plurality of exposure areas, so that a luminance unevenness becomes more severe.
이를 상세히 설명하면, 액정표시장치는 박막 트랜지스터(TFT)를 형성하는 노광 공정에서 도 4와 같이 액정패널(2)을 적어도 둘 이상의 영역(도 4에서는 3분할)(22,24,26)으로 분할하여 노광공정을 행한다. 즉, 먼저 제 1분할영역(22)에대응되도록 마스크를 설치한 후 박막 트랜지스터(TFT)의 특정층을 형성한다. 이후, 마스크를 제 2분할영역(24) 및 제 3분할영역(26) 순으로 이동시키면서 박막 트랜지스터(TFT)를 형성하게 된다. 즉, 종래에는 박막 트랜지스터(TFT)를 형성하는 노광공정이 액정패널(2) 단위로 이루어지지 못하고, 다수의 분할영역(22,24,26) 들 각각에서 이루어지게 된다.In detail, the liquid crystal display divides the liquid crystal panel 2 into at least two regions (three divisions in FIG. 4) 22, 24, and 26 in an exposure process of forming a thin film transistor (TFT). The exposure process is performed. That is, first, a mask is provided to correspond to the first division region 22, and then a specific layer of the thin film transistor TFT is formed. Thereafter, the thin film transistor TFT is formed while the mask is moved in the order of the second division region 24 and the third division region 26. That is, in the related art, the exposure process for forming the thin film transistor TFT is not performed in the liquid crystal panel 2 unit, but is performed in each of the plurality of divided regions 22, 24, and 26.
이와 같이 다수의 분할영역(22,24,26) 각각에서 노광공정이 이루어지면 분할영역(22,22,26) 별로 패널편차가 발생되고, 이에 따라 분할영역(22,24,26) 각각에서 균일한 휘도를 가지는 영상이 표시되지 못한다. 특히 분할영역(22,24,26) 별로 패널편차가 큰 경우 분할영역(22,24,26)의 경계부에 세로 줄무늬 형태의 화질불량 현상이 발생되기도 한다.As described above, when the exposure process is performed in each of the plurality of divided regions 22, 24, and 26, panel deviation occurs in each of the divided regions 22, 24, and 26. Images with one luminance are not displayed. In particular, when the panel deviation is large for each of the divided regions 22, 24, and 26, vertical poor image quality may occur at the boundary between the divided regions 22, 24, and 26.
이와 같은 분할영역(22,24,26) 각각의 패널편차는 도 5와 같이 박막 트랜지스터(TFT)의 게이트전극과 소스전극 간에 형성되는 캐패시터(Cgs)의 값이 상이하여 발생된다. 다시 말하여, 노광공정이 분할영역(22,24,26) 단위로 이루어지기 때문에 각각의 분할영역(22,24,26) 단위로 Cgs 면적이 상이하게 형성된다. 이에 따라 모든 데이터라인(DL)으로 동일 화소전압이 공급된다 하더라도 분할영역(22,24,26) 각각의 액정셀(7)로 차징되는 화소전압의 차이가 발생되게 된다. 한편, 패널편차는 인접된 데이터라인(DL)과 화소전극간의 거리가 분할영역(22,24,26)별로 상이하게 형성되어 더욱 심해지게 된다.The panel deviation of each of the divided regions 22, 24, and 26 is generated due to different values of the capacitor Cgs formed between the gate electrode and the source electrode of the thin film transistor TFT. In other words, since the exposure process is performed in units of the divided regions 22, 24, and 26, the Cgs area is formed differently in the respective divided regions 22, 24, and 26. Accordingly, even if the same pixel voltage is supplied to all the data lines DL, a difference in pixel voltages charged to the liquid crystal cells 7 of each of the divided regions 22, 24, and 26 occurs. On the other hand, in the panel deviation, the distance between the adjacent data line DL and the pixel electrode is made different for each of the divided regions 22, 24, and 26, and thus becomes more severe.
따라서, 본 발명의 목적은 휘도 균일성을 확보할 수 있도록 한 액정표시장치 및 그 구동방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a liquid crystal display device and a driving method thereof which can ensure luminance uniformity.
도 1은 종래의 액정표시장치를 개략적으로 나타내는 도면.1 is a view schematically showing a conventional liquid crystal display device.
도 2는 도 1에 도시된 데이터 드라이버에 포함되는 데이터 집적회로를 나타내는 도면.FIG. 2 is a diagram illustrating a data integrated circuit included in the data driver shown in FIG. 1. FIG.
도 3은 종래의 감마전압 공급부 및 데이터 집적회로에 포함되는 감마 입력부를 나타내는 회로도.3 is a circuit diagram illustrating a gamma input unit included in a conventional gamma voltage supply unit and a data integrated circuit.
도 4는 도 1에 도시된 액정패널의 노광영역을 나타내는 도면.FIG. 4 is a view illustrating an exposure area of the liquid crystal panel shown in FIG. 1.
도 5는 도 1에 도시된 액정셀에 등가적으로 형성되는 캐패시터를 나타내는 도면.5 is a view showing a capacitor equivalently formed in the liquid crystal cell shown in FIG.
도 6은 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면.6 is a view showing a liquid crystal display device according to an embodiment of the present invention.
도 7은 도 6에 도시된 액정표시장치의 노광영역을 나타내는 도면.FIG. 7 is a view illustrating an exposure area of the liquid crystal display shown in FIG. 6;
도 8은 본 발명의 감마전압 공급부 및 데이터 집적회로에 포함되는 감마 입력부를 나타내는 회로도.8 is a circuit diagram illustrating a gamma input unit included in a gamma voltage supply unit and a data integrated circuit of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2,32 : 액정패널 4,34 : 데이터 드라이버2,32 LCD panel 4,34 Data driver
6,36 : 게이트 드라이버 7,37 : 액정셀6,36: gate driver 7,37: liquid crystal cell
8,38 : 타이밍 제어부 10,40 : 감마전압 공급부8,38 timing control unit 10,40 gamma voltage supply unit
12,13,14,15,16,17,50,51,52,53,54,55 : 데이터 집적회로12,13,14,15,16,17,50,51,52,53,54,55: data integrated circuit
20,60 : 감마 입력부 22,24,26,70,72,74 : 분할영역20,60: Gamma input part 22,24,26,70,72,74: Partition area
42,43,44 : 전압 감지부 45,46,47 : 아날로그-디지털 변환기42,43,44: voltage detector 45,46,47: analog-to-digital converter
56 : 전압차 검출부 611,612,613,61j : 스위치부56: voltage difference detection unit 611,612,613,61j: switch unit
상기 목적을 달성하기 위하여 본 발명의 액정표시장치는 데이터라인들 및 게이트라인들의 교차부에 액정셀들이 매트릭스 형태로 배치된 액정패널과, 데이터라인들을 구동시키기 위한 데이터 드라이버를 구비하며, 액정패널은 적어도 둘 이상의 영역으로 분할되어 노광되며, 데이터 드라이버는 둘 이상의 분할영역에서 균일한 휘도의 영상이 표시될 수 있도록 동일 데이터 대응하여 분할영역 각각으로 상이한 전압레벨을 가지는 화소신호를 공급한다.In order to achieve the above object, a liquid crystal display of the present invention includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix at intersections of data lines and gate lines, and a data driver for driving data lines. The data driver is divided into at least two areas and exposed, and the data driver supplies pixel signals having different voltage levels to each of the divided areas corresponding to the same data so that an image having a uniform luminance is displayed in the at least two divided areas.
상기 데이터 드라이버는 데이터라인들을 i(i는 자연수)개씩 분할하여 공급하기 위한 다수의 데이터 집적회로를 구비한다.The data driver includes a plurality of data integrated circuits for supplying data lines divided by i (i is a natural number).
상기 분할영역이 데이터 집적회로 단위로 나뉘어질 수 있도록 노광영역은 i개의 데이터라인의 배수로 설정된다.The exposure area is set to a multiple of i data lines so that the divided area can be divided into data integrated circuit units.
상기 분할영역 각각에 설치되어 적어도 하나 이상의 데이터라인들과 접속되는 전압 감지부와, 전압 감지부 각각에 설치되어 전압 감지부에서 감지된 전압신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기와, 디지털 신호를 이용하여 분할영역 각각에서 측정된 전압신호의 전압차를 검출하는 전압차 검출부와, 전압신호의 전압차에 대응되어 제어신호를 생성하기 위한 타이밍 제어부를 구비한다.A voltage detector installed in each of the divided regions and connected to at least one data line, an analog-digital converter installed at each of the voltage detectors to convert the voltage signal sensed by the voltage detector into a digital signal; A voltage difference detector detects a voltage difference of the voltage signal measured in each of the divided regions by using the signal, and a timing controller for generating a control signal corresponding to the voltage difference of the voltage signal.
상기 데이터 드라이버에서 디지털 데이터를 아날로그 화소신호로 변환할 수있도록 다수의 감마전압신호를 공급하기 위한 감마전압 공급부와, 데이터 드라이버 각각에 다수의 감마전압신호를 각각 입력받도록 설치되는 스위치부를 구비하며, 스위치부는 서로 상이한 저항값을 가지는 다수의 저항들을 구비하고, 제어신호에 의하여 다수의 저항중 어느 하나의 저항에 감마전압신호를 접속시킨다.And a gamma voltage supply unit for supplying a plurality of gamma voltage signals so that the data driver can convert digital data into an analog pixel signal, and a switch unit installed to receive a plurality of gamma voltage signals, respectively, for each data driver. The unit includes a plurality of resistors having different resistance values, and connects the gamma voltage signal to any one of the plurality of resistors by a control signal.
상기 타이밍 제어부의 제어신호는 전압신호의 전압차가 보상되어 분할영역 각각에서 균일한 휘도의 영상이 표시될 수 있도록 스위치부의 다수의 저항중 어느 하나의 저항으로 감마전압신호를 입력시킨다.The control signal of the timing controller inputs the gamma voltage signal to any one of a plurality of resistors of the switch unit so that the voltage difference of the voltage signal is compensated so that an image of uniform brightness is displayed in each of the divided regions.
상기 아날로그-디지털 변환기 및 전압차 검출부 중 적어도 어느 하나는 타이밍 제어부 내에 설치된다.At least one of the analog-digital converter and the voltage difference detector is provided in the timing controller.
본 발명의 액정표시장치의 구동방법은 액정패널이 다수의 영역으로 분할되어 노광되는 제 1단계와, 액정패널의 분할영역 각각에 다수 형성되는 박막 트랜지스터의 공정편차를 보상하기 위하여 동일 데이터에 대응하여 분할영역 각각으로 상이한 전압레벨을 가지는 화소신호가 공급되는 제 2단계를 포함한다.According to an exemplary embodiment of the present invention, a method of driving a liquid crystal display device includes a first step in which a liquid crystal panel is divided into a plurality of regions and exposed to light, and corresponding data is compensated for compensating the process deviation of a thin film transistor formed in each of the divided regions of the liquid crystal panel. And a second step of supplying pixel signals having different voltage levels to each of the divided regions.
상기 화소신호의 전압레벨은 박막 트랜지스터의 공정편차에 관계없이 다수의 분할영역 각각에서 균일한 휘도의 영상이 표시될 수 있도록 설정된다.The voltage level of the pixel signal is set such that an image of uniform luminance is displayed in each of the plurality of divided regions regardless of the process deviation of the thin film transistor.
상기 상이한 전압레벨을 가지는 화소신호는 분할영역 각각으로 서로 상이한 전압레벨을 가지는 감마전압을 공급함으로써 생성된다.The pixel signals having different voltage levels are generated by supplying gamma voltages having different voltage levels to each of the divided regions.
상기 제 1단계와 제 2단계의 사이에는 분할영역 각각을 공급되는 화소신호의 전압레벨을 감지하는 제 3단계와, 감지된 화소신호를 디지털 신호로 변환하는 제 4단계와, 변환된 디지털 신호를 이용하여 분할영역 각각의 전압차를 측정하는 제 5단계와, 측정된 전압차가 보상될 수 있도록 분할영역 각각으로 공급되는 감마전압의 전압값을 변경하는 제 6단계가 포함된다.Between the first step and the second step, a third step of detecting the voltage level of the pixel signal supplied to each of the divided regions, a fourth step of converting the detected pixel signal into a digital signal, and the converted digital signal And a fifth step of measuring the voltage difference of each of the divided regions by using the first step, and a sixth step of changing the voltage value of the gamma voltage supplied to each of the divided regions so that the measured voltage difference can be compensated for.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하 도 6 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 8.
도 6은 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면이다.6 is a view showing a liquid crystal display device according to an embodiment of the present invention.
도 6을 참조하면, 본 발명의 실시예에 의한 액정표시장치는 액정셀(37)들이 매트릭스 형으로 배열된 액정패널(32)과, 액정패널(32)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(36)와, 액정패널(32)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(34)와, 게이트 드라이버(36)와 데이터 드라이버(34)를 제어하기 위한 타이밍 제어부(38)와, 데이터 드라이버(34)에 감마전압을 공급하기 위한 감마전압 공급부(40)와, 액정셀(37)들에 충전된 전압을 감지하기 위한 전압감지부들(42,43,44)과, 전압감지부(42,43,44)들 각각에 형성되는 아날로그-디지털(Analog-Digital : 이하 "A/D"라 함) 변환기들(45,46,47)을 구비한다.Referring to FIG. 6, a liquid crystal display according to an exemplary embodiment of the present invention may include a liquid crystal panel 32 in which liquid crystal cells 37 are arranged in a matrix, and gate lines GL1 to GLn of the liquid crystal panel 32. A gate driver 36 for driving, a data driver 34 for driving the data lines DL1 to DLm of the liquid crystal panel 32, and a gate driver 36 and a data driver 34 for controlling the gate driver 36. The timing controller 38, the gamma voltage supply unit 40 for supplying the gamma voltage to the data driver 34, and the voltage detectors 42, 43, and 44 for sensing the voltage charged in the liquid crystal cells 37. And analog-to-digital converters 45, 46, and 47 formed on the voltage sensing units 42, 43, and 44, respectively.
액정패널(32)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(37)을 구비한다. 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀(37)로 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(37)에 충전된 화소신호(또는 화소전압)이 유지되게 한다.The liquid crystal panel 32 includes a thin film transistor TFT formed at each intersection of the gate lines GL1 to GLn and the data lines DL1 to DLm, and a liquid crystal cell 37 connected to the thin film transistor TFT. do. The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell 37. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal (or pixel voltage) charged in the liquid crystal cell 37.
액정셀(37)은 등가적으로 액정용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(37)은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(37)은 박막 트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 유전 이방성을 가지는 액정의 배열 상태를 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell 37 is equivalently represented by a liquid crystal capacitor Clc, and includes a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell 37 further includes a storage capacitor so that the charged pixel signal is stably maintained until the next pixel signal is charged. This storage capacitor is formed between the pixel electrode and the previous gate line. The liquid crystal cell 37 realizes gradation by controlling the light transmittance by varying the arrangement state of the liquid crystal having dielectric anisotropy according to the pixel signal charged through the thin film transistor TFT.
게이트 드라이버(36)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이와 같은 게이트 드라이버(36)는 타이밍 제어부(38)로부터 공급되는 게이트 제어신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 게이트 하이전압(VGH)을 순차적으로 공급한다.The gate driver 36 sequentially drives the gate lines GL1 to GLn. The gate driver 36 sequentially supplies the gate high voltage VGH to the gate lines GL1 to GLn in response to the gate control signals GSP, GSC, and GOE supplied from the timing controller 38. .
구체적으로 게이트 드라이버(36)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이버(36)는 쉬프트 펄스에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)이 공급되게 한다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 게이트 드라이버(36)는 쉬프트펄스에 대응되어 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급한다. 이 경우, 게이트드라이버(36)는 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서 게이트 로우전압(VGL)을 공급한다.Specifically, the gate driver 36 shifts the gate start pulse GSP according to the gate shift clock GSC to generate a shift pulse. The gate driver 36 supplies the gate high voltage VGH to the corresponding gate line GL every horizontal period in response to the shift pulse. In other words, the shift pulse is shifted by one line every horizontal period, and the gate driver 36 supplies the gate high voltage VGH to the corresponding gate line GL in response to the shift pulse. In this case, the gate driver 36 supplies the gate low voltage VGL in the remaining period during which the gate high voltage VGH is not supplied.
데이터 드라이버(34)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이를 위해, 데이터 드라이버(34)는 도 7과 같이 다수의 데이터 IC(50 내지 55)를 구비한다. 여기서, 설명의 편의성을 위하여 도 7에는 6개의 데이터 IC(50 내지 55)가 도시되었지만, 실제로 액정패널(32)의 크기 및 데이터 IC(50 내지 55)의 채널수 등에 의하여 데이터 드라이버(34)에 포함되는 데이터 IC(50 내지 55)의 수는 달라지게 된다.The data driver 34 supplies the pixel signals for one line to the data lines DL1 to DLm every horizontal period. To this end, the data driver 34 includes a plurality of data ICs 50 to 55 as shown in FIG. Here, although six data ICs 50 to 55 are shown in FIG. 7 for convenience of description, the size of the liquid crystal panel 32 and the number of channels of the data ICs 50 to 55 may be used to supply the data driver 34. The number of data ICs 50 to 55 included will vary.
각각의 데이터 IC(50 내지 55)들은 각각 i(i는 자연수)개의 데이터라인들(DL)과 접속된다. 이와 같은 데이터 IC(50 내지 55)들은 타이밍 제어부(38)로부터 공급되는 데이터 제어신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 화소신호(또는 화소전압)를 공급한다. 이때, 데이터 IC(50 내지 55)들은 타이밍 제어부(38)로부터의 디지털 화소데이터(R, G, B)를 감마전압 공급부(40)로부터 공급되는 감마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.Each of the data ICs 50 to 55 is connected to i (i is a natural number) data lines DL, respectively. The data ICs 50 to 55 are pixel signals (or pixel voltages) on the data lines DL1 to DLm in response to data control signals SSP, SSC, SOE, and POL supplied from the timing controller 38. To supply. At this time, the data ICs 50 to 55 convert the digital pixel data R, G, and B from the timing controller 38 into analog pixel signals by using the gamma voltage supplied from the gamma voltage supply 40. .
구체적으로 데이터 IC(50 내지 55)들은 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 이어서, 데이터 IC(50 내지 55)들은 샘플링 신호에 응답하여 데이터(R, G, B)를 아날로그 화소신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터라인들(DL1 내지 DLm)로 공급한다. 이 경우, 데이터 IC(50 내지 55)들은 데이터(R, G, B)를 극성제어신호(POL)에 응답하여 정극성 또는 부극성 화소신호로 변환하게 된다.Specifically, the data ICs 50 to 55 shift the source start pulse SSP according to the source shift clock SSC to generate a sampling signal. Subsequently, the data ICs 50 to 55 convert the data R, G, and B into analog pixel signals in response to the sampling signal, thereby enabling the data lines DL1 to DLm in the enable period of the source output enable signal SOE. ). In this case, the data ICs 50 to 55 convert the data R, G, and B into positive or negative pixel signals in response to the polarity control signal POL.
한편, 액정패널(32)은 적어도 둘 이상의 영역(본 발명에서는 3영역으로 표시되었다)(70, 72, 74)으로 분할되어 노광된다. 여기서, 각각 노광되는 분할영역들(70,72,74)의 크기는 데이터 IC(50 내지 55)들의 채널수에 대응되게 설정된다.On the other hand, the liquid crystal panel 32 is divided into at least two regions (in the present invention, represented by three regions) 70, 72, 74 and exposed. Here, the sizes of the divided regions 70, 72, and 74, respectively, are set to correspond to the number of channels of the data ICs 50 to 55. FIG.
이를 도 7을 참조하여 상세히 설명하면, 액정패널(32)의 데이터 IC(50 내지 55)들의 채널수에 대응되게 2i의 데이터라인(DL) 단위로 노광되게 된다. 이때, 데이터 IC(50 내지 55)의 수가 6개 이므로 액정패널(32)은 3개의 분할영역(70,72,74)으로 나뉘어 각각 노광된다. 한편 액정패널(32)의 노광영역은 데이터 IC(50 내지 55)들의 채널수에 대응되도록 다양하게 설정될 수 있다. 예를 들어, 액정패널(32)은 데이터 IC(50 내지 55)들의 채널수에 대응되게 i개의 데이터라인(DL) 단위로 노광될 수 있다.(이때, 액정패널(32)은 6개의 영역으로 분할된다.) 그리고, 액정패널(32)은 데이터 IC(50 내지 55)들의 채널수에 대응되게 3i개의 데이터라인(DL) 단위로 노광될 수 있다.(이때, 액정패널(32)은 2개의 영역으로 분할된다.) 즉, 노광영역은 데이터 IC(50 내지 55)들의 채널수가 각각 i개일 때 i의 배수 단위로 설정된다.This will be described in detail with reference to FIG. 7 to expose the data lines DL of 2i corresponding to the number of channels of the data ICs 50 to 55 of the liquid crystal panel 32. At this time, since the number of data ICs 50 to 55 is six, the liquid crystal panel 32 is divided into three divided regions 70, 72, and 74, respectively, and exposed. The exposure area of the liquid crystal panel 32 may be variously set to correspond to the number of channels of the data ICs 50 to 55. For example, the liquid crystal panel 32 may be exposed in units of i data lines DL so as to correspond to the number of channels of the data ICs 50 to 55. The liquid crystal panel 32 may be exposed in units of 3i data lines DL so as to correspond to the number of channels of the data ICs 50 to 55. That is, the exposure area is set in units of multiples of i when the number of channels of the data ICs 50 to 55 are each i.
전압 감지부들(42,43,44)은 분할영역(70,72,74) 각각에 설치된다. 즉, 제 1분할영역(70)에는 제 1전압 감지부(42)가 설치되고, 제 2분할영역(72)에는 제 2전압 감지부(43)가 설치된다. 그리고, 제 3분할영역(74)에는 제 3전압 감지부(44)가 설치된다. 전압 감지부들(42,43,44)은 각각의 분할영역(70,72,74)에 설치된 적어도 하나 이상의 데이터라인들(DL)과 접속되게 설치된다. 이와 같은 전압 감지부들(42,43,44)은 적어도 하나 이상의 액정셀(37)에 충전되는 화소신호의 전압값을 측정하여 A/D 변환기(45,46,47)로 공급한다.The voltage sensing units 42, 43, and 44 are provided in the divided regions 70, 72, and 74, respectively. That is, the first voltage detector 42 is installed in the first divided region 70, and the second voltage detector 43 is installed in the second divided region 72. In addition, a third voltage detector 44 is installed in the third division region 74. The voltage detectors 42, 43, and 44 are installed to be connected to at least one or more data lines DL provided in the respective divided regions 70, 72, and 74. The voltage detectors 42, 43, and 44 measure the voltage value of the pixel signal charged in the at least one liquid crystal cell 37 and supply the same to the A / D converters 45, 46, and 47.
A/D 변환기(45,46,47)는 전압 감지부들(42,43,44) 각각에 설치된다. 즉, 제 1A/D 변환기(45)는 제 1전압 감지부(42)에 접속되도록 설치되고, 제 2A/D 변환기(46)는 제 2전압 감지부(43)에 접속되도록 설치된다. 그리고, 제 3A/D 변환기(47)는 제 3전압 감지부(44)에 접속되도록 설치된다. 이와 같은 A/D변환기(45,46,47)는 전압 감지부(42,43,44)로부터 공급되는 아날로그 화소신호를 디지털 신호로 변환한다. 한편, A/D변환기(45,46,47)들은 타이밍 제어부(38)내에 설치될 수 있다.The A / D converters 45, 46, 47 are installed in the voltage sensing units 42, 43, 44, respectively. That is, the first A / D converter 45 is installed to be connected to the first voltage detector 42, and the second A / D converter 46 is installed to be connected to the second voltage detector 43. In addition, the third A / D converter 47 is installed to be connected to the third voltage detector 44. The A / D converters 45, 46, and 47 convert the analog pixel signals supplied from the voltage detectors 42, 43, and 44 into digital signals. Meanwhile, the A / D converters 45, 46, and 47 may be installed in the timing controller 38.
타이밍 제어부(38)는 도시되지 않은 비디오 카드로부터 공급되는 동기신호(V,H)를 이용하여 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생한다. 게이트 제어신호들(GSP, GSC, GOE)은 게이트 드라이버(36)로 공급되어 게이트 드라이버(36)를 제어하게 되고, 데이터 제어신호들(SSP, SSC, SOE, POL)은 데이터 드라이버(34)로 공급되어 데이터 드라이버(34)를 제어한다. 아울러, 타이밍 제어부(38)는 데이터(R, G, B)를 정렬하여 데이터 드라이버(34)로 공급한다.The timing controller 38 controls the gate control signals GSP, GSC, and GOE and the data control signals SSP, SSC, SOE, and POL using the synchronization signals V and H supplied from a video card (not shown). Occurs. The gate control signals GSP, GSC, and GOE are supplied to the gate driver 36 to control the gate driver 36, and the data control signals SSP, SSC, SOE, and POL are supplied to the data driver 34. Supplied to control the data driver 34. In addition, the timing controller 38 aligns and supplies the data R, G, and B to the data driver 34.
그리고, 타이밍 제어부(38)는 A/D 변환기(45,46,47)로부터 공급된 디지털 신호를 이용하여 각각의 분할영역(70,72,74)에 충전되는 화소신호의 전압차를 검출한다. 이를 위하여, 타이밍 제어부(38)는 전압차 검출부(56)를 추가로 구비한다.즉, 전압차 검출부(56)는 A/D 변환기(45,46,47)들로부터 입력되는 디지털 신호를 이용하여 각각의 분할영역(70,72,74)에 충전되는 화소신호의 전압차를 검출한다. 이후, 타이밍 제어부(38)는 동일 데이터가 공급되었을 때 각각의 분할영역(70,72,74)으로 동일 화소신호가 충전될 수 있도록 제어신호를 생성하고, 생성된 제어신호를 제어라인(CL)을 통해 데이터 IC들(50 내지 55)로 공급한다. 이때, 제어신호를 공급받은 데이터 IC들(50 내지 55)은 모든 분할영역(70, 72, 74)에서 균일한 휘도의 영상이 표시될 수 있도록 감마전압을 조절한다.Then, the timing controller 38 detects the voltage difference of the pixel signals charged in the respective divided regions 70, 72, and 74 using the digital signals supplied from the A / D converters 45, 46, and 47. To this end, the timing controller 38 further includes a voltage difference detector 56. That is, the voltage difference detector 56 uses a digital signal input from the A / D converters 45, 46 and 47. The voltage difference of the pixel signal charged in each of the divided regions 70, 72, and 74 is detected. After that, when the same data is supplied, the timing controller 38 generates a control signal so that the same pixel signal can be charged to each of the divided regions 70, 72, and 74, and the generated control signal is controlled by the control line CL. Through the data ICs 50 to 55. At this time, the data ICs 50 to 55 supplied with the control signal adjust the gamma voltage so that images of uniform luminance can be displayed in all the divided regions 70, 72, and 74.
감마전압 공급부(40)는 다수의 데이터(R, G, B)의 계조신호에 대응되도록 다수의 전압레벨을 가지는 감마전압을 데이터 드라이버(34)로 공급한다. 이를 위하여, 감마전압 공급부(40)는 도 8과 같이 다수의 저항들(R1 내지 Rj+1)을 구비한다. 그리고, j(j는 자연수)의 감마전압(Gam1 내지 Gamj)을 k(k>j)개의 감마전압으로 분압할 수 있도록 각각의 데이터 IC(50 내지 55) 내부에는 감마 입력부(60)가 설치된다.The gamma voltage supplier 40 supplies a gamma voltage having a plurality of voltage levels to the data driver 34 so as to correspond to the gray level signals of the plurality of data R, G, and B. To this end, the gamma voltage supply unit 40 includes a plurality of resistors R1 to Rj + 1 as shown in FIG. 8. A gamma input unit 60 is provided inside each data IC 50 to 55 so as to divide the gamma voltages Ga1 to Gamj of j (j is a natural number) into k (k> j) gamma voltages. .
감마전압 공급부(40)는 공급전압원(VDD)과 기저전압원(GND) 사이에 접속되는 j+1개의 제 1저항들(R1 내지 Rj+1)을 구비한다. 이와 같은 감마전압 공급부(40)는 제 1저항들(R1 내지 Rj+1)을 이용하여 공급전압원(VDD)의 전압값을 분압하여 서로 다른 전압레벨을 가지는 j개의 제 1감마전압(Gam1 내지 Gamj)을 생성한다. 감마전압 공급부(40)에서 생성된 제 1감마전압(Gam1 내지 Gamj)들은 감마 입력부(60)로 공급된다.The gamma voltage supply unit 40 includes j + 1 first resistors R1 to Rj + 1 connected between the supply voltage source VDD and the ground voltage source GND. The gamma voltage supply unit 40 divides the voltage values of the supply voltage source VDD by using the first resistors R1 to Rj + 1 to divide j first gamma voltages Gamm1 to Gamj having different voltage levels. ) The first gamma voltages Ga1 to Gamj generated by the gamma voltage supply unit 40 are supplied to the gamma input unit 60.
감마 입력부(60)는 제 1감마전압들(Gam1 내지 Gamj)의 전압을 분압하여 다수의 제 2감마 전압들(Gam11,...,Gam32,...)을 생성한다. 이를 위해, 감마 입력부(60)는 각각의 제 1감마전압들(Gam1 내지 Gamj)의 사이에 설치되는 다수의 제 2저항들(R11,...,R32,...)을 구비한다. 여기서, 제 1감마전압들(Gam1 내지 Gamj) 사이에 설치되는 다수의 제 2저항들(R11,...,R21,...,R31,...)은 제 1감마전압(Gam1 내지 Gamj)을 다수의 전압레벨로 분압한다. 데이터 IC(50 내지 55) 각각은 제 1감마전압(Gam1 내지 Gamj)을 분압하여 형성된 제 2감마전압들(Gam11,...,Gam32,...)이용하여 디지털 데이터를 아날로그 화소신호로 변경한다.The gamma input unit 60 divides the voltages of the first gamma voltages Gam1 to Gamj to generate a plurality of second gamma voltages Gam11,..., Gam32,... To this end, the gamma input unit 60 includes a plurality of second resistors R11,..., R32,... Which are installed between the first gamma voltages Gam1 to Gamj. Here, the plurality of second resistors R11,..., R21,..., R31,... Which are provided between the first gamma voltages Gam1 to Gamj are the first gamma voltages Gamm1 to Gamj. ) Is divided into voltage levels. Each of the data ICs 50 to 55 converts the digital data into an analog pixel signal using the second gamma voltages Gam11, ..., Gam32, ... formed by dividing the first gamma voltages Gam1 to Gamj. do.
한편, 감마 입력부(60) 에는 제 1감마전압들(Gam1 내지 Gamj)에 대응되는 스위치부들(611, 612, 613, 61j)을 설치한다. 스위치부들(611 내지 61j) 각각은 병렬로 설치된 적어도 둘 이상의 저항들(RW11,RW22,RW33,...)을 구비한다. 이때, 각각의 저항들(RW11,RW22,RW33,...)의 저항값은 서로 상이하게 설치된다. 각각의 제 1감마전압들(Gam1 내지 Gamj)은 스위치부들(611 내지 61j)들에 포함된 다수의 저항들(RW11,RW22,RW33,...) 중 어느 하나의 저항에 접속된다. 여기서, 스위치부들(611 내지 61j)은 타이밍 제어부로부터 제어라인(CL)을 경유하여 공급되는 제어신호에 대응되어 제 1감마전압들(Gam1 내지 Gamj)에 공급될 저항을 선택한다.The gamma input unit 60 is provided with switch units 611, 612, 613, and 61j corresponding to the first gamma voltages Gam1 to Gamj. Each of the switch units 611 to 61j has at least two resistors RW11, RW22, RW33, ... installed in parallel. At this time, the resistance values of the resistors RW11, RW22, RW33, ... are different from each other. Each of the first gamma voltages Gam1 to Gamj is connected to one of a plurality of resistors RW11, RW22, RW33,... Included in the switch units 611 to 61j. Here, the switch units 611 to 61j select resistors to be supplied to the first gamma voltages Gam1 to Gamj in response to the control signal supplied from the timing controller via the control line CL.
이와 같은 본 발명의 액정표시장치의 스위치부들(611 내지 61j)의 스위치 설정과정을 상세히 설명하면, 먼저 액정패널(32)이 완성된 후 데이터 IC(50 내지 55)들은 적어도 하나 이상의 데이터라인(DL)으로 동일한 전압레벨을 가지는 화소신호를 각각 공급한다. 이때, l(l은 자연수) 번째 게이트라인(GLl)으로 스캔신호가 공급되어 액정셀(37)에 소정의 화소신호가 충전되게 된다. 이후, l(l은 자연수) 번째 게이트라인(GL1)으로 스캔신호를 재공급하여 액정셀(37)에 충전된 화소신호를 전압 감지부(42,43,44)로 공급한다.The switch setting process of the switch units 611 to 61j of the liquid crystal display of the present invention will be described in detail. First, after the liquid crystal panel 32 is completed, the data ICs 50 to 55 may include at least one data line DL. Each pixel signal having the same voltage level is supplied. In this case, a scan signal is supplied to the l-th gate line GLl to charge a predetermined pixel signal in the liquid crystal cell 37. Thereafter, the scan signal is resupplied to the l-th gate line GL1 to supply the pixel signal charged in the liquid crystal cell 37 to the voltage sensing units 42, 43, and 44.
전압 감지부(42,43,44)는 각각 자신에게 공급된 화소신호를 감지하여 A/D 변환기(45,46,47)로 공급한다. A/D 변환기(45,46,47)는 각각 자신에게 공급된 화소신호를 디지털신호로 변환하여 전압차 검출부(56)로 공급한다. 전압차 검출부(56)는 자신에게 입력되는 디지털신호를 이용하여 각각의 전압 감지부(42,43,44)에서 감지된 전압값을 측정한다. 이때, 제 1전압 감지부(42)에서는 4V의 전압이 측정되고, 제 2전압 감지부(43)에서는 5V의 전압이 측정됨과 아울러 제 3전압 감지부(44)에서는 6V의 전압이 측정되었다고 가정한다.The voltage detectors 42, 43, and 44 sense pixel signals supplied to the voltage detectors 42, 43, and 44, respectively, and supply the same to the A / D converters 45, 46, and 47. The A / D converters 45, 46 and 47 convert the pixel signals supplied to them into digital signals and supply them to the voltage difference detector 56. The voltage difference detector 56 measures the voltage values sensed by the voltage detectors 42, 43, and 44 using the digital signal input thereto. In this case, it is assumed that the voltage of 4 V is measured in the first voltage detector 42, the voltage of 5 V is measured in the second voltage detector 43, and the voltage of 6 V is measured in the third voltage detector 44. do.
타이밍 제어부(38)는 전압차 검출부(56)에서 검출된 전압차를 보상할 수 있도록 제어신호를 생성하고, 생성된 제어신호를 스위치부들(611 내지 61j)로 각각 공급한다. 이때, 타이밍 제어부(38)는 분할영역(70,72,74) 각각에서 균일한 전압이 공급될 수 있도록 제어신호를 생성한다. 스위치부들(611 내지 61j)은 자신에게 공급된 제어신호에 대응되어 제 1감마전압들(Gam1 내지 Gamj) 각각을 다수의 저항(RW11,RW22,..) 중 어느 하나의 저항과 접속되도록 한다.The timing controller 38 generates a control signal to compensate for the voltage difference detected by the voltage difference detector 56, and supplies the generated control signal to the switch units 611 to 61j, respectively. In this case, the timing controller 38 generates a control signal to supply a uniform voltage to each of the divided regions 70, 72, and 74. The switch units 611 to 61j correspond to the control signal supplied thereto so that each of the first gamma voltages Gam1 to Gamj is connected to one of a plurality of resistors RW11, RW22,...
예를 들어, 타이밍 제어부(38)는 제 1분할영역(70)을 구동하는 제 1 및 제 2데이터 IC(50,51)들에서 1V 높은 감마전압이 공급될 수 있도록 제어신호들을 생성할 수 있다. 그리고, 타이밍 제어부(38)는 제 2분할영역(72)을 구동하는 제 3 및제 4 데이터 IC(52,53)들에서는 현재와 동일한 감마전압이 공급될 수 있도록 제어신호들을 생성한다. 아울러, 타이밍 제어부(38)는 제 3분할영역(74)을 구동하는 제 5 및 제 6 데이터 IC(54,55)들에서는 1V 낮안 감마전압이 공급될 수 있도록 제어신호들을 생성한다.(따라서 각각의 분할영역들(70,72,74)의 액정셀에는 5V의 전압이 균일하게 공급될 수 있다.) 이후, 각각의 스위치부들(611 내지 61j)는 제어신호들에 응답하여 감마전압이 조절될 수 있도록 감마전압을 다수의 저항(RW11,RW22,..) 중 어느 하나의 저항과 접속시킨다.For example, the timing controller 38 may generate control signals to supply a gamma voltage of 1V higher to the first and second data ICs 50 and 51 driving the first divided region 70. . The timing controller 38 generates control signals such that the same gamma voltage can be supplied to the third and fourth data ICs 52 and 53 driving the second divided region 72. In addition, the timing controller 38 generates control signals such that the 1 V day-time gamma voltage can be supplied to the fifth and sixth data ICs 54 and 55 driving the third division area 74. The voltage of 5 V may be uniformly supplied to the liquid crystal cells of the divided regions 70, 72, and 74 of the subfields of the divided regions 70, 72, and 74. The gamma voltage is connected to one of a plurality of resistors RW11, RW22, ....
상술한 바와 같이 감마전압이 조절되면 각각의 분할영역(70,72,74) 들에서는 균일한 영상이 표시될 수 있다. 다시 말하여, 각각의 분할영역(70,72,74) 들에 형성된 박막 트랜지스터(TFT)의 공정편차를 감마전압을 이용하여 보상하게 되므로 각각의 분할영역(70,72,74) 들에서는 동일한 데이터에 대응하여 동일한 휘도의 영상이 표시된다.As described above, when the gamma voltage is adjusted, a uniform image may be displayed in each of the divided regions 70, 72, and 74. In other words, since the process deviation of the thin film transistor TFT formed in each of the divided regions 70, 72, and 74 is compensated using the gamma voltage, the same data is used in each of the divided regions 70, 72, and 74. Correspondingly, an image of the same luminance is displayed.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법에 의하면 액정패널의 노광영역별로 분할되고, 각각 분할된 영역에 포함되는 박막 트랜지스터들의 공정편차를 보상하기 위하여 각각 상이한 감마전압을 분할된 영역에 공급하게 된다. 이때, 각각의 감마전압들은 공정편차를 보상할 수 있도록 공급되고, 이에 따라 다수의 분할영역들에서는 균일한 휘도를 가지는 영상이 표시될 수 있다.As described above, according to the liquid crystal display device and the driving method thereof according to the present invention, the gamma voltages are divided into respective exposure regions of the liquid crystal panel, and different gamma voltages are divided to compensate for the process deviations of the thin film transistors included in the divided regions. Will be supplied to the area. In this case, the gamma voltages are supplied to compensate for the process deviation, and thus an image having a uniform luminance may be displayed in the plurality of divided regions.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020084904A KR100926104B1 (en) | 2002-12-27 | 2002-12-27 | Liquid Crystal Display and Driving Method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020084904A KR100926104B1 (en) | 2002-12-27 | 2002-12-27 | Liquid Crystal Display and Driving Method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040058578A true KR20040058578A (en) | 2004-07-05 |
| KR100926104B1 KR100926104B1 (en) | 2009-11-11 |
Family
ID=37350663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020084904A KR100926104B1 (en) | 2002-12-27 | 2002-12-27 | Liquid Crystal Display and Driving Method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100926104B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109559696A (en) * | 2018-12-24 | 2019-04-02 | 惠科股份有限公司 | Display module and its gamma electric voltage adjusting method and display device |
| CN112863456A (en) * | 2021-03-02 | 2021-05-28 | 重庆先进光电显示技术研究院 | Display module, gamma voltage adjusting method of display module and display device |
| WO2024123074A1 (en) * | 2022-12-08 | 2024-06-13 | 주식회사 엘엑스세미콘 | Gamma voltage generation circuit and source driver circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552278B1 (en) * | 1997-07-08 | 2006-05-16 | 삼성전자주식회사 | Liquid crystal display that varies the gate signal |
| KR100529554B1 (en) * | 1997-10-23 | 2006-02-08 | 삼성전자주식회사 | Liquid crystal display device including gradation voltage variable circuit |
| JP3658952B2 (en) * | 1997-11-19 | 2005-06-15 | セイコーエプソン株式会社 | Liquid crystal display device drive voltage adjustment method, liquid crystal display panel drive device, liquid crystal display device, liquid crystal display device drive voltage adjustment device, and electronic apparatus |
-
2002
- 2002-12-27 KR KR1020020084904A patent/KR100926104B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109559696A (en) * | 2018-12-24 | 2019-04-02 | 惠科股份有限公司 | Display module and its gamma electric voltage adjusting method and display device |
| CN112863456A (en) * | 2021-03-02 | 2021-05-28 | 重庆先进光电显示技术研究院 | Display module, gamma voltage adjusting method of display module and display device |
| WO2024123074A1 (en) * | 2022-12-08 | 2024-06-13 | 주식회사 엘엑스세미콘 | Gamma voltage generation circuit and source driver circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100926104B1 (en) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101793284B1 (en) | Display Device And Driving Method Thereof | |
| US9070341B2 (en) | Liquid crystal display device and driving method thereof | |
| US20070024560A1 (en) | Liquid Crystal Display Device and Driving Method Thereof | |
| US10417980B2 (en) | Liquid crystal display device and driving method thereof | |
| KR20160029994A (en) | Display Device | |
| KR101362155B1 (en) | Liquid crystal display device and method thereof | |
| KR101310738B1 (en) | Liquid crystal display and method for driving the same | |
| KR20080034542A (en) | Liquid crystal display and driving method thereof | |
| KR20100055881A (en) | Gray voltage supplying apparatus and display using the sameof | |
| KR20080070221A (en) | Liquid crystal display and method for driving the same | |
| KR20080105672A (en) | Liquid crystal display and driving method thereof | |
| KR20130073779A (en) | Driving circuit for liquid crystal display device and method for driving the same | |
| KR100926104B1 (en) | Liquid Crystal Display and Driving Method thereof | |
| KR20070098365A (en) | Circuit compensating gamma compensative voltage of liquid crystal display device | |
| KR101633119B1 (en) | Backlight Unit and Liquid Crystal Display Device using the same | |
| KR20070073406A (en) | Apparatus and method producing gamma voltage | |
| KR20060099663A (en) | Apparatus and method for driving liquid crystal display device | |
| KR20120111643A (en) | Driving apparatus for liquid crystal display device and method for driving the same | |
| KR20080061096A (en) | Liquid crystal display device and driving method thereof | |
| KR20080017988A (en) | Driving apparatus and liquid crystal display comprising the same | |
| KR20040059319A (en) | Liquid crystal display device and method of dirving the same | |
| KR101992880B1 (en) | Liquid crystal display device | |
| KR101147119B1 (en) | Apparatus and method for generating common voltage of liquid crystal display device | |
| KR101900694B1 (en) | Liquid crystal display device | |
| KR20070063737A (en) | Apparatus and method for driving lcd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 11 |