KR20040058529A - 테스트 장치 - Google Patents

Abstract

본 발명에 의한 테스트 장치는 제1 내지 제3 제어신호에 응답하여 웨이퍼에 구현된 시스템에 테스트 신호를 제공하는 신호 발생 장치, 및 외부 클록을 수신하여 주파수를 변경한 클록신호를 상기 신호 발생 장치 및 상기 시스템에 제공하는 클록 발생 장치를 포함한다.

Description

테스트 장치{Testing Device}

본 발명은 웨이퍼 레벨에서 시스템의 동작을 테스트하기 위한 장치에 관한 것으로서, 특히 테스트 장치에서 제공하는 클록보다 고속의 클록을 사용하여 웨이퍼 레벨에서 시스템의 동작을 테스트하기 위한 장치에 관한 것이다.

도 1은 웨이퍼에 구현된 시스템의 구성을 나타낸다. 클록신호는 XIN을 통해 입력되고, 데이터 신호는 PIN을 통해 입력된다. 시스템은 조합 논리회로(Combinational Logic Circuit)와 각 조합 논리회로의 출력을 클록신호에 동기시켜 다음 단에 제공하는 플립플롭을 포함하는 단위회로를 복수개 포함한다. 시스템의 처리 결과는 최종적으로 POUT을 통해 출력된다.

시스템이 웨이퍼에 구현된 상태에서 테스트를 진행하는 경우 종래의 테스트 장비는 고정된 속도의 클록만 제공할 수 있기 때문에 고속으로 동작하는 시스템을테스트하는 데 한계가 있었다. 또한 여러 개의 단위회로로 구성된 시스템에서 일부 단위회로가 정상적으로 작동하는지 여부를 테스트하는데 어려움이 있었다.

이러한 종래기술의 문제점을 해결하고자 본 발명은 외부에서 제공된 클록을 고속의 클록으로 변경하여 제공하며 소정의 단위회로에 입력 신호를 제공하여 해당 단위회로의 동작이 제대로 수행되는지 확인할 수 있는 테스트 장치를 제공하는 것을 목적으로 한다.

도 1은 본 발명에 의한 테스트 장치를 설치하기 전의 시스템의 구성도.

도 2는 본 발명의 일실시예에 의한 테스트 장치 및 시스템의 구성도.

도 3은 본 발명의 일실시예에 의한 테스트 장치의 동작 타이밍도.

본 발명에 의한 테스트 장치는 제1 내지 제3 제어신호에 응답하여 웨이퍼에 구현된 시스템에 테스트 신호를 제공하는 신호 발생 장치, 및 외부 클록을 수신하여 주파수를 변경한 클록신호를 상기 신호 발생 장치 및 상기 시스템에 제공하는 클록 발생 장치를 포함한다.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.

도 2는 본 발명의 일실시예에 의한 테스트 장치(100)를 시스템에 적용하여 테스트를 수행하는 경우의 구성도이다.

본 실시예에 의한 테스트 장치(100)는 XIN으로 입력된 클록의 주파수를 두배로 증가시킨 클록신호 clk를 사용한다. 클록신호 clk는 시스템의 각 단위회로에 포함된 플립플롭 FF에도 제공된다.

본 발명에 의한 테스트 장치(100)는 직렬로 연결된 복수개의 플립플롭(110,120, 130, 140), 플립플롭(140)의 출력신호와 이전 단위회로에서 출력된 신호 FF1 중에서 하나의 신호를 선택하여 다음 단위회로에 입력신호(MIN)로서 제공하는 멀티플렉서(170), XNOR 게이트(150), 및 AND 게이트(160)를 포함한다.

플립플롭(110)에는 입력신호 TIN이 입력된다. XNOR 게이트(150)는 플립플롭(110, 120)의 출력을 입력받아 "XNOR"연산을 수행한다. "XNOR"연산은 입력신호가 동일한 레벨이면 "하이"를 출력하고, 상이한 레벨이면 "로우" 신호를 출력한다. AND 게이트(160)에는 XNOR 게이트(150)의 출력신호와 제어신호 TIWEN이 입력된다. 플립플롭(120, 130)은 인에이블 단자를 갖는다.

플립플롭(120, 130)은 인에이블 신호가 활성화된 경우에만 클록신호 clk의 상승에지에서 입력신호를 샘플링한다. AND 게이트(160)의 출력은 플립플롭(130, 140)의 인에이블 단자에 제공된다. 멀티플렉서(170)는 제어신호 TRUN이 "하이"이면 플립플롭(140)의 출력신호를 선택하고, 제어신호 TRUN이 "로우"이면 이전 단위회로에서 출력된 신호 FF1을 선택한다. 본 실시예에 의한 테스트 장치(100)의 동작에 대해서는 이하에서 설명한다.

도 3은 본 발명에 의한 테스트 장치의 동작 타이밍도이다. 도 3의 타이밍도는 "하이"에서 "로우"로 천이하는 테스트 신호를 생성하는 과정을 나타낸다.

플립플롭(110)은 클록신호 clk의 상승에지에서 TIN을 샘플링하여 R0을 출력한다. 플립플롭(120)은 클록신호 clk의 상승에지에서 R0을 샘플링하여 R1을 출력한다. 도 3에서 출력신호 R0 및 R1은 플립플롭(110, 120)에서의 지연을 고려하여 클록이 상승하고 나서 소정의 시간이 지난 후에 천이하도록 표시하였다.

XNOR 게이트(150)의 출력은 R0과 R1이 같은 레벨이면 "하이", 다른 레벨이면 "로우"가 된다. 따라서 제어신호 EN은 제어신호 TIWEN가 "하이"이고, R0과 R1이 모두 같은 레벨일 때만 "하이"가 된다. 플립플롭(130)은 제어신호 EN이 "하이"인 경우에 클록신호 clk의 상승에지에서 R1을 샘플링하고, 플립플롭(140)은 제어신호 EN이 "하이"인 경우에 클록신호 clk의 상승에지에서 R2를 샘플링한다. 도3에서 출력신호 R2 및 R3은 플립플롭(130, 140)의 지연을 고려하여 클록이 상승하고 나서 소정의 시간이 지난 후에 천이하도록 표시하였다.

첫 번째 단위회로에서 제공되는 신호 FF1을 "로우"로 유지하고, R3이 상승한 이후 소정의 시간이 경과한 다음에 제어신호 TRUN을 "하이"에서 "로우"로 천이시키면 두 번째 단위회로로 제공하는 신호 MIN이 "하이"에서 "로우"로 천이한다.

만일 두 번째 단위회로에 있는 조합 논리회로가 충분히 고속으로 동작한다면 다음 클록의 상승에지에서 올바른 신호가 출력될 것이지만 그렇지 않은 경우에는 다음 클록이 지나더라도 종전의 출력 값이 유지될 것이다.

도 3에 도시된 바와 유사한 방법을 이용하여 신호 MIN이 "로우"에서 "하이"로 천이하도록 할 수 있다.

본 발명에 의한 테스트 장치를 이용함으로써 소정의 단위회로가 올바르게 작동하는지 여부, 및 해당 단위회로가 얼마나 고속으로 동작할 수 있는지를 검증할 수 있다.

Claims (4)

1. 제1 내지 제3 제어신호에 응답하여 웨이퍼에 구현된 시스템에 테스트 신호를 제공하는 신호 발생 장치; 및

   외부 클록을 수신하여 주파수를 변경한 클록신호를 상기 신호 발생 장치 및 상기 시스템에 제공하는 클록 발생 장치

   를 포함하는 것을 특징으로 하는 테스트 장치.
2. 제1항에 있어서,

   상기 시스템은

   입력신호에 대하여 논리 연산을 수행하는 조합 논리 회로부; 및

   각각이 상기 조합 논리 회로부에서 출력된 신호를 클록신호에 동기시켜서 출력하는 순차 논리 회로부를 구비한 복수개의 단위 회로를 포함하는 것을 특징으로 하는 테스트 장치.
3. 제1항에 있어서,

   신호 발생 장치는

   상기 클록신호에 동기되어 상기 제2 제어신호를 샘플링하는 제1 플립플롭;

   상기 클록신호에 동기되어 상기 제1 플립플롭의 출력신호를 샘플링하는 제2 플립플롭;

   상기 제1 플립플롭의 출력신호, 상기 제2 플립플롭의 출력신호, 및 상기 제3 제어신호를 입력받아 내부 제어신호를 출력하는 제어부;

   상기 내부 제어신호에 의해 활성화되고 상기 클록신호에 동기되어 상기 제2 플립플롭의 출력신호를 샘플링하는 제3 플립플롭;

   상기 내부 제어신호에 의해 활성화되고 상기 클록신호에 동기되어 상기 제3 플립플롭의 출력신호를 샘플링하는 제4 플립플롭; 및

   제1 제어신호에 응답하여 상기 제4 플립플롭의 신호와 외부 신호 중에서 하나의 신호를 선택하여 출력하는 선택회로

   를 포함하고

   상기 선택회로의 출력을 상기 소정의 테스트 신호로서 사용하는 것을 특징으로 하는 테스트 장치.
4. 제3항에 있어서,

   상기 제어부는

   상기 제1 플립플롭의 출력신호 및 상기 제2 플립플롭의 출력신호를 XNOR 연산하여 출력하는 XNOR 게이트 및

   상기 XNOR 게이트의 출력신호와 상기 제3 제어신호를 AND 연산하는 AND 게이트를 포함하고,

   상기 AND 게이트의 출력을 상기 내부 제어신호로서 제공하는 것을 특징으로 하는 테스트 장치.