KR20040056961A - Method for improving edge moat of sti corner - Google Patents
Method for improving edge moat of sti corner Download PDFInfo
- Publication number
- KR20040056961A KR20040056961A KR1020020083702A KR20020083702A KR20040056961A KR 20040056961 A KR20040056961 A KR 20040056961A KR 1020020083702 A KR1020020083702 A KR 1020020083702A KR 20020083702 A KR20020083702 A KR 20020083702A KR 20040056961 A KR20040056961 A KR 20040056961A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- layer
- poly
- oxide film
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 125000006850 spacer group Chemical group 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005452 bending Methods 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 4
- 229920005591 polysilicon Polymers 0.000 abstract 4
- 239000007789 gas Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, STI(shallow trench isolation) 공정의 모우트(edge moat) 현상의 발생을 억제하여 험프(hump), INWE(inverse narrow width effect)의 특성을 좋게 하므로 해서 소자의 정상적인 동작을 하도록 하기 위한 모든 아이솔레이션 공정에 사용 가능한 코너의 모우트를 개선하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to suppress the occurrence of edge moat phenomenon in a shallow trench isolation (STI) process, and to reduce the effects of hump and inverse narrow width effect (INWE). The present invention relates to a method of improving corner motions that can be used in all isolation processes to improve the normal operation of the device.
현재의 반도체 소자 제조 공정 중에서 아이솔레이션 공정인 STI 공정을 진행하는 전형적인 방법을 도 1a 내지 1e에 도시하였다.Exemplary methods of performing the STI process, which is an isolation process, in the current semiconductor device manufacturing process are illustrated in FIGS. 1A to 1E.
먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(10) 상에 패드 산화막(12)을 증착한 후, 패드 산화막(12) 상에 질화막(14)을 증착한다. 이어서, 질화막(14) 상에 포토레지스트를 도포한 후, 패터닝 공정을 수행한다. 그리고 나서, CHF3/CF4/O2/Ar 가스의 조합으로 활성화된 플라즈마로 질화막(14)을 건식 식각한다. 전술한 조합 가스에는 CXFX등을 포함할 수 있다. 여기서, x는 양의 정수를 의미한다.First, as shown in FIG. 1A, after the pad oxide film 12 is deposited on the silicon substrate 10, the nitride film 14 is deposited on the pad oxide film 12. Subsequently, after the photoresist is applied onto the nitride film 14, a patterning process is performed. Then, the nitride film 14 is dry-etched with the plasma activated by the combination of CHF 3 / CF 4 / O 2 / Ar gas. The aforementioned combination gas may include C X F X and the like. Here, x means a positive integer.
도 1b에 도시한 바와 같이, 실리콘 기판(10)을 STI 식각을 진행하여, STI(16)을 형성한다. STI 건식 식각은 Cl2/O2/Ar 가스의 조합으로 활성화된 플라즈마로 건식 식각을 진행한다. 물론, 이들 조합 가스에 HX등의 가스가 포함될 수도 있다. 그런 다음, SAC(self-aligned contact) 산화 공정을 진행하며, 실리콘 기판(10)과 패드 산화막(12)의 경계면(17)의 실리콘이 산화가 되어 약간의 굴곡(rounding)이 형성되게 된다.As shown in FIG. 1B, the silicon substrate 10 is subjected to STI etching to form an STI 16. STI dry etching is performed by dry etching with a plasma activated by a combination of Cl 2 / O 2 / Ar gas. Of course, these combined gases may also include gases such as H X. Then, a self-aligned contact (SAC) oxidation process is performed, and silicon at the interface 17 of the silicon substrate 10 and the pad oxide layer 12 is oxidized to form some rounding.
이어서, 도 1c에 도시한 바와 같이, 평탄화를 수행하기 위한 산화막(18)을 STI(16)이 형성된 실리콘 기판(10) 상에 STI(16)을 채울수 있도록 충분하게 증착한다.Subsequently, as shown in FIG. 1C, an oxide film 18 for planarization is deposited sufficiently to fill the STI 16 on the silicon substrate 10 on which the STI 16 is formed.
도 1d에 도시한 바와 같이, 산화막(18)을 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 진행하여 질화막(14)의 일부만을 남기고 평탄화를 진행한다. 따라서, STI(16) 내에 산화막(18)이 채워진 실리콘 기판(10)을 얻게 된다.As shown in FIG. 1D, the oxide film 18 is subjected to chemical mechanical polishing (CMP) process to planarize leaving only a part of the nitride film 14. Thus, the silicon substrate 10 in which the oxide film 18 is filled in the STI 16 is obtained.
다음 단계에서, 도 1e에 도시한 바와 같이, H3PO4와 같은 식각액을 사용하여 남겨진 질화막(14)을 제거한다. 이 경우 H3PO4는 산화막과의 선택비가 우수한 특성을 보이기 때문에 평탄화를 위한 산화막(18)과 패드 산화막(12)는 약간만이 제거되게 된다.In the next step, as shown in FIG. 1E, the remaining nitride film 14 is removed using an etchant such as H 3 PO 4 . In this case, since H 3 PO 4 has excellent selectivity with respect to the oxide film, only a slight portion of the oxide film 18 and the pad oxide film 12 for planarization are removed.
도2는 게이트 산화막의 증착 이전에 HF 또는 HF/H2O, BOE(buffered oxide etchant)등의 화학약품(chemical)으로 세정 공정을 진행하게 되면 에지모트(edge moat)가 발생하게 되는 것을 나타내는 그림이다.2 is a view showing that edge moat occurs when a cleaning process is performed with a chemical agent such as HF or HF / H 2 O and a buffered oxide etchant (BOE) before deposition of a gate oxide film. to be.
이러한 에지모트가 발생하게 되면, 소자 특성상 험프(hump) 및 INWE(inversenarrow width effect)가 발생하여 소자의 비정상적인 동작을 유발시킬 소지가 발생하는 문제점이 존재하게 된다. 즉, 게이트 산화막 증착은 반도체 트랜지스터 특성에 아주 중요한 공정이므로 게이트 산화막 증착전의 잔류하고 있는 이물질(foreign material) 등을 제거하기 위해서 HF 또는 혼합된 불산(mixed HF) 등으로 제거한 다음 게이트 산화막을 증착하게 되어 제조 공정이 복잡해지는 문제점이 있다.When such edge mot occurs, there is a problem that a hump and an inversenarrow width effect (INWE) occur due to device characteristics, which may cause abnormal operation of the device. That is, since gate oxide film deposition is a very important process for semiconductor transistor characteristics, the gate oxide film is deposited after removal of HF or mixed HF to remove foreign material remaining before the gate oxide film deposition. There is a problem that the manufacturing process is complicated.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 LOCOS 건식 식각을 진행한 후에 질화막 측면에 이온이 주입된 폴리 스페이서(Poly spacer)를 형성하여(약간의 실리콘 기판에 손실이 있도록 진행함) 산화를 진행하게 되면, 이온이 주입된 폴리 스페이서층이 실리콘 기판보다 산화층의 성장 속도가 3배 정도 빠르기 때문에 폴리 스페이서 층이 전부 산화막으로 변화될 때 실리콘 기판에서는 버즈 빅(bird's beak)가 심하지 않은 상태로 산화막이 생성되는 STI 코너의 모우트를 개선하는 방법을 제공하는 것이다.The present invention was created to solve the above problems, and the main object of the present invention is to form a poly spacer implanted with ions on the side of the nitride film after performing LOCOS dry etching (loss on some silicon substrates). When the oxidation proceeds, the growth rate of the oxide layer is about three times faster than that of the silicon substrate because the implanted poly spacer layer is about 3 times faster than the silicon substrate. It is to provide a method for improving the moat of the STI corner in which the oxide film is generated in a non-severe state.
또한, 본 다른 목적은 트렌치 건식 식각, 평탄화, 산화막 증착, CMP, 질화막 제거등의 후속 공정을 진행하여도 평탄화 산화막이 잔류하게 되어 평탄화 산화막 층이 트렌치 영역에만 존재하는 것이 아니고 실리콘 기판 표면 위에까지 존재함으로써, 모우트가 발생하지 않아 소자의 신뢰성이 향상되는 STI 코너의 모우트를 개선하는 방법을 제공하는 것이다.In addition, another object of the present invention is that the planarization oxide layer remains even after the subsequent processes such as trench dry etching, planarization, oxide deposition, CMP, and nitride removal, so that the planarization oxide layer does not exist only in the trench region but exists on the surface of the silicon substrate. The present invention provides a method of improving the moat at the STI corner where no moat is generated and the reliability of the device is improved.
도 1a 내지 1e는 종래 기술에 의한 에지모트가 형성되는 반도체 제조 공정을 도시한 단면도들이다.1A to 1E are cross-sectional views illustrating a semiconductor manufacturing process in which an edge mot according to the prior art is formed.
도 2는 종래 기술에 의해 에지모트가 형성된 것을 도시한 그림이다.2 is a view showing that the edge mot is formed by the prior art.
도3a 내지 도3i는 본 발명의 바람직한 실시예에 따른 STI 코너의 에지모트를 개선하기 위한 방법을 도시한 단면도들이다.3A-3I are cross-sectional views illustrating a method for improving the edgemot of an STI corner in accordance with a preferred embodiment of the present invention.
- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
200 : 실리콘 기판 210 : 패드 산화막200: silicon substrate 210: pad oxide film
211 : 질화막 212 : 포토레지스트211: nitride film 212: photoresist
230 : 폴리층 230-1 : 폴리 스페이서230: poly layer 230-1: poly spacer
240 : 기판 실리콘 손실영역 250 : 산화막240: substrate silicon loss region 250: oxide film
260 : 트렌치 식각된 영역 270 : 평탄화 산화막260 trench-etched region 270 planarization oxide
280 : 평탄화된 산화막280: planarized oxide film
상기와 같은 목적을 실현하기 위한 본 발명은 소정의 하부구조가 형성된 기판 상에 패드 산화막, 질화막을 형성한 후 소정 형상의 포토레지스트를 형성하는 단계와, 상기 소정 형상의 포토레지스트를 마스크로 이용하여 상기 질화막을 식각하여 상기 실리콘 기판의 일부분을 개방하는 단계와, 상기 질화막과 개방된 실리콘 기판과 상기 질화막 상에 폴리층을 형성하는 단계와, 상기 폴리층을 식각하여 상기 실리콘 기판에 기판 실리콘 손실 지역을 형성하고 상기 폴리층으로 스페이서를 형성하는 단계와, 상기 실리콘 기판을 산화시켜 산화막을 형성하는 단계와, 상기 산화막을 패터닝한 후, 상기 패터닝된 산화막을 이용하여 상기 실리콘 기판을 트렌치 식각하는 단계와, 상기 트렌치 식각된 기판 상에 산화막을 형성한 후 평탄화를 진행하는 단계와, 상기 평탄화된 실리콘 기판에 잔류하는 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션(shallow trench isolation; STI) 코너의 모우트 개선방법을 제공한다.According to an aspect of the present invention, a pad oxide film and a nitride film are formed on a substrate on which a predetermined substructure is formed, and then a photoresist having a predetermined shape is formed, and the photoresist having the predetermined shape is used as a mask. Etching the nitride film to open a portion of the silicon substrate, forming a poly layer on the nitride substrate and the silicon substrate and the nitride film, and etching the poly layer to form a substrate silicon loss region on the silicon substrate. Forming a spacer with the poly layer, oxidizing the silicon substrate to form an oxide layer, patterning the oxide layer, and then trench etching the silicon substrate using the patterned oxide layer; Forming an oxide film on the trench-etched substrate and then performing planarization; It provides; (STI shallow trench isolation) method Motor agent improving the corner shallow trench isolation comprising the step of removing the remaining nitride film on the flattened silicon substrate.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, this embodiment is not intended to limit the scope of the present invention, but is presented by way of example only.
도3a 내지 도3i는 본 발명에 의한 STI 코너의 에지모트 개선 방법을 나타낸 단면도들이다.3A to 3I are cross-sectional views illustrating an edgemot improvement method of an STI corner according to the present invention.
먼저, 도3a에 도시된 바와 같이, 소정의 하부구조가 형성된 기판(200) 상에패드 산화막(210)을 증착한 후, 패드 산화막(210) 상에 질화막 층(211)을 증착한다. 이어서, 질화막 층(211) 상에 포토레지스트를 도포하고 패터닝을 하여 소정 형상으로 패터닝된 포토레지스트(212)를 얻는다.First, as illustrated in FIG. 3A, a pad oxide film 210 is deposited on a substrate 200 on which a predetermined substructure is formed, and then a nitride film layer 211 is deposited on the pad oxide film 210. Next, a photoresist is applied and patterned on the nitride film layer 211 to obtain a photoresist 212 patterned into a predetermined shape.
그리고 나서, 도 3b에 도시된 바와 같이, 패터닝된 포토레지스트(212)를 마스크로 이용하여 질화막 층(211)을 식각하여 식각된 영역(221)을 얻는다. 질화막 층(211)을 식각할 때, CHF3/CF4/O2/Ar 가스의 조합으로 활성화된 플라즈마로 질화막(211)을 건식 식각을 수행한다. 전술한 조합 가스에는 N2등의 가스를 포함하여 사용할 수 있다.Then, as illustrated in FIG. 3B, the nitride layer 211 is etched using the patterned photoresist 212 as a mask to obtain an etched region 221. When the nitride layer 211 is etched, dry etching of the nitride layer 211 is performed by plasma activated by a combination of CHF 3 / CF 4 / O 2 / Ar gas. The above-described combination of gases may be used, including gas such as N 2.
이어서, 도 3c에 도시된 바와 같이, 식각된 영역(221)을 갖는 실리콘 기판(200) 상에 폴리층(230)을 증착한 후, 이온(231)을 주입한다. 이때 이온(231)은 5가/3가의 P/B를 이용하여 주입하는 데, 이는 도 3e에서와 같이 산화를 시키는 공정에서 불순물이 포함되어 있지 않은 도 3d의 폴리 스페이서(230-1)을 형성하는 단계에서 기판 실리콘 손실지역(240)보다 불순물이 합류된 폴리 스페이서(230-1)가 산화를 더 빠르게 진행하기 위함이다. 즉, 불순물이 합류된 부분의 산화는 순수한 실리콘보다 약 3배정도 빠르게 진행된다.Subsequently, as illustrated in FIG. 3C, after depositing the poly layer 230 on the silicon substrate 200 having the etched region 221, ions 231 are implanted. In this case, the ion 231 is implanted using pentavalent / trivalent P / B, which forms the poly spacer 230-1 of FIG. 3D which does not contain impurities in the oxidation process as shown in FIG. 3E. This is for the poly spacer 230-1 having impurities joined to proceed faster than the substrate silicon loss region 240. That is, the oxidation of the portion where the impurities are joined is about 3 times faster than that of pure silicon.
또한, 본 발명을 실행하기 위하여 이온(231)의 종류를 3가의 B나 5가의 P로 한정하지 않아도 됨은 물론이다. 이러한 이유는, 산화를 시킬 경우 불순물의 합류에 의하여 실리콘 결합구조가 쉽게 분리되기 때문이다. 본 발명의 바람직한 실시예에서, 폴리층(230)은 대략 10~1000Å의 범위로 증착하였다.In addition, of course, the type of ion 231 does not need to be limited to trivalent B or pentavalent P in order to implement this invention. This is because, when oxidized, the silicon bonding structure is easily separated by the confluence of impurities. In a preferred embodiment of the present invention, the poly layer 230 was deposited in the range of approximately 10-1000 kPa.
다음 단계로, 도 3d에 도시된 바와 같이, 이온이 주입된 폴리층(230)을 블랭킷(blanket)으로 이용하여 건식 식각을 진행하여 폴리 스페이서(230-1)를 형성한다. 폴리 스페이서(230-1)의 건식 식각의 진행은 CHF3/CF4/O2/Ar 또는 Cl2/O2/Ar등으로 활성화된 플라즈마를 이용하여 수행된다. 또한, O2대신에 He-O2를 사용할 수도 있다. 기판 실리콘을 손실(loss)시키는 이유는 후속 공정에서 산화를 시킬 때 도면에서 241로 표시된 부분에 굴곡(rounding)을 주기 위해서이다.Next, as illustrated in FIG. 3D, dry etching is performed using the polyimplant 230 implanted with ions as a blanket to form the poly spacer 230-1. Dry etching of the poly spacer 230-1 is performed using a plasma activated with CHF 3 / CF 4 / O 2 / Ar or Cl 2 / O 2 / Ar. It is also possible to use He-O 2 instead of O 2 . The reason for the loss of the substrate silicon is to give rounding to the portion indicated by 241 in the figure when oxidizing in a subsequent process.
이어서, 도 3e에 도시된 바와 같이, 도 3d에서와 같이 패터닝을 진행한 후, 산화를 시킨다. 본 발명의 바람직한 실시예에 따라 산화를 진행하게 되면, 이온이 주입된 폴리 스페이서(230-1)가 실리콘이 손실된 영역(240)보다 3배 정도가 빠른 속도로 산화가 진행되기 때문에 폴리 스페이서(230-1)는 산화막(250)으로 산화가 진행될 때 하층 부위의 실리콘 기판 지역도 산화가 일어나지만 버즈 빅(Bird's beak)가 심하게 진행되지 않게 된다.Subsequently, as shown in FIG. 3E, patterning is performed as in FIG. 3D, followed by oxidation. When the oxidation proceeds according to a preferred embodiment of the present invention, since the poly spacer 230-1 into which the ions are implanted is oxidized at a speed three times faster than the region 240 in which silicon is lost, the poly spacer ( When the oxidation of the oxide layer 250 proceeds to the oxide layer 250, the silicon substrate region of the lower layer portion is oxidized, but the bird's beak does not proceed severely.
전술한 방법에 따라 형성을 하면, 도 3d의 241 지역이 도 3e의 241-1 지역과 같이 산화가 되면서 굴곡이 진행된다. 도면에서 폴리 스페이서(230-1)의 산화된 지역과 산화가 일어나지 않은 부분은 동일한 산화층으로 간주하여 별도로 표기하지는 않았다.Forming according to the above-described method, while the 241 region of FIG. 3D is oxidized like the 241-1 region of FIG. 3E, the bending proceeds. In the drawing, the oxidized region of the poly spacer 230-1 and the portion where no oxidation occurs are regarded as the same oxide layer and are not separately described.
다음으로, 도 3f에 도시된 바와 같이, 산화막(250)을 건식 식각한 후, 실리콘 기판(200)을 트렌치 건식 식각함으로써 트렌치 모양으로 식각된 영역(260)을 형성한다. 산화막(250)의 블랭킷 건식 식각의 진행은 CHF3/CF4/O2/Ar등으로 활성화된플라즈마를 이용하여 수행하며, 트렌치 식각은 Cl2/HBr/O2/Ar 또는 Cl2/O2/Ar등으로 활성화된 플라즈마를 이용하여 수행된다.Next, as shown in FIG. 3F, after the dry etching of the oxide film 250, the trench etched the silicon substrate 200 to form a trench etched region 260. The blanket dry etching of the oxide layer 250 is performed using a plasma activated with CHF 3 / CF 4 / O 2 / Ar, and the trench etching is performed with Cl 2 / HBr / O 2 / Ar or Cl 2 / O 2. It is performed using a plasma activated with / Ar and the like.
또한, 250-1로 표시한 부분은 산화막(250)을 블랭킷 식각의 진행시 측면 부위에 산화막(250)의 일부가 산화막 스페이서 형식으로 잔류하게 되며, 이는 또한 트렌치 건식 식각을 진행한 후에도 잔류하게 되어서 남아 있게 되는 부분을 표시한 것이다. 그후에 희생(sacrification; SAC) 산화를 수행하여 261 영역이 더욱 굴곡을 갖도록 만든다.In addition, in the portion indicated by 250-1, a portion of the oxide film 250 remains on the side portion when the oxide film 250 is subjected to the blanket etching in the form of an oxide spacer, which also remains after the trench dry etching. It shows the parts that will remain. Sacrification (SAC) oxidation is then performed to make the 261 region more curved.
본 발명의 바람직한 실시예에 따르면, 잔류하고 있는 산화막 스페이서 영역(250-1), 즉 폴리 스페이서가 변형되어 나중에 산화물질로 변화된 막과 SAC 산화로 굴곡된 영역들이 나중에 평탄화 산화막(270)을 증착하고, CMP를 진행하고, 질화막의 제거를 진행하여도 이들 영역만큼 평탄화 산화막(270)이 존재하게 되어 에지모트를 방지할 수 있게된다.According to a preferred embodiment of the present invention, the remaining oxide spacer region 250-1, i.e., the poly spacer is deformed and later transformed into an oxide material and the regions curved by SAC oxidation later deposits the planarized oxide film 270. Even if the CMP is performed and the nitride film is removed, the planarization oxide film 270 is present in these areas, thereby preventing edge mott.
도 3g에 도시된 바와 같이, 평탄화 산화막(270)을 증착시킴으로써 STI 내부를 평탄화 산화막(270)으로 채운다.As shown in FIG. 3G, the planarization oxide film 270 is deposited to fill the STI with the planarization oxide film 270.
그리고 나서, 도 3h에 도시된 바와 같이, CMP를 질화막(211)이 나타날 때까지 진행하여 평탄화를 수행함으로써 평탄화된 산화막(280)을 형성한다.Then, as shown in FIG. 3H, the planarized oxide film 280 is formed by performing CMP to planarize until the nitride film 211 appears.
이어서, 도 3i에 도시된 바와 같이, 인산 딥(dip)등을 통하여 잔류하는 질화막(211)을 제거한다. 또한, 도시하지는 않았지만, 패드 산화막(210)을 식각으로 제거할 수도 있다. 전술한 바와 같이 진행을 하게 되면 산화막 층이 실리콘 기판 위로 올라와서 형성되기 때문에 에지모트를 방지할 수 있게 된다.Subsequently, as shown in FIG. 3I, the nitride film 211 remaining through the phosphate dip is removed. Although not shown, the pad oxide layer 210 may be removed by etching. As described above, since the oxide layer is formed on the silicon substrate, it is possible to prevent the edge mot.
상기한 바와 같이 본 발명은 STI의 코너 굴곡을 더욱 증가시킬 수 있게 되며, 종래 기술에서 발생되는 에지모트 현상이 발생되지 않아 소자의 특성중 험프, INWE등의 특성이 더욱 향상되는 이점이 있다.As described above, the present invention can further increase the corner curvature of the STI, and there is an advantage that the characteristics of the hump, INWE, etc. are further improved among the characteristics of the device because the edge-moting phenomenon generated in the prior art does not occur.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020083702A KR100567026B1 (en) | 2002-12-24 | 2002-12-24 | Method for improving edge moat of sti corner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020083702A KR100567026B1 (en) | 2002-12-24 | 2002-12-24 | Method for improving edge moat of sti corner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040056961A true KR20040056961A (en) | 2004-07-01 |
| KR100567026B1 KR100567026B1 (en) | 2006-04-04 |
Family
ID=37349588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020083702A KR100567026B1 (en) | 2002-12-24 | 2002-12-24 | Method for improving edge moat of sti corner |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100567026B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757861B1 (en) * | 2004-07-21 | 2007-09-11 | 삼성전자주식회사 | ink jet head substrate, ink jet head and method for manufacturing ink jet head substrate |
| US7507635B2 (en) * | 2004-12-28 | 2009-03-24 | Dongbu Electronics, Co., Ltd. | CMOS image sensor and method of fabricating the same |
-
2002
- 2002-12-24 KR KR1020020083702A patent/KR100567026B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757861B1 (en) * | 2004-07-21 | 2007-09-11 | 삼성전자주식회사 | ink jet head substrate, ink jet head and method for manufacturing ink jet head substrate |
| US7507635B2 (en) * | 2004-12-28 | 2009-03-24 | Dongbu Electronics, Co., Ltd. | CMOS image sensor and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100567026B1 (en) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (en) | Method for manufacturing STI of semiconductor device | |
| KR100275730B1 (en) | Trench isolating method | |
| US6306723B1 (en) | Method to form shallow trench isolations without a chemical mechanical polish | |
| GB2360631A (en) | Trench isolation structure | |
| KR100273615B1 (en) | Semiconductor device and fabrication method thereof | |
| KR100307651B1 (en) | Manufacturing method of semiconductor device | |
| KR100567026B1 (en) | Method for improving edge moat of sti corner | |
| US6103594A (en) | Method to form shallow trench isolations | |
| JP5288814B2 (en) | Manufacturing method of semiconductor device | |
| KR100923760B1 (en) | Method for forming device isolation layer in semiconductor device | |
| KR100586072B1 (en) | Method for improving edge moat of sti corner | |
| KR100567028B1 (en) | Method for improving profole of shallow trench isolation by using oxidation | |
| KR100451519B1 (en) | Method for manufacturing STI of semiconductor device | |
| KR100480896B1 (en) | Method for manufacturing STI of semiconductor device | |
| KR100967670B1 (en) | The method for forming shall trench isolation in semiconductor device | |
| KR101004805B1 (en) | Method for manufacturing isolation in semiconductor device | |
| KR100944667B1 (en) | Method for preventing edge moat of sti | |
| KR100587607B1 (en) | Method for manufacturing semiconductor device | |
| KR100750047B1 (en) | Method for manufacturing an isolation layer in a semiconductor device | |
| KR20040087457A (en) | Method for forming STI of semiconductor device | |
| KR100561974B1 (en) | A Manufacturing Method of Semiconductor Element | |
| KR20040048450A (en) | Method for manufacturing STI of semiconductor device | |
| JPH0846032A (en) | Manufacture of semiconductor device | |
| KR20040057834A (en) | Method for forming contact of semiconductor device | |
| KR19980056120A (en) | Shallow Trench Isolation Method for Semiconductor Devices (STI) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |