KR20040055343A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20040055343A
KR20040055343A KR1020020081987A KR20020081987A KR20040055343A KR 20040055343 A KR20040055343 A KR 20040055343A KR 1020020081987 A KR1020020081987 A KR 1020020081987A KR 20020081987 A KR20020081987 A KR 20020081987A KR 20040055343 A KR20040055343 A KR 20040055343A
Authority
KR
South Korea
Prior art keywords
gate
line
liquid crystal
signal
data
Prior art date
Application number
KR1020020081987A
Other languages
English (en)
Other versions
KR100912693B1 (ko
Inventor
김석수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020081987A priority Critical patent/KR100912693B1/ko
Publication of KR20040055343A publication Critical patent/KR20040055343A/ko
Application granted granted Critical
Publication of KR100912693B1 publication Critical patent/KR100912693B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 수평라인 블럭 간의 휘도차를 방지할 수 있는 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 신호라인들의 교차부에 액정셀 매트릭스가 형성되는 표시영역과, 표시영역의 외곽부에 위치하는 비표시영역을 갖는 액정패널과, 상기 액정패널의 신호라인들을 구동하기 위한 다수의 집적회로들과, 집적회로들이 실장되는 테이프 캐리어 패키지와, 상기 비표시영역 상에 상기 신호라인들 중 적어도 어느 하나와 동일방향으로 신장되어 상기 테이프 캐리어 패키지의 입력단 측에 형성되며 상기 집적회로들에 구동신호를 공급하는 공급라인과, 상기 집적회로가 실장되어진 테이프 캐리어 패키지와 상기 공급라인에 공통으로 접속되어 상기 집적회로에 구동신호를 공급하는 공통라인을 구비하는 것을 특징으로 한다.

Description

액정표시장치{Liquid Crystal Display Device}
본 발명은 액정표시장치에 관한 것으로, 특히 수평라인 블럭 간의 휘도차를 방지할 수 있는 액정표시장치에 관한 것이다.
통상의 액정표시장치(Liquid Crystal Display : 이하 "LCD"라 함)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다.
구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍콘트롤러와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍콘트롤러는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(VCOM), 게이트 하이전압(VGH), 게이트 로우전압(VGL) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.
여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)에 형성되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 구동전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 형성된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍컨트롤러로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC들은 게이트 PCB에 형성된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍컨트롤러로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.
COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 "LOG"라 함) 방식으로 상호 접속됨과 아울러 타이밍컨트롤러 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.
최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로써 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글라스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.
실제로, LOG형 신호라인들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다.
액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 포함한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(6)이 마련된다. 화상표시영역(6)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 도 2에 도시된 바와 같이 데이터라인(18)으로부터 신장되어진 데이터 패드들(38)과, 게이트라인(20)로부터 신장되어진 게이트 패드들(34)이 위치하게 된다. 또한 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다.
데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(32)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 출력패드들(32)은 하부기판(2) 상의 데이터패드들(38)과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급하게 된다.
데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.
게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트전송라인군(28) 및 출력패드들(30)이 형성된다. 게이트전송라인군(28)은 하부기판(2) 상의 LOG 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 하부기판(2) 상의 게이트패드들(34)과 전기적으로 접속된다.
게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.
LOG형 신호라인군(26)은 통상 게이트신호의 하이논리전압(게이트 하이전압) 신호(VGH), 게이트신호의 로우논리전압(게이트 로우전압)신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 구동전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍컨트롤러로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.
이러한 LOG형 신호라인군(26)은 화상표시부(21)의 외곽영역에 위치하는 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호라인군(26)은 게이트라인들(20)과 동일하게 게이트 금속층으로 구성된다. 게이트 금속으로는 통상 AlNd 등과 같이 비교적 큰 비저항값(0.046)을 갖는 금속이 이용된다. 이렇게 LOG형 신호라인군(26)이 제한된 영역내에서 미세패턴으로 형성됨과 아울러 비교적 큰 비저항값을 갖는 게이트금속으로 구성됨에 따라 기존의 게이트 PCB에 동박으로 형성된 신호라인들과 대비하여 상대적으로 높은 저항성분을 포함하게 된다. 또한 LOG형 신호라인군(26)의 저항값은 라인길이에 비례함에 따라 데이터 PCB(12)로부터 멀어질수록 라인저항값이 증가하여 게이트 구동신호가 감쇄하게 된다. 이 결과 LOG형 신호라인군(26)을 통해 전송되는 게이트 구동신호들이 그의 라인저항값에 의해 왜곡됨으로써 화상표시부(21)에 표시되는 화상의 품질이 저하되게 된다.
이를 상세히 하면, 종래의 액정표시장치는 게이트 로우전압(VGL)을 공급하는 LOG형 신호라인들(LOGL) 각각은 도 3에 도시된 바와 같이 제 1 데이터 TCP(8)와 제1 내지 제 4 게이트 TCP들(14A 내지 14D) 사이 각각에 접속되는 제 1 내지 제 4 LOG형 신호라인들(LOGL1 내지 LOGL4)로 구성된다. 제 1 내지 제 4 LOG형 신호라인들(LOGL1 내지 LOGL4)은 그 라인길이에 비례하는 라인저항값(a, b, c, d)을 갖고 제 1 내지 제 4 게이트 TCP(14A 내지 14D)를 경유하여 직렬로 연결된다.
즉, 제 1 게이트 TCP(14A)에 실장된 게이트 드라이브 IC(16)에는 제 1 LOG형 신호라인(LLGL1)의 제 1 라인저항값(a)에 비례하여 전압강하된 제1 게이트로우전압(VG1)이 공급된다. 제 1 게이트로우전압(VG1)은 제 1 게이트 드라이브 IC(16)를 통해 제 1 수평라인 블록(A)의 게이트라인들에 공급된다.
제 2 게이트 TCP(14B)에 실장된 게이트 드라이브 IC(16)에는 직렬 접속된 제 1 LOG형 신호라인(LOGL1) 및 제 2 LOG형 신호라인(LOGL2)의 제 2 라인저항값(a+b)에 비례하여 전압강하된 제 2 게이트로우전압(VG2)이 공급된다. 제 2 게이트로우전압(VG2)은 제 2 게이트 드라이브 IC(16)를 통해 제 2 수평라인 블록(B)의 게이트라인들에 공급된다.
제 3 게이트 TCP(14C)에 실장된 게이트 드라이브 IC(16)에는 직렬 접속된 제 1 LOG형 신호라인 내지 제 3 LOG형 신호라인(LOGL1 내지 LOGL3)의 제 3 라인저항값(a+b+c)에 비례하여 전압강하된 제 3 게이트로우전압(VG3)이 공급된다. 제 3 게이트로우전압(VGL3)은 제 3 게이트 드라이브 IC(16)를 통해 제 3 수평라인 블록(C)의 게이트라인들에 공급된다.
제 4 게이트 TCP(14D)에 실장된 게이트 드라이브 IC(16)에는 직렬 접속된 제 1 내지 제 4 LOG형 신호라인(LOGL1 내지 LOGL4)의 제 4 라인저항값(a+b+c+d)에 비례하여 전압강하된 제 4 게이트로우전압(VG4)이 공급된다. 제 4 게이트로우전압(VG4)은 제 4 게이트 드라이브 IC(16)를 통해 제 4 수평라인 블록(D)의 게이트라인들에 공급된다.
이렇게 게이트 드라이브 IC(16) 별로 게이트라인들에 공급하는 게이트로우전압(VG1 내지 VG4)에 차이가 발생함에 따라 서로 다른 게이트 드라이브 IC(16)에 접속되는 수평라인 블록(A 내지 D) 간에 휘도차가 발생하게 된다. 이 수평라인 블록(A 내지 D)의 휘도차는 가로선(6) 현상으로 나타나게 되어 화면이 분할되어 보이게 함으로써 화질저하를 초래하는 문제점이 있다. 특히 제1 게이트 드라이브 IC에서 제4 게이트 드라이브 IC쪽으로 진행할 수록 LOG형 신호라인(LOGL)의 라인저항 값(a, b, c, d)이 가산됨에 따라 수평라인 블록(A 내지 D)에 공급되는 제1 내지 제4 게이트로우전압(VG1 내지 VG4)은 VG1>VG2>VG3>VG4와 같은 관계를 갖게 된다.
한편, 종래 액정표시장치의 게이트 TCP(14)에는 도 1에 도시된 바와 같이 게이트 드라이브 IC(16)에 구동신호를 공급하는 입력패드(28)와, 게이트 드라이브 IC(16)에서 생성된 구동신호를 게이트라인(20)에 공급하는 출력패드(30)와, 다음단 게이트 드라이브 IC(16)에 구동신호를 공급하는 공급패드(36)가 형성된다. 이 입력패드(28) 및 공급패드(36)는 이방성도전필름(Anisotopci Conductive Film : 이하 "ACF"라 함)를 통해 LOG형 신호라인군(26)과 전기적으로 본딩 접속된다. 이와 같이, 게이트 드라이브 IC(16)의 갯수가 많아질수록 ACF의 본딩횟수도 증가하게 되므로 ACF에 의한 접촉저항이 증가하는 문제점이 있다.
따라서, 본 발명의 목적은 수평라인 블럭 간의 휘도차를 방지할 수 있는 액정표시장치를 제공하는데 있다.
도 1은 종래 라인 온 글래스형 액정표시장치를 나타내는 평면도.
도 2은 도 1에 도시된 하부기판을 상세히 나타내는 도면.
도 3은 도 1에 도시된 라인 온 글래스형 신호라인군의 라인저항에 의한 수평라인 블럭간의 분리현상을 나타내는 도면.
도 4는 본 발명의 제1 실시 예에 따른 라인 온 글래스형 액정표시장치를 나타내는 평면도.
도 5는 도 4에 도시된 게이트 테이프 캐리어 패키지와 하부기판을 분리하여 나타낸 도면.
도 6은 라인 온 글래스형 신호라인과 라인 온 글래스형 신호패드와의 접속관계를 나타내는 단면도.
도 7은 본 발명의 제2 실시 예에 따른 라인 온 글래스형 액정표시장치를 나타내는 평면도.
도 8은 도 7에 도시된 게이트 테이프 캐리어 패키지와 하부기판을 분리하여 나타낸 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1,51 : 액정패널 2,52 : 하부기판
4,54 : 상부기판 6,56 : 화상표시부
8,58 : 데이터 TCP 10,60 : 데이터 드라이브 IC
12,62 : 데이터 PCB 14,64 : 게이트 TCP
16,66 : 게이트 드라이브 IC 18,68 : 데이터라인
20,70 :게이트라인 22,72: 게이트 구동신호 전송군
24,74 : 데이터 TCP 입력패드 26,76 : LOG형 신호라인군
28,78 : 게이트 TCP 입력패드 30,80 : 게이트 TCP 출력패드
32,82 : 데이터 TCP 출력패드
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 신호라인들의 교차부에 액정셀 매트릭스가 형성되는 표시영역과, 표시영역의 외곽부에 위치하는 비표시영역을 갖는 액정패널과, 상기 액정패널의 신호라인들을 구동하기 위한 다수의 집적회로들과, 집적회로들이 실장되는 테이프 캐리어 패키지와, 상기 비표시영역 상에 상기 신호라인들 중 적어도 어느 하나와 동일방향으로 신장되어 상기 테이프 캐리어 패키지의 입력단 측에 형성되며 상기 집적회로들에 구동신호를 공급하는 공급라인과, 상기 집적회로가 실장되어진 테이프 캐리어 패키지와 상기 공급라인에 공통으로 접속되어 상기 집적회로에 구동신호를 공급하는 공통라인을 구비하는 것을 특징으로 한다.
상기 공급라인은 상기 구동신호를 상기 집적회로에 공통으로 공급하는 라인 온 글래스형 신호라인인 것을 특징으로 한다.
상기 집적회로는 상기 액정패널 상에 형성되는 게이트라인에 게이트신호를 공급하는 게이트집적회로인 것을 특징으로 한다.하는 액정표시장치.
상기 공급라인은 상기 집적회로에 게이트 스타프 펄스를 공급하는 것을 특징으로 한다.
상기 공급라인은 상기 집적회로에 게이트 로우 전압을 공급하는 것을 특징으로 한다.
상기 공통라인 중 적어도 어느 하나는 절연막을 관통하는 접촉홀을 통해 공급라인과 전기적으로 접속되는 것을 특징으로 한다.
상기 공통라인과 공급라인은 서로 다른 금속으로 형성되는 것을 특징으로 한다.
상기 공급라인은 상기 게이트라인과 동일금속으로 형성되는 것을 특징으로 한다.
상기 공통라인은 상기 데이터라인과 동일금속으로 형성되는 것을 특징으로 한다.
상기 공통라인은 상기 액정셀의 화소전극과 동일금속으로 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 평면도이다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시장치는 액정패널(51)과, 액정패널(51)과 데이터 PCB(62) 사이에 접속되어진 다수개의 데이터 TCP들(58)과, 액정패널(51)의 다른 측에 접속되어진 다수개의 게이트 TCP들(64)과, 데이터 TCP들(58) 각각에 실장되어진 데이터 드라이브 IC들(60)과, 게이트 TCP들(64) 각각에 실장된 게이트 드라이브 IC들(66)을 구비한다.
액정패널(51)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(52)과, 칼라필터 어레이가 형성된 상부기판(54)과, 하부기판(52)과 상부기판(54) 사이에 주입된 액정을 포함한다. 이러한 액정패널(51)은 게이트라인들(70)과 데이터라인들(68)의 교차영역마다 형성된 액정셀들에 의해 화상표시영역(56)에 화상을 표시한다. 화상표시영역(56)의 외곽부에 위치하는 하부기판(52) 외곽영역에는 도 5에 도시된 바와 같이 데이터라인(68)으로부터 신장되어진 데이터 패드들(88)과, 게이트라인(70)으로부터 신장되어진 게이트 패드들(984)이 위치하게 된다. 하부기판(52)의 외곽영역에는 게이트 드라이브 IC(66)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(76)이 위치하게 된다. 하부기판(52)의 외곽영역에는 LOG형 신호라인군(76)과 선택적으로 접촉홀(96)을 통해 접속되는 LOG형 신호패드들(92)과, LOG형 신호라인군(76)으로부터 신장되어진 게이트전송패드들(86)이 위치하게 된다.
데이터 TCP(58)에는 데이터 드라이브 IC(60)가 실장되고, 그 데이터 TCP(58)는 데이터 드라이브 IC(60)와 접속되는 입출력 패드들을 통해 데이터 PCB(62)의 출력패드들 및 하부기판(52)의 데이터패드들(88)과 접속된다. 특히 첫번째 데이터 TCP(40)는 하부기판(52) 상의 LOG형 신호라인군(76)에 각각 접속되는 게이트전송라인군(72)을 더 구비한다. 이 게이트전송라인군(72)은 각각 데이터 PCB(62)를 경유하여 전원 공급부 및 타이밍 콘트롤러로부터 공급되는 게이트 구동신호들을 게이트전송패드들(86)을 통해 LOG형 신호라인군(76)에 공급하게 된다.
타이밍 콘트롤러(도시하지 않음)는 게이트 드라이브 IC(66) 및 데이터 드라이브 IC(60)의 구동 타이밍을 제어함과 아울러 데이터 드라이브 IC(60)에 화소데이터 신호를 공급한다.
전원 공급부(도시하지 않음)는 입력전원을 이용하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트하이전압(VGH), 게이트로우전압(VGL) 등과 같은 구동전압들을 생성하게 된다.
데이터 드라이브 IC들(60)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널(51) 상의 데이터라인들(68)에 공급한다.
게이트 TCP(64)는 하부기판(52) 상에 위치하게 되며, 이 게이트 TCP(64)에는 게이트 드라이브 IC(66)가 실장된다. 또한, 그 게이트 TCP(64)는 게이트 드라이브 IC(66)와 접속되는 출력 패드들(80)을 통해 하부기판(52)의 게이트패드들(84)과 접속되고, 게이트 드라이브 IC(66)와 접속되는 입력패드들(78)을 통해 하부기판(52)의 LOG형 신호패드들(92)과 접속된다.
게이트 드라이브 IC들(66)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(70)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(66)은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들(70)에 공급한다.
LOG형 신호라인군(76)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와같은 전원공급부(50)로부터 공급되는 구동전압신호들과, 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 콘트롤러(60)로부터 공급되는 게이트 제어신호들 각각을 공급한다. 이러한 LOG형 신호라인군(76)은 게이트라인(70)들과 동일하게 게이트금속으로 형성된다.
LOG형 신호라인군(76)은 하부기판(52)의 외곽영역에 각 게이트 드라이브 IC(66)에 독립적으로 접속된다. 이 LOG형 신호라인군(76)은 도 6에 도시된 바와 같이 적어도 하나의 절연막(90)을 관통하는 접촉홀(96)을 통해 LOG형 신호패드들(92)과 선택적으로 접속된다. LOG형 신호패드들(92)은 LOG형 신호라인군(76)과 다른 금속으로 형성된다. 예를 들어, LOG형 신호패드들(92)은 데이터라인(68)을 형성하는 데이터금속층 또는 게이트라인(70) 및 데이터라인(68)의 교차부에 위치하는 화소전극을 형성하는 투명금속층으로 형성된다. 이러한 LOG형 신호라인군(76)의 두께는 도 5에 도시된 바와 같이 라인저항에 따라 다르게 형성된다. 즉, 라인저항에 민감하게 반응하여 전압성분이 변동하는 LOG형 신호라인의 두께는 상대적으로 두껍게 형성된다.
LOG형 신호라인군(76) 중 제1 LOG형 신호라인(LOG1)은 LOG형 신호패드(92)와 전기적으로 접속된다. 이 제1 LOG형 신호라인(LOG1)은 제n번째 게이트 TCP의 출력패드(80)와 제n+1번째 게이트 TCP의 입력패드(78)와 각각 접속되어 게이트구동신호를 게이트 드라이브 IC(66)에 공급한다. 이러한 제1 LOG형 신호라인(LOG1)은 예를 들어 게이트 스타트펄스를 게이트 드라이브 IC(66)에 공급하는 신호라인이다.
LOG형 신호라인군(76) 중 제2 LOG형 신호라인(LOG2)은 LOG형 신호라인군(76)중 LOG형 신호패드(92)와 가장 인접하게 위치하여 접촉홀없이 LOG형 신호패드(92)와 직접 연결된다. 이러한 제2 LOG형 신호라인(LOG2)은 라인저항에 의해 전압성분이 변동되는 구동신호를 전송하는 라인으로 다른 LOG형 신호라인에 비해 라인두께를 두껍게 형성한다. 제2 LOG형 신호라인(LOG2)은 예를 들어 게이트로우전압(VGL)을 게이트 드라이브 IC(66)에 공급하는 신호라인이다.
이와 같이, 본 발명의 제1 실시 예에 따른 액정표시장치의 게이트 드라이브 IC들은 각각 LOG형 신호라인군에 독립적으로 접속되어 형성된다. 즉, 게이트 드라이브 IC들에 공급되는 구동신호들은 LOG형 신호라인군, LOG형 신호패드, ACF 및 게이트 TCP의 입력패드를 통해 공급된다. 이에 따라, 본 발명의 제1 실시 예에 따른 액정표시장치의 게이트 TCP에는 다음단 게이트드라이브 IC에 구동신호를 공급하는 공급패드가 형성되지 않아 게이트 TCP에 형성되는 패턴이 간결해지며, 종래보다 ACF본딩횟수가 상대적으로 줄어들어 접촉저항이 감소하여 화질이 개선된다. 또한, 본 발명의 제1 실시 예에 따른 액정표시장치는 LOG형 신호라인군 중 라인저항에 민감한 게이트로우전압전송라인과 게이트스타트펄스전송라인은 LOG형 신호패드와 직접 접속되므로 LOG형 신호라인군이 형성되는 면적이 감소되어 표시영역을 넓힐 수 있다.
도 7은 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 평면도이다.
도 7을 참조하면, 본 발명의 제2 실시 예에 따른 액정표시장치는 액정패널(51)과, 액정패널(51)과 데이터 PCB(62) 사이에 접속되어진 다수개의 데이터 TCP들(58)과, 액정패널(51)의 다른 측에 접속되어진 다수개의 게이트 TCP들(64)과, 데이터 TCP들(58) 각각에 실장되어진 데이터 드라이브 IC들(60)과, 게이트 TCP들(64) 각각에 실장된 게이트 드라이브 IC들(66)을 구비한다.
액정패널(51)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(52)과, 칼라필터 어레이가 형성된 상부기판(54)과, 하부기판(52)과 상부기판(54) 사이에 주입된 액정을 포함한다. 이러한 액정패널(51)은 게이트라인들(70)과 데이터라인들(68)의 교차영역마다 형성된 액정셀들에 의해 화상표시영역(56)에 화상을 표시한다. 화상표시영역(56)의 외곽부에 위치하는 하부기판(52) 외곽영역에는 도 8에 도시된 바와 같이 데이터라인(68)으로부터 신장되어진 데이터 패드들(88)과, 게이트라인(70)으로부터 신장되어진 게이트 패드들(984)이 위치하게 된다. 또한, 하부기판(52)의 외곽영역에는 게이트 드라이브 IC(66)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(76)이 위치하게 된다. 또한, 하부기판(52)의 외곽영역에는 LOG형 신호라인군(76)과 접속되는 LOG형 신호패드들(92)과, LOG형 신호라인군(76)으로부터 신장되어진 게이트전송패드들(86)이 위치하게 된다.
데이터 TCP(58)에는 데이터 드라이브 IC(60)가 실장되고, 그 데이터 TCP(58)는 데이터 드라이브 IC(60)와 접속되는 입출력 패드들을 통해 데이터 PCB(44)의 출력패드들 및 하부기판(36)의 데이터패드들과 접속된다. 특히 첫번째 데이터 TCP(40)는 하부기판(36) 상의 LOG형 신호라인군(76)에 각각 접속되는 게이트전송라인군(72)을 더 구비한다. 이 게이트전송라인군(72)은 각각 데이터 PCB(62)를 경유하여 전원 공급부 및 타이밍 콘트롤러로부터 공급되는 게이트 구동신호들을 게이트전송패드들(86)을 통해 LOG형 신호라인군(72)에 공급하게 된다.
타이밍 콘트롤러는 게이트 드라이브 IC(66) 및 데이터 드라이브 IC(60)의 구동 타이밍을 제어함과 아울러 데이터 드라이브 IC(60)에 화소데이터 신호를 공급한다.
전원 공급부는 입력전원을 이용하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트하이전압(VGH), 게이트로우전압(VGL) 등과 같은 구동전압들을 생성하게 된다.
데이터 드라이브 IC들(60)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널(51) 상의 데이터라인들(68)에 공급한다.
게이트 TCP(64)는 하부기판(52) 상에 위치하게 되며, 이 게이트 TCP(64)에는 게이트 드라이브 IC(66)가 실장된다. 또한, 그 게이트 TCP(64)는 게이트 드라이브 IC(66)와 접속되는 출력 패드들(80)을 통해 하부기판(52)의 게이트패드들(84)과 접속되고, 게이트 드라이브 IC(66)와 접속되는 입력패드들(78)을 통해 하부기판(52)의 LOG형 신호패드들(92)과 접속된다.
게이트 드라이브 IC들(66)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(70)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(66)은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들(70)에 공급한다.
LOG형 신호라인군(76)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와같은 전원공급부(50)로부터 공급되는 구동전압신호들과, 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 콘트롤러(60)로부터 공급되는 게이트 제어신호들 각각을 공급한다. 이러한 LOG형 신호라인군(76)은 게이트라인(70)들과 동일하게 게이트금속으로 형성된다.
LOG형 신호라인군(76)은 하부기판(52)의 외곽영역에 위치하는 게이트 TCP를 비우회하도록 형성된다. 이 LOG형 신호라인군(76)에서 신장된 LOG형 신호패드들(92)은 LOG형 신호라인군(76)과 다른 금속으로 형성된다. 예를 들어, LOG형 신호패드들(92)은 데이터라인(68)을 형성하는 데이터금속층 또는 게이트라인(70) 및 데이터라인(68)의 교차부에 위치하는 화소전극을 형성하는 투명금속층으로 형성된다.
LOG형 신호라인군(76) 중 게이트전압라인(98)은 게이트 TCP를 우회하도록 형성된다. 이 게이트전압라인(98)은 도 8에 도시된 바와 같이 각 게이트 드라이브 IC(66)에 독립적으로 접속된다. 이러한 게이트전압라인(98)은 라인저항에 의해 전압성분이 변동되는 구동신호를 전송하는 라인이며, 예를 들어 게이트로우전압(VGL)을 게이트 드라이브 IC(66)에 공급하는 신호라인이다. 게이트전압라인(98)에 포함되는 라인저항을 줄이기 위해 게이트전압라인(98)은 상대적으로 라인두께를 두껍게 한다.
이와 같이, 본 발명의 제2 실시 예에 따른 액정표시장치의 게이트 드라이브 IC들은 각각 LOG형 신호라인군 중 화질에 영향을 미치는 게이트전압라인에 독립적으로 접속되어 형성된다. 이에 따라, 본 발명의 제2 실시 예에 따른 액정표시장치는 화질에 영향을 미치는 게이트전압라인에 게이트 드라이브 IC들이 독립적으로 접속되어 라인저항 차에 의한 수평라인 블럭간의 휘도차를 방지할 수 있다. 또한, 라인저항에 민감한 게이트로우전압공급라인은 하부기판 상에 상대적으로 넓은 면적을 갖도록 형성되며 LOG형 신호패드와 직접 접속되므로 LOG형 신호라인군이 형성되는 면적을 줄일 수 있어 표시영역을 넓힐 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 게이트 드라이브 IC에 게이트구동신호를 공급하기 위하여 다수의 LOG형 신호라인군 중 적어도 어느 하나를 LOG형 신호패드와 직접 접속되므로 LOG형 신호라인군이 형성되는 면적을 줄일 수 있다. 또한, LOG형 신호라인군은 하부기판의 외곽영역에 스트라입형태로 형성되어 절연막을 관통하는 컨택홀을 통해 신호패드와 접속되므로 종래 다음단 게이트 드라이브 IC에 게이트신호를 인가하기 위해 게이트 TCP에 형성된 공급패드를 형성하지 않아도 되어 TCP의 패턴공정이 간단해지며 종래보다 ACF본딩횟수가 상대적으로 줄어든다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (10)

  1. 신호라인들의 교차부에 액정셀 매트릭스가 형성되는 표시영역과, 표시영역의 외곽부에 위치하는 비표시영역을 갖는 액정패널과,
    상기 액정패널의 신호라인들을 구동하기 위한 다수의 집적회로들과,
    상기 집적회로들이 실장되는 테이프 캐리어 패키지와,
    상기 비표시영역 상에 상기 신호라인들 중 적어도 어느 하나와 동일방향으로 신장되어 상기 테이프 캐리어 패키지의 입력단측에 형성되며 상기 집적회로들에 구동신호를 공급하는 공급라인과,
    상기 집적회로가 실장되어진 테이프 캐리어 패키지와 상기 공급라인에 공통으로 접속되어 상기 집적회로에 구동신호를 공급하는 공통라인을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 공급라인은
    상기 구동신호를 상기 집적회로에 공통으로 공급하는 라인 온 글래스형 신호라인인 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 집적회로는 상기 액정패널 상에 형성되는 게이트라인에 게이트신호를공급하는 게이트집적회로인 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 공급라인은 상기 집적회로에 게이트 스타프 펄스를 공급하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 공급라인은 상기 집적회로에 게이트 로우 전압을 공급하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 공통라인 중 적어도 어느 하나는 절연막을 관통하는 접촉홀을 통해 공급라인과 전기적으로 접속되는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 공통라인과 공급라인은 서로 다른 금속으로 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 공급라인은 상기 게이트라인과 동일금속으로 형성되는 것을 특징으로하는 액정표시장치.
  9. 제 7 항에 있어서,
    상기 공통라인은 상기 데이터라인과 동일금속으로 형성되는 것을 특징으로 하는 액정표시장치.
  10. 제 7 항에 있어서,
    상기 공통라인은 상기 액정셀의 화소전극과 동일금속으로 형성되는 것을 특징으로 하는 액정표시장치.
KR1020020081987A 2002-12-20 2002-12-20 액정표시장치 KR100912693B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020081987A KR100912693B1 (ko) 2002-12-20 2002-12-20 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020081987A KR100912693B1 (ko) 2002-12-20 2002-12-20 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040055343A true KR20040055343A (ko) 2004-06-26
KR100912693B1 KR100912693B1 (ko) 2009-08-19

Family

ID=37348034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081987A KR100912693B1 (ko) 2002-12-20 2002-12-20 액정표시장치

Country Status (1)

Country Link
KR (1) KR100912693B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1975914A2 (en) * 2007-03-28 2008-10-01 Samsung Electronics Co., Ltd. Film-chip complex, method of manufacturing film-chip complex and display device having the same
KR20110014359A (ko) * 2009-08-05 2011-02-11 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304261B1 (ko) 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
KR100847812B1 (ko) * 2001-12-20 2008-07-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시패널
KR100800318B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1975914A2 (en) * 2007-03-28 2008-10-01 Samsung Electronics Co., Ltd. Film-chip complex, method of manufacturing film-chip complex and display device having the same
EP1975914A3 (en) * 2007-03-28 2010-04-21 Samsung Electronics Co., Ltd. Film-chip complex, method of manufacturing film-chip complex and display device having the same
US8300196B2 (en) 2007-03-28 2012-10-30 Samsung Electronics Co., Ltd. Display device having film-chip complex including a film having a connection region along one side
KR101348756B1 (ko) * 2007-03-28 2014-01-07 삼성디스플레이 주식회사 필름-칩 복합체와 이를 포함하는 표시장치
KR20110014359A (ko) * 2009-08-05 2011-02-11 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR100912693B1 (ko) 2009-08-19

Similar Documents

Publication Publication Date Title
US7502020B2 (en) Liquid crystal display device with voltage compensator
KR100874637B1 (ko) 라인 온 글래스형 액정표시장치
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR100831301B1 (ko) 라인 온 글래스형 액정표시장치
KR101034717B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100847812B1 (ko) 라인 온 글래스형 액정표시패널
KR100831300B1 (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR100864981B1 (ko) 라인 온 글래스형 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR20070002613A (ko) 라인 온 글래스형 액정표시장치
KR101021747B1 (ko) 액정표시장치
KR101073248B1 (ko) 액정표시장치
KR20050007115A (ko) 티.에프.티. 표시장치
KR100855486B1 (ko) 라인 온 글래스형 액정표시장치
KR100904264B1 (ko) 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR101060772B1 (ko) 라인 온 글래스형 액정표시장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20070075804A (ko) 라인 온 글래스형 액정표시장치
KR100855494B1 (ko) 라인 온 글래스형 액정표시장치
KR20050001063A (ko) 액정표시장치
KR100999010B1 (ko) 라인 온 글래스형 액정표시장치
KR101192747B1 (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR101002306B1 (ko) 라인 온 글래스형 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 9