KR20040053839A - Ppp data frame processing device - Google Patents
Ppp data frame processing device Download PDFInfo
- Publication number
- KR20040053839A KR20040053839A KR1020020080292A KR20020080292A KR20040053839A KR 20040053839 A KR20040053839 A KR 20040053839A KR 1020020080292 A KR1020020080292 A KR 1020020080292A KR 20020080292 A KR20020080292 A KR 20020080292A KR 20040053839 A KR20040053839 A KR 20040053839A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- ppp
- processor
- data frame
- ppp data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
- H04L69/168—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP] specially adapted for link layer protocols, e.g. asynchronous transfer mode [ATM], synchronous optical network [SONET] or point-to-point protocol [PPP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 PPP 데이터프레임 처리장치에 관한 것으로서, 특히, 대량의 PPP 데이터의 고속처리를 가능케 하는 PPP 데이터프레임 처리장치에 관한 것이다.The present invention relates to a PPP data frame processing apparatus, and more particularly, to a PPP data frame processing apparatus that enables high-speed processing of a large amount of PPP data.
포인트 대 포인트 프로토콜(Point-to-Point Protocol: 이하, PPP라 함)은 인터넷에 대한 다이얼업 억세스를 실행하기 위해 널리 사용되는 비동기 직렬방식의 데이터링크 프로토콜의 표준이다. PPP는 상대방 측과 데이터 송수신조건을 협상하여, 협상결과에 따라 데이터를 캡슐화하여 상호 교환함으로써 상호 상이한 네트워크 층 간에도 데이터 교환이 가능하게 한다.Point-to-Point Protocol (hereinafter referred to as PPP) is a standard for the asynchronous serial data link protocol widely used to implement dial-up access to the Internet. PPP negotiates data transmission / reception conditions with the other party, and enables data exchange between different network layers by encapsulating and exchanging data according to the negotiation result.
따라서, PPP방식의 데이터를 처리하기 위해서는 송신 대상 데이터를 PPP형식으로 캡슐화하거나, 수신된 데이터로부터 원데이터를 추출해 내는 과정이 반드시 필요하며, 현제 이러한 데이터 변환과정은 소프트웨어를 통해 처리되고 있다.Therefore, in order to process the data of the PPP method, a process of encapsulating the data to be transmitted in the PPP format or extracting the original data from the received data is necessary. Currently, this data conversion process is processed through software.
그런데, 이러한 소프트웨어를 통한 PPP데이터 처리방식은, 데이터통신이 고속화 및 대량화됨에 따라 수많은 바이트오퍼레이션을 요구하여 프로세서에 부담을 증가시키며 처리속도 또한 지연된다는 문제점이 있다.However, the PPP data processing method through such software requires a large number of byte operations as the data communication speeds up and becomes large, increasing the burden on the processor and delaying the processing speed.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, PPP 데이터프레임을 하드웨어적으로 처리할 수 있도록 함으로써, 대량의 PPP 데이터의 고속처리를가능케함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and its object is to enable high-speed processing of large amounts of PPP data by enabling hardware processing of PPP data frames.
도 1은 본 발명에 따른 PPP 데이터프레임 처리장치의 제어블럭도,1 is a control block diagram of a PPP data frame processing apparatus according to the present invention;
도 2는 도 1의 PPP 데이터프레임 처리장치를 통해 처리되는 데이터의 상태도,2 is a state diagram of data processed by the PPP data frame processing apparatus of FIG. 1;
도 3은 도 1의 PPP 데이터프레임 처리장치에 따른 PPP 데이터프레임 분석방법의 흐름도,3 is a flowchart of a PPP data frame analysis method according to the PPP data frame processing apparatus of FIG. 1;
도 4는 도 1의 PPP 데이터프레임 처리장치에 따른 PPP 데이터프레임 생성방법의 흐름도이다.4 is a flowchart illustrating a PPP data frame generation method according to the PPP data frame processing apparatus of FIG. 1.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
1 : 스위치보드 10 : PPP 데이터프레임 처리장치1: switchboard 10: PPP data frame processing device
12 : 패브릭인터페이스 14 : PPP데이터 분석모듈12: fabric interface 14: PPP data analysis module
16 : PPP데이터 변환모듈 20 : 제1프로세서16: PPP data conversion module 20: the first processor
22 : 제2프로세서 24 : 제4프로세서22: second processor 24: fourth processor
26 : 제3프로세서 28 : 호스트26: third processor 28: host
전술한 목적을 달성하기 위한 본 발명에 따른 PPP 데이터프레임 처리장치는, 외부의 스위치보드와의 데이터교환을 위한 패브릭인터페이스와; 상기 패브릭인터페이스를 통해 수신된 PPP 데이터프레임을 본래의 형태로 복원하는 복수개의 PPP데이터 추출프로세서와; 상기 패브릭인터페이스를 통해 수신된 소정 형식의 데이터를 PPP 데이터프레임으로 변환하기 위한 복수개의 PPP데이터 변환프로세서를 포함하는 것을 특징으로 한다.PPP data frame processing apparatus according to the present invention for achieving the above object, the fabric interface for data exchange with an external switchboard; A plurality of PPP data extraction processors for restoring a PPP data frame received through the fabric interface to its original form; And a plurality of PPP data conversion processors for converting data of a predetermined format received through the fabric interface into PPP data frames.
여기서, 상기 PPP데이터 추출프로세서는, 상기 PPP 데이터프레임에 포함된 서브컨트롤에 따라 상기 PPP 데이터프레임을 본래 상태로 변환하는 제1프로세서와; 상기 제1프로세서로를 통해 변환된 데이터의 헤더를 제거하는 제2프로세서를 포함하는 것이 바람직하다.The PPP data extracting processor may include: a first processor converting the PPP data frame to its original state according to a subcontrol included in the PPP data frame; It is preferable to include a second processor for removing the header of the data converted through the first processor.
그리고, 상기 PPP데이터 변환프로세서는, 소정의 데이터에 PPP데이터 형식의 헤더를 추가시키는 제3프로세서와; 상기 헤더가 추가된 데이터에 PPP 데이터형식의 서브컨트롤을 추가시키는 제4프로세서를 포함하는 것이 바람직하다.The PPP data conversion processor includes: a third processor for adding a PPP data format header to predetermined data; It is preferable to include a fourth processor for adding the sub-control of the PPP data format to the data to which the header is added.
또한, PPP의 제어문자(Asynchronus Control Character Map)의 투과 및 역투과에 대한 정보를 제공하는 호스트를 더 포함하고; 상기 제1프로세서 및 제4프로세서는 상기 호스트로부터 제공되는 상기 제어문자의 투과 및 역투과 정보에 따라, 데이터를 분석하여 상기 서브컨트롤을 추가 및 변환하도록 하는 것이 가능하다.In addition, further comprising a host for providing information about the transmission and reverse transmission of the PPP control character (Asynchronus Control Character Map); The first processor and the fourth processor may analyze the data and add and convert the subcontrol according to the transmission and back transmission information of the control character provided from the host.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 PPP 데이터프레임 처리장치에 대해서 상세하게 설명한다.Hereinafter, a PPP data frame processing apparatus according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 PPP 데이터프레임 처리장치의 제어블럭도로서, 각기 상이한 기능을 수행하는 복수의 프로세서로 이루어진 네트워크프로세서를 통해 구현된 PPP처리장치를 예시하고 있으며, 도 2는 도 1의 데이터프레임 처리장치를 통해 처리되는 데이터의 상태도다.1 is a control block diagram of a PPP data frame processing apparatus according to the present invention, which illustrates a PPP processing apparatus implemented through a network processor including a plurality of processors performing different functions, and FIG. 2 illustrates the data of FIG. This is a state of data processed by the frame processing apparatus.
본 발명에 따른 PPP 데이터프레임 처리장치(10)는 도 1에 도시된 바와 같이, 외부의 스위치보드(1)와의 데이터교환을 위한 패브릭인터페이스(12)와, 패브릭인터페이스(12)를 통해 수신된 PPP 데이터프레임을 분석하기 위한 PPP데이터 분석모듈(14)과, IP패킷 데이터를 PPP 데이터프레임으로 변환하기 위한 PPP데이터 변환모듈(16)과, PPP 데이터프레임의 서브컨트롤을 제어하기 위한 호스트(28)를 포함한다.As shown in FIG. 1, the PPP data frame processing apparatus 10 according to the present invention includes a fabric interface 12 for exchanging data with an external switchboard 1 and a PPP received through the fabric interface 12. A PPP data analysis module 14 for analyzing the data frame, a PPP data conversion module 16 for converting IP packet data into a PPP data frame, and a host 28 for controlling subcontrol of the PPP data frame. Include.
PPP데이터 분석모듈(14)은 PPP데이터를 분석하여 PPP데이터에 포함된 서브컨트롤에 따라 데이터를 복원하는 제1프로세서(20)와 PPP데이터의 헤더를 제거하는 제2프로세서(22)를 포함한다.The PPP data analysis module 14 includes a first processor 20 for analyzing PPP data and restoring data according to a subcontrol included in the PPP data, and a second processor 22 for removing headers of the PPP data.
제1프로세서(20)는 패브릭인터페이스(12)를 통해 PPP 프레임데이터를 수신한다(S1). 수신된 PPP 데이터프레임(38) 상태는 도 2에 도시된 바와 같이, 어드레스, 컨트롤, 프로토콜, 데이터, FCS(Frame Chencksum Sequence)를 포함한다. 제 1프로세서는 PPP 데이터프레임의 CRC(CYcrical Redundancy Check)를 분석하여 데이터의정상여부를 확인하고, PPP 데이터프레임(38)을 PPP'(32) 상태로 변환한다.The first processor 20 receives the PPP frame data through the fabric interface 12 (S1). The received PPP data frame 38 state includes address, control, protocol, data, and frame Chencksum sequence (FCS), as shown in FIG. The first processor analyzes the Cyclic Redundancy Check (CRC) of the PPP data frame to confirm whether the data is normal, and converts the PPP data frame 38 to the PPP '32 state.
즉, 제1프로세서(20)는 PPP 데이터프레임(38)의 프래그를 제거하여 PPP'''(36)상태로 변환시킨 후, PPP 서브컨트롤에 따라 데이터프레임을 PPP''(34)상태로 변환시킨 후, FCS를 통해 CRC를 분석하여 PPP'(32)상태의 데이터프레임을 생성한다(S3).That is, the first processor 20 removes the flag of the PPP data frame 38 and converts it to PPP '' '36 state, and then moves the data frame to the PPP''34 state according to the PPP subcontrol. After the conversion, CRC is analyzed through the FCS to generate a data frame in the PPP'32 state (S3).
여기서, 호스트(28)는 제1프로세서(20)에 PPP 데이터프레임(38)의 서브컨트롤에 대한 변환정보를 제공하여, 제1프로세서(20)가 PPP 데이터프레임(38)을 변환할 수 있도록 한다. 예를 들어, 제1프로세서(20)에 수신된 PPP 데이터프레임(38)에 0x7d와 0x5e가 연이어 있을 경우 이를 0x7e로 변환하도록 제1프로세서(20)를 제어하고, 0x7d와 0x5d가 연이어 있는 경우 이를 0x7d로 변환시키도록 제1프로세서(20)를 제어한다. 즉, 제1프로세서(20)는 호스트(28)가 제공하는 PPP의 async map(Asynchronus Control Character Map)에 따른 제어문자 투과(escape)정보에 기초하여 PPP데이터(38)를 본래의 PPP'상태(32)로 복원시킨 후, 제 2프로세서로 PPP'데이터(32)를 제공한다.Here, the host 28 provides the first processor 20 with conversion information on the subcontrol of the PPP data frame 38, so that the first processor 20 can convert the PPP data frame 38. . For example, if 0x7d and 0x5e are contiguous in the PPP data frame 38 received by the first processor 20, the first processor 20 is controlled to convert them to 0x7e, and when 0x7d and 0x5d are contiguous. The first processor 20 is controlled to convert to 0x7d. That is, the first processor 20 transmits the PPP data 38 to the original PPP 'state based on control character escape information according to an async map (Asynchronus Control Character Map) of the PPP provided by the host 28. 32), the PPP 'data 32 is provided to the second processor.
제2프로세서(22)는 제1프로세서(20)로부터 수신된 PPP'데이터(32)의 헤더(어드레서, 컨트롤, 프로토콜)를 제거하여 본래의 데이터인 IP데이터(30)를 추출한다. 제2프로세서(22)는 추출된 IP데이터(30)를 패브릭인터페이스(12)를 통해 스위치보드(1)로 전송한다(S5).The second processor 22 removes the header (address, control, protocol) of the PPP 'data 32 received from the first processor 20 to extract the IP data 30 which is the original data. The second processor 22 transmits the extracted IP data 30 to the switchboard 1 through the fabric interface 12 (S5).
한편, PPP데이터 변환모듈(16)은 IP데이터(30)에 헤더를 추가시키는 제3프로세서(26)와, IP데이터(30)를 PPP데이터(38) 형식으로 변환시키는 제4프로세서(24)를 포함한다.The PPP data conversion module 16 includes a third processor 26 for adding a header to the IP data 30 and a fourth processor 24 for converting the IP data 30 into the PPP data 38 format. Include.
제3프로세서(26)는 IP상태의 데이터(30)를 수신하고(S10), 수신된 IP데이터(30)에 헤더(어드레서, 컨트롤, 프로토콜)를 추가하여 PPP'상태(32)로 변환한 후, 제4프로세서(24)에 PPP'상태(32)의 데이터를 전송한다(S12).The third processor 26 receives the data 30 in the IP state (S10), adds a header (addresser, control, protocol) to the received IP data 30 and converts it into the PPP 'state 32. After that, the data of the PPP 'state 32 is transmitted to the fourth processor 24 (S12).
제4프로세서(24)는 PPP'상태(32)의 데이터의 CRC(CYcrical Redundancy Check)를 계산 및 추가하여 PPP''상태(34)로 변환한 후, 데이터프레임이 0x7e인 경우 0x7d와 0x5e로 변환시키고, 0x7d인 경우 0x7d와 0x5d로 변환시키는 등 PPP 서브컨트롤을 추가하여 PPP'''(36)상태의 데이터를 생성한 후, 플래그를 추가함으로써,PPP 데이터프레임(38)을 생성한다(S14).The fourth processor 24 calculates and adds a Cyclic Redundancy Check (CRC) of the data in the PPP 'state 32 to convert it to the PPP' 'state 34 and then converts it to 0x7d and 0x5e when the data frame is 0x7e In the case of 0x7d, the PPP subcontrol is added to generate data in the state of PPP '' '36 by adding PPP subcontrols such as 0x7d and 0x5d (S14). .
즉, 제4프로세서(24)는 PPP의 async map(Asynchronus Control Character Map)에 따른 제어문자 투과(escape)과정을 수행함으로써, IP데이터(30)를 PPP 데이터프레임 상태(38)로 변환되도록 한다.That is, the fourth processor 24 performs an escape process according to an asynchronous map (Asynchronus Control Character Map) of PPP, thereby converting the IP data 30 into the PPP data frame state 38.
여기서, 호스트(28)는 제4프로세서(24)에 PPP 데이터프레임(38)의 변환을 위한 정보를 제공하여, 제4프로세서(24)가 PPP 데이터프레임(38)을 생성할 수 있도록 한다.Here, the host 28 provides the fourth processor 24 with information for the conversion of the PPP data frame 38 so that the fourth processor 24 can generate the PPP data frame 38.
이와 같이, 본 발명에 따른 PPP 데이터프레임 처리장치(10)는 네트워크프로세서에 포함된 각기 다른 기능을 수행하는 복수의 프로세서를 이용하여 PPP데이터 변환 및 헤더처리를 수행하도록 함으로써, 하드웨어적으로 PPP데이터를 처리할 수 있도록 하고 있다.As described above, the PPP data frame processing apparatus 10 according to the present invention performs PPP data conversion and header processing by using a plurality of processors that perform different functions included in a network processor, so that the PPP data may be hardwarely processed. It can be handled.
도 3은 도 1에 따른 PPP 데이터프레임 분석방법의 흐름도이다. 패브릭인터페이스(12)를 통해 PPP 데이터프레임이 수신되면(P10), 제1프로세서(20)는 호스트(28)의 제어에 따라 서브컨트롤을 분석하여 데이터프레임을 변환하는 한편, FCS를 통해 데이터의 유효성을 점검한다(P12). 제1프로세서(20)에서 변환된 데이터는 제2프로세서(22)로 전달되며 제2프로세서(22)는 PPP프레임의 헤더를 제거함으로써 IP프레임을 추출한다(P14). 제2프로세서(22)는 추출된 IP프레임을 패브릭인터페이스(12)를 통해 외부로 전송한다(P16).3 is a flowchart of a PPP data frame analysis method according to FIG. 1. When the PPP data frame is received through the fabric interface 12 (P10), the first processor 20 analyzes the subcontrol under the control of the host 28 to convert the data frame, while validating the data through the FCS. Check (P12). Data converted by the first processor 20 is transferred to the second processor 22, and the second processor 22 extracts the IP frame by removing the header of the PPP frame (P14). The second processor 22 transmits the extracted IP frame to the outside through the fabric interface 12 (P16).
한편, 도 1에 따른 PPP 데이터프레임 처리장치(10)를 통해 PPP 데이터프레임을 생성하는 경우 그 생성방법은 도 4에 도시된 바와 같다. 패브릭인터페이스(12)를 통해 IP프레임이 수신되면(P20), 제3프로세서(26)는 IP프레임에 헤더를 추가하여 제4프로세서(24)로 전송한다(P22). 제4프로세서(24)는 데이터를 분석하여 PPP 서브컨트롤을 추가하고 플래그를 첨부하여 PPP 데이터프레임을 생성한다(P24). 제 4 프로세서는 생성된 PPP 데이터프레임을 패브릭인터페이스(12)를 통해 외부로 전송한다(P26).Meanwhile, when the PPP data frame is generated through the PPP data frame processing apparatus 10 according to FIG. 1, a method of generating the PPP data frame is illustrated in FIG. 4. When the IP frame is received through the fabric interface 12 (P20), the third processor 26 adds a header to the IP frame and transmits it to the fourth processor 24 (P22). The fourth processor 24 analyzes the data, adds a PPP subcontrol and attaches a flag to generate a PPP data frame (P24). The fourth processor transmits the generated PPP data frame to the outside through the fabric interface 12 (P26).
이상 설명한 바와 같이, 본 발명에 따른 PPP 데이터프레임 처리장치는 각기 다른 기능을 수행하는 한편 데이터프레임의 처리가 가능한 복수개의 프로세서를 포함하는 네트워크프로세서를 이용하여, 하드웨어적으로 PPP 데이터프레임을 생성 및 분석하도록 하고 있다.As described above, the PPP data frame processing apparatus according to the present invention generates and analyzes the PPP data frame in hardware using a network processor including a plurality of processors capable of processing data frames while performing different functions. I'm trying to.
이러한 PPP 데이터프레임 처리장치는, 현재 모토롤라에서 생산하고 있는 C-5네트워크프로세서 등의 종래의 네트워크프로세서를 이용하여 구현하는 것이 가능하므로 PPP 데이터프레임 처리를 위한 프로세서를 추가로 개발하지 아니하고도 구현할 수 있다.Such a PPP data frame processing apparatus can be implemented using a conventional network processor such as a C-5 network processor currently manufactured by Motorola, and thus can be implemented without further developing a processor for processing a PPP data frame. .
이상에서 설명한 본 발명에 따른 PPP 데이터프레임 처리장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.The PPP data frame processing apparatus according to the present invention described above is not limited to the above-described embodiments, and may be variously modified and implemented within the range permitted by the technical idea of the present invention.
이상에서 설명한 바와 같은 본 발명에 따른 PPP 데이터프레임 처리장치는, 각기 다른 기능을 수행하는 한편 데이터프레임의 처리가 가능한 복수개의 프로세서를 포함하는 네트워크프로세서를 이용하여 하드웨어적으로 PPP 데이터프레임을 생성 및 분석하도록 하고 있다. 이에 따라, 대량의 PPP 데이터를 고속처리하는 것이 가능해 진다.As described above, the PPP data frame processing apparatus according to the present invention generates and analyzes a PPP data frame in hardware using a network processor including a plurality of processors capable of processing data frames while performing different functions. I'm trying to. This makes it possible to process a large amount of PPP data at high speed.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020080292A KR20040053839A (en) | 2002-12-16 | 2002-12-16 | Ppp data frame processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020080292A KR20040053839A (en) | 2002-12-16 | 2002-12-16 | Ppp data frame processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040053839A true KR20040053839A (en) | 2004-06-25 |
Family
ID=37346996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020080292A KR20040053839A (en) | 2002-12-16 | 2002-12-16 | Ppp data frame processing device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040053839A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7990971B2 (en) | 2007-09-21 | 2011-08-02 | Electronics And Telecommunications Research Institute | Packet processing apparatus and method codex |
-
2002
- 2002-12-16 KR KR1020020080292A patent/KR20040053839A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7990971B2 (en) | 2007-09-21 | 2011-08-02 | Electronics And Telecommunications Research Institute | Packet processing apparatus and method codex |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1929472B (en) | Method and system for managing a transfer of data in a data network | |
| US5666362A (en) | Method and apparatus for asynchronous PPP and synchronous PPP conversion | |
| KR100343172B1 (en) | Wireless data transmission method and interworking device between mobile terminal and heterogeneous signal | |
| CN111294399B (en) | Data transmission method and device | |
| US6892240B1 (en) | Bidirectional communication system and method | |
| US5586273A (en) | HDLC asynchronous to synchronous converter | |
| CN112468518B (en) | Access data processing method and device, storage medium and computer equipment | |
| KR20030080091A (en) | Method and apparatus for providing multiple quality of service levels in a wireless packet data services connection | |
| US10367894B2 (en) | Information processing apparatus, method for controlling the same, non-transitory computer-readable storage medium, and information processing system | |
| CN114124929B (en) | Cross-network data processing method and device | |
| CA2458341A1 (en) | System for remote data acquisition based on e-mail message communication through public and private networks | |
| US7151780B1 (en) | Arrangement for automated teller machine communications based on bisync to IP conversion | |
| US5983271A (en) | Method for processing asynchronous low-level protocols in a communication device to off load the main processor | |
| CN116055586B (en) | Fragment message matching method, router and storage medium | |
| CN103001966A (en) | Processing and identifying method and device for private network IP | |
| EP1161048A2 (en) | System and method for secure duplex browser communication over disparate networks | |
| JP2001086156A (en) | Communication system using extended ppp frame | |
| KR20040053839A (en) | Ppp data frame processing device | |
| CN109150925B (en) | IPoE static authentication method and system | |
| CN114553559B (en) | Method and device for modifying protocol data in router and readable storage medium | |
| CN113132419B (en) | Message forwarding method and device, switch, router and server | |
| CN113794715B (en) | Virtual point-to-point network data transmitting method and system | |
| CN115567260A (en) | Network security detection processing method based on FPGA | |
| JP2008124940A (en) | Communicating system, auxiliary device and transmission method | |
| CN114978643B (en) | Communication method, network equipment and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |