KR20040051070A - Method for fabricating a semiconductor device having metal storage node - Google Patents
Method for fabricating a semiconductor device having metal storage node Download PDFInfo
- Publication number
- KR20040051070A KR20040051070A KR1020020078907A KR20020078907A KR20040051070A KR 20040051070 A KR20040051070 A KR 20040051070A KR 1020020078907 A KR1020020078907 A KR 1020020078907A KR 20020078907 A KR20020078907 A KR 20020078907A KR 20040051070 A KR20040051070 A KR 20040051070A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- sacrificial layer
- storage node
- buffer oxide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 금속 스토리지 노드(metal storage node, 금속 스토리지 전극)를 갖는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a metal storage node.
일반적으로, 반도체 소자의 집적도 증가로 인한 셀(cell) 단면적의 감소로 반도체 소자 동작에 필요한 커패시턴스값을 얻기가 매우 힘들어지고 있다. 필요한 커패시턴스값을 얻기 위해 유전막의 두께를 줄이거나 커패시터의 유효 단면적을 늘이기 위해 실린더형(cylinder-type), 핀형(fin-type)과 같은 3차원 구조의 스토리지 노드를 채용하고 있다. 이럼에도 불구하고 종래의 ONO 유전막으로는 차세대 반도체 소자 동작에 필요한 유효 커패시턴스값을 얻기가 매우 어려워 ONO 유전막보다 수배에서 수백배 큰 유전상수를 갖는 Ta2O5, Ta2O5N, Al2O5, HfO2, TiO2등의 금속 산화막이나 페로브스카이트(perovskite)구조의 (Ba,Sr)TiO3(BST), SrTiO3, BaTiO3, PZT, PLZT 등과 같은 고유전물질을 유전막으로 채용하는 연구가 활발히 전개되고 있다.In general, it is very difficult to obtain capacitance values required for semiconductor device operation due to a decrease in cell cross-sectional area due to an increase in the degree of integration of semiconductor devices. In order to obtain the required capacitance value, three-dimensional storage nodes such as cylinder-type and fin-type are employed to reduce the thickness of the dielectric layer or increase the effective cross-sectional area of the capacitor. Nevertheless, it is very difficult to obtain the effective capacitance value required for the next-generation semiconductor device operation with the conventional ONO dielectric film, which has Ta 2 O 5 , Ta 2 O 5 N, and Al 2 O having a dielectric constant several times to several hundred times larger than that of the ONO dielectric film. High dielectric materials such as metal oxide films such as 5 , HfO 2 , TiO 2 , (Ba, Sr) TiO 3 (BST), SrTiO 3 , BaTiO 3 , PZT, PLZT, etc. with perovskite structure Research is actively being developed.
상기와 같은 고유전물질을 반도체 소자, 예컨대 DRAM 소자에 적용하기 위해서는 종래의 폴리실리콘 전극 대신에 귀금속 물질을 전극으로 사용하는 MIM (Metal-Insulator-Metal) 커패시터 형태로 제작하는 것이 바람직하다. 그 이유는 폴리실리콘 전극의 경우 안정된 누설 전류 특성을 얻기 위해 폴리실리콘 전극과 유전막간의 반응을 억제하기 위한 물질층이 필요하고, 폴리실리콘 전극은 유전막 증착시 쉽게 산화되어 저유전층을 형성하여 커패시터 특성을 열화시키기 때문이다.In order to apply such a high dielectric material to a semiconductor device, for example, a DRAM device, it is preferable to manufacture a metal-insulator-metal (MIM) capacitor using a precious metal material as an electrode instead of a conventional polysilicon electrode. The reason is that the polysilicon electrode needs a material layer to suppress the reaction between the polysilicon electrode and the dielectric film in order to obtain stable leakage current characteristics. This is because it deteriorates.
상기 일함수(work function)가 큰 귀금속 물질을 전극으로 사용하는 MIM 형태의 커패시터는 금속 전극과 유전막 계면에 두 물질 고유의 일함수 차이에 인한 누설 전류 장벽층이 형성되어 안정된 누설 전류 특성을 확보할 수 있다. 상기 MIM 형태의 커패시터는 금속 전극이 쉽게 산화되지 않고 산화되더라도 전도성을 유지하고 있어서 유전막의 박막화를 통한 커패시턴스값의 증대를 가져오게 된다. 더하여, 낮은 디자인룰(design rule)로 제조되는 반도체 소자에 MIM 커패시터를 적용하기 위해서 스토리지 노드는 오목형(concave), 실린더형, 스택형(stack) 형태로 제작되는 것이 바람직하다.In the MIM type capacitor using a precious metal material having a large work function as an electrode, a leakage current barrier layer is formed at the interface between the metal electrode and the dielectric layer to ensure stable leakage current characteristics. Can be. The capacitor of the MIM type maintains conductivity even when the metal electrode is not easily oxidized, resulting in an increase in capacitance through thinning of the dielectric film. In addition, in order to apply the MIM capacitor to a semiconductor device manufactured with a low design rule, the storage node may be manufactured in a concave, cylindrical, or stack form.
도 1은 일반적으로 스토리지 노드 형태에 따라 커패시터의 높이와 셀 커패시턴스간의 관계를 도시한 그래프이다.1 is a graph illustrating a relationship between a capacitor height and a cell capacitance in accordance with a storage node type.
구체적으로, 도 1은 0.07um 디자인룰이 채용되고 등가산화막이 10Å인 MIM 커패시터의 스토리지 노드의 커패시터의 높이와 셀 커패시턴스간의 관계를 나타낸다. 오목형의 스토리지 노드(▼)는 커패시턴스 25fF/셀을 얻기 위해서는 2.5㎛ 이상의 커패시터 높이가 요구된다. 2.5㎛ 이상 커패시터 높이를 갖는 스토리지 노드의 제조는 낮은 디자인룰로 가면 더더욱 힘들어지게 된다. 따라서, 오목형의 스토리지 노드보다는 커패시터 면적이 상대적으로 큰 실린더형의 스토리지 노드(■)나 스택형의 스토리지 노드(●)가 더 유망한 MIM 커패시터의 스토리지 노드임을 알 수 있다.Specifically, FIG. 1 shows the relationship between the capacitor height and the cell capacitance of the storage node of the MIM capacitor having a 0.07 um design rule and an equivalent oxide film of 10 mu s. The concave storage node (▼) requires a capacitor height of 2.5 mu m or more to obtain a capacitance of 25 fF / cell. Fabrication of storage nodes with a capacitor height of 2.5 µm or more becomes even more difficult with low design rules. Accordingly, it can be seen that a cylindrical storage node (■) or a stacked storage node (●) having a larger capacitor area than a concave storage node is a more promising storage node of a MIM capacitor.
도 2a 내지 도 2d는 종래 기술에 의한 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device having a metal storage node according to the prior art.
구체적으로, 반도체 기판(11) 상의 층간 절연막(Inter Layer Dielectric: ILD, 13) 내에 전도성 플러그(15)를 형성한다. 상기 층간 절연막(13)은 산화막을 이용하여 형성한다. 상기 층간 절연막(13)은 비트 라인(미도시) 사이를 절연하는데 이용된다. 상기 전도성 플러그(15) 및 층간 절연막(13) 상에 버퍼 산화층(17), 습식 식각 스톱퍼(wet etching stopper, 19), 몰드 희생 산화층(21)을 순차적으로 형성한다. 상기 습식 식각 스톱퍼(19)는 탄탈륨 산화막(TaO)을 이용하여 형성한다(도 2a).Specifically, the conductive plug 15 is formed in the interlayer dielectric (ILD) 13 on the semiconductor substrate 11. The interlayer insulating film 13 is formed using an oxide film. The interlayer insulating layer 13 is used to insulate between bit lines (not shown). A buffer oxide layer 17, a wet etching stopper 19, and a mold sacrificial oxide layer 21 are sequentially formed on the conductive plug 15 and the interlayer insulating layer 13. The wet etch stopper 19 is formed using a tantalum oxide film TaO (FIG. 2A).
상기 몰드 희생 산화층(21), 습식 식각 스톱퍼(19) 및 버퍼 산화층(17)을 패터닝(patterning)하여 상기 전도성 플러그(15)를 노출하는 개구부(23)를 형성한다. 상기 개구부(23)는 금속 스토리지 노드가 형성될 부분이다(도 2b).The mold sacrificial oxide layer 21, the wet etch stopper 19, and the buffer oxide layer 17 are patterned to form an opening 23 exposing the conductive plug 15. The opening 23 is a portion where a metal storage node is to be formed (FIG. 2B).
상기 개구부(23)의 내벽 및 바닥과 상기 몰드 희생 산화층(21) 상에 금속 스토리지 노드용 금속막(25)을 형성한다. 상기 금속 스토리지 노드용 금속막(25)은 귀금속막, 예컨대 루테늄막을 이용하여 형성한다. 이어서, 상기 개구부(23)를 충분히 매립하도록 금속막 상에 노드 분리 희생층(27)을 증착한다(도 2c).Metal layers 25 for metal storage nodes are formed on inner walls and bottoms of the openings 23 and the mold sacrificial oxide layer 21. The metal film 25 for the metal storage node is formed using a noble metal film such as a ruthenium film. Subsequently, a node isolation sacrificial layer 27 is deposited on the metal film to sufficiently fill the opening 23 (FIG. 2C).
계속하여, 에치백(etch back)이나 화학기계적연마(CMP)법을 이용하여 상기 노드 분리 희생층(27) 및 금속 스토리지 노드용 금속막(25)이 평탄화되도록 식각한다. 다음에, 노드 분리 희생층(27) 및 몰드 희생 산화층(21)을 습식 식각 방법을 이용하여 습식 식각 스톱퍼(19)가 드러날 때까지 제거하여 금속 스토리지 노드(29)를 형성한다(도 2d).Subsequently, the node isolation sacrificial layer 27 and the metal storage node metal layer 25 are etched to be planarized by using etch back or chemical mechanical polishing (CMP). Next, the node isolation sacrificial layer 27 and the mold sacrificial oxide layer 21 are removed using the wet etching method until the wet etch stopper 19 is exposed to form the metal storage node 29 (FIG. 2D).
상술한 바와 같은 종래의 금속 스토리지 노드를 갖는 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.The manufacturing method of a semiconductor device having a conventional metal storage node as described above has the following problems.
즉, 습식 식각 방법을 이용하여 몰드 희생 산화층(21)을 제거하는 도 2d의 단계에서 금속 스토리지 노드용 금속막(25)과 습식 식각 스톱퍼(19)간의 접착(adhesion)이 불량하여 식각 용액이 습식 식각 스톱퍼(19) 아래의 버퍼 산화층(17)이나 층간 절연막(13)을 녹여 버리는 습식 식각 손상이 발생한다. 다시 말해, 도 2d의 참조부호 "A"로 표시한 바와 같이 습식 식각 스톱퍼(19) 아래의 버퍼 산화층(17)이나 층간 절연막(13)이 습식 식각 손상을 받게 된다. 이와 같은 습식 식각 손상은 스트레스가 크며 질화막이나 금속 산화막 등이 주로 사용되는 습식 스톱퍼와 접착이 취약한 금속을 전극으로 사용함에 따라 필연적으로 발생하는 문제이다. 더하여, 버퍼 산화층(17)과 층간 절연막(13)에 습식 식각 손상이 발생하면 금속 스토리지 노드(29)의 기울어짐(leaning) 및 들뜸(lifting) 현상이 발생하는 문제점이 있다.That is, in the step of FIG. 2D in which the mold sacrificial oxide layer 21 is removed using the wet etching method, the adhesion between the metal layer 25 for the metal storage node and the wet etching stopper 19 is poor, and the etching solution is wet. Wet etching damage that melts the buffer oxide layer 17 or the interlayer insulating layer 13 under the etch stopper 19 occurs. In other words, as indicated by reference numeral “A” of FIG. 2D, the buffer oxide layer 17 or the interlayer insulating layer 13 under the wet etch stopper 19 is subjected to wet etch damage. Such wet etching damage is a problem that is inevitably caused by using a wet stopper, which is mainly used as a nitride film or a metal oxide film, and a metal having poor adhesion as an electrode. In addition, when wet etching damage occurs in the buffer oxide layer 17 and the interlayer insulating layer 13, the metal storage node 29 may be inclined and lifted.
도 3은 도 2a 내지 도 2d에 의해 금속 스토리지 노드를 형성하였을 경우의 SEM 사진이다.3 is a SEM photograph when the metal storage node is formed according to FIGS. 2A to 2D.
구체적으로, 도 3은 루테늄막(Ru)을 금속 스토리지 노드로 사용했을 경우 촬영한 SEM사진이다. 도 3에 보는 바와 같이 몰드 희생 산화층을 제거하기 위한 습식 식각시 접촉이 취약한 루테늄막과 습식 식각 스톱퍼로 사용된 탄탄륨 산화막(TaO) 계면 사이로 식각용액이 침투하여 버퍼 산화층이 습식 식각 손상되어 금속 스토리지 노드의 기울어짐 및 들뜸 현상이 발생된 것을 확인할 수 있다.Specifically, FIG. 3 is a SEM photograph taken when the ruthenium film Ru is used as the metal storage node. As shown in FIG. 3, during the wet etching to remove the mold sacrificial oxide layer, the etching solution penetrates between the ruthenium layer, which is poorly contacted, and the tantalum oxide layer (TaO) used as the wet etch stopper, thereby damaging the buffer oxide layer to wet etching. It can be seen that the node is inclined and lifted.
상술한 종래 기술의 문제점을 해결하기 위한 방법으로 버퍼 산화층 대신에몰드 희생 산화층과 습식 식각 선택비를 갖는 다른 버퍼 절연층의 사용을 고려해 볼 수 있으나, 이와 같은 경우에도 버퍼 절연층은 습식 손상을 받지 않는다 해도 역시 버퍼 절연층과 금속 스토리지 노드용 금속막간의 나쁜 접촉으로 인해 식각 용액이 흘러 들어가 층간 절연막에 습식 식각 손상이 발생한다. 또한, 상기와 같은 문제를 피하고자 층간 절연막을 산화막 외에 습식 식각 선택비가 다른 절연 물질인 질화막(SiN) 등을 사용하게 되면 유전율이 높아져 비트라인 간의 커패시턴스가 커져 센싱 마진(sensing margin)을 열화시키는 문제가 발생된다.In order to solve the above-mentioned problems of the related art, it is possible to consider using a buffer sacrificial oxide layer and another buffer insulating layer having a wet etching selectivity instead of the buffer oxide layer, but even in this case, the buffer insulating layer is not subjected to wet damage. If not, a bad contact between the buffer insulating layer and the metal film for the metal storage node also causes the etching solution to flow, causing wet etching damage to the interlayer insulating film. In addition, in order to avoid the above problems, when the interlayer insulating film is used in addition to the oxide film and the nitride material (SiN), which is an insulating material having a different wet etching selectivity, the dielectric constant is increased to increase the capacitance between the bit lines, thereby deteriorating the sensing margin. Is generated.
따라서, 본 발명이 이루고자 하는 기술적 과제는 버퍼 산화층과 층간 절연막의 습식 식각 손상을 방지할 수 있는 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 제공하는 데 있다.Accordingly, an aspect of the present invention is to provide a method of manufacturing a semiconductor device having a metal storage node capable of preventing wet etching damage between a buffer oxide layer and an interlayer insulating layer.
도 1은 일반적으로 스토리지 노드 형태에 따라 커패시터의 높이와 셀 커패시턴스간의 관계를 도시한 그래프이다.1 is a graph illustrating a relationship between a capacitor height and a cell capacitance in accordance with a storage node type.
도 2a 내지 도 2d는 종래 기술에 의한 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device having a metal storage node according to the prior art.
도 3은 도 2a 내지 도 2d에 의해 금속 스토리지 노드를 형성하였을 경우의 SEM 사진이다.3 is a SEM photograph when the metal storage node is formed according to FIGS. 2A to 2D.
도 4a 내지 도 4e는 본 발명의 제1 실시예에 의해 실린더형의 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.4A through 4E are cross-sectional views illustrating a method of manufacturing a semiconductor device having a cylindrical metal storage node in accordance with a first embodiment of the present invention.
도 5a 내지 도 5e는 본 발명의 제2 실시예에 의해 스택형의 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.5A through 5E are cross-sectional views illustrating a method of manufacturing a semiconductor device having a stacked metal storage node in accordance with a second embodiment of the present invention.
도 6a 내지 도 6c는 본 발명의 제3 실시예에 의해 스택형의 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.6A through 6C are cross-sectional views illustrating a method of manufacturing a semiconductor device having a stacked metal storage node in accordance with a third embodiment of the present invention.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 콘택 플러그를 갖는 층간 절연막을 형성한 후 상기 콘택 플러그 및 층간 절연막 상에 버퍼 산화층을 형성하는 것을 포함한다. 상기 버퍼 산화층 상에 상기 버퍼 산화층과 습식 식각 선택비를 갖는 몰드 희생층을 형성한다. 상기 몰드 희생층 및 버퍼 산화층을 패터닝하여 상기 콘택 플러그를 노출하는 개구부를 갖는 몰드 희생층 패턴 및 버퍼 산화층 패턴을 형성한다.In order to achieve the above technical problem, a method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming an interlayer insulating film having a contact plug on a semiconductor substrate and then forming a buffer oxide layer on the contact plug and the interlayer insulating film. do. A mold sacrificial layer having a wet etching selectivity with the buffer oxide layer is formed on the buffer oxide layer. The mold sacrificial layer and the buffer oxide layer are patterned to form a mold sacrificial layer pattern and a buffer oxide layer pattern having an opening exposing the contact plug.
이어서, 상기 개구부의 내벽 및 바닥과 상기 몰드 희생층 패턴 상에 스토리지 노드용 금속막을 형성한다. 상기 개구부를 매몰하도록 상기 스토리지 노드용 금속막 상에 노드 분리 희생층을 형성한다. 상기 몰드 희생층 패턴을 식각 저지점으로 하여 상기 노드 분리 희생층 및 스토리지 노드용 금속막을 평탄하게 식각하여 셀별로 노드 분리한다. 상기 노드 분리 희생층 및 몰드 희생층 패턴을 제거하여 실린더형의 금속 스토리지 노드를 형성한다.Subsequently, metal layers for storage nodes are formed on inner walls and bottoms of the openings and the mold sacrificial layer pattern. A node isolation sacrificial layer is formed on the metal layer for the storage node to bury the opening. By using the mold sacrificial layer pattern as an etch stop, the node isolation sacrificial layer and the metal layer for the storage node are etched flat to separate nodes for each cell. The node isolation sacrificial layer and mold sacrificial layer patterns are removed to form a cylindrical metal storage node.
상기 몰드 희생층은 버퍼 산화층과 습식 식각 선택비를 갖는 TiN, Ti, TaN 또는 Al을 이용하여 단일막 또는 복합막으로 형성하는 것이 바람직하다. 상기 버퍼 산화층과 몰드 희생층 사이에 건식 식각 공정시 식각 저지용으로 이용되는 건식 식각 저지층이 삽입될 수 있다.The mold sacrificial layer is preferably formed as a single film or a composite film using TiN, Ti, TaN or Al having a wet etching selectivity with a buffer oxide layer. Between the buffer oxide layer and the mold sacrificial layer may be inserted into the dry etch stop layer used for the etch stop during the dry etching process.
상기 스토리지 노드용 금속막은 Pt, Ru 또는 Ir의 귀금속 막, PtO, RuO2, 또는 IrO2의 귀금속 전도성 산화막, SRO, BSRO 또는 LSCo의 전도성 산화막, Ti, TiN, W, WN, Ta 또는 TaN의 고융점 금속막을 이용하여 형성할 수 있다.The metal layer for the storage node may be a precious metal film of Pt, Ru or Ir, a precious metal conductive oxide film of PtO, RuO 2 , or IrO 2 , a conductive oxide film of SRO, BSRO, or LSCo, a high layer of Ti, TiN, W, WN, Ta, or TaN. It can be formed using a melting point metal film.
상기 몰드 희생층 패턴은 폴리실리콘 식각액이나, 인산 용액, 황산 용액, 과수 또는 SC-1 용액을 선별적으로 사용하여 제거하거나, F계열의 가스를 사용하는 화학 건식 식각법(CDE; chemical dry etch)으로 제거할 수 있다.The mold sacrificial layer pattern may be removed by selectively using a polysilicon etching solution, a phosphoric acid solution, a sulfuric acid solution, a fruit water, or an SC-1 solution, or using a chemical F-type gas (CDE; chemical dry etch). Can be removed with
또한, 본 발명의 다른 예에 의한 반도체 소자의 제조방법은 반도체 기판 상에 콘택 플러그를 갖는 층간 절연막을 형성한 후 상기 콘택 플러그 및 층간 절연막 상에 버퍼 산화층을 형성하는 것을 포함한다. 상기 버퍼 산화층 상에 상기 버퍼 산화층과 습식 식각 선택비를 갖는 몰드 희생층을 형성한다. 상기 몰드 희생층 및 버퍼 산화층을 패터닝하여 상기 콘택 플러그를 노출하는 개구부를 갖는 몰드 희생층패턴 및 버퍼 산화층 패턴을 형성한다.In addition, a method of manufacturing a semiconductor device according to another embodiment of the present invention includes forming an interlayer insulating film having a contact plug on a semiconductor substrate and then forming a buffer oxide layer on the contact plug and the interlayer insulating film. A mold sacrificial layer having a wet etching selectivity with the buffer oxide layer is formed on the buffer oxide layer. The mold sacrificial layer and the buffer oxide layer are patterned to form a mold sacrificial layer pattern and a buffer oxide layer pattern having an opening exposing the contact plug.
이어서, 상기 개구부를 매몰하면서 상기 몰드 희생층 패턴 상에 스토리지 노드용 금속막을 형성한다. 상기 몰드 희생층 패턴을 식각 저지점으로 하여 상기 스토리지 노드용 금속막을 평탄하게 식각하여 셀별로 노드 분리한다. 상기 몰드 희생층 패턴을 제거하여 스택형의 금속 스토리지 노드를 형성한다.Subsequently, the metal layer for the storage node is formed on the mold sacrificial layer pattern while the opening is buried. The metal layer for the storage node is flatly etched using the mold sacrificial layer pattern as an etch stop, and nodes are separated for each cell. The mold sacrificial layer pattern is removed to form a stacked metal storage node.
또한, 본 발명의 또 다른 예에 의한 반도체 소자의 제조방법은 반도체 기판 상에 콘택 플러그를 갖는 층간 절연막을 형성한 후 상기 콘택 플러그 및 층간 절연막 상에 버퍼 산화층을 형성하는 것을 포함한다. 상기 버퍼 산화층 상에 상기 버퍼 산화층과 습식 식각 선택비를 갖는 몰드 희생층을 형성한다. 상기 몰드 희생층 및 버퍼 산화층을 패터닝하여 상기 콘택 플러그를 노출하는 개구부를 갖는 몰드 희생층 패턴 및 버퍼 산화층 패턴을 형성한다. 상기 개구부의 내벽 및 바닥과 상기 몰드 희생층 패턴 상에 스토리지 노드용 금속막을 형성한다.In addition, a method of manufacturing a semiconductor device according to another embodiment of the present invention includes forming an interlayer insulating film having a contact plug on a semiconductor substrate and then forming a buffer oxide layer on the contact plug and the interlayer insulating film. A mold sacrificial layer having a wet etching selectivity with the buffer oxide layer is formed on the buffer oxide layer. The mold sacrificial layer and the buffer oxide layer are patterned to form a mold sacrificial layer pattern and a buffer oxide layer pattern having an opening exposing the contact plug. Metal layers for storage nodes are formed on inner walls and bottoms of the openings and the mold sacrificial layer pattern.
이어서, 상기 개구부를 매몰하도록 상기 스토리지 노드용 금속막 상에 매몰 절연층을 형성한다. 상기 몰드 희생층 패턴을 식각 저지점으로 하여 상기 매몰 절연층 및 스토리지 노드용 금속막을 평탄하게 식각하여 셀별로 노드 분리한다. 상기 몰드 희생층 패턴을 제거하여 스택형의 금속 스토리지 노드를 형성한다.Subsequently, a buried insulating layer is formed on the metal layer for the storage node to bury the opening. Using the mold sacrificial layer pattern as an etch stop, the buried insulating layer and the metal layer for the storage node are etched flat to separate nodes for each cell. The mold sacrificial layer pattern is removed to form a stacked metal storage node.
상기 매몰 절연층은 TaO, TiO2, 유동 산화물(Fox) 또는 플라즈마 산화막(plasma SiO2)으로 형성하는 것이 바람직하다.The buried insulating layer is preferably formed of TaO, TiO 2, fluidized oxide (Fox), or plasma oxide film (plasma SiO 2 ).
이상과 같이 본 발명은 실린더 또는 스택형의 금속 스토리지 노드를 갖는MIM 커패시터를 갖는 반도체 소자를 제조할 때, 몰드 희생층을 비트 라인간을 절연하는 층간 절연막이나 버퍼 산화층과 습식 식각 선택비를 갖는 물질로 형성한다. 이에 따라, 습식 식각 용액의 침투로 인해 버퍼 산화층과 층간 절연막의 습식 식각 손상의 발생을 방지할 수 있다.As described above, when the semiconductor device having the MIM capacitor having the cylindrical or stacked metal storage node is manufactured, the mold sacrificial layer is a material having a wet etching selectivity with an interlayer insulating film or buffer oxide layer that insulates between bit lines. To form. Accordingly, it is possible to prevent occurrence of wet etching damage between the buffer oxide layer and the interlayer insulating layer due to penetration of the wet etching solution.
이하, 첨부도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; However, embodiments of the present invention illustrated below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the size or thickness of films or regions is exaggerated for clarity. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween.
도 4a 내지 도 4e는 본 발명의 제1 실시예에 의해 실린더형의 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.4A through 4E are cross-sectional views illustrating a method of manufacturing a semiconductor device having a cylindrical metal storage node in accordance with a first embodiment of the present invention.
도 4a를 참조하면, 반도체 기판(101) 상의 층간 절연막(103) 내에 전도성 플러그(105)를 형성한다. 상기 층간 절연막(103)은 비트 라인(미도시)간을 절연하는 역할을 수행한다.Referring to FIG. 4A, a conductive plug 105 is formed in the interlayer insulating layer 103 on the semiconductor substrate 101. The interlayer insulating layer 103 serves to insulate between bit lines (not shown).
상기 전도성 플러그(105)는 Ti, TiN, W, WN, Ta, TaN 등의 고융점 금속(refractory metal)을 이용하여 형성한다. 상기 전도성 플러그(105)는 CVD(chemical vapor deposition), ALD(atomic layer deposition), PVD(physicalvapor deposition) 등을 사용하여 상기 물질들의 단일막으로나 복합막으로 증착한다.The conductive plug 105 is formed using a high melting point metal (refractory metal) such as Ti, TiN, W, WN, Ta, TaN. The conductive plug 105 is deposited as a single film or a composite film of the materials by using chemical vapor deposition (CVD), atomic layer deposition (ALD), physical vapor deposition (PVD), or the like.
이어서, 상기 층간 절연막(103) 및 전도성 플러그(105) 상에 버퍼 산화층(107) 및 몰드 희생층(109)을 형성한다. 상기 몰드 희생층(109)은 상기 층간 절연막(103)이나 버퍼 산화층(107)과 습식 식각 선택비를 갖는 물질로 형성한다. 상기 몰드 희생층(109)은 폴리실리콘(Si), SiN, SiON, TiN, Ti, TaN, Al 등의 물질 중에 하나 또는 둘 이상을 복합적으로 증착하여 형성한다. 상기 몰드 희생층(109)은 증착 속도가 빠른 PVD 방법으로 증착하는 것이 바람직하나, CVD법으로도 증착할 수 있다. 이렇게 몰드 희생층(109)을 비트 라인간을 절연하는 층간 절연막(103)이나 버퍼 산화층(107)과 습식 식각 선택비를 갖는 물질로 형성하면, 후속 공정에서 금속 스토리지 노드를 형성하기 위해 몰드 희생층(109)을 제거할 때 버퍼 산화층(107)과 층간 절연막(103)의 습식식각 손상으로 인한 구조적인 열화를 근본적으로 방지할 수 있다.Subsequently, a buffer oxide layer 107 and a mold sacrificial layer 109 are formed on the interlayer insulating layer 103 and the conductive plug 105. The mold sacrificial layer 109 is formed of a material having a wet etching selectivity with the interlayer insulating layer 103 or the buffer oxide layer 107. The mold sacrificial layer 109 is formed by complex deposition of one or two or more of polysilicon (Si), SiN, SiON, TiN, Ti, TaN, Al, and the like. The mold sacrificial layer 109 is preferably deposited by a fast PVD method, but may also be deposited by CVD. When the mold sacrificial layer 109 is formed of a material having a wet etching selectivity with the interlayer insulating film 103 or the buffer oxide layer 107 that insulates the bit lines, the mold sacrificial layer is formed to form a metal storage node in a subsequent process. When removing 109, structural degradation due to wet etching damage of the buffer oxide layer 107 and the interlayer insulating layer 103 may be fundamentally prevented.
상기 버퍼 산화층(107)과 몰드 희생층(109) 사이에 후의 개구부 형성시 건식 식각 공정의 식각 저지용으로 건식 식각 저지층을 삽입할 수도 있다.A dry etch stop layer may be inserted between the buffer oxide layer 107 and the mold sacrificial layer 109 to prevent etching of the dry etching process when the opening is formed later.
도 4b를 참조하면, 상기 몰드 희생층(109) 및 버퍼 산화층(107)을 패터닝(patterning)하여 상기 전도성 플러그(105)를 노출하는 개구부(111)를 형성한다. 다시 말해, 상기 몰드 희생층(109) 및 버퍼 산화층(107)을 선택적으로 건식 식각하여 상기 전도성 플러그(105)를 노출하는 개구부(111)를 갖는 몰드 희생층 패턴(109a) 및 버퍼 산화층 패턴(107a)을 형성한다. 상기 개구부(111) 내에는 금속스토리지 노드가 형성된다.Referring to FIG. 4B, the mold sacrificial layer 109 and the buffer oxide layer 107 are patterned to form an opening 111 exposing the conductive plug 105. In other words, the mold sacrificial layer pattern 109a and the buffer oxide layer pattern 107a having an opening 111 exposing the conductive plug 105 by selectively dry etching the mold sacrificial layer 109 and the buffer oxide layer 107. ). A metal storage node is formed in the opening 111.
도 4c를 참조하면, 상기 개구부(111)의 내벽 및 바닥과 상기 몰드 희생층 패턴(109a) 상에 금속 스토리지 노드용 금속막(113)을 형성한다. 상기 금속 스토리지 노드용 금속막(113)은 Pt, Ru, Ir 등의 귀금속 물질을 이용하여 형성하는 것이 바람직하나, PtO, RuO2, IrO2등의 귀금속 전도성 산화물과 SRO, BSRO, LSCo 등의 전도성 산화물, Ti, TiN, W, WN, Ta, TaN 등의 고융점 금속을 이용하여 형성할 수 있다. 상기 스토리지 노드용 금속막(113)은 단차 피복 특성이 우수한 CVD법으로 증착하는 것이 바람직하나, PVD, ALD 등의 증착법으로 증착할 수도 있으며, 상기 물질막들의 단일막으로나 복합막으로 증착할 수 있다.Referring to FIG. 4C, metal layers 113 for metal storage nodes are formed on inner walls and bottoms of the opening 111 and the mold sacrificial layer pattern 109a. The metal layer 113 for the metal storage node is preferably formed using a precious metal material such as Pt, Ru, Ir, etc., but conductive metals such as PtO, RuO 2 , IrO 2 , and the like, and conductive metals such as SRO, BSRO, LSCo, etc. It can be formed using high melting point metals, such as oxide, Ti, TiN, W, WN, Ta, TaN. The storage node metal layer 113 may be deposited by CVD with excellent step coverage, but may also be deposited by a deposition method such as PVD or ALD, and may be deposited as a single layer or a composite layer of the material layers. .
이어서, 상기 개구부(111)를 충분히 매립하도록 상기 금속 스토리지 노드용 금속막(113) 상에 노드 분리 희생층(115)을 증착한다. 상기 노드 분리 희생층(115)은 후의 노드 분리 진행시 개구부 안의 금속막을 보호하기 위해 형성한다.Subsequently, the node isolation sacrificial layer 115 is deposited on the metal layer 113 for the metal storage node to sufficiently fill the opening 111. The node isolation sacrificial layer 115 is formed to protect the metal film in the opening during the subsequent node separation.
도 4d를 참조하면, 에치백(etch back)이나 화학기계적연마(CMP)법을 이용하여 상기 노드 분리 희생층(115) 및 금속 스토리지 노드용 금속막(113)이 평탄화되도록 식각한다. 다시 말해, 상기 몰드 희생층 패턴(109a)을 식각 저지점으로 하여 상기 노드 분리 희생층(115) 및 금속 스토리지 노드용 금속막(113)을 평탄화한다. 이렇게 되면, 셀별로 분리된 실린더형의 금속 스토리지 노드(117)가 형성된다.Referring to FIG. 4D, the node isolation sacrificial layer 115 and the metal layer 113 for the metal storage node are etched by using an etch back or chemical mechanical polishing (CMP) method. In other words, the node isolation sacrificial layer 115 and the metal storage node metal layer 113 are planarized using the mold sacrificial layer pattern 109a as an etch stop. In this case, a cylindrical metal storage node 117 separated by cells is formed.
도 4e를 참조하면, 노드 분리 희생층(115) 및 몰드 희생층 패턴(109a)을 습식 식각 방법으로 제거하여 최종적으로 실린더형의 금속 스토리지 노드(117)가 완성된다. 상기 노드 분리 희생층(115) 및 몰드 희생층 패턴(109a)을 습식 식각법 또는 건식 식각법으로 순차적으로 제거하거나, 상기 노드 분리 희생층(115) 및 몰드 희생층 패턴(109a)을 동시에 제거하여 실린더형의 금속 스토리지 노드(117)를 최종적으로 형성한다.Referring to FIG. 4E, the node isolation sacrificial layer 115 and the mold sacrificial layer pattern 109a are removed by a wet etching method to finally complete the cylindrical metal storage node 117. The node isolation sacrificial layer 115 and the mold sacrificial layer pattern 109a may be sequentially removed by a wet etching method or a dry etching method, or the node isolation sacrificial layer 115 and the mold sacrificial layer pattern 109a may be simultaneously removed. The cylindrical metal storage node 117 is finally formed.
상기 몰드 희생층 패턴(109a)을 제거하는 방법은 상기 버퍼 산화층 패턴(107a)과 습식 식각 선택비를 몰드 희생층 패턴(109a)의 종류에 따라 폴리실리콘 식각액이나 인산 용액, 황산 용액, 과수 용액, SC-1(NH4OH:H2O2:H2O의 혼합용액)의 용액 등을 선별적으로 적용하여 진행하거나, 식각 선택비나 식각 속도가 빠른 F계열의 가스를 사용하는 화학 건식 식각법(CDE; chemical dry etch)을 이용할 수 있다.The method of removing the mold sacrificial layer pattern 109a may include a polysilicon etching solution, a phosphoric acid solution, a sulfuric acid solution, a fruit water solution, and a buffer oxide layer pattern 107a and a wet etching selectivity depending on the type of the mold sacrificial layer pattern 109a. Proceed with selective application of a solution of SC-1 (NH 4 OH: H 2 O 2 : H 2 O), or a chemical dry etching method using an F-type gas with high etching selectivity or etching rate. (CDE; chemical dry etch) can be used.
도 5a 내지 도 5e는 본 발명의 제2 실시예에 의해 스택형의 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.5A through 5E are cross-sectional views illustrating a method of manufacturing a semiconductor device having a stacked metal storage node in accordance with a second embodiment of the present invention.
도 5a를 참조하면, 반도체 기판(201) 상의 층간 절연막(203) 내에 전도성 플러그(205)를 형성한다. 상기 층간 절연막(203)은 비트 라인(미도시)간을 절연하는 역할을 수행한다. 상기 전도성 플러그(205)는 Ti, TiN, W, WN, Ta, TaN 등의 고융점 금속막(refractory metal)의 단일막이나 복합막으로 형성한다. 상기 전도성 플러그(105)는 CVD(chemical vapor deposition), ALD(atomic layer deposition), PVD(physical vapor deposition)법 등을 이용하여 형성한다.Referring to FIG. 5A, a conductive plug 205 is formed in the interlayer insulating film 203 on the semiconductor substrate 201. The interlayer insulating layer 203 serves to insulate between bit lines (not shown). The conductive plug 205 is formed of a single film or a composite film of a high melting point metal film (refractory metal) such as Ti, TiN, W, WN, Ta, and TaN. The conductive plug 105 is formed by using chemical vapor deposition (CVD), atomic layer deposition (ALD), physical vapor deposition (PVD), or the like.
이어서, 상기 층간 절연막(203) 및 전도성 플러그(205) 상에 버퍼산화층(207) 및 몰드 희생층(209)을 형성한다. 상기 몰드 희생층(209)은 상기 버퍼 산화층(207)이나 층간 절연막(203)과 습식 식각 선택비를 갖는 물질로 형성한다. 상기 몰드 희생층(209)은 폴리실리콘(Si), SiN, SiON, TiN, Ti, TaN, Al 등의 물질 중에 하나 또는 둘 이상을 복합적으로 증착하여 형성한다. 상기 몰드 희생층(209)은 증착 속도가 빠른 PVD 방법으로 증착하는 것이 바람직하나, CVD법으로도 증착할 수 있다. 이렇게 몰드 희생층(209)을 비트 라인간을 절연하는 층간 절연막(203)이나 버퍼 산화층(207)과 습식 식각 선택비를 갖는 물질로 형성하면, 후속 공정에서 금속 스토리지 노드를 형성하기 위해 몰드 희생층(209)을 제거할 때 버퍼 산화층(207)과 층간 절연막(203)의 습식식각 손상으로 인한 구조적인 열화를 근본적으로 방지할 수 있다.Subsequently, a buffer oxide layer 207 and a mold sacrificial layer 209 are formed on the interlayer insulating layer 203 and the conductive plug 205. The mold sacrificial layer 209 is formed of a material having a wet etching selectivity with the buffer oxide layer 207 or the interlayer insulating layer 203. The mold sacrificial layer 209 is formed by complex deposition of one or two or more of polysilicon (Si), SiN, SiON, TiN, Ti, TaN, Al, and the like. The mold sacrificial layer 209 is preferably deposited by a fast PVD deposition method, but may also be deposited by CVD. When the mold sacrificial layer 209 is formed of a material having a wet etching selectivity with the interlayer insulating layer 203 or the buffer oxide layer 207 that insulates the bit lines, the mold sacrificial layer is formed to form a metal storage node in a subsequent process. When 209 is removed, structural degradation due to wet etching damage of the buffer oxide layer 207 and the interlayer insulating layer 203 may be fundamentally prevented.
상기 버퍼 산화층(207)과 몰드 희생층(209) 사이에 후의 개구부 형성시 건식 식각 공정의 식각 저지용으로 건식 식각 저지층을 삽입할 수도 있다.A dry etch stop layer may be inserted between the buffer oxide layer 207 and the mold sacrificial layer 209 to prevent the etching of the dry etching process.
도 5b를 참조하면, 상기 몰드 희생층(209) 및 버퍼 산화층(207)을 패터닝(patterning)하여 상기 전도성 플러그(205)를 노출하는 개구부(211)를 형성한다. 다시 말해, 상기 몰드 희생층(209) 및 버퍼 산화층(207)을 선택적으로 건식 식각하여 상기 전도성 플러그(205)를 노출하는 개구부(211)를 갖는 몰드 희생층 패턴(209a) 및 버퍼 산화층 패턴(207a)을 형성한다. 상기 개구부(211) 내에는 금속 스토리지 노드가 형성된다.Referring to FIG. 5B, the mold sacrificial layer 209 and the buffer oxide layer 207 are patterned to form an opening 211 exposing the conductive plug 205. In other words, the mold sacrificial layer pattern 209a and the buffer oxide layer pattern 207a having an opening 211 exposing the conductive plug 205 by selectively dry etching the mold sacrificial layer 209 and the buffer oxide layer 207. ). A metal storage node is formed in the opening 211.
도 5c를 참조하면, 상기 개구부(211)를 충분히 매몰하면서 상기 몰드 희생층 패턴(209a) 상에 금속 스토리지 노드용 금속막(213)을 형성한다. 상기 금속 스토리지 노드용 금속막(213)은 Pt, Ru, Ir 등의 귀금속 물질을 이용하여 형성하는 것이 바람직하나, PtO, RuO2, IrO2등의 귀금속 전도성 산화물과 SRO, BSRO, LSCo 등의 전도성 산화물, Ti, TiN, W, WN, Ta, TaN 등의 고융점 금속을 이용하여 형성할 수 있다. 상기 금속 스토리지 노드용 금속막(213)은 상기 물질막들의 단일막 또는 복합막으로 형성한다. 상기 스토리지 노드용 금속막(213)은 단차 피복 특성이 우수한 CVD법으로 증착하는 것이 바람직하나, PVD, ALD 등의 증착법으로 증착할 수도 있다.Referring to FIG. 5C, a metal layer 213 for a metal storage node is formed on the mold sacrificial layer pattern 209a while fully buried the opening 211. The metal storage node, the metal film 213 is conductive, such as Pt, Ru, one is preferably formed by using a noble metal material such as Ir, PtO, RuO 2, IrO 2 , such as a noble metal conductive oxide and SRO, BSRO, LSCo It can be formed using high melting point metals, such as oxide, Ti, TiN, W, WN, Ta, TaN. The metal layer 213 for the metal storage node is formed of a single layer or a composite layer of the material layers. The storage node metal layer 213 may be deposited by a CVD method having excellent step coverage properties, but may be deposited by a deposition method such as PVD or ALD.
도 5d를 참조하면, 에치백(etch back)이나 화학기계적연마(CMP)법을 이용하여 금속 스토리지 노드용 금속막(213)이 평탄화되도록 식각한다. 다시 말해, 상기 몰드 희생층 패턴(209a)을 식각 저지점으로 하여 상기 금속 스토리지 노드용 금속막(213)을 평탄화한다. 이렇게 되면, 셀별로 분리된 스택형의 금속 스토리지 노드(215)가 형성된다.Referring to FIG. 5D, the metal layer 213 for the metal storage node is etched by using an etch back or chemical mechanical polishing (CMP) method. In other words, the metal storage node metal layer 213 is planarized using the mold sacrificial layer pattern 209a as an etch stop. In this case, the stacked metal storage nodes 215 separated by cells are formed.
도 5e를 참조하면, 몰드 희생층 패턴(209a)을 습식 식각 방법으로 제거하여 최종적으로 스택형의 금속 스토리지 노드(215)가 완성된다. 상기 몰드 희생층 패턴(209a)을 제거하는 방법은 상기 버퍼 산화층 패턴(207a)과 습식 식각 선택비를 몰드 희생층 패턴(209a)의 종류에 따라 폴리실리콘 식각액이나 인산 용액, 황산 용액, 과수 용액, SC-1(NH4OH:H2O2:H2O의 혼합용액) 등의 용액을 선별적으로 적용하여 진행하거나, 식각 선택비나 식각 속도가 빠른 F계열의 가스를 사용하는 화학 건식 식각법(CDE; chemical dry etch)을 이용할 수 있다.Referring to FIG. 5E, the mold sacrificial layer pattern 209a is removed by a wet etching method to finally complete the stacked metal storage node 215. The method of removing the mold sacrificial layer pattern 209a may include a polysilicon etching solution, a phosphoric acid solution, a sulfuric acid solution, a fruit water solution, and a buffer oxide layer pattern 207a and a wet etching selectivity depending on the type of the mold sacrificial layer pattern 209a. Proceed with selective application of a solution such as SC-1 (NH 4 OH: H 2 O 2 : H 2 O mixed solution), or chemical dry etching method using an F-type gas with high etching selectivity or etching rate (CDE; chemical dry etch) can be used.
도 6a 내지 도 6c는 본 발명의 제3 실시예에 의해 스택형의 금속 스토리지 노드를 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.6A through 6C are cross-sectional views illustrating a method of manufacturing a semiconductor device having a stacked metal storage node in accordance with a third embodiment of the present invention.
구체적으로, 도 6a 내지 도 6c에서, 도 5a 내지 도 5e와 동일한 참조번호는 동일한 부재를 나타낸다. 먼저, 도 5a 내지 도 5b의 공정을 진행한다. 이어서,Specifically, in Figs. 6A to 6C, the same reference numerals as Figs. 5A to 5E denote the same members. First, the process of FIGS. 5A to 5B is performed. next,
도 6a를 참조하면, 상기 개구부(211)의 내벽 및 바닥과 상기 몰드 희생층 패턴(209a) 상에 금속 스토리지 노드용 금속막(311)을 형성한다. 상기 금속 스토리지 노드용 금속막(311)은 Pt, Ru, Ir 등의 귀금속 물질을 이용하여 형성하는 것이 바람직하나, PtO, RuO2, IrO2등의 귀금속 전도성 산화물과 SRO, BSRO, LSCo 등의 전도성 산화물, Ti, TiN, W, WN, Ta, TaN 등의 고융점 금속을 이용하여 형성할 수 있다. 상기 금속 스토리지 노드용 금속막(311)은 상기 물질막들의 단일막 또는 복합막으로 형성한다. 상기 스토리지 노드용 금속막(311)은 단차 피복 특성이 우수한 CVD법으로 증착하는 것이 바람직하나, PVD, ALD 등의 증착법으로 증착할 수도 있다.Referring to FIG. 6A, a metal layer 311 for a metal storage node is formed on inner walls and bottoms of the opening 211 and the mold sacrificial layer pattern 209a. The metal layer 311 for the metal storage node is preferably formed using a precious metal material such as Pt, Ru, Ir, or the like, but conductive metals such as PtO, RuO 2 , IrO 2 , and the like, and conductive materials such as SRO, BSRO, LSCo, etc. It can be formed using high melting point metals, such as oxide, Ti, TiN, W, WN, Ta, TaN. The metal layer 311 for the metal storage node is formed of a single layer or a composite layer of the material layers. The storage node metal layer 311 is preferably deposited by a CVD method having excellent step coverage properties, but may be deposited by a deposition method such as PVD or ALD.
이어서, 상기 개구부(211)를 충분히 매몰하도록 상기 금속 스토리지 노드용 금속막(313) 상에 매몰 절연층(313)을 형성한다. 상기 매몰 절연층(313)은 후속의 몰드 희생층 패턴(209a)을 제거할 때 습식 식각 용액에 녹지 않는 절연막으로 형성하는 것이 바람직하다. 상기 매몰 절연층(313)은 상기 매몰 절연층은 TaO, TiO2, 유동 산화물(Fox) 또는 플라즈마 산화막(plasma SiO2)을 이용하여 형성한다. 상기 매몰 절연층(313)은 단차 피복 특성이 우수한 CVD법을 이용하여 형성하는 것이 바람직하나, 스핀 코팅 방식이나 PVD법이나 ALD법 등으로도 형성할 수 있다.Subsequently, a buried insulating layer 313 is formed on the metal layer 313 for the metal storage node to sufficiently bury the opening 211. The buried insulating layer 313 may be formed of an insulating layer that does not dissolve in the wet etching solution when the subsequent mold sacrificial layer pattern 209a is removed. The buried insulating layer 313 is formed using TaO, TiO 2, a flow oxide (Fox), or a plasma oxide film (plasma SiO 2 ). The buried insulating layer 313 is preferably formed by a CVD method having excellent step coverage characteristics, but may be formed by a spin coating method, a PVD method, an ALD method, or the like.
도 6b를 참조하면, 에치백(etch back)이나 화학기계적연마(CMP)법을 이용하여 금속 스토리지 노드용 금속막(311)이 평탄화되도록 식각한다. 다시 말해, 상기 몰드 희생층 패턴(209a)을 식각 저지점으로 하여 상기 금속 스토리지 노드용 금속막(311) 및 매몰 절연층(313)을 평탄화한다. 이렇게 되면, 셀별로 분리된 스택형의 금속 스토리지 노드(315)가 형성된다.Referring to FIG. 6B, the metal layer 311 for the metal storage node is etched by using an etch back or chemical mechanical polishing (CMP) method. In other words, the metal sacrificial layer 311 and the buried insulating layer 313 for the metal storage node are planarized using the mold sacrificial layer pattern 209a as an etch stop. As a result, a stacked metal storage node 315 is formed.
도 6c를 참조하면, 몰드 희생층 패턴(209a)을 습식 식각 방법으로 제거하여 최종적으로 스택형의 금속 스토리지 노드(315)가 완성된다. 상기 몰드 희생층 패턴(209a)을 제거하는 방법은 상기 버퍼 산화층 패턴(207a)과 습식 식각 선택비를 몰드 희생층 패턴(209a)의 종류에 따라 폴리실리콘 식각액이나 인산 용액, 황산 용액, 과수 용액, SC-1(NH4OH:H2O2:H2O의 혼합용액)등의 용액을 선별적으로 적용하여 진행하거나, 식각 선택비나 식각 속도가 빠른 F계열의 가스를 사용하는 화학 건식 식각법(CDE; chemical dry etch)을 이용할 수 있다.Referring to FIG. 6C, the mold sacrificial layer pattern 209a is removed by a wet etching method to finally complete the stacked metal storage node 315. The method of removing the mold sacrificial layer pattern 209a may include a polysilicon etching solution, a phosphoric acid solution, a sulfuric acid solution, a fruit water solution, and a buffer oxide layer pattern 207a and a wet etching selectivity depending on the type of the mold sacrificial layer pattern 209a. Proceed with selective application of a solution such as SC-1 (NH 4 OH: H 2 O 2 : H 2 O mixed solution), or chemical dry etching method using an F-type gas with fast etching selectivity or etching rate (CDE; chemical dry etch) can be used.
상술한 바와 같이 본 발명은 실린더 또는 스택형의 금속 스토리지 노드를 갖는 MIM 커패시터를 갖는 반도체 소자를 제조할 때 몰드 희생층을 비트 라인간을 절연하는 층간 절연막이나 버퍼 산화층과 습식 식각 선택비를 갖는 물질로 형성한다. 이에 따라, 열적 스트레스(thermal stress)가 크고 접촉(adhesion)이 나쁜 실린더형 또는 스택형의 금속 스토리지 노드를 형성하기 위해 몰드 희생층 패턴을 제거할때, 습식 식각 용액이 침투로 인한 버퍼 산화층과 층간 절연막의 습식 식각 손상으로 인한 구조적인 열화를 근본적으로 방지할 수 있다. 결과적으로, 본 발명은 MIM 커패시터의 면적을 유효하게 증가시킬 수 있는 실린더형 또는 스택형의 금속 스토리지 노드를 갖는 반도체 소자를 용이하게 제조할 수 있다.As described above, the present invention provides a material having a wet etching selectivity with an interlayer insulating film or a buffer oxide layer that insulates between bit lines when manufacturing a semiconductor device having a MIM capacitor having a cylinder or stacked metal storage node. To form. As a result, when the mold sacrificial layer pattern is removed to form a cylindrical or stacked metal storage node with high thermal stress and poor contact, the wet etching solution is intercalated with the buffer oxide layer due to penetration. It is possible to fundamentally prevent structural degradation due to wet etching damage of the insulating film. As a result, the present invention can easily manufacture a semiconductor device having a cylindrical or stacked metal storage node that can effectively increase the area of the MIM capacitor.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020078907A KR20040051070A (en) | 2002-12-11 | 2002-12-11 | Method for fabricating a semiconductor device having metal storage node |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020078907A KR20040051070A (en) | 2002-12-11 | 2002-12-11 | Method for fabricating a semiconductor device having metal storage node |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040051070A true KR20040051070A (en) | 2004-06-18 |
Family
ID=37345069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020078907A KR20040051070A (en) | 2002-12-11 | 2002-12-11 | Method for fabricating a semiconductor device having metal storage node |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040051070A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680962B1 (en) * | 2005-06-29 | 2007-02-09 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor device |
| US8962437B2 (en) | 2012-03-19 | 2015-02-24 | SK Hynix Inc. | Method for fabricating capacitor with high aspect ratio |
-
2002
- 2002-12-11 KR KR1020020078907A patent/KR20040051070A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680962B1 (en) * | 2005-06-29 | 2007-02-09 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor device |
| US8962437B2 (en) | 2012-03-19 | 2015-02-24 | SK Hynix Inc. | Method for fabricating capacitor with high aspect ratio |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786259A (en) | Methods of forming integrated circuit capacitors including etch stopping layers | |
| US5907782A (en) | Method of forming a multiple fin-pillar capacitor for a high density dram cell | |
| US6284589B1 (en) | Method of fabricating concave capacitor including adhesion spacer | |
| KR100418573B1 (en) | Method for fabricating semiconductor device | |
| KR100227843B1 (en) | Process for forming interconnector and method for fabricating capacitor therewith | |
| US6664578B2 (en) | Ferroelectric memory device and method of forming the same | |
| US6559025B2 (en) | Method for manufacturing a capacitor | |
| JP4743371B2 (en) | Semiconductor device having plug in contact with capacitor electrode and method of manufacturing the same | |
| JP2005217189A (en) | Capacitive element and its manufacturing method | |
| US6602756B2 (en) | Semiconductor device and its manufacture | |
| JP2000156479A (en) | Semiconductor memory and fabrication thereof | |
| KR100818267B1 (en) | Capacitor, memory device provided with the same and method for manufacturing thereof | |
| US7029983B2 (en) | Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed | |
| US6030866A (en) | Method of manufacturing a capacitor | |
| KR100418586B1 (en) | Method of forming memory device | |
| GB2368725A (en) | A semiconductor memory device | |
| KR20170069347A (en) | Method of fabricating a semiconductor device | |
| KR100587086B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20040051070A (en) | Method for fabricating a semiconductor device having metal storage node | |
| KR100677773B1 (en) | Method for forming a capacitor in semiconductor device | |
| KR100677769B1 (en) | Capacitor and method for fabricating the same | |
| KR100679968B1 (en) | Semiconductor memory device having cylinder type capacitor and method for fabricating the same | |
| KR100418587B1 (en) | Method of forming semiconductor memory device having electroplating electrode | |
| KR20080098895A (en) | Method for fabricating capacitor having storage electrode mixed concave and cylinder | |
| KR20060035473A (en) | Method of cylinder type capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |