KR20040049511A - Apparatus of parallel driving light device for display device - Google Patents

Abstract

PURPOSE: A parallel driving apparatus of a light source for a display device is provided to perform a feedback control on the basis of maximum or minimum values among sensing voltages from each lamp according to the brightness control voltages, thereby preventing a damage of a lamp unit due to over current. CONSTITUTION: The respective lamp units include lamps(LAM1-LAM4). The first to fourth lamp voltage sensing unit(941-944) have almost all the same structure. The lamp voltage sensing unit(941) comprises the first voltage divider comprised of a pair of resistors(R411,R412) connected between the lamp(LAM1) and the ground, a diode(D411) connected forwardly from an output of the first voltage divider(R411,R412), the second voltage divider comprised of a pair of resistors(R413,R414) connected between the diode(D411) and the ground, and a capacitor connected between the output of the second voltage divider(R413,R414) and the ground for outputting the first sensing voltage(VL1).

Description

표시 장치용 광원의 병렬 구동 장치{APPARATUS OF PARALLEL DRIVING LIGHT DEVICE FOR DISPLAY DEVICE}Parallel drive of light source for display device {APPARATUS OF PARALLEL DRIVING LIGHT DEVICE FOR DISPLAY DEVICE}

본 발명은 표시 장치용 광원 구동 장치에 관한 것으로써, 더욱 상세하게는표시 장치용 광원의 병렬 구동 장치이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light source driving device for a display device, and more particularly, to a parallel driving device of a light source for a display device.

컴퓨터의 모니터나 TV 등에 사용되는 표시 장치(display device)에는 스스로 발광하는 음극선관(cathode ray tube, CRT), 전계 발광 소자(field emission device, FED) 등과 스스로 발광하지 못하고 광원을 필요로 하는 액정 표시 장치(liquid crystal display, LCD) 등이 있다.A display device used for a monitor or a TV of a computer includes a cathode ray tube (CRT) and a field emission device (FED) that emit light by themselves, and do not emit light by themselves and require a light source. Liquid crystal displays (LCDs).

일반적인 액정 표시 장치는 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때의 빛은 별도로 구비된 인공 광원일 수도 있고 자연광일 수도 있다.A general liquid crystal display device includes two display panels and a liquid crystal layer having dielectric anisotropy interposed therebetween. An electric field is applied to the liquid crystal layer, and the intensity of the electric field is adjusted to adjust the transmittance of light passing through the liquid crystal layer to obtain a desired image. In this case, the light may be a separate artificial light source or natural light.

액정 표시 장치용 광원, 즉 백라이트(backlight) 장치는 광원으로서 통상 여러 개의 형광 램프(fluorescent lamp)를 사용하며 램프를 구동하는 인버터를 포함한다. 인버터는 외부로부터 입력되는 밝기 제어 전압에 따라 입력되는 직류 전류를 교류 전류로 변환한 후 램프에 인가하여 점등시키고 램프의 밝기를 조절하며, 램프에 흐르는 전류와 관련된 전압을 감지하고 감지된 전압에 기초하여 램프에 인가되는 전압을 피드백(feedback) 제어한다.A light source for a liquid crystal display, that is, a backlight device, typically uses several fluorescent lamps as a light source and includes an inverter for driving the lamp. The inverter converts the input DC current into AC current according to the brightness control voltage input from the outside, applies it to the lamp to light it, adjusts the brightness of the lamp, senses the voltage related to the current flowing through the lamp, and based on the detected voltage. To control the voltage applied to the lamp.

백라이트 장치는 램프의 위치에 따라서 액정 표시판의 밑에 배치된 직하형 백라이트와 가장자리에 배치된 가장자리형 백라이트로 구분된다. 직하형의 경우 비용 등의 문제 때문에 여러 개의 램프를 하나의 인버터에 병렬로 연결하는 병렬 구동 방식을 주로 사용하는데 이때 피드백 제어의 기준이 되는 감지 전압 또한 이들 램프에 흐르는 전류의 총합 또는 그 평균에 비례한다.The backlight device is classified into a direct type backlight disposed under the liquid crystal panel and an edge type backlight disposed at an edge according to the position of the lamp. In case of direct type, due to cost and other problems, a parallel driving method is used in which several lamps are connected in parallel to one inverter. At this time, the sense voltage which is the basis of feedback control is also proportional to the sum of the currents flowing through these lamps or the average thereof. do.

그런데 이와 같은 병렬 구동 방식의 경우, 각 램프마다 동작 특성이 다름에도 불구하고 각 램프의 평균 특성을 기준으로 피드백 제어가 이루어지므로 램프가 손상되거나 제대로 동작하지 않는 경우가 많다.However, in the case of such a parallel driving method, although the control characteristics are different for each lamp, the feedback control is performed based on the average characteristic of each lamp, so that the lamp is often damaged or does not operate properly.

예를 들어 램프를 매우 밝게 해야 하는 고휘도 상황인 경우 각 램프에 흐르는 전류의 크기가 램프가 손상될 수 있는 과전류에 가까울 수 있다. 이 경우 평균 전류로 볼 때 과전류는 아니지만, 일부 램프에는 과전류가 흐르고 다른 램프에는 평균 전류보다 낮은 전류가 흐를 수 있다. 그러므로 각 램프에 흐르는 평균 전류만으로 피드백 제어하면 과전류가 흐르는 램프는 손상되기 십상이다.For example, in high-brightness situations where the lamps need to be very bright, the magnitude of the current through each lamp can be close to the overcurrent that can damage the lamp. In this case, although it is not overcurrent in terms of average current, some lamps may have an overcurrent and others may have a current lower than the average current. Therefore, if the feedback control is performed only with the average current flowing through each lamp, the lamp with the overcurrent tends to be damaged.

이와는 달리 램프를 어둡게 해야 하는 저휘도 상황에서는 각 램프에 흐르는 전류의 크기가 램프가 소등될 수 있는 동작 전류에 가까울 수 있다. 이 경우 평균 전류로 볼 때 동작 전류보다 낮지는 않지만, 어떤 램프에는 동작 전류보다 낮은 전류가 흐르고 다른 램프에는 평균 전류보다 높은 전류가 흐를 수 있다. 그러므로 이 경우 역시 각 램프에 흐르는 평균 전류만으로 피드백 제어하면 동작 전류보다 낮은 전류가 흐르는 램프는 꺼지기 쉽다.In contrast, in low-luminance situations where lamps need to be dark, the magnitude of the current through each lamp can be close to the operating current at which the lamp can be turned off. In this case, the average current is not lower than the operating current, but a current lower than the operating current may flow in some lamps and a current higher than the average current in another lamp. Therefore, in this case, if the feedback control is performed only with the average current flowing through each lamp, the lamp with a current lower than the operating current tends to be turned off.

본 발명이 이루고자 하는 기술적 과제는 상이한 동작 특성의 차이로 인한 램프 동작의 불균형을 방지하는 것이다.The technical problem to be achieved by the present invention is to prevent the imbalance of the lamp operation due to the difference in the different operating characteristics.

본 발명이 이루고자 하는 다른 기술적 과제는 균일하지 않는 램프의 밝기로 인한 액정 표시 장치의 화질 불량을 개선하는 것이다.Another technical problem to be solved by the present invention is to improve a poor quality of a liquid crystal display due to uneven brightness of a lamp.

본 발명이 이루고자 하는 또 다른 기술적 과제는 램프의 수명을 연장시키는 것이다.Another technical problem to be achieved by the present invention is to extend the life of the lamp.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 사시도이다.2 is a perspective view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.3 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 본 발명의 한 실시예에 따른 램프 전압 감지부의 회로도이다.4 is a circuit diagram of a lamp voltage sensing unit according to an embodiment of the present invention.

도 5는 본 발명의 한 실시예에 따른 전압 비교부의 회로도이다.5 is a circuit diagram of a voltage comparison unit according to an embodiment of the present invention.

도 6은 본 발명의 한 실시예에 따른 최소값/최대값 선택부의 블록도이다.6 is a block diagram of a minimum / maximum value selection unit according to an embodiment of the present invention.

도 7은 본 발명의 한 실시예에 따른 최소값/최대값 선택부의 제1 신호 선택부에 대한 논리 회로도이다.7 is a logic circuit diagram of a first signal selector of a minimum / maximum value selector according to an embodiment of the present invention.

도 8은 본 발명의 한 실시예에 따른 최소값/최대값 선택부의 제1 신호 선택부에 대한 상세 회로도이다.8 is a detailed circuit diagram of a first signal selector of a minimum / maximum value selector according to an embodiment of the present invention.

이러한 기술적 과제를 이루기 위한 본 발명은 병렬로 연결된 복수의 광원을 포함하는 표시 장치용 광원의 병렬 구동 장치이다. 이 병렬 구동 장치는 상기 복수의 광원에 전압을 인가하여 상기 광원을 점멸시키는 인버터, 상기 복수의 광원 각각에 흐르는 전류와 관련된 전압을 검출하여 복수의 감지 전압으로서 출력하는 램프 전압 감지부, 상기 복수의 감지 전압 중 하나를 선택하여 피드백 신호로서 출력하는 피드백 신호 생성부, 그리고 외부로부터의 밝기 제어 전압과 상기 피드백 신호에 기초하여 상기 인버터를 제어하는 인버터 제어부를 포함한다. 상기 피드백 신호 생성부는 외부로부터의 밝기 제어 전압과 기준 전압에 기초하여 선택 신호를 생성하고, 상기 선택 신호의 상태에 기초하여 상기 복수의 감지 전압 중 하나를 선택하여 피드백 신호로서 출력한다. 또한 인버터 제어부는 상기 밝기 제어 전압과 상기 피드백 신호를 비교하여 그 비교 결과에 따라 상기 인버터를 제어한다.The present invention for achieving the technical problem is a parallel driving device of a light source for a display device including a plurality of light sources connected in parallel. The parallel driving device includes an inverter for applying a voltage to the plurality of light sources to blink the light source, a lamp voltage detection unit for detecting a voltage related to a current flowing through each of the plurality of light sources and outputting the detected voltage as a plurality of sensing voltages. And a feedback signal generator for selecting one of the sensed voltages and outputting the feedback signal as a feedback signal, and an inverter controller for controlling the inverter based on a brightness control voltage from the outside and the feedback signal. The feedback signal generation unit generates a selection signal based on a brightness control voltage and a reference voltage from the outside, and selects one of the plurality of sensing voltages based on a state of the selection signal and outputs it as a feedback signal. The inverter controller compares the brightness control voltage with the feedback signal and controls the inverter according to the comparison result.

상기 선택된 감지 전압은 상기 복수의 감지 전압 중에서 최대 감지 전압 또는 최소 감지 전압인 것이 바람직한다.Preferably, the selected sense voltage is a maximum sense voltage or a minimum sense voltage among the plurality of sense voltages.

이때, 상기 피드백 신호 생성부는 상기 밝기 제어 전압이 상기 기준 전압보다 높으면 최대 감지 전압을 선택하고, 상기 밝기 제어 전압이 상기 기준 전압보다 낮으면 최소 감지 전압을 선택한다.In this case, the feedback signal generator selects a maximum sensing voltage when the brightness control voltage is higher than the reference voltage, and selects a minimum sensing voltage when the brightness control voltage is lower than the reference voltage.

본 발명에서 피드백 신호 생성부는 상기 밝기 제어 전압과 상기 기준 전압을비교하여, 상기 기준 전압에 대한 상기 밝기 제어 전압의 값에 따라 상기 선택 신호의 상태를 정하여 출력하는 전압 비교부와 상기 선택 신호의 상태에 기초하여, 복수의 감지 전압 중에서 최소 감지 전압 또는 최대 감지 전압을 선택하여 출력하는 최소값/최대값 선택부를 포함하는 것이 바람직하다.In the present invention, the feedback signal generation unit compares the brightness control voltage and the reference voltage, and determines the state of the selection signal according to the value of the brightness control voltage with respect to the reference voltage. Based on the, it is preferable to include a minimum value / maximum value selector for selecting and outputting the minimum sensed voltage or the maximum sensed voltage among the plurality of sensed voltages.

상기 최소값/최대값 선택부는 두 개의 입력 전압을 인가받아 상기 두 입력 전압의 상대적 크기와 상기 선택 신호에 기초하여 상기 두 입력 전압 중에서 하나를 선택하여 출력하는 신호 선택부를 포함한다. 바람직하게, 신호 선택부는 상기 두 입력 전압의 크기를 비교하고, 상기 비교 결과에 따라 상태가 변하는 출력 신호를 출력하는 비교기, 상기 비교기의 출력 신호와 상기 선택 신호를 입력받아 상기 비교기의 출력 신호와 상기 선택 신호의 상태가 동일할 경우 제1 상태이고, 상기 비교기의 출력 신호와 상기 선택 신호의 상태가 다를 경우 제2 상태인 출력 신호를 출력하는 배타적 논리합 게이트부, 상기 배타적 논리합 게이트부의 출력 신호의 상태를 반전시켜 출력하는 반전부, 그리고 상기 배타적 논리합 게이트부의 출력 신호와 상기 반전부의 출력 신호에 기초하여, 상기 두 입력 전압 중에서 하나를 선택하여 출력하는 신호 출력부를 포함한다.The minimum / maximum selector includes a signal selector configured to receive two input voltages and select one of the two input voltages based on the relative magnitudes of the two input voltages and the selection signal. Preferably, the signal selector compares the magnitudes of the two input voltages, and outputs an output signal whose state changes according to the comparison result. The signal selector receives an output signal of the comparator and the selection signal, and outputs the output signal of the comparator and the An exclusive OR gate portion for outputting an output signal of a first state when the selection signal is the same and a second state when the output signal of the comparator is different from the output signal of the comparator, and the state of the output signal of the exclusive OR gate portion. And an inverting unit for inverting and outputting the signal, and a signal outputting unit for selecting and outputting one of the two input voltages based on the output signal of the exclusive OR gate and the output signal of the inverting unit.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

먼저, 본 발명의 실시예에 따른 액정 표시 장치에 대하여, 도면을 참고로 하여 상세하게 설명한다.First, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 사시도이며, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a block diagram of a liquid crystal display according to an embodiment of the present invention, FIG. 2 is a perspective view of a liquid crystal display according to an embodiment of the present invention, and FIG. 3 is a liquid crystal display according to an embodiment of the present invention. An equivalent circuit diagram for one pixel of the device.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 액정 표시판 조립체(300)로 빛을 조사하는 제1 내지 제4 램프부(911-914), 램프부(911-914)에 연결되어 있는 인버터(920), 해당 램프부(911-914)에 각각 연결된 제1 내지 제4 램프 전압 감지부(941-944), 밝기 제어 전압(V_dim)이 입력되는 전압 비교부(950), 각 램프 전압 감지부(941-941)와 전압 비교부(950)에 연결된 최소값/최대값 선택부(960), 최소값/최대값 선택부(960)와 인버터(920)에 연결된 인버터 제어부(930), 그리고 이들을 제어하는 신호 제어부(signal controller)(600)를 포함한다.As shown in FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a data driver 500 connected thereto. The gray voltage generator 800 connected to the 500, the first to fourth lamp parts 911-914 to emit light to the liquid crystal panel assembly 300, and the inverter 920 connected to the lamp parts 911-914. ), The first to fourth lamp voltage detectors 941-944 connected to the corresponding lamp units 911-914, the voltage comparator 950 to which the brightness control voltage V _dim is input, and the respective lamp voltage detectors. The minimum / maximum value selection unit 960 connected to the 941-941 and the voltage comparator 950, the inverter control unit 930 connected to the minimum / maximum value selection unit 960 and the inverter 920, and controlling them. A signal controller 600.

한편, 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치를 구조적으로 보면, 표시부(330)와 백라이트부(340)를 포함하는 액정 모듈(350)과 액정 모듈(350)을 수납하는 전면 및 후면 케이스(361, 362)를 포함한다.Meanwhile, as shown in FIG. 2, when the LCD according to the exemplary embodiment of the present invention is structurally shown, the liquid crystal module 350 and the liquid crystal module 350 including the display unit 330 and the backlight unit 340 are shown. It includes a front and rear case (361, 362) for receiving.

표시부(330)는 액정 표시판 조립체(300)와 이에 부착된 게이트 FPC(flexible printed circuit) 기판(410) 및 데이터 FPC 기판(510), 그리고 해당 FPC 기판(410, 510)에 부착되어 있는 게이트 PCB(printed circuit board)(450) 및 데이터 PCB(550)를 포함한다.The display unit 330 includes a liquid crystal panel assembly 300, a gate flexible printed circuit (FPC) substrate 410 and a data FPC substrate 510 attached thereto, and a gate PCB attached to the corresponding FPC substrates 410 and 510. printed circuit board 450 and data PCB 550.

액정 표시판 조립체(300)는, 도 2 및 도 3에 도시한 바와 같이 구조적으로 볼 때 하부 표시판(100) 및 상부 표시판(200)과 그 사이에 들어 있는 액정층(3)을 포함하며, 도 1에 도시한 바와 같이 등가 회로로 볼 때 복수의 표시 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.The liquid crystal panel assembly 300 includes a lower panel 100 and an upper panel 200 and a liquid crystal layer 3 interposed therebetween, as shown in FIGS. 2 and 3. As shown in FIG. _1, the display circuit includes a plurality of display signal lines G ₁ -G _n , D ₁ -D _m , and a plurality of pixels connected thereto and arranged in a substantially matrix form.

표시 신호선(G₁-G_n, D₁-D_m)은 하부 표시판(100)에 구비되어 있으며, 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D₁-D_m)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.The display signal lines G ₁ -G _n and D ₁ -D _m are provided on the lower panel 100 and transmit a plurality of gate lines G ₁ -G _n to transfer a gate signal (also called a “scan signal”). And a data line D ₁ -D _m for transmitting a data signal. The gate lines G ₁ -G _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend substantially in the column direction and are substantially parallel to each other.

각 화소는 표시 신호선(G₁-G_n, D₁-D_m)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(C_lc) 및 유지 축전기(storage capacitor)(C_st)를 포함한다. 유지 축전기(C_st)는 필요에 따라 생략할 수 있다.Each pixel includes a switching element Q connected to a display signal line G ₁ -G _n , D ₁ -D _m , a liquid crystal capacitor C _lc , and a storage capacitor C _st connected thereto. It includes. The holding capacitor C _st can be omitted as necessary.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G₁-G_n) 및 데이터선(D₁-D_m)에 연결되어 있으며, 출력 단자는 액정 축전기(C_lc) 및 유지 축전기(C_st)에 연결되어 있다.The switching element Q is provided on the lower panel 100, and the control terminal and the input terminal are connected to the gate line G ₁ -G _n and the data line D ₁ -D _m, respectively. The output terminal is connected to the liquid crystal capacitor C _lc and the storage capacitor C _st .

액정 축전기(C_lc)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(V_com)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.The liquid crystal capacitor C _lc has two terminals, the pixel electrode 190 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 190 and 270 It functions as a dielectric. The pixel electrode 190 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives a common voltage V _com . Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, both electrodes 190 and 270 may be linear or rod-shaped.

유지 축전기(C_st)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(V_com) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(C_st)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor C _st is formed by superimposing a separate signal line (not shown) and the pixel electrode 190 provided on the lower panel 100, and a predetermined voltage such as a common voltage V _com is applied to the separate signal line. Is approved. However, the storage capacitor C _st may be formed such that the pixel electrode 190 overlaps the front gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색필터(230)를 구비함으로써 가능하다. 도 3에서 색 필터(230)는 상부 표시판(200)의 해당 영역에 형성되어 있지만 이와는 달리 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.Meanwhile, in order to implement color display, each pixel should be able to display color, which is possible by providing a red, green, or blue color filter 230 in a region corresponding to the pixel electrode 190. In FIG. 3, the color filter 230 is formed in a corresponding region of the upper panel 200. Alternatively, the color filter 230 may be formed above or below the pixel electrode 190 of the lower panel 100.

액정 분자들은 화소 전극(190)과 공통 전극(270)이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.The liquid crystal molecules change their arrangement according to the electric field generated by the pixel electrode 190 and the common electrode 270, and thus the polarization of light passing through the liquid crystal layer 3 changes. The change in polarization is represented by a change in transmittance of light by a polarizer (not shown) attached to the display panels 100 and 200.

계조 전압 생성부(800)는 데이터 PCB(550)에 구비되어 있으며 액정 표시 장치의 휘도와 관련된 복수의 계조 전압을 생성한다.The gray voltage generator 800 is provided in the data PCB 550 and generates a plurality of gray voltages related to the luminance of the liquid crystal display.

게이트 구동부(400)는 칩의 형태로 각 게이트 FPC 기판(410) 위에 장착되어 있으며, 액정 표시판 조립체(300)의 게이트선(G₁-G_n)에 연결되어 외부로부터의 게이트 온 전압(V_on)과 게이트 오프 전압(V_off)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.The gate driver 400 is mounted on each gate FPC substrate 410 in the form of a chip. The gate driver 400 is connected to the gate lines G ₁ -G _n of the liquid crystal panel assembly 300 so as to provide a gate-on voltage V _on from the outside. ) And a gate signal composed of a combination of the gate off voltage V _off are applied to the gate lines G ₁ -G _n .

데이터 구동부(500)는 칩의 형태로 각 데이터 FPC 기판(510) 위에 장착되어 있으며, 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 데이터선(D₁-D_m)에 인가한다.The data driver 500 is mounted on each data FPC substrate 510 in the form of a chip, and is connected to the data lines D ₁ -D _m of the liquid crystal panel assembly 300 to provide the data driver 500 from the gray voltage generator 800. The gray voltage is selected and applied to the data lines D ₁ -D _m as data signals.

본 발명의 다른 실시예에 따르면 게이트 구동부(400) 및/또는 데이터구동부(500)는 칩의 형태로 하부 표시판(100) 위에 장착되며, 또다른 실시예에 따르면 하부 표시판(100)의 다른 소자들과 동일한 공정으로 형성된다. 이 두 가지 경우 게이트 PCB(450)와 게이트 FPC 기판(410)은 생략될 수 있다.According to another embodiment of the present invention, the gate driver 400 and / or the data driver 500 are mounted on the lower panel 100 in the form of a chip, and according to another exemplary embodiment, other elements of the lower panel 100 may be provided. It is formed in the same process as. In both cases, the gate PCB 450 and the gate FPC substrate 410 may be omitted.

백라이트부(340)는 액정 표시판 조립체(300)의 하부에 장착되어 있는 복수의 램프(341)와 조립체(300)와 램프(341) 사이에 위치하며 램프(341)로부터의 빛을 조립체(300)로 유도 및 확산하는 도광판(342) 및 복수의 광학 시트(343), 그리고 램프(341)의 하부에 위치하며 램프(341)로부터의 빛을 조립체(300) 쪽으로 반사시키는 반사판(344)을 포함한다.The backlight unit 340 is positioned between the plurality of lamps 341 and the assembly 300 and the lamp 341, which are mounted under the liquid crystal panel assembly 300, and emits light from the lamps 341. A light guide plate 342 and a plurality of optical sheets 343 guiding and diffusing therein, and a reflecting plate 344 positioned below the lamp 341 and reflecting light from the lamp 341 toward the assembly 300. .

각 램프(341)는 도 1에서 램프부(911-914)로 도시되어 있으며, 본 실시예에서는 램프로 형광 램프를 사용한다. 그러나 발광 다이오드(LED) 등도 램프로서 사용될 수 있다. 또한 본 실시예에서는 네 개의 램프부만을 도시하였지만, 필요에 따라 증감될 수 있다.Each lamp 341 is shown in Fig. 1 as lamp sections 911-914, and in this embodiment, a fluorescent lamp is used as the lamp. However, light emitting diodes (LEDs) and the like can also be used as lamps. In addition, although only four lamp units are shown in the present embodiment, they may be increased or decreased as necessary.

인버터(920), 램프 전압 감지부(941-944), 전압 비교부(950), 최소값/최대값 선택부(960) 및 인버터 제어부(930)는 별도로 장착된 인버터 PCB(도시하지 않음)에 구비될 수도 있고 게이트 PCB(450)나 데이터 PCB(550)에 구비될 수도 있다.The inverter 920, the lamp voltage detector 941-944, the voltage comparator 950, the minimum / maximum value selector 960, and the inverter controller 930 are provided on a separately mounted inverter PCB (not shown). The gate PCB 450 or the data PCB 550 may be provided.

신호 제어부(600)는 데이터 PCB(550) 또는 게이트 PCB(450)에 구비되어 있으며, 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 해당하는 제어 신호를 게이트 구동부(400) 및 데이터 구동부(500)에 공급한다.The signal controller 600 is provided in the data PCB 550 or the gate PCB 450 and generates a control signal for controlling operations of the gate driver 400 and the data driver 500, and generates a corresponding control signal. The gate driver 400 and the data driver 500 are supplied to the gate driver 400 and the data driver 500.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.Next, the display operation of the liquid crystal display will be described in more detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(V_sync)와 수평 동기 신호(H_sync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(R', G', B')는 데이터 구동부(500)로 내보낸다.The signal controller 600 inputs an input control signal for controlling the RGB image signals R, G, and B and their display from an external graphic controller (not shown), for example, a vertical sync signal V _sync and a horizontal sync signal. (H _sync ), a main clock (MCLK), a data enable signal (DE) is provided. The signal controller 600 generates a gate control signal CONT1 and a data control signal CONT2 based on the input control signal, and adjusts the image signals R, G, and B to match the operating conditions of the liquid crystal panel assembly 300. After appropriately processing, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signals R ', G', and B 'are sent to the data driver 500.

게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.The gate control signal CONT1 includes a vertical synchronization start signal STV indicating the start of output of the gate on pulse (gate on voltage section), a gate clock signal CPV for controlling the output timing of the gate on pulse, and a gate on pulse. An output enable signal OE or the like that defines a width.

데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(V_com)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.The data control signal CONT2 is a load for applying a corresponding data voltage to the horizontal synchronization start signal STH indicating the start of input of the image data R ', G', and B 'and the data lines D ₁ -D _m . Signal LOAD, inverted signal RVS and data that inverts the polarity of the data voltage with respect to common voltage V _com (hereinafter referred to as " polarity of data voltage " by reducing " polarity of data voltage with respect to common voltage "). Clock signal HCLK and the like.

계조 전압 생성부(800)는 액정 표시 장치의 휘도와 관련된 복수의 계조 전압을 생성하여 데이터 구동부(500)에 인가한다.The gray voltage generator 800 generates a plurality of gray voltages related to the luminance of the liquid crystal display and applies them to the data driver 500.

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(R', G', B')를 차례로 입력받고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환한다.The data driver 500 sequentially receives image data R ′, G ′, and B ′ corresponding to one row of pixels according to the data control signal CONT2 from the signal controller 600, and generates a gray voltage generator ( The image data R ', G', B 'is converted into the corresponding data voltage by selecting the gray voltage corresponding to each of the image data R', G ', and B' among the gray voltages from the 800.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(V_on)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시킨다.The gate driver 400 applies the gate-on voltage V _on to the gate lines G ₁ -G _n in response to the gate control signal CONT1 from the signal controller 600, thereby applying the gate lines G ₁ -G _n. Turn on the switching element (Q) connected to.

하나의 게이트선(G₁-G_n)에 게이트 온 전압(V_on)이 인가되어 이에 연결된 한 행의 스위칭 소자(Q)가 턴 온되어 있는 동안[이 기간을 "1H" 또는 "1 수평 주기(horizontal period)"이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 데이터 구동부(400)는 각 데이터 전압을 해당 데이터선(D₁-D_m)에 공급한다. 데이터선(D₁-D_m)에 공급된 데이터 전압은 턴온된 스위칭 소자(Q)를 통해 해당 화소에 인가된다.The gate-on voltage V _on is applied to one gate line G ₁ -G _n so that a row of switching elements Q connected thereto is turned on (this period is "1H" or "1 horizontal period). (horizontal period) "and equal to one period of the horizontal sync signal Hsync, the data enable signal DE, and the gate clock CPV], and the data driver 400 assigns each data voltage to a corresponding data line D. ₁ -D _m ). The data voltage supplied to the data lines D ₁ -D _m is applied to the corresponding pixel through the turned-on switching element Q.

이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(V_on)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나("라인 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다("도트 반전").In this manner, the gate-on voltages V _{on are} sequentially applied to all the gate lines G ₁ -G _n during one frame to apply data voltages to all the pixels. At the end of one frame, the next frame is started and the state of the inversion signal RVS applied to the data driver 500 is controlled so that the polarity of the data voltage applied to each pixel is reversed from the polarity of the previous frame. "). In this case, the polarity of the data voltage flowing through one data line may be changed (“line inversion”) within one frame or the polarity of the data voltage applied to one pixel row may be different according to the characteristics of the inversion signal RVS ( "Dot reversal").

한편, 전압 비교부(950)는 입력되는 밝기 제어 전압(V_dim)과 이미 정해져 있는 기준 전압(Vref)을 비교하고, 그 비교 결과를 선택 신호(Vsel)로서 출력한다. 기준 전압(Vref)은 램프부(911-914)의 동작 특성에 따라 임의로 조정될 수 있음은 당연하다. 본 실시예에서, 밝기 제어 전압(V_dim)이 기준 전압(Vref) 이상이면 램프부(911-914)의 평균 휘도가 일정 수준 이상의 고휘도이어서 각 램프부(911-914)에 흐르는 전류가 높다는 것을 뜻한다. 반대로, 밝기 제어 전압(V_dim)이 기준 전압(Vref) 이하이면 램프부(911-914)의 평균 휘도가 일정 수준 이하의 저휘도이어서 각 램프부(911-914)에 흐르는 전류가 낮음을 의미한다.The voltage comparator 950 compares the input brightness control voltage V _dim with a predetermined reference voltage Vref and outputs the comparison result as the selection signal Vsel. It is obvious that the reference voltage Vref may be arbitrarily adjusted according to the operating characteristics of the lamp units 911-914. In the present embodiment, when the brightness control voltage V _dim is equal to or greater than the reference voltage Vref, it is understood that the average luminance of the lamp units 911-914 is higher than a predetermined level so that the current flowing through each lamp unit 911-914 is high. It means. On the contrary, when the brightness control voltage V _dim is lower than or equal to the reference voltage Vref, the average luminance of the lamp units 911-914 is lower than a predetermined level, which means that a current flowing through each lamp unit 911-914 is low. do.

밝기 제어 전압(V_dim)은 사용자가 조절할 수 있는 별도의 입력 장치에서 직접 입력될 수도 있고 신호 제어부(600)를 통하여 입력될 수도 있다.The brightness control voltage V _dim may be directly input from a separate input device that can be adjusted by the user or may be input through the signal controller 600.

인버터(920)는 인버터 제어부(930)로부터의 인버터 제어 신호(ICS)에 따라 직류인 인버터 구동 전압(VIN)을 교류 전압으로 변환 및 변압하여 램프부(911-914)에 인가하고, 이 전압에 따라 각 램프부(911-914)가 점멸되고 램프부(911-914)의 밝기가 제어된다.The inverter 920 converts and converts the inverter driving voltage VIN, which is a direct current, into an alternating voltage according to the inverter control signal ICS from the inverter control unit 930 and applies the voltage to the lamp units 911-914. Accordingly, each lamp unit 911-914 flashes and the brightness of the lamp unit 911-914 is controlled.

각 램프 전압 감지부(941-944)는 해당 램프부(911-914)에 흐르는 전류와 관련된 감지 전압(VL1-VL4)을 검출하여 최소값/최대값 선택부(960)에 제공한다. 이때 감지 전압(VL1-VL4)은 해당 램프부(911-914)에 흐르는 전류량과 거의 비례한다.Each lamp voltage detector 941-944 detects the detection voltages VL1-VL4 related to the current flowing through the corresponding lamp units 911-914, and provides the detected voltages VL1-VL4 to the minimum / maximum value selector 960. In this case, the sensing voltages VL1-VL4 are substantially proportional to the amount of current flowing through the corresponding lamp units 911-914.

최소값/최대값 선택부(960)는 전압 비교부(950)로부터의 선택 신호(Vsel)에 기초하여 램프 전압 감지부(941-944)로부터의 감지 신호(VL1-VL4) 중 최소값 또는 최대값을 선택하여 피드백 신호(VFB)로서 인버터 제어부(930)에 공급한다. 본 실시예에서는 선택 신호(Vsel)가 저휘도를 나타내는 경우 감지 신호(VL1-VL4) 중 최소값을 출력하고, 반대로 고휘도를 나타내는 경우 최대값을 출력한다.The minimum value / maximum value selector 960 selects the minimum or maximum value among the detection signals VL1-VL4 from the lamp voltage detectors 941-944 based on the selection signal Vsel from the voltage comparator 950. It selects and supplies it to the inverter control part 930 as a feedback signal VFB. In the present embodiment, when the selection signal Vsel indicates low luminance, the minimum value of the detection signals VL1-VL4 is output. On the contrary, when the selection signal Vsel indicates low luminance, the maximum value is output.

밝기 제어 전압(V_dim)이 기준 전압(Vref)보다 높은 고휘도 상황이라면, 각 램프부(911-914)에 흐르는 전류가 클 것이므로 소등되거나 점등 상태가 불량한 램프부(941-944)가 있다기보다는 오히려 과전류로 인해 손상될 염려가 있는 램프부(941-944)가 있을 가능성이 높기 때문에 가장 큰 전류가 흐르는 램프부(941-944)만을 제어하면 충분하다. 그러므로 인버터 제어부(930)에 제공되는 피드백 신호(VFB)는 가장 높은 감지 전압이 된다.If the brightness control voltage V _dim is higher than the reference voltage Vref, the current flowing through each lamp unit 911-914 will be large, so that there is a lamp unit 941-944 that is turned off or poorly lit. On the contrary, since there is a high possibility that there are lamp parts 941-944 which may be damaged by over current, it is sufficient to control only the lamp parts 941-944 through which the largest current flows. Therefore, the feedback signal VFB provided to the inverter controller 930 becomes the highest sensed voltage.

반대로, 밝기 제어 전압(V_dim)이 기준 전압(Vref)보다 낮은 저휘도 상황이라면, 각 램프부(911-914)에 흐르는 전류가 작을 것이므로 과전류로 인해 손상될 염려가 있는 램프부(941-944)가 있다기보다는 소등되거나 점등 상태가 불량한 램프부(941-944)가 있기 때문에 가장 작은 전류가 흐르는 램프부(941-944)만을 제어하면 충분하다. 그러므로 인버터 제어부(930)에 제공되는 피드백 신호(VFB)는가장 낮은 감지 전압이 된다.On the contrary, if the brightness control voltage V _dim is lower than the reference voltage Vref, the lamp portion 941-944 may be damaged due to overcurrent since the current flowing through each lamp portion 911-914 is small. It is sufficient to control only the lamp portion 941-944 through which the smallest current flows, because there is a lamp portion 941-944 that is turned off or poorly lit, rather than. Therefore, the feedback signal VFB provided to the inverter controller 930 becomes the lowest sensing voltage.

인버터 제어부(930)는 최소값/최대값 선택부(960)로부터의 피드백 신호(VFB)를 밝기 제어 전압(V_dim)과 비교하고 그 결과에 따라 인버터(920)의 동작을 제어하는 펄스폭 변조(pulse width modulation, PWM) 신호인 인버터 제어 신호(ICS)를 인버터(920)에 인가한다. 이때, 피드백 신호(VFB)가 밝기 제어 전압(V_dim)보다 낮으면 램프부(911-914)에 더욱 높은 전압이 인가되도록 인버터 제어 신호(ICS)의 펄스 폭을 크게 해주고, 반대로 피드백 신호(VFB)가 밝기 제어 전압(V_dim)보다 높으면 램프부(911-914)에 인가되는 전압이 낮아지도록 인버터 제어 신호(ICS)의 펄스 폭을 줄여준다.The inverter controller 930 compares the feedback signal VFB from the minimum value / maximum value selector 960 with the brightness control voltage V _dim and controls the operation of the inverter 920 according to the result. The inverter control signal ICS, which is a pulse width modulation (PWM) signal, is applied to the inverter 920. At this time, when the feedback signal VFB is lower than the brightness control voltage V _dim , the pulse width of the inverter control signal ICS is increased so that a higher voltage is applied to the lamp units 911-914, and conversely, the feedback signal VFB Is higher than the brightness control voltage V _dim , the pulse width of the inverter control signal ICS is reduced to lower the voltage applied to the lamp units 911-914.

그러면 각 램프부(911-914)로부터의 감지 신호(VL1-VL4)와 외부로부터의 밝기 제어 전압(V_dim)에 기초하여 피드백 신호(VFB)를 생성하는 동작에 대하여 도 4 내지 도 8을 참고로 하여 상세히 설명한다.4 to 8 for an operation of generating the feedback signal VFB based on the detection signals VL1 -VL4 from the lamp units 911-914 and the brightness control voltage V _dim from the outside. This will be described in detail.

도 4는 본 발명의 한 실시예에 따른 램프 전압 감지부의 회로도이고, 도 5는 본 발명의 한 실시예에 따른 전압 비교부의 회로도이다. 또한 도 6은 본 발명의 한 실시예에 따른 최소값/최대값 선택부의 블록도이고, 도 7은 본 발명의 한 실시예에 따른 최소값/최대값 선택부의 제1 신호 선택부에 대한 논리 회로도이며, 도 8은 본 발명의 한 실시예에 따른 최소값/최대값 선택부의 제1 신호 선택부에 대한 상세 회로도이다.4 is a circuit diagram of a lamp voltage detector according to an embodiment of the present invention, and FIG. 5 is a circuit diagram of a voltage comparator according to an embodiment of the present invention. FIG. 6 is a block diagram of a minimum / maximum value selection unit according to an embodiment of the present invention, and FIG. 7 is a logic circuit diagram of a first signal selection unit of a minimum / maximum value selection unit according to an embodiment of the present invention. 8 is a detailed circuit diagram of a first signal selector of a minimum / maximum value selector according to an embodiment of the present invention.

도 4에 도시한 바와 같이, 각 램프부(911-914)는 램프(LAM1-LAN4)를 포함하고, 제1 내지 제4 램프 전압 감지부(941-944)는 모두 거의 동일한 구조를 갖고 있으므로 하나의 램프 전압 감지부(941)의 구조만을 도시하고 설명한다.As shown in FIG. 4, each lamp unit 911-914 includes a lamp LAM1-LAN4, and the first to fourth lamp voltage detection units 941-944 all have substantially the same structure. Only the structure of the lamp voltage detecting unit 941 of FIG.

도 4에 도시한 것처럼, 램프 전압 감지부(941)는 램프(LAM1)와 접지 사이에 연결된 한 쌍의 저항(R411, R412)으로 이루어진 제1 분압기, 제1 분압기(R411, R412)의 출력으로부터 순방향으로 연결된 다이오드(D411), 다이오드(D411)와 접지 사이에 연결된 한 쌍의 저항(R413, R414)으로 이루어진 제2 분압기, 제2 분압기(R413, R414)의 출력과 접지 사이에 연결되어 제1 감지 전압(VL1)을 출력하는 축전기(C1)를 포함한다.As shown in FIG. 4, the lamp voltage sensing unit 941 is configured from an output of a first voltage divider and a first voltage divider R411 and R412 formed of a pair of resistors R411 and R412 connected between the lamp LAM1 and ground. A diode divider (D411) connected in the forward direction, a pair of resistors (R413, R414) connected between the diode (D411) and ground connected between the output and the ground of the second divider (R413, R414) and the first Capacitor C1 for outputting sensing voltage VL1 is included.

도 5에 도시한 바와 같이, 전압 비교부(950)는 전원(Vdd)과 접지 사이에 연결된 한 쌍의 저항(R51, R52)으로 이루어지고 출력으로 기준 전압(Vref)을 출력하는 분압기, 분압기(R51, R52)로부터의 기준 전압(Vref)이 인가되는 비반전 단자와 신호 제어부(600)로부터의 밝기 제어 전압(V_dim)이 인가되는 반전 단자와 선택 신호(Vsel)를 출력하는 출력 단자를 가지고 있는 비교기(951)를 포함한다.As illustrated in FIG. 5, the voltage comparator 950 includes a pair of resistors R51 and R52 connected between the power supply Vdd and the ground and outputs a reference voltage Vref as an output. A non-inverting terminal to which the reference voltage Vref from R51 and R52 is applied, an inverting terminal to which the brightness control voltage V _dim from the signal control unit 600 is applied, and an output terminal to output the selection signal Vsel. Comparator 951.

도 6에 도시한 바와 같이, 최소값/최대값 선택부(960)는 제1 및 제2 램프 전압 감지부(941, 942)와 전압 비교부(950)에 연결되어 있는 제1 신호 선택부(961), 제3 및 제4 램프 전압 감지부(943, 944)와 전압 비교부(950)에 연결되어 있는 제2 신호 선택부(962), 그리고 제1 및 제2 신호 선택부(961), 전압 비교부(950) 및 인버터 제어부(930)에 연결되어 있는 제3 신호 선택부(963)를 포함한다.As shown in FIG. 6, the minimum / maximum value selector 960 includes a first signal selector 961 connected to the first and second lamp voltage detectors 941 and 942 and the voltage comparator 950. ), A second signal selector 962 connected to the third and fourth lamp voltage detectors 943 and 944 and the voltage comparator 950, and a first and second signal selector 961 and a voltage. And a third signal selector 963 connected to the comparator 950 and the inverter controller 930.

이들 제1 내지 제3 신호 선택부(963)는 다른 부분과의 연결 관계만 서로 상이할 뿐 그 구조는 모두 동일하므로, 본 명세서에서는 도 7 및 도 8을 참고로 하여 제1 신호 선택부(961)의 구조에 대해서만 상세히 설명한다.These first to third signal selectors 963 differ only from one another in connection with other parts, and their structures are the same. Therefore, in the present specification, the first signal selectors 961 will be described with reference to FIGS. 7 and 8. Only the structure of) will be described in detail.

도 7에 도시한 바와 같이, 제1 신호 선택부(961)는 입력되는 제1 및 제2 감지 신호(VL1, VL2)를 비교하는 비교기(971), 비교기(971)로부터의 출력 신호(A1)와 전압 비교부(950)로부터의 선택 신호(Vsel)를 입력으로 하는 XOR 게이트(972), XOR 게이트(972)로부터의 출력 신호(A2)를 반전시키는 반전기(973), 그리고 XOR 게이트(972)로부터의 출력 신호(A2)와 그 반전 신호(A3)에 따라 입력된 전압 감지 신호(VL1, VL2) 중 하나를 선택하여 제1 전압 선택 신호(VLA1)로 출력하는 신호 출력부(974)를 포함한다.As illustrated in FIG. 7, the first signal selector 961 includes a comparator 971 comparing the input first and second sensing signals VL1 and VL2 and an output signal A1 from the comparator 971. And an XOR gate 972 for inputting the selection signal Vsel from the voltage comparator 950, an inverter 933 for inverting the output signal A2 from the XOR gate 972, and an XOR gate 972. A signal output unit 974 that selects one of the input voltage sensing signals VL1 and VL2 according to the output signal A2 and the inverting signal A3 from the output signal A1 and outputs the first voltage selection signal VLA1. Include.

도 8에 도시한 바와 같이, 비교기(971)는 각각 제1 및 제2 감지 신호(VL1, VL2)가 인가되는 비반전 단자와 반전 단자를 포함한다.As shown in FIG. 8, the comparator 971 includes a non-inverting terminal and an inverting terminal to which the first and second sensing signals VL1 and VL2 are applied, respectively.

XOR 게이트(972)는 전원 전압(Vdd)에 대하여 병렬로 연결된 한 쌍의 제1 및 제2 N형 모스 트랜지스터(Tr1, Tr2), 그리고 전원 전압(Vdd)과 트랜지스터쌍(Tr1, Tr2)의 사이에 연결된 저항(R1)을 포함한다. 제1 트랜지스터(Tr1)는 비교기(971)의 출력 신호(A1)가 인가되는 게이트와 전압 비교부(950)의 선택 신호(Vsel)가 인가되는 소스를 가지고 있고, 제2 트랜지스터(Tr2)는 이와 반대로 전압 비교부(950)의 선택 신호(Vsel)가 인가되는 게이트와 비교기(971)의 출력 신호(A1)가 인가되는 소스를 가지고 있다. 두 트랜지스터(Tr1, Tr2)의 드레인은 저항(R1)에 공통으로 연결되어 있으며, XOR 게이트(972)의 출력 신호(A2)는 트랜지스터(Tr1, Tr2)의 드레인으로부터 나온다.The XOR gate 972 is a pair of first and second N-type MOS transistors Tr1 and Tr2 connected in parallel to the power supply voltage Vdd and between the power supply voltage Vdd and the pair of transistors Tr1 and Tr2. It includes a resistor (R1) connected to. The first transistor Tr1 has a gate to which the output signal A1 of the comparator 971 is applied and a source to which the selection signal Vsel of the voltage comparator 950 is applied, and the second transistor Tr2 is the same. On the contrary, it has a gate to which the selection signal Vsel of the voltage comparator 950 is applied and a source to which the output signal A1 of the comparator 971 is applied. The drains of the two transistors Tr1 and Tr2 are connected in common to the resistor R1, and the output signal A2 of the XOR gate 972 comes from the drains of the transistors Tr1 and Tr2.

반전기(973)는 접지에 연결된 저항(R2), 그리고 XOR 게이트(972)의 출력(A2)에 연결된 게이트와 전원 전압(Vdd)에 연결된 소스 및 저항(R2)에 연결된 드레인을 포함하는 P형의 제3 모스 트랜지스터(Tr3)를 포함한다.Inverter 973 is a P-type including a resistor (R2) connected to ground, a gate connected to the output (A2) of the XOR gate 972 and a source connected to the supply voltage (Vdd) and a drain connected to the resistor (R2) The third MOS transistor Tr3.

신호 출력부(974)는 직렬로 연결된 한 쌍의 제4 및 제5 N형 모스 트랜지스터(Tr4, Tr5)를 포함한다. 제4 트랜지스터(Tr4)의 게이트에는 XOR 게이트(972)의 출력 신호(A2)가, 드레인에는 제2 감지 신호(VL2)가 인가되고, 제5 트랜지스터(Tr5)의 게이트에는 반전기(973)의 출력 신호(A3)가, 드레인에는 제1 감지 신호(VL1)이 인가되며, 두 트랜지스터(Tr4, Tr5)의 드레인은 서로 연결되어 출력 신호(VLA1)를 출력하는 출력단을 이룬다.The signal output unit 974 includes a pair of fourth and fifth N-type MOS transistors Tr4 and Tr5 connected in series. The output signal A2 of the XOR gate 972 is applied to the gate of the fourth transistor Tr4, the second sensing signal VL2 is applied to the drain, and the inverter 973 is applied to the gate of the fifth transistor Tr5. The first detection signal VL1 is applied to the output signal A3 and the drain, and the drains of the two transistors Tr4 and Tr5 are connected to each other to form an output terminal for outputting the output signal VLA1.

이러한 구조를 갖는 각 장치(941-944, 950, 960)의 동작에 대하여 설명한다.The operation of each of the devices 941-944, 950, 960 having such a structure will be described.

먼저, 램프 전압 감지부(941-944)는 램프(LAM1)로부터의 출력 전압을 제1 분압기(R411, R412)로 분압하고 다이오드(D411)로 정류한다. 정류된 전압은 다시 제2 분압기(R413, R414)에 의해 분압된 후 축전기(C411)에 충전되고, 제1 감지 신호(VL1)로서 최소값/최대값 선택부(960)에 제공된다.First, the lamp voltage detector 941-944 divides the output voltage from the lamp LAM1 by the first voltage dividers R411 and R412 and rectifies the diode D411. The rectified voltage is divided by the second voltage divider R413 and R414 and then charged in the capacitor C411 and provided to the minimum / maximum value selector 960 as the first detection signal VL1.

또한 전압 비교부(950)의 분압기(R51, R52)는 전원 전압(Vdd)을 분압하여 기준 전압(Vref)으로서 비교기(951)의 비반전 단자에 인가한다. 이때 분압기(R51, R52)의 저항비는 고휘도와 저휘도의 구분 기준에 따라 결정된다.The voltage divider R51 and R52 of the voltage comparator 950 divide the power supply voltage Vdd and apply it to the non-inverting terminal of the comparator 951 as a reference voltage Vref. In this case, the resistance ratios of the voltage dividers R51 and R52 are determined according to the criteria for distinguishing between high and low luminance.

비교기(951)는 외부로부터 반전 단자에 입력되는 밝기 제어 전압(V_dim)을 기준 전압(Vref)과 비교한 후 그 결과를 선택 신호(Vsel)로서 최소값/최대값선택부(960)에 입력한다. 즉, 밝기 제어 전압(V_dim)이 기준 전압(V_ref)보다 클 경우엔 "로우(low)" 상태의 선택 신호(Vsel)를 출력하고, 반대로 밝기 제어 전압(V_dim)이 기준 전압(V_ref)보다 작을 경우엔 "하이(high)" 상태의 선택 신호(Vsel)를 출력한다.The comparator 951 compares the brightness control voltage V _dim input to the inverting terminal from the outside with the reference voltage Vref and inputs the result to the minimum value / maximum value selector 960 as the selection signal Vsel. . That is, when the brightness control voltage V _dim is greater than the reference voltage V _ref , the selection signal Vsel in the “low” state is output, and the brightness control voltage V _dim is the reference voltage V _ref ), the select signal Vsel is output in a " high " state.

최소값/최대값 선택부(960)의 제1 신호 선택부(961)는 제1 및 제2 램프 전압 감지부(941-942)로부터의 제1 및 제2 감지 전압(VL1, VL2)을 비교한 후 전압 비교부(950)로부터의 선택 신호(Vsel)에 따라 두 개의 감지 전압(VL1, VL2) 중에서 하나를 선택하여 제1 전압 선택 신호(VLA1)로서 출력하고, 제2 신호 선택부(962)는 제3 및 제4 램프 전압 감지부(943-944)로부터의 제3 및 제4 감지 전압(VL3, VL4)을 비교한 후 전압 비교부(950)로부터의 선택 신호(Vsel)에 따라 두 개의 감지 전압(VL3, VL4) 중에서 하나를 선택하여 제2 전압 선택 신호(VLA2)로서 출력한다. 이어, 제3 신호 선택부((63)는 제1 및 제2 전압 선택 신호(VLA1, VLA2)를 비교한 후 전압 비교부(950)로부터의 선택 신호(Vsel)에 따라 제1 및 제2 전압 선택 신호(VLA1, VLA2) 중에서 하나를 선택하여 피드백 신호(VFB)로서 인버터 제어부(930)에 제공한다.The first signal selector 961 of the minimum / maximum value selector 960 compares the first and second sensed voltages VL1 and VL2 from the first and second ramp voltage detectors 941-942. After selecting one of the two sensing voltages VL1 and VL2 according to the selection signal Vsel from the voltage comparison unit 950, the second voltage selection unit 962 outputs the first voltage selection signal VLA1. Compares the third and fourth sensing voltages VL3 and VL4 from the third and fourth lamp voltage sensing units 943-944, and then selects two signals according to the selection signal Vsel from the voltage comparing unit 950. One of the sensing voltages VL3 and VL4 is selected and output as the second voltage selection signal VLA2. Subsequently, the third signal selector 63 compares the first and second voltage select signals VLA1 and VLA2 and then, according to the select signal Vsel from the voltage comparator 950, the first and second voltages. One of the selection signals VLA1 and VLA2 is selected and provided to the inverter controller 930 as a feedback signal VFB.

이들 제1 내지 제3 신호 선택부(961-963)의 구조가 모두 동일하므로, 도 7 및 도 8에 도시한 제1 신호 선택부(961)의 논리 회로도 및 상세 회로도를 참고하여 제1 신호 선택부(961)의 동작만을 상세하게 설명한다.Since all of the structures of the first to third signal selectors 961-963 are the same, the first signal selection is made by referring to the logic and detailed circuit diagrams of the first signal selector 961 shown in FIGS. 7 and 8. Only the operation of the unit 961 will be described in detail.

비교기(971)는 비반전 단자에 인가된 제1 감지 신호(VL1)와 반전 단자에 인가된 제2 감지 신호(VL2)의 크기를 비교하여 그 결과를 출력 신호(A1)로서 XOR 게이트(972)에 인가한다. 비교기(971)의 출력 신호(A1)는 제1 감지 전압(VL1)이 제2 감지 전압(VL2)보다 크면 "하이" 상태, 그 반대이면 "로우" 상태이다.The comparator 971 compares the magnitudes of the first sensing signal VL1 applied to the non-inverting terminal and the second sensing signal VL2 applied to the inverting terminal, and compares the result as an output signal A1 with the XOR gate 972. To apply. The output signal A1 of the comparator 971 is in a "high" state when the first sense voltage VL1 is greater than the second sense voltage VL2 and vice versa.

XOR 게이트(972)는 비교기(971)의 출력 신호(A1)와 전압 비교부(950)로부터의 선택 신호(Vsel)에 따라 상태가 변화하는 출력 신호(A2)를 생성하여 반전기(973)와 신호 출력부(974)에 제공한다. XOR 게이트(972)의 출력 신호(A2)는 두 입력 신호(A1, Vsel)의 상태가 모두 동일하면 "로우", 반대로 입력 신호(A1, Vsel)의 상태가 서로 다르면 "하이"이다. 이를 도 8에 도시한 상세 회로를 참고로 상세하게 설명한다.The XOR gate 972 generates an output signal A2 whose state changes according to the output signal A1 of the comparator 971 and the selection signal Vsel from the voltage comparator 950, thereby generating the output signal A2 of the comparator 973. The signal output unit 974 is provided. The output signal A2 of the XOR gate 972 is " low " if the states of the two input signals A1 and Vsel are the same, and " high " if the states of the input signals A1 and Vsel are different from each other. This will be described in detail with reference to the detailed circuit shown in FIG.

두 입력 신호(A1, Vsel)가 모두 "하이" 또는 "로우"이면 제1 및 제2 트랜지스터(Tr1, Tr2)가 모두 턴온 또는 턴오프된다. 전자의 경우 두 트랜지스터(Tr1, Tr2)의 소스에 모두 "하이" 신호가 인가되므로 출력 신호(A2)의 상태가 "하이"가 된다. 후자의 경우에는 두 트랜지스터가 모두 턴 오프되므로 저항(R1)에 의하여 전압 강하된 전원 전압(Vdd)이 "하이" 상태의 출력 신호(A2)로서 출력된다. 그러므로 저항(R1)의 저항값은 이 상태에서 N형 모스 트랜지스터를 턴 온시키거나 P형 모스 트랜지스터를 턴 오프할 수 있는 전압이 출력되도록 결정한다.When both input signals A1 and Vsel are "high" or "low", both the first and second transistors Tr1 and Tr2 are turned on or off. In the former case, since a "high" signal is applied to the sources of both transistors Tr1 and Tr2, the state of the output signal A2 becomes "high". In the latter case, since both transistors are turned off, the power supply voltage Vdd dropped by the resistor R1 is output as the output signal A2 in the "high" state. Therefore, the resistance value of the resistor R1 determines to output a voltage capable of turning on the N-type MOS transistor or turning off the P-type MOS transistor in this state.

이와는 달리 두 입력 신호(A1, Vsel)의 상태가 서로 상이할 때, 즉 신호(A1)이 "하이"이고 신호(Vsel)이 "로우"이거나 그 반대일 경우엔, 제1 및 제2 트랜지스터(Tr1, Tr2) 중 어느 하나가 턴온되고 그 트랜지스터(Tr1, Tr2)의 소스에는 "로우" 전압이 인가되므로 출력 신호(A2) 또한 "로우" 상태가 된다.Alternatively, when the states of the two input signals A1 and Vsel are different from each other, that is, when the signal A1 is "high" and the signal Vsel is "low" or vice versa, the first and second transistors ( Since either one of Tr1 and Tr2 is turned on and a "low" voltage is applied to the sources of the transistors Tr1 and Tr2, the output signal A2 also becomes "low".

반전기(973)는 XOR 게이트(972)로부터의 출력 신호(A2)를 반전하여 그 반전 신호(A3)로서 신호 출력부(974)에 제공한다. 도 7에서 보면, 제3 트랜지스터(Tr3)의 게이트에 인가되는 신호(A2)가 "하이"이면 제3 트랜지스터(Tr3)가 턴 오프되고 이에 따라 저항(R2)에 의하여 전압 강하(또는 상승된) 전압이 출력된다. 반대로 게이트에 인가되는 신호(A2)가 "로우"이면 제3 트랜지스터(Tr3)가 턴온되어 전원 전압(Vdd)이 출력된다. 여기에서 저항(R2)의 크기는 제3 트랜지스터(Tr3)가 턴 오프되었을 때 N형 모스 트랜지스터를 턴오프시킬 수 있는 크기의 전압이 출력되도록 결정한다.The inverter 973 inverts the output signal A2 from the XOR gate 972 and provides it to the signal output unit 974 as the inverted signal A3. Referring to FIG. 7, when the signal A2 applied to the gate of the third transistor Tr3 is “high”, the third transistor Tr3 is turned off and thus the voltage drop (or rises) by the resistor R2. The voltage is output. On the contrary, when the signal A2 applied to the gate is "low", the third transistor Tr3 is turned on to output the power supply voltage Vdd. Here, the size of the resistor R2 determines that a voltage having a magnitude capable of turning off the N-type MOS transistor when the third transistor Tr3 is turned off is output.

신호 출력부(974)에 제공된 XOR 게이트(972)의 출력 신호(A2)와 그 반전 신호(A3)는 각각 제2 감지 전압(VL2)과 제1 감지 전압(VL1)을 스위칭하는 역할을 한다. 즉 신호(A2)가 "하이"이면 그 반전 신호(A3)는 "로우"이고 이에 따라 제4 트랜지스터(Tr4)는 턴온되고 제5 트랜지스터(Tr5)는 턴오프되어 제2 감지 전압(VL2)이 제1 전압 선택 신호(VLA1)로서 출력되고, 그 반대로 신호(A2)가 "로우"이면 제1 감지 전압(VL1)이 제1 전압 선택 신호(VLA1)로서 출력된다.The output signal A2 and the inverted signal A3 of the XOR gate 972 provided to the signal output unit 974 serve to switch the second sensing voltage VL2 and the first sensing voltage VL1, respectively. In other words, when the signal A2 is "high", the inversion signal A3 is "low", and accordingly, the fourth transistor Tr4 is turned on and the fifth transistor Tr5 is turned off, so that the second sensing voltage VL2 is turned off. The first detection voltage VL1 is output as the first voltage selection signal VLA1 when the signal A2 is "low".

이와 같이, 제1 전압 선택부(961)는 전압 비교부(950)로부터의 선택 신호(Vsel)가 "하이" 즉, 밝기 제어 전압(V_dim)이 기준 전압(Vref)보다 낮을 경우, 입력되는 두 감지 전압(VL1, VL2) 중에서 낮은 값을 갖는 감지 전압을 선택하고, 반대로 선택 신호(Vsel)가 "로우"로 밝기 제어 전압(V_dim)이 기준 전압(Vref)보다 높을 경우엔 입력되는 두 감지 전압(VL1, VL2) 중에서 높은 값을 갖는 감지 전압을선택한다.As such, the first voltage selector 961 is input when the selection signal Vsel from the voltage comparator 950 is "high", that is, the brightness control voltage V _dim is lower than the reference voltage Vref. Select a sensing voltage having a lower value among the two sensing voltages VL1 and VL2, and conversely, if the selection signal Vsel is "low" and the brightness control voltage V _dim is higher than the reference voltage Vref, A sensing voltage having a high value is selected among the sensing voltages VL1 and VL2.

본 실시예에 따라 이처럼 동작하는 제1 내지 제3 신호 선택부(961-963)의 출력 상태는 다음 표 1 내지 표 3과 같다.The output states of the first to third signal selectors 961-963 thus operated according to the present embodiment are as shown in Tables 1 to 3 below.

따라서 최소값/최대값 선택부(960)는 밝기 제어 전압(V_dim)이 기준 전압(V_ref)보다 클 때, 램프 전압 감지부(940)의 제1 내지 제4 감지 전압(VL1-VL4) 중에서 가장 큰 값의 전압을 선택하여 피드백 신호(VFB)로서 인버터 제어부(930)에 공급하고, 반대로 밝기 제어 전압(V_dim)이 기준 전압(Vref)보다 작을 때는 가장 작은 값의 전압을 선택하여 피드백 신호(VFB)로서 인버터 제어부(930)에 공급한다.Accordingly, the minimum value / maximum value selector 960 may select one of the first to fourth sensing voltages VL1-VL4 of the lamp voltage detector 940 when the brightness control voltage V _dim is greater than the reference voltage V _ref . The voltage having the largest value is selected and supplied to the inverter controller 930 as the feedback signal VFB. On the contrary, when the brightness control voltage V _dim is smaller than the reference voltage Vref, the voltage having the smallest value is selected to provide the feedback signal. It supplies to the inverter control part 930 as VFB.

이와 같이 본 발명의 실시예에 따르면, 밝기 제어 전압에 따라 각 램프부로부터의 감지 전압 중 최대값이나 최소값에 기초하여 피드백 제어를 실시하므로, 과전류로 인한 램프부의 손상을 방지할 수 있고, 예기치 않은 램프부의 점등 불량 현상을 방지한다. 따라서 램프부의 수명을 연장할 수 있고, 램프부의 소등으로 인한 액정 표시 장치의 화질 악화를 방지한다.As described above, according to the embodiment of the present invention, the feedback control is performed based on the maximum value or the minimum value of the sensing voltages from the respective lamp units according to the brightness control voltage, thereby preventing damage to the lamp unit due to overcurrent, and unexpected Prevents the lamp from lighting up. Therefore, the life of the lamp unit can be extended, and deterioration in image quality of the liquid crystal display device due to the lamp unit being turned off.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (6)

병렬로 연결된 복수의 광원을 포함하는 표시 장치용 광원의 병렬 구동 장치로서,A parallel driving device for a light source for a display device including a plurality of light sources connected in parallel, 상기 복수의 광원에 전압을 인가하여 상기 광원을 점멸시키는 인버터,An inverter for applying a voltage to the light sources to blink the light sources; 상기 복수의 광원 각각에 흐르는 전류와 관련된 전압을 검출하여 복수의 감지 전압으로서 출력하는 램프 전압 감지부,A lamp voltage detector detecting a voltage related to a current flowing through each of the plurality of light sources and outputting the detected voltage as a plurality of sensing voltages; 외부로부터의 밝기 제어 전압과 기준 전압에 기초하여 선택 신호를 생성하고, 상기 선택 신호의 상태에 기초하여 상기 복수의 감지 전압 중 하나를 선택하여 피드백 신호로서 출력하는 피드백 신호 생성부, 그리고A feedback signal generation unit generating a selection signal based on a brightness control voltage and a reference voltage from the outside, and selecting one of the plurality of sensing voltages based on a state of the selection signal and outputting it as a feedback signal; and 외부로부터의 밝기 제어 전압과 상기 피드백 신호를 비교하여 그 비교 결과에 따라 상기 인버터를 제어하는 인버터 제어부Inverter control unit for comparing the brightness control voltage from the outside and the feedback signal and controls the inverter according to the comparison result 를 포함하는 표시 장치용 광원의 병렬 구동 장치.Parallel driving device of the light source for a display device comprising a. 제1항에서,In claim 1, 상기 선택된 감지 전압은 상기 복수의 감지 전압 중에서 최대 감지 전압 또는 최소 감지 전압인 표시 장치용 광원의 병렬 구동 장치.And the selected sensing voltage is a maximum sensing voltage or a minimum sensing voltage among the plurality of sensing voltages. 제2항에서,In claim 2, 상기 피드백 신호 생성부는 상기 밝기 제어 전압이 상기 기준 전압보다 높으면 최대 감지 전압을 선택하고, 상기 밝기 제어 전압이 상기 기준 전압보다 낮으면 최소 감지 전압을 선택하는 표시 장치용 광원의 병렬 구동 장치.And the feedback signal generator selects a maximum sensing voltage when the brightness control voltage is higher than the reference voltage and selects a minimum sensing voltage when the brightness control voltage is lower than the reference voltage. 제3항에서,In claim 3, 피드백 신호 생성부는,Feedback signal generation unit, 상기 밝기 제어 전압과 상기 기준 전압을 비교하여, 상기 기준 전압에 대한 상기 밝기 제어 전압의 값에 따라 상기 선택 신호의 상태를 정하여 출력하는 전압 비교부, 그리고A voltage comparator comparing the brightness control voltage with the reference voltage and determining and outputting a state of the selection signal according to a value of the brightness control voltage with respect to the reference voltage; 상기 선택 신호의 상태에 기초하여, 복수의 감지 전압 중에서 최소 감지 전압 또는 최대 감지 전압을 선택하여 출력하는 최소값/최대값 선택부A minimum value / maximum value selector which selects and outputs a minimum sensed voltage or a maximum sensed voltage among a plurality of sensed voltages based on the state of the selection signal; 를 포함하는 표시 장치용 광원의 병렬 구동 장치.Parallel driving device of the light source for a display device comprising a. 제4항에서,In claim 4, 상기 최소값/최대값 선택부는 두 개의 입력 전압을 인가받아 상기 두 입력 전압의 상대적 크기와 상기 선택 신호에 기초하여 상기 두 입력 전압 중에서 하나를 선택하여 출력하는 신호 선택부를 포함하는 표시 장치용 광원의 병렬 구동 장치.The minimum value / maximum value selector includes a signal selector which receives two input voltages and selects and outputs one of the two input voltages based on the relative magnitudes of the two input voltages and the selection signal. drive. 제5항에서,In claim 5, 상기 신호 선택부는,The signal selector, 상기 두 입력 전압의 크기를 비교하고, 상기 비교 결과에 따라 상태가 변하는 출력 신호를 출력하는 비교기,A comparator comparing the magnitudes of the two input voltages and outputting an output signal whose state changes according to the comparison result; 상기 비교기의 출력 신호와 상기 선택 신호를 입력받아 상기 비교기의 출력 신호와 상기 선택 신호의 상태가 동일할 경우 제1 상태이고, 상기 비교기의 출력 신호와 상기 선택 신호의 상태가 다를 경우 제2 상태인 출력 신호를 출력하는 배타적 논리합 게이트부,A first state when the output signal of the comparator and the selection signal are identical and the output signal of the comparator and the selection signal are the same, and a second state when the output signal of the comparator is different from the selection signal; An exclusive-OR gate portion for outputting an output signal, 상기 배타적 논리합 게이트부의 출력 신호의 상태를 반전시켜 출력하는 반전부, 그리고An inverting unit for inverting and outputting a state of an output signal of the exclusive OR gate; and 상기 배타적 논리합 게이트부의 출력 신호와 상기 반전부의 출력 신호에 기초하여, 상기 두 입력 전압 중에서 하나를 선택하여 출력하는 신호 출력부A signal output unit which selects and outputs one of the two input voltages based on an output signal of the exclusive OR gate part and an output signal of the inverting part 를 포함하는 표시 장치용 광원의 병렬 구동 장치.Parallel driving device of the light source for a display device comprising a.