KR20040049117A - Semiconductor integrated circuit with security function - Google Patents

Semiconductor integrated circuit with security function Download PDF

Info

Publication number
KR20040049117A
KR20040049117A KR1020020076959A KR20020076959A KR20040049117A KR 20040049117 A KR20040049117 A KR 20040049117A KR 1020020076959 A KR1020020076959 A KR 1020020076959A KR 20020076959 A KR20020076959 A KR 20020076959A KR 20040049117 A KR20040049117 A KR 20040049117A
Authority
KR
South Korea
Prior art keywords
integrated circuit
semiconductor integrated
resistor
detector
smart card
Prior art date
Application number
KR1020020076959A
Other languages
Korean (ko)
Other versions
KR100517554B1 (en
Inventor
김종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0076959A priority Critical patent/KR100517554B1/en
Publication of KR20040049117A publication Critical patent/KR20040049117A/en
Application granted granted Critical
Publication of KR100517554B1 publication Critical patent/KR100517554B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A semiconductor integrated circuit having a security function is provided to prevent the outflow and damage of data stored in a smart card by resetting an integrated circuit when the surface of the integrated circuit is damaged. CONSTITUTION: A damage detector(10) detects the damage of a surface of a semiconductor integrated circuit to activate a detecting signal(DET). The damage detector(10) comprises resistors, a PMOS(P-channel Metal Oxide Semiconductor) transistor, an NMOS(N-channel Metal Oxide Semiconductor) transistor, and a buffer. A reset signal generator(20) activates a reset signal(RST) when the detecting signal(DET) from the damage detector(10) is activated. A smart card function circuit(30) is reset when the reset signal(RST) from the reset signal generator(20) is activated.

Description

보안 기능을 갖는 반도체 집적 회로{SEMICONDUCTOR INTEGRATED CIRCUIT WITH SECURITY FUNCTION}Semiconductor Integrated Circuits with Security Features {SEMICONDUCTOR INTEGRATED CIRCUIT WITH SECURITY FUNCTION}

본 발명은 반도체 집적 회로에 관한 것으로 좀 더 구체적으로는 권한이 없는 사용자에 의해 발생되는 정보 누출이나 파괴 및 변조로부터 안전하게 보호할 수 있는 보안 기능을 갖는 반도체 집적 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated circuits and, more particularly, to semiconductor integrated circuits having a security function that can safely protect from information leakage, destruction, and tampering caused by unauthorized users.

1920년대에 신용카드가 처음 출현한 이래 현금카드, 신용카드, 신분증, 증권카드, 백화점 카드 등으로 카드의 이용이 확산되고 있으며, 근래에는 사용자의 편리성, 안정성, 다용도성 등으로 인해 소형 컴퓨터라 불리는 IC(integrated circuit) 카드에 대한 관심이 증가하고 있다.Since the first appearance of credit cards in the 1920s, the use of cards has spread to cash cards, credit cards, ID cards, securities cards, and department store cards. There is a growing interest in integrated circuit (IC) cards.

IC 카드는, 신용카드 크기의 플라스틱 카드에 얇은 반도체 소자를 부착한 형태로서, 기존의 자기 띠를 붙여 사용하는 카드에 비해 안전성이 높고, 데이터가 지워질 염려가 없을 뿐만 아니라, 보안성이 높아 차세대 멀티미디어 정보매체로 급부상하고 있다. IC 카드는 신용카드 크기와 두께를 가지는 플라스틱에 0.5mm 두께의 반도체 칩이 COB(Chip On Board) 형태로 이루어져 있다.The IC card is a form of a thin semiconductor element attached to a credit card-sized plastic card, which is more secure than a card using a conventional magnetic strip, and does not have to worry about data being erased. It is rapidly emerging as an information medium. IC cards are made of plastic with the size and thickness of a credit card and a 0.5mm thick semiconductor chip in the form of a chip on board (COB).

IC 카드는 기존의 마그네틱 스트립 카드(magnetic stripe card)와 같은 모양과 크기를 가지며, 접촉형 IC 카드와, 두 종류의 무선형 비접촉식 카드 CICC(Contactless IC Card) 및 RCCC(Remote Coupling Communication Card)가 있다. CICC는 미국 AT&T에서 개발한 것으로, 감지거리가 1/2 인치 범위이고, RCCC는 700cm 정도의 거리에서 카드를 인식할 수 있는 카드로서, ISO DIS 10536으로 표준화가 이루어지고 있다.The IC card has the same shape and size as a conventional magnetic stripe card, and there are a contact type IC card, two types of wireless contactless cards CICC (Contactless IC Card) and RCCC (Remote Coupling Communication Card). . CICC was developed by AT & T in the US and has a sensing range of 1/2 inch, and RCCC is a card that can recognize a card at a distance of about 700cm, and is standardized to ISO DIS 10536.

IC 카드의 종류를 다르게 구분하면, 마이크로프로세서가 내장된 IC 카드를 스마트카드라 하며, 마이크로프로세서를 내장하지 않은 비접촉식 카드와 메모리 카드는 '비접촉식 IC카드, 메모리 카드'라는 별도의 명칭으로 불리어진다. 스마트카드는 중앙 처리 장치, 응용프로그램을 저장하는 EEPROM, ROM, RAM으로 이루어져 있다. 스마트카드가 갖고 있는 가장 기본적인 장점은 고신뢰성/보안성, 대용량 데이터의 저장, 전자지갑(E-purse) 기능과 더불어 다양한 어플리케이션을 탑재할 수 있다는 것이다. 이 스마트카드는, 쌍방향 통신, 분산처리, 정보의 안전 보호 등 정보의 입출력이 가능해 금융, 유통, 공장 자동화, 사무 자동화, 의료, 교통, 산업, 사회보장, 이동 통신, 공중전화, 케이블 TV, 전력, 가스, 수도, 교육, 신용카드, 직불카드, 선불카드, 도시가스 관리, 정보 보안, 홈뱅킹 등으로 그 적용 분야 또한 비약적으로 발전하고 있다. 그리고, 상기와 같은 서비스들은 하나의 카드로 통합되어가고 있는 추세이다. 이러한 추세에 부응하여, 금융 결재 수단 등으로 사용되는 스마트카드를 보다 편리하게 구비하여 사용할 수 있고, 상기 스마트카드와 결부된 다양한 서비스를 사용자에게 보다 편리하게 제공할 수 있는 장치 및 그것을 위한 서비스 방법이 요구되고 있다.If different types of IC cards are classified, IC cards with a built-in microprocessor are called smart cards, and contactless cards and memory cards without a built-in microprocessor are referred to as separate names called 'contactless IC cards and memory cards'. A smart card consists of a central processing unit, EEPROM, ROM, and RAM that store application programs. The most basic advantage of smart card is that it can be loaded with various applications with high reliability / security, large data storage, and E-purse function. The smart card is capable of inputting and outputting information such as two-way communication, distributed processing, and safety protection of information.It can be used for finance, distribution, factory automation, office automation, medical care, transportation, industry, social security, mobile communication, public telephone, cable TV, and electric power. In addition, the fields of application for gas, water, education, credit cards, debit cards, prepaid cards, city gas management, information security, and home banking are also developing rapidly. In addition, the above services are being integrated into one card. In response to this trend, a device and a service method for providing a smart card, which is used as a financial settlement means, and more conveniently, and providing a user with various services associated with the smart card more conveniently are provided. It is required.

앞서 설명된 바와 같이, 스마트카드 내부에 저장된 데이터는 안전한 보관이 주 목적이며, 외부로 유출시에는 사용자에게나 시스템 운영자에게도 커다란 위험 인자가 된다. 특히, 스마트카드 내부의 데이터를 알아내기 위해서 직접적인 칩 내부의 신호를 모니터링하는 경우, 치명적인 데이터의 손실로 이어지는 경우가 있다. 이러한 모니터링 방법들 중 하나는 일반적으로 칩의 표면을 덮고 있는 실리콘 산화막 (SiO2)을 제거하고 칩 표면에 노출된 메탈 라인을 오실로스코프(oscilloscope)를 이용하여 모니터링하는 방법이다. 여기서, 칩 표면의 보호막으로서 사용되는 실리콘 산화막을 제거하는 것을 "디-캡슐레이션(de-capsulation)"이라 한다. 칩 내부 신호의 모니터링을 방지하기 위해, 칩을 디-캡슐레이션하는 경우 칩의 디-캡슐레이션 사실을 알려주는 검출 장치가 필요하다. 이러한 검출 장치에는 수광 소자와 연결된 빛 노출 검출기(light exposure detector), 패시베이션 제거검출기(passivation remove detector) 등이 있다.As described above, the data stored inside the smart card has a main purpose of safe storage, and when it is leaked to the outside, it is a great risk factor for the user and the system operator. In particular, monitoring signals directly inside the chip to find out the data inside the smart card can lead to fatal data loss. One of such monitoring methods is a method of removing a silicon oxide layer (SiO 2) covering a surface of a chip and monitoring a metal line exposed to the surface of the chip using an oscilloscope. Here, removing the silicon oxide film used as the protective film on the chip surface is referred to as "de-capsulation". In order to prevent the monitoring of the signals inside the chip, when de-encapsulating the chip, a detection device for informing the fact of the chip de-encapsulation is required. Such a detection device includes a light exposure detector, a passivation remove detector, and the like connected to a light receiving element.

다른 모니터링 방법으로는 메인 클럭 신호의 주파수를 낮추어서 데이터 전송 라인을 통해 송수신되는 데이터를 모니터링하는 것이다. 이러한 모니터링을 검출하기 위해 메인 클럭 신호의 주파수가 규정 범위를 벗어났는 지를 검출하기 위한 주파수 검출기가 사용된다.Another method of monitoring is to lower the frequency of the main clock signal to monitor the data sent and received over the data transmission line. To detect this monitoring a frequency detector is used to detect whether the frequency of the main clock signal is outside the specified range.

스마트카드는 권한이 없는 사용자에 의한 피해 방지뿐만 아니라 동작 환경에 의한 카드 손상을 방지하기 위한 장치들을 요구한다. 예컨대, 카드 판독기(card reader)로부터 공급되는 전압이 정격 범위를 벗어났을 때 발생하는 스마트카드의 손상을 방지하기 위해 전압 검출기가 사용된다. 또, 주변 온도가 너무 높거나 너무 낮아서 정상적인 동작을 수행하지 못하는 것을 방지하기 위해 온도 검출기가 사용된다.Smart cards require devices to prevent card damage caused by an operating environment as well as to prevent damage by unauthorized users. For example, a voltage detector is used to prevent damage to the smart card that occurs when the voltage supplied from the card reader is outside the rated range. In addition, a temperature detector is used to prevent the ambient temperature from being too high or too low to perform normal operation.

종래의 스마트카드는, 앞서 설명한 검출기들 즉, 빛 노출 검출기, 패시베이션 제거 검출기, 주파수 검출기, 전압 검출기 그리고 온도 검출기 중 적어도 하나가 검출 신호를 출력할 때 내장된 마이크로프로세서를 비롯한 모든 회로들을 리셋(reset)해서, 외부 공격에 의한 정보 누출이나 파괴 및 변조나 비정상 상태의 동작 환경에 따른 손상을 방지한다.Conventional smartcards reset all circuits, including the built-in microprocessor, when at least one of the detectors described above, namely a light exposure detector, a passivation cancellation detector, a frequency detector, a voltage detector and a temperature detector, outputs a detection signal. This prevents information leakage or destruction caused by external attacks, and damage caused by tampering or abnormal operating environments.

본 발명의 목적은, 권한이 없는 사용자에 의해 표면이 공격당하는 것을 감지할 수 있는 회로를 구비한 반도체 집적 회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor integrated circuit having a circuit capable of detecting a surface being attacked by an unauthorized user.

도 1은 본 발명의 바람직한 실시예에 따른 반도체 집적 회로를 보여주는 도면;1 shows a semiconductor integrated circuit according to a preferred embodiment of the present invention;

도 2는 도 1에 도시된 상부 금속막 손상 검출기(10)의 상세한 구성을 보여주는 도면; 그리고FIG. 2 shows a detailed configuration of the upper metal film damage detector 10 shown in FIG. 1; And

도 3은 도 2에 도시된 저항(R2)을 보여주는 도면이다.3 is a diagram illustrating the resistor R2 illustrated in FIG. 2.

*도면의 주요부분에 대한 설명* Description of the main parts of the drawings

1 : 반도체 집적 회로의 상부면10 : 상부 금속막 손상 검출기DESCRIPTION OF SYMBOLS 1 Upper surface of a semiconductor integrated circuit 10 Upper metal film damage detector

20: 리셋 신호 발생기30 : 스마트카드 기능 회로20: reset signal generator 30: smart card function circuit

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 집적 회로에 있어서: 상기 반도체 집적 회로의 상부면에 조밀하게 배열된 제 2 저항기를 포함하며, 상기 저항기가 손상되었을 때 검출 신호를 활성화하는 검출기 그리고 상기 검출 신호가 활성화될 때 상기 반도체 집적 회로를 리셋시키는 리셋 회로를 포함한다.According to one aspect of the present invention for achieving the above object, a semiconductor integrated circuit comprising: a second resistor densely arranged on an upper surface of the semiconductor integrated circuit, the detection signal when the resistor is damaged And a reset circuit for resetting the semiconductor integrated circuit when the detection signal is activated.

바람직한 실시예에 있어서, 상기 반도체 집적 회로는 스마트카드이다.In a preferred embodiment, the semiconductor integrated circuit is a smart card.

바람직한 실시예에 있어서, 상기 저항기는 금속막으로 구성된다.In a preferred embodiment, the resistor is composed of a metal film.

바람직한 실시예에 있어서, 상기 검출기는, 전원전압과 연결된 일단을 갖는 제 1 저항기와, 상기 제 1 저항기의 타단과 연결된 소스, 드레인 및 스탠바이 신호와 연결된 게이트를 갖는 제 1 트랜지스터, 및 상기 제 1 트랜지스터의 드레인과 연결된 드레인, 접지 전압과 연결된 소스 및 상기 스탠바이 신호와 연결된 게이트를 갖는 제 2 트랜지스터를 더 포함하며, 상기 제 2 저항기는 상기 제 1 및 제 2 트랜지스터들의 드레인들과 상기 접지 전압 사이에 연결된다.In a preferred embodiment, the detector comprises a first transistor having one end connected to a power supply voltage, a first transistor having a gate connected to a source, a drain and a standby signal connected to the other end of the first resistor, and the first transistor. And a second transistor having a drain connected to the drain of the source, a source connected to the ground voltage, and a gate connected to the standby signal, wherein the second resistor is connected between the drains of the first and second transistors and the ground voltage. do.

이 실시예에 있어서, 상기 제 1 및 제 2 트랜지스터들의 드레인들의 전압은 상기 검출 신호로서 출력된다.In this embodiment, the voltages of the drains of the first and second transistors are output as the detection signal.

이 실시예에 있어서, 상기 스탠바이 신호는 상기 반도체 집적 회로가 동작 상태일 때 논리 로우이고, 상기 반도체 집적 회로가 비동작 상태일 때 논리 하이이다.In this embodiment, the standby signal is logic low when the semiconductor integrated circuit is in an operating state and logic high when the semiconductor integrated circuit is in an inactive state.

이와 같은 구성에 의하면, 외부 침입자에 의해서 스마트카드 집적 회로의 표면이 손상될 때 스마트카드가 리셋된다. 그러므로, 외부 침입자에 의해서 스마트카드에 저장된 데이터가 유출되거나 손상되는 것을 방지할 수 있다.According to this configuration, the smart card is reset when the surface of the smart card integrated circuit is damaged by an external intruder. Therefore, data stored in the smart card can be prevented from being leaked or damaged by an external intruder.

(실시예)(Example)

이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 반도체 집적 회로를 보여주는 도면이다. 도 1을 참조하면, 반도체 집적 회로는, 상부 금속막 손상 검출기(10), 리셋 신호 발생기(20) 그리고 스마트카드 기능 회로(30)를 포함한다.1 illustrates a semiconductor integrated circuit according to a preferred embodiment of the present invention. Referring to FIG. 1, a semiconductor integrated circuit includes an upper metal film damage detector 10, a reset signal generator 20, and a smart card function circuit 30.

상부 금속막 손상 검출기(10)는 반도체 집적 회로의 표면이 손상될 때 이를 감지해서 감지 신호(DET)를 활성화한다. 리셋 신호 발생기(20)는 상부 금속막 손상 검출기(10)로부터의 감지 신호(DET)가 활성화될 때 리셋 신호(RST)를 활성화한다. 스마트카드 기능 회로(30)는 리셋 신호 발생기(20)로부터의 리셋 신호(RST)가 활성화되면 리셋된다.The upper metal film damage detector 10 detects when the surface of the semiconductor integrated circuit is damaged and activates the detection signal DET. The reset signal generator 20 activates the reset signal RST when the detection signal DET from the upper metal film damage detector 10 is activated. The smart card function circuit 30 is reset when the reset signal RST from the reset signal generator 20 is activated.

도 2는 도 1에 도시된 상부 금속막 손상 검출기(10)의 상세한 구성을 보여주는 도면이다. 도 2를 참조하면, 상부 금속막 손상 검출기(10)는 저항들(R1, R2), PMOS 트랜지스터(MP1), NMOS 트랜지스터(MN1) 그리고 버퍼(B1)를 포함한다.FIG. 2 is a diagram illustrating a detailed configuration of the upper metal film damage detector 10 shown in FIG. 1. Referring to FIG. 2, the upper metal film damage detector 10 includes resistors R1 and R2, a PMOS transistor MP1, an NMOS transistor MN1, and a buffer B1.

저항(R1)의 일단은 전원 전압(VDD)과 연결된다. PMOS 트랜지스터(MN1)의 소스는 저항(R1)의 일단과 연결되고, 게이트는 스탠바이 신호(STB_H)와 연결된다. 스탠바이 신호(STB_H)는 스마트카드 기능 회로(30)가 비동작 상태일 때 논리 하이(즉, 논리 '1')이고, 스마트카드 기능 회로(30)가 동작 상태일 때 논리 로우(즉, 논리 '0')이다. NMOS 트랜지스터(MN1)는 PMOS 트랜지스터(MP1)의 드레인과 연결된드레인, 접지 전압(VSS)과 연결된 소스 그리고 스탠바이 신호(STB_H)와 연결된 게이트를 갖는다. 저항(R2)은 PMOS 트랜지스터(MP1)의 드레인과 NMOS 트랜지스터(MN1)의 드레인에 연결된 일단 및 접지 전압(VSS)과 연결된 타단을 갖는다. 저항(R1)의 저항값은 저항(R2)의 저항값보다 크게 설정된다.One end of the resistor R1 is connected to the power supply voltage VDD. The source of the PMOS transistor MN1 is connected to one end of the resistor R1 and the gate is connected to the standby signal STB_H. The standby signal STB_H is logic high (i.e., logic '1') when the smart card function circuit 30 is in an inactive state, and logic low (i.e., logic 'w') when the smart card function circuit 30 is in an active state. 0 '). The NMOS transistor MN1 has a drain connected to the drain of the PMOS transistor MP1, a source connected to the ground voltage VSS, and a gate connected to the standby signal STB_H. The resistor R2 has one end connected to the drain of the PMOS transistor MP1 and the drain of the NMOS transistor MN1, and the other end connected to the ground voltage VSS. The resistance value of the resistor R1 is set larger than the resistance value of the resistor R2.

이하 설명에서, PMOS 트랜지스터(MP1)의 드레인, NMOS 트랜지스터(MN1)의 드레인 및 저항(R2)의 일단이 공통으로 연결된 노드를 노드(N1)이라 칭한다. 버퍼(B1)는 노드(N1)와 연결된 입력단 및 출력단을 갖는다. 버퍼(B1)를 통해 출력되는 신호는 검출 신호(DET)로서 도 1에 도시된 리셋 신호 발생기(20)로 제공된다.In the following description, a node in which a drain of the PMOS transistor MP1, a drain of the NMOS transistor MN1, and one end of the resistor R2 are commonly connected is referred to as a node N1. The buffer B1 has an input terminal and an output terminal connected to the node N1. The signal output through the buffer B1 is provided to the reset signal generator 20 shown in FIG. 1 as the detection signal DET.

도 3은 도 2에 도시된 저항(R2)을 보여주는 도면이다. 도 3을 참조하면, 저항(R2)은 반도체 집적 회로의 상부면(1) 전체를 감싸도록 조밀하게 지그재그 형태로 배열된 금속막으로 구성된다. 저항(R2)의 저항값은 금속막의 파라메터로부터 단위면적당의 저항을 알 수 있다.3 is a diagram illustrating the resistor R2 illustrated in FIG. 2. Referring to FIG. 3, the resistor R2 is formed of a metal film densely arranged in a zigzag form to surround the entire upper surface 1 of the semiconductor integrated circuit. The resistance value of the resistor R2 can know the resistance per unit area from the parameter of the metal film.

저항(R2)의 일단은 노드(N1)와 연결되고, 타단은 접지 전압(VSS)과 연결된다. 그러므로, 외부 침입자에 의해서 반도체 집적 회로의 상부면(1)에 배열된 금속막인 저항(R2)이 손상되면 노드(N1)와 접지 전압(VSS) 사이의 전류 경로(current path)가 끊어진다. 노드(N1)와 접지 전압(VSS) 사이의 전류 경로(current path)가 끊어짐에 따라 검출 신호(DET)는 논리 로우에서 논리 하이로 활성화된다. 이와 같은 동작은 도 2를 참조하여 상세히 설명된다.One end of the resistor R2 is connected to the node N1 and the other end is connected to the ground voltage VSS. Therefore, when the resistor R2, which is a metal film arranged on the upper surface 1 of the semiconductor integrated circuit, is damaged by an external intruder, the current path between the node N1 and the ground voltage VSS is broken. As the current path between the node N1 and the ground voltage VSS is broken, the detection signal DET is activated from logic low to logic high. This operation is described in detail with reference to FIG.

다시 도 2를 참조하면, 스마트카드 기능 회로(30)가 동작 상태인 동안, 스탠바이 신호(STB_H)는 논리 로우이다. 그러므로, PMOS 트랜지스터(MP1)는 턴 온되고, NMOS 트랜지스터(MN1)는 턴 오프된다. 노드(N1)는 저항(R2)을 통해 접지 전압과 연결되므로, 버퍼(B1)를 통해 출력되는 검출 신호(DET)는 논리 로우이다.Referring back to FIG. 2, while the smart card function circuit 30 is in an operating state, the standby signal STB_H is logic low. Therefore, the PMOS transistor MP1 is turned on and the NMOS transistor MN1 is turned off. Since the node N1 is connected to the ground voltage through the resistor R2, the detection signal DET output through the buffer B1 is logic low.

만일 외부 침입자에 의해서 저항(R2)이 손상되면 노드(N1)와 접지 전압(VSS) 사이의 전류 패스가 끊어진다. 따라서, 버퍼(B1)로부터 출력되는 검출 신호(DET)는 논리 하이로 활성화된다. 검출 신호(DET)가 논리 하이로 활성화됨에 따라서 리셋 신호 발생기(20)는 리셋 신호(RST)를 활성화한다. 스마트카드 기능 회로(30)는 활성화된 리셋 신호(RST)에 응답해서 리셋된다.If the resistor R2 is damaged by an external intruder, the current path between the node N1 and the ground voltage VSS is broken. Therefore, the detection signal DET output from the buffer B1 is activated to logic high. As the detection signal DET is activated to logic high, the reset signal generator 20 activates the reset signal RST. The smart card function circuit 30 is reset in response to the activated reset signal RST.

예시적인 바람직한 실시예를 이용하여 본 발명의 설명하였지만, 본 발명의 범위는 개시된 실시예에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들을 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.While the invention has been described using exemplary preferred embodiments, it will be understood that the scope of the invention is not limited to the disclosed embodiments. Rather, the scope of the present invention is intended to include all of the various modifications and similar configurations. Accordingly, the claims should be construed as broadly as possible to cover all such modifications and similar constructions.

이와 같은 본 발명에 의하면, 외부 침입자에 의해서 스마트카드 집적 회로의 표면이 손상될 때 스마트카드가 리셋된다. 그러므로, 외부 침입자에 의해서 스마트카드에 저장된 데이터가 유출되거나 손상되는 것을 방지할 수 있다.According to the present invention, the smart card is reset when the surface of the smart card integrated circuit is damaged by an external intruder. Therefore, data stored in the smart card can be prevented from being leaked or damaged by an external intruder.

Claims (6)

반도체 집적 회로에 있어서:In semiconductor integrated circuits: 상기 반도체 집적 회로의 상부면에 조밀하게 배열된 제 2 저항기를 포함하며, 상기 저항기가 손상되었을 때 검출 신호를 활성화하는 검출기; 그리고A detector comprising a second resistor densely arranged on an upper surface of said semiconductor integrated circuit, said detector activating a detection signal when said resistor is damaged; And 상기 검출 신호가 활성화될 때 상기 반도체 집적 회로를 리셋시키는 리셋 회로를 포함하는 것을 특징으로 하는 반도체 집적 회로.And a reset circuit for resetting the semiconductor integrated circuit when the detection signal is activated. 제 1 항에 있어서,The method of claim 1, 상기 반도체 집적 회로는 스마트카드인 것을 특징으로 하는 반도체 집적 회로.And said semiconductor integrated circuit is a smart card. 제 1 항에 있어서,The method of claim 1, 상기 저항기는 금속막으로 구성되는 것을 특징으로 하는 반도체 집적 회로.And said resistor is comprised of a metal film. 제 1 항에 있어서,The method of claim 1, 상기 검출기는,The detector, 전원전압과 연결된 일단을 갖는 제 1 저항기와;A first resistor having one end connected to a power supply voltage; 상기 제 1 저항기의 타단과 연결된 소스, 드레인 및 스탠바이 신호와 연결된 게이트를 갖는 제 1 트랜지스터; 및A first transistor having a source, a drain, and a gate connected to the other end of the first resistor; And 상기 제 1 트랜지스터의 드레인과 연결된 드레인, 접지 전압과 연결된 소스 및 상기 스탠바이 신호와 연결된 게이트를 갖는 제 2 트랜지스터를 더 포함하되;A second transistor having a drain connected to the drain of the first transistor, a source connected to a ground voltage, and a gate connected to the standby signal; 상기 제 2 저항기는 상기 제 1 및 제 2 트랜지스터들의 드레인들과 상기 접지 전압 사이에 연결되는 것을 특징으로 하는 반도체 집적 회로.And the second resistor is connected between the drains of the first and second transistors and the ground voltage. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 및 제 2 트랜지스터들의 드레인들의 전압은 상기 검출 신호로서 출력되는 것을 특징으로 하는 반도체 집적 회로.And the voltages of the drains of the first and second transistors are output as the detection signal. 제 4 항에 있어서,The method of claim 4, wherein 상기 스탠바이 신호는 상기 반도체 집적 회로가 동작 상태일 때 논리 로우이고, 상기 반도체 집적 회로가 비동작 상태일 때 논리 하이인 것을 특징으로 하는 반도체 집적 회로.And the standby signal is logic low when the semiconductor integrated circuit is in an operational state and logic high when the semiconductor integrated circuit is in an inactive state.
KR10-2002-0076959A 2002-12-05 2002-12-05 Semiconductor integrated circuit with security function KR100517554B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076959A KR100517554B1 (en) 2002-12-05 2002-12-05 Semiconductor integrated circuit with security function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076959A KR100517554B1 (en) 2002-12-05 2002-12-05 Semiconductor integrated circuit with security function

Publications (2)

Publication Number Publication Date
KR20040049117A true KR20040049117A (en) 2004-06-11
KR100517554B1 KR100517554B1 (en) 2005-09-28

Family

ID=37343631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0076959A KR100517554B1 (en) 2002-12-05 2002-12-05 Semiconductor integrated circuit with security function

Country Status (1)

Country Link
KR (1) KR100517554B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929348B1 (en) * 2007-06-22 2009-12-03 삼성전자주식회사 Semiconductor device and method for monitoring abnormal operation
WO2017138773A1 (en) * 2016-02-12 2017-08-17 한양대학교 산학협력단 Security semiconductor chip and method for operating same
EP3246717A4 (en) * 2015-01-13 2018-10-10 National University Corporation Kobe University On-chip monitor circuit and semiconductor chip
US10778679B2 (en) 2016-02-12 2020-09-15 Industry-University Cooperation Foundation Hanyang University Secure semiconductor chip and operating method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999559B2 (en) 2008-12-29 2011-08-16 Infineon Technologies Ag Digital fault detection circuit and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563475B2 (en) * 1988-05-13 1996-12-11 沖電気工業株式会社 Microcomputer and IC card incorporating the microcomputer
EP1053518B1 (en) * 1998-11-05 2006-07-26 Infineon Technologies AG Protection circuit for an integrated circuit
JP2000208709A (en) * 1999-01-12 2000-07-28 Hitachi Ltd Semiconductor integrated circuit device and ic card
KR20030055745A (en) * 2001-12-27 2003-07-04 주식회사 하이닉스반도체 Electronic chip attack detector device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929348B1 (en) * 2007-06-22 2009-12-03 삼성전자주식회사 Semiconductor device and method for monitoring abnormal operation
US7787315B2 (en) 2007-06-22 2010-08-31 Samsung Electronics Co., Ltd. Semiconductor device and method for detecting abnormal operation
EP3246717A4 (en) * 2015-01-13 2018-10-10 National University Corporation Kobe University On-chip monitor circuit and semiconductor chip
US10776484B2 (en) 2015-01-13 2020-09-15 National University Corporation Kobe University On-chip monitor circuit and semiconductor chip
WO2017138773A1 (en) * 2016-02-12 2017-08-17 한양대학교 산학협력단 Security semiconductor chip and method for operating same
US10778679B2 (en) 2016-02-12 2020-09-15 Industry-University Cooperation Foundation Hanyang University Secure semiconductor chip and operating method thereof

Also Published As

Publication number Publication date
KR100517554B1 (en) 2005-09-28

Similar Documents

Publication Publication Date Title
KR100471147B1 (en) Semiconductor integrated circuit with security function
US6264108B1 (en) Protection of sensitive information contained in integrated circuit cards
KR100911379B1 (en) Hacking detector of semiconductor integrated circuit and detecting method thereof
ES2675072T3 (en) Cryptoprocessor with enhanced data protection
US4990760A (en) IC card having means for protecting erroneous operation
KR100517554B1 (en) Semiconductor integrated circuit with security function
US6926204B2 (en) Secure electronic device
KR20010009217A (en) A mobile station combined with payment apparatus and a method providing service for the same
US20100299756A1 (en) Sensor with a circuit arrangement
US7180071B2 (en) Integrated circuit having radiation sensor arrangement
KR100390964B1 (en) Data Processing Device and Method of Controlling Operation of Data Processing Device
US7787315B2 (en) Semiconductor device and method for detecting abnormal operation
KR20060012088A (en) Semiconductor integrated circuit with security function
US20020036879A1 (en) Secure integrated electronic device
US6580370B2 (en) Integrated circuit with protection device
KR101436982B1 (en) Semiconductor integrated circuit and method for testing thereof
US20030133241A1 (en) Method and arrangement for protecting digital parts of circuits
WO1998022905A1 (en) Light detection device
EP1205068B1 (en) Detection of manipulation of an electronic security device inserted in the port of a host device
KR100784379B1 (en) Semiconductor integrated circuit with de-capsulation function
CN216848737U (en) PSAM module
KR100480204B1 (en) Method for protecting smart card from electric shock and the smart card
JP2006172384A (en) Semiconductor apparatus
JPS61228569A (en) Secret information memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee