KR20040028390A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR20040028390A KR20040028390A KR1020020059560A KR20020059560A KR20040028390A KR 20040028390 A KR20040028390 A KR 20040028390A KR 1020020059560 A KR1020020059560 A KR 1020020059560A KR 20020059560 A KR20020059560 A KR 20020059560A KR 20040028390 A KR20040028390 A KR 20040028390A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- liquid crystal
- substrate
- transistor
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/54—Arrangements for reducing warping-twist
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
Abstract
Description
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 액정패널의 불량을 감소시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device that can reduce the defect of the liquid crystal panel.
최근 들어 정보처리장치는 다양한 형태, 다양한 기능, 더욱 빨라진 정보처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리장치에서 처리된 정보를 육안으로 확인하기 위해서 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.Recently, the information processing apparatus has been rapidly developed to have various forms, various functions, and faster information processing speed. Information processed in such an information processing apparatus has an electrical signal form. In order for the user to visually check the information processed by the information processing apparatus, a display apparatus that serves as an interface is required.
이러한 디스플레이 장치 중 액정표시장치는 액정의 특정한 분자배열에 전압을 인가하여 다른 분자배열로 변환시키고, 이러한 분자 배열에 의해 발광하는 액정셀의 복굴절성, 선광성, 2색성 및 광산란특성 등의 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정셀에 의한 빛의 변조를 이용하는 디스플레이 장치다.Among such display devices, the liquid crystal display device applies a voltage to a specific molecular array of liquid crystals and converts the same into another molecular array, and the optical properties such as birefringence, photoreactivity, dichroism, and light scattering characteristics of the liquid crystal cell emitted by the molecular array It is a display device that converts a change into a visual change and uses modulation of light by a liquid crystal cell.
액정표시장치는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판, TFT 기판과 대향하여 구비되는 컬러필터기판 및 TFT 기판과 컬러필터기판과의 사이에 형성된 액정으로 이루어진다.The liquid crystal display device includes a thin film transistor (hereinafter, referred to as TFT) substrate, a color filter substrate provided to face the TFT substrate, and a liquid crystal formed between the TFT substrate and the color filter substrate.
TFT 기판에는 제1 방향으로 연장된 게이트 라인, 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인, 게이트 라인과 데이터 라인에 의해 정의되는 영역에서 게이트 및 데이터 라인에 연결된 TFT 및 TFT와 연결된 액정 커패시터로 이루어진 화소가 매트릭스 형태로 다수 형성된다.The TFT substrate includes a gate line extending in a first direction, a data line extending in a second direction orthogonal to the first direction, a liquid crystal connected to a TFT and a TFT connected to the gate and the data line in a region defined by the gate line and the data line. A large number of pixels made of a capacitor are formed in a matrix form.
다수의 화소는 TFT 기판의 표시영역에 형성되고, 표시영역의 주변에는 게이트 라인과 데이터 라인을 구동하기 위한 구동회로가 배치된다. 일반적으로, 게이트 라인에 인가되는 게이트 구동신호를 발생하는 게이트 구동회로는 액정패널 상에서TFT와 동일한 공정에 의해서 형성된다. 데이터 라인에 인가되는 데이터 전압을 발생하는 데이터 구동회로는 칩 형태로 액정패널 상에 부착된다.A plurality of pixels are formed in the display area of the TFT substrate, and a driving circuit for driving the gate line and the data line is arranged around the display area. In general, the gate driving circuit for generating the gate driving signal applied to the gate line is formed by the same process as that of the TFT on the liquid crystal panel. The data driving circuit for generating a data voltage applied to the data line is attached on the liquid crystal panel in the form of a chip.
따라서, 액정패널이 완성되면 데이터 구동회로는 본딩 또는 TAB 공정에 의해 액정패널에 부착된다. 일반적으로, 데이터 구동회로를 부착시키기 이전에 액정패널이 완성되면 완성된 액정패널이 정상적으로 구동되는 가를 검사하기 위한 공정이 수행된다. 이러한 검사 공정을 수행하기 위하여 액정패널의 데이터 라인 및 게이트 라인에는 각각 영상 신호 및 구동신호를 인가하여야 한다. 그러나, 게이트 라인으로 인가되는 구동신호를 발생하는 게이트 구동회로는 액정패널 상에 TFT와 동일한 공정에 의해서 형성되어 있기 때문에 데이터 라인에만 신호를 인가한다. 이 경우 사용되는 것이 검사 카드이다.Therefore, when the liquid crystal panel is completed, the data driving circuit is attached to the liquid crystal panel by a bonding or TAB process. In general, when the liquid crystal panel is completed before attaching the data driving circuit, a process for checking whether the completed liquid crystal panel is normally driven is performed. In order to perform such an inspection process, an image signal and a driving signal should be applied to the data line and the gate line of the liquid crystal panel, respectively. However, since the gate driving circuit which generates the driving signal applied to the gate line is formed by the same process as the TFT on the liquid crystal panel, the signal is applied only to the data line. In this case, a test card is used.
검사 카드는 액정패널의 외부로부터 제공되는 신호를 입력받기 위한 데이터 입력단자들에 전기적으로 연결되어 각 입력단자들에 각종 신호를 인가한다. 검사 카드와 입력 단자는 도전물질이기 때문에 접촉시 검사 카드와 입력 단자가 마찰되면서 그 둘 사이에서 정전기가 발생된다. 발생된 정전기는 데이터 라인들을 경유하여 액정패널로 유입된다. 유입된 정전기는 데이터 라인들을 단락 또는 단선시키거나, 데이터 라인들에 연결된 TFT를 손상시킨다. 따라서, 정전기에 의해서 액정표시장치의 불량이 유발된다.The test card is electrically connected to data input terminals for receiving a signal provided from the outside of the liquid crystal panel to apply various signals to each input terminal. Since the test card and the input terminal are conductive materials, static electricity is generated between the two when the test card and the input terminal are rubbed upon contact. The generated static electricity flows into the liquid crystal panel via the data lines. The introduced static electricity shorts or shorts the data lines or damages the TFTs connected to the data lines. Therefore, a defect of the liquid crystal display device is caused by the static electricity.
따라서, 본 발명의 목적은 액정패널의 불량을 감소시키기 위한 액정표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device for reducing the defect of the liquid crystal panel.
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 평면도이다.1 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.
도 2는 도 1에 도시된 방전회로와 신호 지연부를 나타낸 회로도이다.FIG. 2 is a circuit diagram illustrating a discharge circuit and a signal delay unit shown in FIG. 1.
도 3은 도 2에 도시된 신호 지연부를 구체적으로 나타낸 단면도이다.3 is a cross-sectional view illustrating in detail the signal delay unit illustrated in FIG. 2.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 평면도이다.4 is a plan view illustrating a liquid crystal display according to another exemplary embodiment of the present invention.
도 5는 도 4에 도시된 라인블록 선택회로, 방전회로 및 신호 지연부를 나타낸 회로도이다.FIG. 5 is a circuit diagram illustrating a line block selection circuit, a discharge circuit, and a signal delay unit shown in FIG. 4.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : TFT 기판 130 : 게이트 구동회로100 TFT substrate 130 gate driving circuit
140 : 데이터 구동회로 150 : 방전회로140: data driving circuit 150: discharge circuit
160 : 신호 지연부 170 : 라인블록 선택회로160: signal delay unit 170: line block selection circuit
200 : 컬러필터기판 500 : 액정표시장치200: color filter substrate 500: liquid crystal display device
T1 : 제1 트랜지스터 T2 : 제2 트랜지스터T1: first transistor T2: second transistor
ST1 : 제1 선택 트랜지스터 ST2 : 제2 선택 트랜지스터ST1: first selection transistor ST2: second selection transistor
상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 일정 범위 내에 존재하는 제1 신호를 인가받는 다수의 신호선과 상기 신호선들에 연결되어 상기 제1 신호에 의해 구동되는 스위칭 소자를 구비하는 제1 기판; 상기 제1 기판과 대향하여 구비되는 제2 기판; 상기 제1 기판과 상기 제2 기판과의 사이에 개재되는 액정층; 및 상기 제1 기판 상에서 상기 신호선들의 단부에 연결되어, 상기 일정 범위를 벗어난 제2 신호가 상기 신호선들로 인가되기 이전에 상기 제2 신호를 방전시키기 위한 방전회로를 포함한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a plurality of signal lines receiving a first signal present within a predetermined range and a switching element connected to the signal lines and driven by the first signal. A first substrate having a; A second substrate provided to face the first substrate; A liquid crystal layer interposed between the first substrate and the second substrate; And a discharge circuit connected to an end of the signal lines on the first substrate to discharge the second signal before a second signal outside the predetermined range is applied to the signal lines.
이와 같은 액정표시장치에 따르면, 신호선들로 인가되는 신호 중 일정 범위를 벗어난 신호에 대해서 그 신호가 신호선들로 인가되지 못하도록 방전시키는 방전회로가 신호선들의 단부가 형성된다. 따라서, 액정패널의 불량을 감소시켜 액정표시장치의 생산성을 증가시킬 수 있다.According to the liquid crystal display device as described above, end portions of the signal lines are formed in a discharge circuit for discharging the signals out of a predetermined range among the signals applied to the signal lines so that the signals are not applied to the signal lines. Therefore, the defect of the liquid crystal panel can be reduced to increase the productivity of the liquid crystal display device.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 도면이다. 도 2는 도 1에 도시된 방전회로와 신호 지연부를 나타낸 회로도이다.1 is a diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention. FIG. 2 is a circuit diagram illustrating a discharge circuit and a signal delay unit shown in FIG. 1.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(500)는 하부기판인 TFT 기판(100), 상부기판인 컬러필터기판(200) 및 그 사이에 제공되는 액정층(미도시)으로 이루어진 액정패널(300)을 포함한다. 액정패널(300)의 TFT 기판(100) 상에는 구동 신호를 출력하는 게이트 및 데이터 구동회로(130, 140), 방전회로(150) 및 신호 지연부(160)가 형성된다. 또한, 액정패널(300)에는 외부로부터 게이트 및 데이터 구동회로(130, 140)에 전기적인 신호를 인가하기 위한 연성인쇄회로기판(Flexible Printed Circuit; FPC)(400)이 부착된다.1 and 2, a liquid crystal display device 500 according to an exemplary embodiment of the present invention includes a TFT substrate 100 as a lower substrate, a color filter substrate 200 as an upper substrate, and a liquid crystal layer provided therebetween. It includes a liquid crystal panel 300 made of (not shown). Gate and data driving circuits 130 and 140, a discharge circuit 150, and a signal delay unit 160 for outputting a driving signal are formed on the TFT substrate 100 of the liquid crystal panel 300. Also, a flexible printed circuit board (FPC) 400 is attached to the liquid crystal panel 300 to apply an electrical signal to the gate and data driving circuits 130 and 140 from the outside.
액정패널(300)은 TFT 기판(100)은 영상을 표시하는 표시영역(D)과 표시영역(D)의 주변에 형성된 제1 및 제2 주변영역(S1, S2)으로 이루어진다. 표시영역(D)에는 a-Si 박막 공정에 의해 다수의 화소가 매트릭스 형태로 형성된다. 화소는 제1 방향으로 연장된 게이트 라인(GL), 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인(DL), 게이트 라인(GL)과 데이터 라인(DL)에 연결된 TFT(110) 및 TFT(110)에 연결된 화소전극(120)으로 이루어진다.The liquid crystal panel 300 includes a TFT substrate 100 including a display area D for displaying an image and first and second peripheral areas S1 and S2 formed around the display area D. FIG. In the display area D, a plurality of pixels are formed in a matrix by an a-Si thin film process. The pixel includes a gate line GL extending in a first direction, a data line DL extending in a second direction perpendicular to the first direction, a TFT 110 connected to the gate line GL and the data line DL, and The pixel electrode 120 is connected to the TFT 110.
한편, 제1 주변영역(S1)은 표시영역(D)의 좌측에 구비된 영역으로, 제1 주변영역(S1)에는 게이트 라인(GL)의 일단에 연결되어 게이트 라인(GL)으로 게이트 구동신호를 출력하는 게이트 구동회로(130)가 a-si 박막 공정에 의해 형성된다. 제2 주변영역(S2)은 표시영역(D)의 상측에 구비된 영역으로, 제2 주변영역(S2)에는 데이터 라인(DL)으로 데이터 전압을 출력하는 데이터 구동회로(140)가 칩 형태로 TFT 기판(100) 상에 장착된다.Meanwhile, the first peripheral area S1 is an area provided on the left side of the display area D. The first peripheral area S1 is connected to one end of the gate line GL in the first peripheral area S1, and the gate driving signal is transmitted to the gate line GL. The gate driving circuit 130 for outputting the light is formed by an a-si thin film process. The second peripheral area S2 is an area provided above the display area D. In the second peripheral area S2, the data driving circuit 140 outputting a data voltage to the data line DL is formed in a chip form. It is mounted on the TFT substrate 100.
연성인쇄회로기판(400)은 제2 주변영역(S2)에 부착되어 데이터 구동회로(140)와 게이트 구동회로(130)의 입력단자들과 전기적으로 연결된다. 따라서, 연성인쇄회로기판(400)은 외부로부터 제공되는 각종 신호들은 게이트 및 데이터 구동회로(130, 140)에 제공하여 게이트 및 데이터 구동회로(130, 140)의 동작을 제어한다.The flexible printed circuit board 400 is attached to the second peripheral region S2 and electrically connected to the input terminals of the data driving circuit 140 and the gate driving circuit 130. Accordingly, the flexible printed circuit board 400 provides various signals provided from the outside to the gate and data driving circuits 130 and 140 to control the operation of the gate and data driving circuits 130 and 140.
또한, 제2 주변영역(S2) 중 데이터 구동회로(140)와 표시영역(D)과의 사이에는 a-si 박막 공정에 의해 방전회로(150)가 형성된다. 방전회로(150)는 데이터 라인들(DL) 각각에 연결되어 데이터 라인(DL)으로 제공되는 불필요한 신호를 방전시킨다. 구체적으로, 데이터 라인(DL)에는 일정 범위 내에 존재하여 데이터 라인(DL)에 인가된 후 TFT(110)를 통과하여 화소전극(120)으로 제공되어 영상을 표시하는데 이용되는 영상 정보를 포함하고 있는 제1 신호 및 일정 범위를 벗어난 신호로써 영상 정보를 포함하지 않는 제2 신호 즉, 불필요한 신호가 인가될 수 있다. 여기서, 방전회로(150)는 제2 신호를 방전시키는 기능을 수행한다.In addition, a discharge circuit 150 is formed between the data driving circuit 140 and the display area D in the second peripheral area S2 by an a-si thin film process. The discharge circuit 150 is connected to each of the data lines DL to discharge unnecessary signals provided to the data lines DL. In detail, the data line DL is provided within the predetermined range, is applied to the data line DL, passes through the TFT 110, is provided to the pixel electrode 120, and includes image information used to display an image. A second signal that does not include image information as the first signal and a signal outside a predetermined range, that is, an unnecessary signal may be applied. Here, the discharge circuit 150 discharges the second signal.
도 2에 도시된 바와 같이, 방전회로(150)는 데이터 라인(DL) 중 데이터 전압이 입력되는 일단에 연결된 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)로 이루어진다. 제1 트랜지스터(T1)는 게이트와 소오스가 제1 전원전압(VDD)에 공통으로 연결되고, 드레인이 데이터 라인들(DL)의 일단에 연결되어 데이터 라인들(DL)의 전위를 제1 전원전압(VDD)으로 변경한다. 한편, 제2 트랜지스터(T2)는 게이트와 소오스가 제2 전원전압(VSS)에 공통으로 연결되고, 드레인이 데이터 라인들(DL)의 일단에 연결되어 데이터 라인들(DL)의 전위를 제2 전원전압(VSS)으로 변경시킨다.As illustrated in FIG. 2, the discharge circuit 150 includes a first transistor T1 and a second transistor T2 connected to one end of a data voltage of the data line DL. In the first transistor T1, a gate and a source are commonly connected to the first power supply voltage VDD, and a drain is connected to one end of the data lines DL so that the potential of the data lines DL is changed to the first power supply voltage. Change to (VDD). On the other hand, the second transistor T2 has a gate and a source connected in common to the second power supply voltage VSS, and a drain is connected to one end of the data lines DL so that the potential of the data lines DL is increased. Change to the power supply voltage (VSS).
구체적으로, 제1 트랜지스터(T1)가 제1 전원전압(VDD)과 제2 신호 사이의 전압차에 의해 제2 트랜지스터(T2)보다 먼저 구동되면 데이터 라인(DL)의 전위는 제1 전원전압(VDD)으로 상승된다. 이때, 제2 트랜지스터(T2)는 제1 전원전압(VDD)과 제2 전원전압(VSS) 사이의 전압차에 의해 구동되어 데이터 라인(DL)에 인가된 제2 신호를 제2 전원전압(VSS)으로 방전시킨다.Specifically, when the first transistor T1 is driven before the second transistor T2 due to the voltage difference between the first power supply voltage VDD and the second signal, the potential of the data line DL becomes the first power supply voltage ( VDD). In this case, the second transistor T2 is driven by the voltage difference between the first power supply voltage VDD and the second power supply voltage VSS to receive the second signal applied to the data line DL to the second power supply voltage VSS. To discharge).
한편, 제2 트랜지스터(T2)는 제2 전원전압(VSS)과 제2 신호 사이의 전압차에 의해 제1 트랜지스터(T1)보다 먼저 구동되면, 제2 트랜지스터(T2)는 데이터 라인(DL)에 인가된 제2 신호를 제2 전원전압(VSS)으로 방전시킨다. 여기서, 제1 트랜지스터(T1)는 P 채널 도전형 MOS 트랜지스터이고, 제2 트랜지스터(T2)는 N 채널 도전형 MOS 트랜지스터이다.Meanwhile, when the second transistor T2 is driven before the first transistor T1 by the voltage difference between the second power supply voltage VSS and the second signal, the second transistor T2 is connected to the data line DL. The applied second signal is discharged to the second power supply voltage VSS. Here, the first transistor T1 is a P-channel conductive MOS transistor, and the second transistor T2 is an N-channel conductive MOS transistor.
일 실시예로 방전회로(150)는 두 개의 트랜지스터(T1, T2)를 구비하지만, 방전회로(150)는 두 개의 다이오드(미도시)로 이루어질 수 있다. 또한, 방전회로(150)는 하나의 트랜지스터 또는 다이오드로 이루어질 수도 있다. 이와 같이 하나의 트랜지스터 또는 다이오드를 사용할 경우 방전회로가 차지하는 면적을 감소시킴으로써 액정패널의 전체적인 사이즈를 감소시킬 수 있고, 더 나아가서 액정표시장치의 사이즈를 감소시킨다.In one embodiment, the discharge circuit 150 includes two transistors T1 and T2, but the discharge circuit 150 may include two diodes (not shown). In addition, the discharge circuit 150 may be formed of one transistor or diode. As described above, when one transistor or diode is used, the overall size of the liquid crystal panel can be reduced by reducing the area occupied by the discharge circuit, and further, the size of the liquid crystal display device is reduced.
도 3은 도 2에 도시된 신호 지연부를 구체적으로 나타낸 단면도이다.3 is a cross-sectional view illustrating in detail the signal delay unit illustrated in FIG. 2.
도 2 및 도 3을 참조하면, 방전회로(150)와 표시영역(D) 사이에는 제2 신호가 데이터 라인(DL)으로 제공되기 이전에 방전회로(150)를 통해 방전되도록 제2 신호를 지연시키기 위한 신호 지연부(160)가 형성된다. 신호 지연부(160)는 데이터 라인들(DL) 각각에 형성된 저항(R)으로 이루어진다.2 and 3, the second signal is delayed to be discharged through the discharge circuit 150 before the second signal is provided to the data line DL between the discharge circuit 150 and the display area D. FIG. The signal delay unit 160 is formed. The signal delay unit 160 includes a resistor R formed in each of the data lines DL.
구체적으로, 신호 지연부(160)는 방전회로(150)와 표시영역(D) 사이에서 데이터 라인(DL)의 하부에 형성되는 금속막이다. 즉, 신호 지연부(160)는 표시영역(D)에 형성되는 TFT(110)의 게이트 전극(111) 또는 게이트 라인(GL)과 동일한 층에 형성된다. 신호 지연부(160)와 데이터 라인(DL) 사이에는 게이트절연막(112)이 개재되어 신호 지연부(160)와 데이터 라인(DL)을 전기적으로 절연시킨다. 신호 지연부(160), 절연막(112) 및 데이터 라인(DL)에 의해서 커패시턴스가 형성되고, 이러한 커패시턴스는 데이터 라인(DL)으로 인가되는 제2 신호를 지연시킨다. 여기서, 데이터 라인(DL)은 TFT(110)의 소오스 및 드레인 전극(115, 116)과 동일한 공정 상에서 형성된다.In detail, the signal delay unit 160 is a metal film formed under the data line DL between the discharge circuit 150 and the display area D. FIG. That is, the signal delay unit 160 is formed on the same layer as the gate electrode 111 or the gate line GL of the TFT 110 formed in the display area D. A gate insulating layer 112 is interposed between the signal delay unit 160 and the data line DL to electrically insulate the signal delay unit 160 from the data line DL. Capacitance is formed by the signal delay unit 160, the insulating layer 112, and the data line DL, and the capacitance delays the second signal applied to the data line DL. Here, the data line DL is formed on the same process as the source and drain electrodes 115 and 116 of the TFT 110.
여기서, 제2 신호를 지연시키기 위한 다른 방법으로 저항을 증가시키기 위하여 데이터 라인(DL)의 폭을 줄일 수도 있지만, 신호의 지연은 저항보다는 커패시턴스에 더 영향을 받기 때문에 본 발명에서는 커패시턴스를 증가시키는 방법을 이용한다.Here, the width of the data line DL may be reduced to increase the resistance in another way to delay the second signal, but in the present invention, since the delay of the signal is more affected by the capacitance than the resistance, the method of increasing the capacitance in the present invention. Use
본 발명의 일 실시예로서, 제2 신호는 다음과 같은 경우에 발생될 수 있다. 구체적으로, 연성인쇄회로기판(400)과 데이터 구동회로(140)는 액정패널(300)이 완성된 이후에 본딩 또는 TAB 공정에 의해 액정패널(300)에 부착된다. 이때, 완성된 액정패널(300)이 정상적으로 구동되는 가를 검사하는 공정을 수행함으로써 액정패널(300)의 불량을 검출한다. 그러나, 액정패널(300)은 외부로부터 신호가 인가되어야 동작이 되고, 동작 상태에 따라 불량을 검출되기 때문에 외부로부터 신호를 인가 받아야 한다. 구체적으로, 게이트 라인(GL)에는 구동신호를 인가하고 데이터 라인(DL)에는 영상신호를 인가하여야 한다.As an embodiment of the present invention, the second signal may be generated in the following cases. Specifically, the flexible printed circuit board 400 and the data driving circuit 140 are attached to the liquid crystal panel 300 by a bonding or TAB process after the liquid crystal panel 300 is completed. At this time, the defect of the liquid crystal panel 300 is detected by performing a process of checking whether the completed liquid crystal panel 300 is normally driven. However, the liquid crystal panel 300 operates only when a signal is applied from the outside, and a defect is detected according to an operation state, and thus the liquid crystal panel 300 must receive a signal from the outside. In detail, a driving signal should be applied to the gate line GL, and an image signal should be applied to the data line DL.
상술한 바와 같이, 게이트 라인(GL)에 구동신호를 인가하는 게이트 구동회로(130)는 TFT(110)와 동일한 공정에 의해서 TFT 기판(100) 상에 집적되기 때문에, 데이터 라인(DL)에만 일시적으로 영상신호를 인가하는 방법이 필요하다.As described above, since the gate driving circuit 130 that applies the driving signal to the gate line GL is integrated on the TFT substrate 100 by the same process as the TFT 110, it is only temporary for the data line DL. There is a need for a method of applying a video signal.
이때 사용되는 것이 검사 카드(Probe Card)(미도시)이다. 검사 카드는 액정패널(300)의 외부로부터 제공되는 신호를 입력받기 위한 데이터 라인들(DL)의 입력단자들에 전기적으로 연결되어 각 입력단자들에 영상신호를 인가한다.At this time, a test card (Probe Card) (not shown) is used. The test card is electrically connected to the input terminals of the data lines DL for receiving a signal provided from the outside of the liquid crystal panel 300 to apply an image signal to each input terminal.
그러나, 검사 카드와 입력 단자는 도전물질이기 때문에 접촉시 검사 카드와 입력 단자의 마찰로 인해 검사 카드와 입력 단자 사이에는 정전기가 발생된다. 발생된 정전기가 데이터 라인들(DL)을 타고 액정패널(300)로 유입되게 되면 데이터 라인(DL) 및 데이터 라인(DL)에 연결된 각종 소자들을 손상시킨다. 즉, 정전기에 의해 데이터 라인들(DL)이 단선 또는 단락되거나, 데이터 라인들(DL)에 연결된 TFT(110)가 파괴되어 액정표시장치(400)의 불량을 유발한다.However, since the test card and the input terminal are conductive materials, static electricity is generated between the test card and the input terminal due to friction between the test card and the input terminal upon contact. When the generated static electricity flows into the liquid crystal panel 300 by riding the data lines DL, it damages the data line DL and various elements connected to the data line DL. That is, the data lines DL may be disconnected or shorted due to static electricity, or the TFT 110 connected to the data lines DL may be destroyed, causing a failure of the liquid crystal display device 400.
이때, 방전회로(150)는 정전기가 데이터 라인들(DL)로 유입되기 이전에 방전시킴으로써 액정패널(300)의 불량을 방지할 수 있다.At this time, the discharge circuit 150 may prevent the failure of the liquid crystal panel 300 by discharging before the static electricity flows into the data lines DL.
도 1 내지 도 2에서는 방전회로(150)가 데이터 라인(DL)과 데이터 구동회로(140) 사이에만 형성된 것을 나타내지만, 본 발명에 따른 방전회로(150)는 게이트 라인(GL)과 게이트 구동회로(130) 사이에도 형성될 수 있다. 이 경우에는 게이트 구동회로(130)는 데이터 구동회로(140)와 같이 칩 형태로 액정패널(100) 상에 부착된다.1 to 2 show that the discharge circuit 150 is formed only between the data line DL and the data driving circuit 140, but the discharge circuit 150 according to the present invention has a gate line GL and a gate driving circuit. It may also be formed between (130). In this case, the gate driving circuit 130 is attached to the liquid crystal panel 100 in the form of a chip like the data driving circuit 140.
또한, 제2 신호는 액정패널(100)의 검사시 발생되는 정전기일 수도 있지만, 액정표시장치(100)의 동작 시 데이터 구동회로(140) 및 게이트 구동회로(130)가 오동작하여 발생한 이상 신호일 수도 있다.In addition, the second signal may be static electricity generated when the liquid crystal panel 100 is inspected. However, the second signal may be an abnormal signal generated when the data driver circuit 140 and the gate driver circuit 130 malfunction when the liquid crystal display device 100 operates. have.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 도면이고, 도5는 도 4에 도시된 라인블록 선택회로, 방전회로 및 신호 지연부를 나타낸 회로도이다.4 is a diagram illustrating a liquid crystal display according to another exemplary embodiment of the present invention, and FIG. 5 is a circuit diagram illustrating a line block selection circuit, a discharge circuit, and a signal delay unit shown in FIG. 4.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치(500)는 TFT 기판(100), 컬러필터기판(200) 및 그 사이에 제공되는 액정층(미도시)으로 이루어진 액정패널(300)을 포함한다. 액정패널(300)의 TFT 기판(100) 상에는 구동 신호를 출력하는 게이트 및 데이터 구동회로(130, 140), 데이터 라인(DL)에 선택적으로 데이터 구동신호를 인가하는 라인블록 선택회로(170), 방전회로(150) 및 신호 지연부(160)가 형성된다. 또한, 액정패널(300)에는 외부로부터 게이트 및 데이터 구동회로(130, 140)에 전기적인 신호를 인가하기 위한 연성인쇄회로기판(400)을 포함한다.Referring to FIG. 4, a liquid crystal display device 500 according to another embodiment of the present invention includes a liquid crystal panel including a TFT substrate 100, a color filter substrate 200, and a liquid crystal layer (not shown) provided therebetween. 300). On the TFT substrate 100 of the liquid crystal panel 300, the gate and data driving circuits 130 and 140 for outputting a driving signal, the line block selection circuit 170 for selectively applying a data driving signal to the data line DL, The discharge circuit 150 and the signal delay unit 160 are formed. In addition, the liquid crystal panel 300 includes a flexible printed circuit board 400 for applying an electrical signal to the gate and data driving circuits 130 and 140 from the outside.
액정패널(300)은 TFT 기판(100)은 영상을 표시하는 표시영역(D)과 표시영역(D)의 주변에 형성된 제1 및 제2 주변영역(S1, S2)으로 이루어진다. 표시영역(D)에는 a-Si 박막 공정에 의해 다수의 화소가 매트릭스 형태로 형성된다. 화소들은 제1 방향으로 연장된 게이트 라인(GL), 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인(DL), 게이트 라인(GL)과 데이터 라인(DL)에 연결된 TFT(110) 및 TFT(110)에 연결된 화소전극(120)으로 이루어진다.The liquid crystal panel 300 includes a TFT substrate 100 including a display area D for displaying an image and first and second peripheral areas S1 and S2 formed around the display area D. FIG. In the display area D, a plurality of pixels are formed in a matrix by an a-Si thin film process. The pixels include a gate line GL extending in a first direction, a data line DL extending in a second direction orthogonal to the first direction, a TFT 110 connected to the gate line GL and the data line DL, and The pixel electrode 120 is connected to the TFT 110.
한편, 제1 주변영역(S1)은 표시영역(D)의 좌측에 구비된 영역으로, 제1 주변영역(S1)에는 게이트 라인(GL)의 일단에 연결되어 게이트 라인(GL)으로 게이트 구동신호를 출력하는 게이트 구동회로(130)가 a-si 박막 공정에 의해 형성된다. 제2 주변영역(S2)은 표시영역(D)의 상측에 구비된 영역으로, 제2 주변영역(S2)에는 데이터 라인들(DL)로 데이터 전압을 출력하는 데이터 구동회로(140)가 칩 형태로 TFT 기판(100) 상에 장착된다. 또한, 데이터 구동회로(140)와 표시영역(D) 사이에는 데이터 구동회로(140)로부터 출력된 데이터 전압을 데이터 라인들(DL)에 선택적으로 인가하고, a-si 박막 공정에 의해 형성된 라인블록 선택회로(170)가 배치된다.Meanwhile, the first peripheral area S1 is an area provided on the left side of the display area D. The first peripheral area S1 is connected to one end of the gate line GL in the first peripheral area S1, and the gate driving signal is transmitted to the gate line GL. The gate driving circuit 130 for outputting the light is formed by an a-si thin film process. The second peripheral area S2 is an area provided above the display area D. In the second peripheral area S2, the data driving circuit 140 outputting data voltages to the data lines DL is formed in a chip form. It is mounted on the TFT substrate 100. In addition, between the data driving circuit 140 and the display area D, a line block formed by a-si thin film process by selectively applying the data voltage output from the data driving circuit 140 to the data lines DL. The selection circuit 170 is disposed.
또한, 제2 주변영역(S2) 중 라인블록 선택회로(170)와 표시영역(D)과의 사이에는 데이터 라인들(DL) 각각에 연결되고 a-si 박막 공정에 의해 형성된 방전회로(150)가 배치된다. 방전회로(150)는 데이터 라인들(DL)로 제공되는 제2 신호를 방전시킨다.In addition, a discharge circuit 150 connected to each of the data lines DL between the line block selection circuit 170 and the display area D in the second peripheral area S2 and formed by an a-si thin film process. Is placed. The discharge circuit 150 discharges the second signal provided to the data lines DL.
한편, 연성인쇄회로기판(400)은 제2 주변영역(S2)에 부착되어 데이터 구동회로(140)와 게이트 구동회로(130)의 입력단자들과 전기적으로 연결된다. 따라서, 연성인쇄회로기판(400)은 외부로부터 제공되는 각종 신호들은 게이트 및 데이터 구동회로(130, 140), 라인블록 선택회로(170)에 제공하여 게이트 및 데이터 구동회로(130, 140), 라인블록 선택회로(170)의 동작을 제어한다.Meanwhile, the flexible printed circuit board 400 is attached to the second peripheral region S2 and electrically connected to the input terminals of the data driving circuit 140 and the gate driving circuit 130. Accordingly, the flexible printed circuit board 400 provides various signals provided from the outside to the gate and data driving circuits 130 and 140 and the line block selection circuit 170 to provide the gate and data driving circuits 130 and 140 and the line. The operation of the block selection circuit 170 is controlled.
도 5를 참조하면, 라인블록 선택회로(170)는 데이터 구동회로(140)로부터 제공되는 신호를 입력받는 입력단자들, 데이터 라인에 대응하는 개수로 형성되어 해당 데이터 라인(DL)에 데이터 전압을 출력하는 출력단자들, 및 입력단자와 출력단자 사이에 연결되고 외부로부터 제공되는 제1 및 제2 선택신호(TG1, TG2)에 의해 구동되어 시간차를 두고서 선택적으로 데이터 라인(DL)에 데이터 전압을 출력하기 위한 제1 및 제2 선택 트랜지스터(ST1, ST2)로 이루어진다.Referring to FIG. 5, the line block selection circuit 170 is formed of a number of input terminals corresponding to a data line and an input terminal for receiving a signal provided from the data driving circuit 140 to supply a data voltage to the corresponding data line DL. It is driven by first and second selection signals TG1 and TG2 which are connected between the output terminals and the input terminal and the output terminal and are provided from the outside, and selectively apply a data voltage to the data line DL with a time difference. It consists of first and second selection transistors ST1 and ST2 for output.
구체적으로, 라인블록 선택회로(170)는 m개의 데이터 라인들(DL)을 2분할하여 각각 m/2개의 데이터 라인들, 예를 들어 홀수 번째 데이터 라인들(DLo)을 포함하는 제1 블록(BL1)과 짝수 번째 데이터 라인들(DLe)을 포함하는 제2 블록(BL2)으로 이루어진다.In detail, the line block selection circuit 170 divides the m data lines DL into two and each includes a first block including m / 2 data lines, for example, odd-numbered data lines DLo. A second block BL2 includes BL1 and even-numbered data lines DLe.
제1 선택 트랜지스터(ST1)는 제1 블록(BL1)의 입력단자와 출력단자 사이에 연결되고 연성인쇄회로기판(400)을 통해 제공되는 제1 선택신호(TG1)에 의해 구동된다. 또한, 제2 선택 트랜지스터(ST2)는 제2 블록(BL2)의 입력단자와 출력단자 사이에 연결되고 연성인쇄회로기판(400)을 통해 제공되는 제2 선택신호(TG2)에 의해 구동된다. 이때, 제1 선택신호(TG1)와 제2 선택신호(TG2)는 서로 교호적으로 하이 구간을 갖는다.The first selection transistor ST1 is connected between the input terminal and the output terminal of the first block BL1 and is driven by the first selection signal TG1 provided through the flexible printed circuit board 400. In addition, the second select transistor ST2 is connected between the input terminal and the output terminal of the second block BL2 and driven by the second select signal TG2 provided through the flexible printed circuit board 400. In this case, the first selection signal TG1 and the second selection signal TG2 alternately have a high period.
즉, 제1 선택신호(TG1)에 하이(high) 신호가 인가되면, 제1 선택신호(TG1)에 의해 제1 선택 트랜지스터(ST1)가 구동되어 제1 블록(BL1)의 출력단자에는 데이터 전압이 출력되어 대응하는 홀수 번째 데이터 라인(DLo)으로 인가된다. 한편, 제2 선택신호(TG2)에 하이 신호가 인가되면, 제2 선택신호(TG2)에 의해 제2 선택 트랜지스터(ST2)가 구동되어 제2 블록(BL2)의 출력단자에는 데이터 전압이 출력되어 대응하는 짝수 번째 데이터 라인(Dle)으로 인가된다.That is, when a high signal is applied to the first select signal TG1, the first select transistor ST1 is driven by the first select signal TG1, and a data voltage is applied to the output terminal of the first block BL1. This output is applied to the corresponding odd-numbered data line DLo. On the other hand, when a high signal is applied to the second select signal TG2, the second select transistor ST2 is driven by the second select signal TG2, and a data voltage is output to the output terminal of the second block BL2. It is applied to the corresponding even-numbered data line Dle.
도 5에 도시된 바와 같이, 방전회로(150)는 라인블록선택회로(170)로부터 선택적으로 인가되는 데이터 전압을 입력받는 데이터 라인(DL)의 일단에 연결된 제1 트랜지스터(T1)와 제2 트랜지스터(T2)로 이루어진다. 제1 트랜지스터(ST1)는 게이트와 소오스가 제1 전원전압(VDD)에 공통으로 연결되고, 드레인이 데이터 라인들(DL)의 일단에 연결되어 데이터 라인들(DL)의 일단의 전위를 제1전원전압(VDD)로 변경시킨다. 한편, 제2 트랜지스터(T2)는 게이트와 소오스가 제2 전원전압(VSS)에 공통으로 연결되고, 드레인이 데이터 라인들(DL)의 일단에 연결되어 데이터 라인들(DL)의 일단의 전위를 제2 전원전압(VSS)으로 방전시킨다.As shown in FIG. 5, the discharge circuit 150 includes a first transistor T1 and a second transistor connected to one end of a data line DL, which receives a data voltage selectively applied from the line block selection circuit 170. It consists of (T2). In the first transistor ST1, a gate and a source are commonly connected to the first power supply voltage VDD, and a drain is connected to one end of the data lines DL so that a potential of one end of the data lines DL may be changed. Change the power supply voltage (VDD). On the other hand, the second transistor T2 has a gate and a source connected in common to the second power supply voltage VSS, and a drain is connected to one end of the data lines DL so that a potential of one end of the data lines DL may be applied. The discharge is performed at the second power supply voltage VSS.
구체적으로, 제1 트랜지스터(T1)가 제1 전원전압(VDD)과 제2 신호 사이의 전압차에 의해 제2 트랜지스터(T2)보다 먼저 구동되면 데이터 라인(DL)의 전위는 제1 전원전압(VDD)으로 상승된다. 이때, 제2 트랜지스터(T2)는 제1 전원전압(VDD)과 제2 전원전압(VSS) 사이의 전압차에 의해 구동되어 데이터 라인(DL)에 인가된 제2 신호를 제2 전원전압(VSS)으로 방전시킨다.Specifically, when the first transistor T1 is driven before the second transistor T2 due to the voltage difference between the first power supply voltage VDD and the second signal, the potential of the data line DL becomes the first power supply voltage ( VDD). In this case, the second transistor T2 is driven by the voltage difference between the first power supply voltage VDD and the second power supply voltage VSS to receive the second signal applied to the data line DL to the second power supply voltage VSS. To discharge).
한편, 제2 트랜지스터(T2)는 제2 전원전압(VSS)과 제2 신호 사이의 전압차에 의해 제1 트랜지스터(T1)보다 먼저 구동되면 데이터 라인(DL)에 인가된 제2 신호를 제2 전원전압(VSS)으로 방전시킨다. 여기서, 제1 트랜지스터(T1)는 P 채널 도전형 MOS 트랜지스터이고, 제2 트랜지스터(T2)는 N 채널 도전형 MOS 트랜지스터이다.Meanwhile, when the second transistor T2 is driven earlier than the first transistor T1 due to the voltage difference between the second power supply voltage VSS and the second signal, the second transistor T2 receives the second signal applied to the data line DL. Discharge to the power supply voltage VSS. Here, the first transistor T1 is a P-channel conductive MOS transistor, and the second transistor T2 is an N-channel conductive MOS transistor.
한편 도 3에 도시된 바와 같이, 신호 지연부(160)는 방전회로(150)와 라인블록 선택회로(170) 사이에서 데이터 라인(DL)의 하부에 형성되는 금속막이다. 즉, 신호 지연부(160)는 표시영역(D)에 형성되는 TFT(110)의 게이트 전극(111) 또는 게이트 라인(GL)과 동일한 공정에 의해서 형성된다. 신호 지연부(160)와 데이터 라인 사이에는 게이트 절연막(112)이 개재되어 신호 지연부(160)와 데이터 라인(DL)을 전기적으로 절연시킨다. 신호 지연부(160), 절연막(112) 및 데이터 라인(DL)에 의해서 커패시턴스가 형성되고, 이러한 커패시턴스는 데이터 라인(DL)으로 인가되는 제2 신호를 지연시킨다.As illustrated in FIG. 3, the signal delay unit 160 is a metal film formed under the data line DL between the discharge circuit 150 and the line block selection circuit 170. That is, the signal delay unit 160 is formed by the same process as the gate electrode 111 or the gate line GL of the TFT 110 formed in the display area D. FIG. A gate insulating layer 112 is interposed between the signal delay unit 160 and the data line to electrically insulate the signal delay unit 160 and the data line DL. Capacitance is formed by the signal delay unit 160, the insulating layer 112, and the data line DL, and the capacitance delays the second signal applied to the data line DL.
따라서, 신호 지연부(160)는 제2 신호가 데이터 라인(DL)으로 인가되기 이전에 방전회로(150)를 통해 방전될 수 있도록 제2 신호를 지연시키는 역할을 수행한다.Accordingly, the signal delay unit 160 delays the second signal so that the second signal can be discharged through the discharge circuit 150 before the second signal is applied to the data line DL.
이러한 액정표시장치에 따르면, 방전회로는 제1 기판 상에 배치되어, 일정 범위내에 존재하여 영상 정보를 포함하는 제1 신호를 제외한 나머지 신호 즉, 제2 신호가 신호선들로 인가되지 못하도록 방전시킨다.According to the liquid crystal display, the discharge circuit is disposed on the first substrate to discharge the remaining signals, ie, the second signal except the first signal including the image information within a predetermined range so as not to be applied to the signal lines.
따라서, 제2 신호에 의해 신호선들이 손상되거나 신호선들에 연결된 스위칭 소자들이 손상되는 것을 방지함으로써 액정패널의 불량을 감소시킬 수 있고, 더 나아가서 액정표시장치의 생산성을 향상시킬 수 있다.Therefore, the defect of the liquid crystal panel can be reduced by preventing the signal lines from being damaged by the second signal or the switching elements connected to the signal lines, and further, the productivity of the liquid crystal display device can be improved.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020059560A KR20040028390A (en) | 2002-09-30 | 2002-09-30 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020059560A KR20040028390A (en) | 2002-09-30 | 2002-09-30 | Liquid crystal display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040028390A true KR20040028390A (en) | 2004-04-03 |
Family
ID=37330601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020059560A KR20040028390A (en) | 2002-09-30 | 2002-09-30 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040028390A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09127482A (en) * | 1995-11-06 | 1997-05-16 | Semiconductor Energy Lab Co Ltd | Matrix type display device |
| KR19980081157A (en) * | 1997-04-14 | 1998-11-25 | 가시오가즈오 | Display |
| KR20000045291A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Liquid crystal display device |
| KR20020050037A (en) * | 2000-12-20 | 2002-06-26 | 구본준, 론 위라하디락사 | Liquid Crystal Display for Examination of Signal Line |
| KR100403768B1 (en) * | 1993-03-24 | 2004-01-28 | 엘지.필립스 엘시디 주식회사 | Apparatus for removing static electricity of liquid crystal display panel |
-
2002
- 2002-09-30 KR KR1020020059560A patent/KR20040028390A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403768B1 (en) * | 1993-03-24 | 2004-01-28 | 엘지.필립스 엘시디 주식회사 | Apparatus for removing static electricity of liquid crystal display panel |
| JPH09127482A (en) * | 1995-11-06 | 1997-05-16 | Semiconductor Energy Lab Co Ltd | Matrix type display device |
| KR19980081157A (en) * | 1997-04-14 | 1998-11-25 | 가시오가즈오 | Display |
| KR20000045291A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Liquid crystal display device |
| KR20020050037A (en) * | 2000-12-20 | 2002-06-26 | 구본준, 론 위라하디락사 | Liquid Crystal Display for Examination of Signal Line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353955B1 (en) | Liquid Crystal Display for Examination of Signal Line | |
| KR100831280B1 (en) | Liquid Crystal Display Device | |
| KR101148206B1 (en) | Display substrate and method for testing the same | |
| US7456647B2 (en) | Liquid crystal display panel and testing and manufacturing methods thereof | |
| KR100800330B1 (en) | Liquid crystal panel for testing signal line of line on glass type | |
| KR101550251B1 (en) | Test method of display pannel and test apparatus for performing the same | |
| US5745090A (en) | Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device | |
| US20050057273A1 (en) | Built-in testing apparatus for testing displays and operation method thereof | |
| US9311874B2 (en) | Power connection structure of driver IC chip | |
| US7532266B2 (en) | Active matrix substrate | |
| KR20080022800A (en) | Thin film transistor board | |
| KR20040028390A (en) | Liquid crystal display | |
| KR101043678B1 (en) | Liquid crystal display | |
| KR20080055248A (en) | Display panel | |
| KR100863999B1 (en) | Array substrate and liquid crystal display having the same | |
| KR100897503B1 (en) | Liquid crystal display | |
| KR20070057325A (en) | Display substrate and method for testing the same | |
| KR100855486B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR20040061673A (en) | Apparatus for inspecting liquid crystal display | |
| KR100912693B1 (en) | Liquid Crystal Display Device | |
| KR100569276B1 (en) | Repairable gate driver circuit for lcd | |
| KR101108774B1 (en) | Liquid Crystal Display device and method for fabricating the same | |
| KR20060115518A (en) | Display panel and method of testing using thereof | |
| JP2002229056A (en) | Electrode substrate for display device and its inspection method | |
| KR20080022356A (en) | Liquid crystal display device and manufacturing method of liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |