KR20040023483A - 전자소자 및 그 전자소자를 사용한 전자장치 - Google Patents

전자소자 및 그 전자소자를 사용한 전자장치 Download PDF

Info

Publication number
KR20040023483A
KR20040023483A KR1020030029302A KR20030029302A KR20040023483A KR 20040023483 A KR20040023483 A KR 20040023483A KR 1020030029302 A KR1020030029302 A KR 1020030029302A KR 20030029302 A KR20030029302 A KR 20030029302A KR 20040023483 A KR20040023483 A KR 20040023483A
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor
electronic
electronic device
electrode region
Prior art date
Application number
KR1020030029302A
Other languages
English (en)
Other versions
KR100628872B1 (ko
Inventor
반도코지
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040023483A publication Critical patent/KR20040023483A/ko
Application granted granted Critical
Publication of KR100628872B1 publication Critical patent/KR100628872B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

배선기판(2)은, 반도체칩(1)을 둘러싸도록 설치되고, 배선기판(2)의 외면측에는, 그 상면, 측면 및 저면에서 3차원적으로 배치되며, 외부와 전기접속을 행하기 위해, 배선기판(2)에 설치되는 배선패턴의 전극영역에 접속되는 복수의 외부단자가 부착되어 있다. 이 구성에 의해 최종제품의 다채로운 디자인에 대해서도 자유롭게 전자장치의 배치를 가능하게 하는, 전자소자의 구조 및 그 전자소자를 사용한 전자장치를 제공하는 것이 가능하게 된다.

Description

전자소자 및 그 전자소자를 사용한 전자장치{ELECTRONIC ELEMENT AND ELECTRONIC DEVICE USING THE ELECTRONIC ELEMENT}
본 발명은, 전자소자 및 그 전자소자를 사용한 전자장치에 관한 것으로, 보다 특정적으로는, 3차원 실장이 가능한 구조를 갖는 전자소자 및 그 전자소자를 사용한 전자장치에 관한 것이다.
도 45에 나타내는 바와 같이, 종래의 전자소자(반도체소자 등)(200)의 외부단자(204)는, 프린트기판(210)과 같은 평면적(2차원적)인 기판 상에의 배치에 적합하도록, 전자소자(200)의 측면부에서 동일선상에 일렬로 배치되어 있는 것이 많다.또한, 외부단자의 다른 형태로서, 전자부품의 프린트기판에 따른 측에, 범프전극이라 부르는 대략 구형인 전극이, 동일평면상에 설치되는 것이 있다.
또한, 도 45에 나타내는 바와 같이, 전자장치(반도체소자가 복합적으로 실장된 반도체장치 등)(300)에서는, 프린트기판(210)에 전자소자(200)를 실장하는 경우, 프린트기판(210)의 표면에서 2차원적으로 배치되고, 프린트기판(210)의 끝 변에 설치된 외부접속단자(220)에 의해, 다른 전자 디바이스와의 접속이 행해지고 있다.
상기 전자소자를 사용한 전자장치인 경우, 공간이 2차원적으로만 이용할 수 있는 평판형의 기판을 많이 사용하고 있지만, 최종제품의 다채로운 디자인상의 제약에 근거하여, 평판형의 기판을 효율적으로 배치하기 위한 설계상의 노동력이 필요하였다. 또한, 때로는, 최종제품의 디자인의 변경이 요구되는 경우도 있었다.
본 발명은, 상기 과제를 해결하기 위해서 이루어진 것으로, 최종제품의 다채로운 디자인에 대해서도 자유롭게 전자장치의 배치를 가능하게 하는, 전자소자의 구조 및 그 전자소자를 사용한 전자장치를 제공하는 데 있다.
도 1은 실시예 1에서의 반도체소자의 구조를 나타내는 전체 사시도이다.
도 2는 실시예 1에서의 반도체소자의 내부 구조만을 나타내는 사시도이다.
도 3은 도 1에서 III-III선 화살표 단면도이다.
도 4는 도 1에서 IV-IV선 화살표 단면도이다.
도 5는 실시예 1에서의 다른 외경형상을 갖는 반도체소자의 구조를 나타내는 전체 사시도이다.
도 6은 도 5에 나타내는 반도체소자의 내부 구조만을 나타내는 사시도이다.
도 7은 실시예 1에서의 다른 외경형상을 갖는 반도체소자의 구조를 나타내는 전체 사시도이다.
도 8은 도 7에 나타내는 반도체소자의 내부 구조만을 나타내는 사시도이다.
도 9는 실시예 1에서의 다른 외경형상을 갖는 반도체소자의 구조를 나타내는 전체 사시도이다.
도 10은 도 9에 나타내는 반도체소자의 내부 구조만을 나타내는 사시도이다.
도 11은 실시예 2에서의 반도체소자의 구조를 나타내는 전체 사시도이다.
도 12는 실시예 2에서의 반도체소자의 내부 구조만을 나타내는 사시도이다.
도 13은 도 11에서 XIII-XIII선 화살표 단면도이다.
도 14는 도 11에서 XIV-XIV선 화살표 단면도이다.
도 15는 실시예 2에서의 다른 외경형상을 갖는 반도체소자의 구조를 나타내는 전체 사시도이다.
도 16은 도 15에 나타내는 반도체소자의 내부 구조만을 나타내는 사시도이다.
도 17은 실시예 2에서의 다른 외경형상을 갖는 반도체소자의 구조를 나타내는 전체 사시도이다.
도 18은 도 17에 나타내는 반도체소자의 내부 구조만을 나타내는 사시도이다.
도 19는 실시예 2에서의 다른 외경형상을 갖는 반도체소자의 구조를 나타내는 전체 사시도이다.
도 20은 도 19에 나타내는 반도체소자의 내부 구조만을 나타내는 사시도이다.
도 21은 실시예 3에서의 반도체소자의 구조를 나타내는 단면도이다.
도 22는 실시예 4에서의 반도체소자의 구조를 나타내는 단면도이다.
도 23은 실시예 5에서의 반도체소자의 구조를 나타내는 단면도이다.
도 24는 실시예 6에서의 반도체소자의 구조를 나타내는 단면도이다.
도 25는 실시예 7에서의 반도체소자의 구조를 나타내는 단면도이다.
도 26은 실시예 8에서의 전자소자의 구조를 나타내는 단면도이다.
도 27은 실시예 9에서의 반도체장치의 전체구조를 나타내는 단면구조도이다.
도 28은 실시예 10에서의 반도체장치의 전체구조를 나타내는 단면구조도이다.
도 29는 실시예 11에서의 반도체장치의 전체구조를 나타내는 단면구조도이다.
도 30은 실시예 11에서의 반도체장치의 전체구조를 나타내는 사시도이다.
도 31은 실시예 12에서의 반도체소자의 제조방법을 나타내는 제1 공정도이다.
도 32는 실시예 12에서의 반도체소자의 제조방법을 나타내는 제2 공정도이다.
도 33은 실시예 12에서의 반도체소자의 제조방법을 나타내는 제3 공정도이다.
도 34는 실시예 12에서의 반도체소자의 제조방법을 나타내는 제4 공정도이다.
도 35는 실시예 12에서의 반도체소자의 제조방법을 나타내는 제5 공정도이다.
도 36은 실시예 12에서의 반도체소자의 제조방법을 나타내는 제6 공정도이다.
도 37은 실시예 12에서의 반도체소자의 제조방법을 나타내는 제7 공정도이다.
도 38은 실시예 13에서의 다른 반도체소자의 제조방법을 나타내는 제1 공정도이다.
도 39는 실시예 13에서의 다른 반도체소자의 제조방법을 나타내는 제2 공정도이다.
도 40은 실시예 13에서의 다른 반도체소자의 제조방법을 나타내는 제3 공정도이다.
도 41은 실시예 13에서의 다른 반도체소자의 제조방법을 나타내는 제4 공정도이다.
도 42는 실시예 13에서의 다른 반도체소자의 제조방법을 나타내는 제5 공정도이다.
도 43은 실시예 13에서의 다른 반도체소자의 제조방법을 나타내는 제6 공정도이다.
도 44는 실시예 13에서의 다른 반도체소자의 제조방법을 나타내는 제7 공정도이다.
도 45는 종래의 전자소자(반도체장치 등)의 구조를 나타내는 전체 사시도이다.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체칩2 : 배선기판
2A : 접합부2B : 전극영역
2D : 개구부2F : 띠형 배선기판
2K : 프레임2a : 저면영역
2b, 2c, 2d, 2e : 절곡영역3 : 전극영역
4 : 와이어5, 6 : 접착층
7 : 밀봉수지8 : 외부단자
11, 12 : 수동소자30 : 통형기판
31 : 외부전극32 : 내부전극
81 : 전자소자201, 202, 203 : 전자장치
111, 112, 113, 114, 121, 122, 123, 124, 131, 141, 151, 161, 171 : 반도체소자
상기 과제를 해결하기 위해 본 발명에 의거한 전자소자에 있어서는, 전자부품과, 유연성 재료로 이루어지며, 상기 전자부품을 둘러싸도록 배치되고, 그 외면측에 소정의 배선패턴이 설치되며, 상기 전자부품의 전극영역과 전기적으로 접속되는 배선기판과, 상기 배선기판의 외면측에 3차원적으로 배치되고, 외부와 전기접속을 행하기 위해, 상기 배선패턴의 전극영역에 접속되는 복수의 외부단자를 구비한다. 또한, 상기 전자부품으로서는, 반도체칩과 같은 능동소자나, 콘덴서, 저항 등의 수동소자를 포함하는 것으로 한다.
이 구성에 의해, 배선기판의 외면측에 3차원적으로 외부단자가 설치되어 있기 때문에, 전자소자의 레이아웃에 있어서, 종래의 2차원적인 배치뿐만 아니라, 3차원적인 배치를 실현시키는 것이 가능하게 된다. 그 결과, 복수의 전자소자로 이루어지는 전자장치를 설계하는 경우, 전자장치의 형상을 종래의 형상보다도 자유롭게 결정하는 것이 가능하게 되어, 전자장치의 설계의 자유도를 대폭 향상시키는 것이 가능하게 된다.
(발명의 실시예)
이하, 본 발명에 의거한 전자소자 및 그 전자소자를 사용한 전자장치의 구조에 대하여, 도면을 참조하면서 설명한다.
(실시예 1)
도 1 내지 도 4를 참조하여, 본 실시예에서의 전자소자의 일예인 반도체소자(111)의 구조에 대하여 설명한다.
(반도체소자 111의 구조)
도 1∼도 4를 참조하면, 이 반도체소자(111)는, 내부에 전자부품으로서의 반도체칩(1)을 구비한다. 이 반도체칩(1)의 상면부의 길이방향의 양측부에는, 복수의 전극영역(3)이 설치된다.
반도체칩(1)을 둘러싸도록, 유연성 재료로 형성되는 배선기판(2)이 설치된다. 배선기판(2)의 재질로서는, 폴리이미드, 유리에폭시 등을 들 수 있다.
배선기판(2)은, 반도체칩(1)을 둘러싸도록 하여, 반도체칩(1)의 전극영역(3)이 설치되는 측과 동일면측에 배선기판(2)의 단부끼리의 접합부(2A)가 배치되어 있다.
배선기판(2)의 외면측에는, 소정의 배선패턴(도시생략)이 설치되어 있고, 배선기판(2)의 외면측에 설치된 전극영역(2B)과, 반도체칩(1)에 설치된 전극영역(3)과는, 와이어(4)에 의해 전기적으로 접속되어 있다. 배선기판(2)은, 반도체칩(1)에 대하여, 접착층(5, 6)을 개재하여, 반도체칩(1)에 접착고정되어 있다.
전극영역(2B, 3) 및 와이어(4)를 덮음과 동시에, 반도체칩(1)과 배선기판(2)과의 간극을 매립하도록, 밀봉용의 밀봉수지(7)가 형성되어 있다. 이 밀봉수지(7)에 의해, 전극영역(2B, 3) 및 와이어(4)의 외부의 다른 전기적인 단자와의 단락, 전극영역(2B, 3)과 와이어(4)와의 접속영역에서의 파손이 방지되어, 반도체소자(111)의 신뢰성의 향상이 도모된다.
배선기판(2)의 외면측에는, 그 상면, 측면 및 저면에서 3차원적으로 배치되고, 외부와 전기접속을 행하기 위해, 배선패턴의 전극영역에 접속되는 복수의 외부단자(8)가 설치되어 있다. 이 외부단자(8)는 금속재료 등으로 이루어지며, 대략 구형형상을 가지고 있다.
(다른 예)
상기 반도체소자(111)와 동일한 구성으로 이루어지며, 다른 외경형상을 갖는 반도체소자로서, 도 5 및 도 6에 나타내는 반도체소자(112), 도 7 및 도 8에 나타내는 반도체소자(113), 도 9 및 도 10에 나타내는 반도체소자(114)를 들 수 있다.
도 5, 도 7 및 도 9는, 어느 것이나, 반도체소자(112, 113, 114)의 구조를 나타내는 전체 사시도이고, 도 6, 도 8 및 도 10은, 어느 것이나, 반도체소자(112, 113, 114)의 내부 구조만을 나타내는 사시도이다. 또한, 상기 반도체소자(111)와 동일 또는 상당부분에는, 동일한 참조번호를 부착하여, 중복하는 설명은 반복하지 않는 것으로 한다.
도 5 및 도 6에 나타내는 반도체소자(112)는 이하의 구성을 구비한다. 반도체칩(1)의 중앙부에서 횡단하도록 전극영역(3)이 설치되어 있다. 배선기판(2)에는, 도 3에 대응하는, 상면, 측면 및 저면에 외부단자(8)가 설치되어 있다(도 4에 대응하는 쪽 면에는 외부단자(8)가 설치되어 있지 않다).
또한, 도 7 및 도 8에 나타내는 반도체소자(113)는 이하의 구성을 구비한다. 반도체칩(1)의 대각선상에는, 전극영역(3)이 설치되어 있다. 배선기판(2)은, 반도체칩(1)의 4변에 따라 되접어 꺾이도록 배치되어 있다. 배선기판(2)의 상면, 측면, 저면의 모든 면에 외부단자(8)가 설치되어 있다.
또한, 도 9 및 도 10에 나타내는 반도체소자(114)는 이하의 구성을 구비한다. 반도체칩(1)의 4변에 따라 전극영역(3)이 설치되어 있다. 배선기판(2)에는 와이어(4)를 통과시키기 위한 개구부(2C)가 반도체칩(1)의 4변에 따라 4개소에 설치되어 있다. 배선기판(2)은, 반도체칩(1)의 4변에 따라 되접어 꺾이도록 배치되고, 배선기판(2)의 상면, 측면, 저면의 모든 면에 외부단자(8)가 설치되어 있다.
이상, 상기 구조로 이루어지는 반도체소자(111, 112, 113, 114)에 의하면, 배선기판(2)의 외면측에 3차원적으로 외부단자(8)가 설치되어 있기 때문에, 반도체소자의 레이아웃에 있어서, 종래의 2차원적인 배치뿐만 아니라, 3차원적인 배치를 실현시키는 것이 가능하게 된다. 그 결과, 복수의 반도체소자로 이루어지는 전자장치를 설계하는 경우, 전자장치의 형상을 종래의 형상보다도 자유롭게 결정하는 것이 가능하게 되어, 전자장치의 설계의 자유도를 대폭 향상시키는 것이 가능하게 된다.
또한, 외부단자(8)를 설치하는 위치는, 상면, 저면 및 어느 하나의 측면 중에서 선택적으로 선택되는 3개의 면 상에 설치되어 있으면, 외부단자(8)는 3차원적으로 배치되게 되어, 전술한 작용효과를 얻을 수 있다. 따라서, 모든 면 상에, 반드시 외부단자(8)를 설치할 필요는 없다. 이하에 나타내는, 실시예 1에서도 동일하다.
(실시예 2)
다음에, 도 11 내지 도 14를 참조하여, 본 실시예에서의 전자소자의 일예인 반도체소자(121)의 구조에 대하여 설명한다.
(반도체소자 121의 구조)
도 11∼도 14를 참조하여, 실시예 1에서의 반도체소자(111)와 비교한 경우, 이 반도체소자(121)는, 배선기판(2)의 단부끼리의 접합부(2A)가, 반도체칩(1)의 전극영역(3)이 설치되는 측과는 반대면측에 배치되어 있는 점만이 다르다. 그 밖의 구성은, 실시예 1에서의 반도체소자(111)와 동일하다.
(다른 예)
상기 반도체소자(121)와 동일한 구성으로 이루어지며, 다른 외경형상을 갖는 반도체소자로서, 도 15 및 도 16에 나타내는 반도체소자(122), 도 17 및 도 18에 나타내는 반도체소자(123), 도 19 및 도 20에 나타내는 반도체소자(124)를 들 수 있다.
도 15, 도 17 및 도 19는, 어느 것이나, 반도체소자(122, 123, 124)의 구조를 나타내는 전체 사시도이고, 도 16, 도 18 및 도 20은, 어느 것이나, 반도체소자(122, 123, 124)의 내부 구조만을 나타내는 사시도이다. 또한, 상기 반도체소자(121)와 동일 또는 상당부분에는, 동일한 참조번호를 부착하여, 중복하는 설명은 반복하지 않은 것으로 한다.
도 15 및 도 16에 나타내는 반도체소자(122)는, 반도체칩(1)의 중앙부에서 횡단하도록 전극영역(3)이 설치된다. 또한, 배선기판(2)에는 와이어(4)를 통과시키기 위한 개구부(2D)가 반도체칩(1)의 중앙부가 대향하는 위치에 설치된다. 그 밖의구성에 대해서는, 배선기판(2)의 단부끼리의 접합부(2A)가, 반도체칩(1)의 전극영역(3)이 설치되는 측과는 반대면측에 배치되어 있는 점을 제외하고, 도 5에 나타내는 반도체소자(112)와 동일하다.
또한, 도 17 및 도 18에 나타내는 반도체소자(123) 및 도 19 및 도 20에 나타내는 반도체소자(124)에 대해서도, 배선기판(2)의 단부끼리의 접합부(2A)가, 반도체칩(1)의 전극영역(3)이 설치되는 측과는 반대면측에 배치되어 있는 점을 제외하고, 도 7에 나타내는 반도체소자(113) 및 도 9에 나타내는 반도체소자(114)와 동일하다.
이상, 상기 구조로 이루어지는 반도체소자(121, 122, 123, 124)에 의해서도, 배선기판(2)의 외면측에 3차원적으로 외부단자(8)가 설치되어 있기 때문에, 반도체소자의 레이아웃에 있어서, 종래의 2차원적인 배치뿐만 아니라, 3차원적인 배치를 실현시키는 것이 가능하게 된다. 그 결과, 복수의 반도체소자로 이루어지는 전자장치를 설계하는 경우, 전자장치의 형상을 종래의 형상보다도 자유롭게 결정하는 것이 가능하게 되어, 전자장치의 설계의 자유도를 대폭 향상시키는 것이 가능하게 된다.
(실시예 3∼7)
여기서, 상기 실시예 2의 도 19에 표시되는 구조의 반도체소자(124)의 다른 형태를, 도 21∼도 25를 참조하여 설명한다. 각각 표시되는 단면구조는, 도 9 및 도 19에 나타내는 구조에만 적용되는 것이 아니며, 전술한, 실시예 1에서의 반도체소자(111, 112, 113, 114) 및 실시예 2에서의 반도체소자(121, 122, 123, 124)에 적용하는 것이 가능하다.
(실시예 3)
우선, 도 21을 참조하여, 본 실시예에서의 반도체소자(131)의 구조에 대하여 설명한다. 이 반도체소자(131)의 구조적 특징은, 전술한 각 실시예에서 사용하고 있는 와이어(4) 대신에, 배선기판(2)의 외면측에 직접 설치된 배선돌기부(9)를 사용하여, 이 배선돌기부(9)를 반도체칩(1)에 설치된 전극영역(3)에 접속하는 구성을 채용한 점에 있다. 이 구성에 의해서도, 상기 각 실시예와 동일한 작용효과를 얻는 것이 가능하게 된다.
(실시예 4)
다음에, 도 22를 참조하여, 본 실시예에서의 반도체소자(141)의 구조에 대하여 설명한다. 이 반도체소자(141)의 구조적 특징은, 상기 반도체소자(131)와 비교한 경우, 이 반도체소자(141)는, 배선기판(2)의 단부끼리의 접합부(2A)가 반도체칩(1)의 전극영역(3)이 설치되는 측과는 반대면측에 배치되어 있는 점만이 다르다. 그 밖의 구성은, 실시예 3에서의 반도체소자(131)와 동일하다. 이 구성에 의해서도, 상기 각 실시예와 동일한 작용효과를 얻는 것이 가능하게 된다.
(실시예 5)
다음에, 도 23을 참조하여, 본 실시예에서의 반도체소자(151)의 구조에 대하여 설명한다. 이 반도체소자(151)의 구조적 특징은, 상기 반도체소자(131)와, 비교한 경우, 배선기판(2)의 전극영역(2B)이 배선기판(2)의 내면측에 설치되고, 이 전극영역(2B)과, 반도체칩(1)에 설치된 전극영역(3)이, 반도체범프(10)에 의해 접속되어 있는 점에 있다. 이 구성에 의해서도, 상기 각 실시예와 동일한 작용효과를 얻는 것이 가능하게 된다.
(실시예 6)
다음에, 도 24를 참조하여, 본 실시예에서의 반도체소자(161)의 구조에 대하여 설명한다. 이 반도체소자(161)의 구조적 특징은, 상기 반도체소자(151)와 비교한 경우, 이 반도체소자(161)는, 배선기판(2)의 단부끼리의 접합부(2A)가, 반도체칩(1)의 전극영역(3)이 설치되는 측과는 반대면측에 배치되어 있는 점만이 다르다. 그 밖의 구성은, 실시예 5에서의 반도체소자(151)와 동일하다. 이 구성에 의해서도, 상기 각 실시예와 동일한 작용효과를 얻는 것이 가능하게 된다.
(실시예 7)
우선, 도 25를 참조하여, 본 실시예에서의 반도체소자(171)의 구조에 대하여 설명한다. 이 반도체소자(171)의 구조적 특징은, 전술한 각 실시예에서의 구조에 있어서, 더욱 배선기판(2)의 외면측에 배선총수를 증가시키기 위한 배선층(2E)을 설치하도록 한 것이다. 이 구성에 의해서도, 상기 각 실시예와 동일한 작용효과를얻는 것이 가능하게 된다. 또한, 배선기판(2)의 단부끼리의 접합부(2A)가, 반도체칩(1)의 전극영역(3)이 설치되는 측과는 반대면측에 배치되는 구조라도, 동일한 작용효과를 얻는 것이 가능하다.
(실시예 8)
전술한 실시예 1∼7은, 전부 능동소자로서의 반도체칩(1)을 사용한 반도체소자에 관한 것이지만, 본 실시예는, 도 26의 단면도에 나타내는 바와 같이, 나타내는 콘덴서, 저항 등의 수동소자(11, 12)를 배선기판(2)에 의해 덮도록 한 전자소자(181)에 관한 것이다. 그 밖의 구조는, 상기 실시예 1∼7의 반도체칩(1)을 수동소자(11, 12)로 치환한 것과 동일하다.
이 구성에 의해서도, 배선기판(2)의 외면측에 3차원적으로 외부단자(8)가 설치되어 있기 때문에, 수동소자의 레이아웃에 있어서, 종래의 2차원적인 배치뿐만 아니라, 3차원적인 배치를 실현시키는 것이 가능하게 된다. 그 결과, 복수의 수동소자로 이루어지는 전자장치를 설계하는 경우, 전자장치의 형상을 종래의 형상보다도 자유롭게 결정하는 것이 가능하게 되어, 전자장치의 설계의 자유도를 대폭 향상시키는 것이 가능하게 된다.
(실시예 9∼11)
상기 실시예 1∼8은 모두, 전자소자의 구조에 관한 것이었지만, 이하에 나타내는 실시예 9∼11에서는, 실시예 1∼8에 나타내는 전자소자를 사용한 전자장치의구조에 관한 것이다. 또한, 예시로서, 실시예 7에서의 반도체소자(171)를 사용한 경우에 대하여 설명하고 있지만, 이 반도체소자(171)에 한정되는 것은 아니며, 실시예 1∼6에 나타내는 반도체소자(111, 112, 113, 114, 121, 122, 123, 124, 131, 141, 151, 161) 및 전자소자(181)를 적용하는 것도 가능하다.
(실시예 9)
본 실시예에서의 전자장치(201)의 구조에 대하여, 도 27을 참조하여 설명한다. 이 전자장치(201)는, 반도체소자(171)에 설치된 외부단자(8) 중에서, 선택된 외부단자(8)끼리를 직접 접속시켜, 3차원 구조를 구축시킨 것이다.
이 구성에 의해, 반도체소자(171)가 3차원적으로 배치되기 때문에, 복수의 반도체소자(171)로 이루어지는 전자장치(201)를 설계하는 경우, 전자장치(201)의 형상을 종래의 형상보다도 자유롭게 결정하는 것이 가능하게 되어, 전자장치(201)의 설계의 자유도를 대폭 향상시키는 것이 가능하게 된다. 또한, 신호의 수를 비약적으로 증가시키는 것도 가능하게 된다.
(실시예 10)
본 실시예에서의 전자장치(202)의 구조에 관해서, 도 28을 참조하고 설명한다. 이 전자장치(202)는, 상기 전자장치(201)의 구조와 비교한 경우, 외부단자(8)끼리의 접속에, 도체부재를 개재시키고 있는 것을 특징으로 한다. 이 도체부재로서는, 도체편(conductive part)(21)을 사용하거나, 수동소자(22)를 사용하는 것이 가능하다. 이상, 본 구성에서도, 상기 실시예 9의 경우와 동일한 작용효과를 얻는 것이 가능하게 된다.
(실시예 11)
본 실시예에서의 전자장치(203)의 구조에 대하여, 도 29 및 도 30을 참조하여 설명한다. 이 전자장치(203)는, 복수의 외부전극(31)과, 복수의 내부전극(32)을 소정위치에 구비하는 통형기판(30)의 내부에, 반도체소자(171)를 복수배치하고, 반도체소자(171)가 설치된 외부단자(8)끼리를 선택적으로 접속시켜 전자장치(203)를 구성하도록 한 것이다. 본 실시예에서는, 반도체소자(171)를 나선형으로 복수 배치하는 경우를 도시하고 있지만, 나선형으로 한정되지 않고, 임의의 적층구조로 이루어지는 3차원 구조를 적용하는 것이 가능하다. 도 30에 나타내는 바와 같이, 통형기판(30)의 내부는, 수지(33)를 충전함으로써, 수지밀봉되어 있다. 이상, 본 구성에서도, 상기 실시예 9의 경우와 동일한 작용효과를 얻는 것이 가능하게 된다.
(실시예 12)
다음에, 상기 반도체소자의 제조방법에 대하여, 도 7에 나타내는 실시예 1의 반도체소자(113)를 일예로 하여, 도 31 내지 도 37을 참조하여 설명한다. 우선, 도 31에 나타내는 바와 같이, 띠형 배선기판(2F)을 준비하고, 이 띠형 배선기판(2F)에, 소정형상의 개구부(2H)를 4개소 펀칭에 의해 형성하여, 대략 4변형의 저면영역(2a), 저면영역(2a)의 4변으로부터 방사형으로 연장되는 대략 삼각형의 절곡영역(2b, 2c, 2d, 2e)을 형성한다. 작업성을 위해, 저면영역(2a)은, 프레임(2K)에 의해 띠형 배선, 기판(2F)에 연결된 상태로 한다. 다음에, 미리, 저면영역(2a)과, 절곡영역(2b, 2c, 2d, 2e)과의 연결부분의 외면측 측의 소정위치에, 외부단자(8)를 부착한다.
다음에, 도 32를 참조하여, 반도체칩(1)을 접착테이프(접착층)(5)에 의해 저면영역(2a)에 고정한다. 또한, 절곡영역(2b, 2c, 2d, 2e)에도 각각 접착테이프(접착층)(6)를 미리 붙인다. 그 후, 도 33을 참조하여, 절곡영역(2b, 2c, 2d, 2e)을, 반도체칩(1)을 둘러싸도록 절곡하여, 절곡영역(2b, 2c, 2d, 2e)을 반도체칩(1)의 표면측에 고정한다.
다음에, 도 34를 참조하여, 배선기판(2)의 외면측에 설치된 전극영역(2B)과, 반도체칩(1)에 설치된 전극영역(3)을 와이어(4)에 의해 접속한다(와이어 본딩). 그 후, 도 35 및 도 36을 참조하여, 와이어(4)에 의한 전극영역(2B)과 전극영역(3)과의 접속영역을 덮음과 동시에, 반도체칩(1)과 배선기판(2)과의 사이에 생기는 간극영역을 매립하도록, 수지주입장치(70)에 의해 수지(7)의 주입을 행한다(수지밀봉).
다음에, 도 37을 참조하여, 저면영역(2a) 및 절곡영역(2b, 2c, 2d, 2e)의 외면측의 소정위치에, 복수의 외부단자(8)를 부착한다. 그 후, 띠형 배선기판(2F)의 프레임(2K)을 절단함으로써, 반도체소자(113)가 완성된다.
이와 같이, 띠형 배선기판(2F)을 이용하여, 반도체소자(113)를 형성함으로써, 반도체칩(1)을 둘러싸도록 배선기판(2)을 배치하고, 배선기판(2)의 외면측에 외부단자(8)를 부착하는 것을 가능하게 한다. 또한, 양산라인에 적용하는 것도 가능하므로, 생산성의 향상을 도모하는 것도 가능하게 한다.
(실시예 13)
다음에, 상기 반도체소자의 제조방법에 대하여, 도 9에 나타내는 반도체소자(114)를 일예로 하여, 도 38 내지 도 44를 참조하여 설명한다. 우선, 도 38에 나타내는 바와 같이, 띠형 배선기판(2F)을 준비하고, 이 띠형 배선기판(2F)에, 소정형상의 개구부(2H)를 4개소 펀칭에 의해 형성하며, 대략 4변형의 저면영역(2a), 저면영역(2a)의 4변으로부터 방사형으로 연장되는 절곡영역(2b, 2c, 2d, 2e)을 형성한다. 절곡영역(2b, 2c, 2d, 2e)에는, 각각 개구부(2C)가 형성되어 있다. 또한, 작업성을 위해, 저면영역(2a)은, 프레임(2K)에 의해 띠형 배선기판(2F)에 연결된 상태로 한다. 다음에, 미리, 저면영역(2a)과, 절곡영역(2b, 2c, 2d, 2e)과의 연결부분의 외면측 측의 소정위치에, 외부단자(8)를 부착한다.
다음에, 도 39를 참조하여, 반도체칩(1)을 접착테이프(접착층)(5)에 의해 저면영역(2a)에 고정한다. 또한, 절곡영역(2b, 2c, 2d, 2e)에도 각각 접착테이프(접착층)(6)를 미리 붙인다. 또한, 접착테이프(접착층)(6)에 의해 개구부(2C)가 덮지 않도록 주의한다. 그 후, 도 40을 참조하여, 절곡영역(2b, 2c, 2d, 2e)을, 반도체칩(1)을 둘러싸도록 절곡하고, 절곡영역(2b, 2c, 2d, 2e)을 반도체칩(1)의 표면측에 고정한다.
다음에, 도 41을 참조하여, 개구부(2C)를 관통하도록 와이어(4)를 배선하고, 배선기판(2)의 외면측에 설치된 전극영역(2B)과, 반도체칩(1)에 설치된전극영역(3)을 와이어(4)에 의해 접속한다(와이어본딩). 그 후, 도 42 및 도 43을 참조하여, 와이어(4)에 의한 전극영역(2B)과 전극영역(3)과의 접속영역이 노출되는 개구부(2C)를 덮음과 동시에, 반도체칩(1)과 배선기판(2)과의 사이에 생기는 간극영역을 매립하도록, 수지주입장치(70)에 의해 수지(7)의 주입을 행한다(수지밀봉).
다음에, 도 44를 참조하여, 저면영역(2a) 및 절곡영역(2b, 2c, 2d, 2e)의 외면측의 소정위치에, 복수의 외부단자(8)를 부착한다. 그 후, 띠형 배선기판(2F)의 프레임(2K)을 절단함으로써, 반도체소자(114)가 완성된다.
이와 같이, 띠형 배선기판(2F)을 이용하여, 반도체소자(114)를 형성함으로써, 반도체칩(1)을 둘러싸도록 배선기판(2)을 배치하고, 배선기판(2)의 외면측에 외부단자(8)를 부착하는 것을 가능하게 한다. 또한, 양산라인에 적용하는 것도 가능하므로, 생산성의 향상을 도모하는 것도 가능하게 한다.
또한, 상기 실시예 12 및 13은, 실시예 1에서 나타낸 반도체소자 113 및 114의 경우에 대하여 제조방법을 나타내고 있지만, 동일한 제조방법을 적용함으로써, 실시예 2 내지 7에 나타내는 반도체소자 및 실시예 8에 나타내는 전자소자도 동일한 제조방법을 적용함으로써 제조하는 것이 가능하다.
또한, 상기 전자소자에 있어서, 보다 바람직한 상태로 실현시키기 위해, 이하에 나타내는 바와 같은 형태가 채용된다.
예를 들면, 상기 전자소자에 있어서 바람직하게는, 상기 전자부품에 설치되는 전극영역과 상기 배선기판의 소정의 전극영역을 접속하기 위한 접속수단과, 상기 전자부품과 상기 배선기판과의 사이에 설치되는 접착층을 구비하고, 적어도 상기 전극영역과 상기 접속수단이 수지밀봉된다. 이와 같이, 전극영역과 접속수단이 수지밀봉되는 것에 의해, 외부의 다른 전기적인 단자와의 단락, 전극영역과 접속수단과의 접속영역에서의 파손이 방지되어, 전자부품의 신뢰성의 향상을 도모하는 것이 가능하게 된다.
또한, 상기 전자소자에 있어서 바람직하게는, 상기 배선기판의 소정의 전극영역은, 상기 배선기판의 외면측, 또는 내면측에 설치된다.
또한, 상기 전자소자에 있어서 바람직하게는, 상기 전자부품을 둘러싸도록 하여, 상기 전자부품의 상기 전극영역이 설치되는 측과 동일면측에 상기 기판의 단부끼리의 접합부가 배치된다.
또한, 상기 전자소자에 있어서 바람직하게는, 상기 전자부품을 둘러싸도록 하여 상기 전자부품의 상기 전극영역이 설치되는 측과는 반대면측에 상기 기판의 단부끼리의 접합부가 배치된다.
또한, 상기 전자소자에 있어서 바람직하게는, 상기 기판과 상기 외부단자와의 사이에 배선층이 개재하도록 설치된다.
또한, 상기 전자소자에 있어서 바람직하게는, 상기 배선기판의 내면측에, 소정의 전극영역이 설치되고, 상기 전자부품에 설치되는 전극영역과 상기 배선기판의 소정의 전극영역이 직접접속되며, 상기 배선기판의 내부에 있어서, 상기 전자부품이 수지밀봉된다.
또한, 상기 전자장치에 있어서 바람직하게는, 각각의 선택된 상기 외부단자끼리를 직접 접속하는 것을 특징으로 한다.
또한, 상기 전자장치에 있어서 바람직하게는, 각각의 선택된 상기 외부단자끼리의 사이에, 도전부재를 개재시키는 것을 특징으로 한다.
또한, 상기 전자장치에 있어서 바람직하게는, 외표면 및 내표면에 각각 대응하는 외부단자 및 내부전극을 구비하는 통형기판의 내부에, 상기 전자장치를 실장하고, 상기 외부단자를 소정의 상기 내부전극에 접속시킨 상태로, 통형기판의 내부에 상기 전자장치를 수지밀봉한 구조를 구비한다.
본 발명에 의거한 전자소자 및 전자장치에 의하면, 배선기판의 외면측에 3차원적으로 외부단자가 설치되어 있기 때문에, 전자소자의 레이아웃에 있어서, 종래의 2차원적인 배치뿐만 아니라, 3차원적인 배치를 실현시키는 것이 가능하게 된다. 그 결과, 복수의 전자소자로 이루어지는 전자장치를 설계하는 경우, 전자장치의 형상을 종래의 형상보다도 자유롭게 결정하는 것이 가능하게 되어, 전자장치의 설계의 자유도를 대폭 향상시키는 것이 가능하게 된다.

Claims (3)

  1. 전자부품과,
    유연성 재료로 이루어지며, 상기 전자부품을 둘러싸도록 배치되고, 그 외면측에 소정의 배선패턴이 설치되며, 상기 전자부품의 전극영역과 전기적으로 접속되는 배선기판과,
    상기 배선기판의 외면측에 3차원적으로 배치되고, 외부와 전기접속을 행하기 위해, 상기 배선패턴의 전극영역에 접속되는 복수의 외부단자를 구비한 것을 특징으로 하는 전자소자.
  2. 전자부품과,
    유연성 재료로 이루어지며, 상기 전자부품을 둘러싸도록 배치되고, 그 외면측에 소정의 배선패턴이 설치되며, 상기 전자부품의 전극영역과 전기적으로 접속되는 배선기판과,
    상기 배선기판의 외면측에 3차원적으로 배치되고, 외부와 전기접속을 행하기 위해, 상기 배선패턴의 전극영역에 접속되는 복수의 외부단자를 구비하는 전자소자를 2개 이상 사용하여,
    상기 전자소자의 각각의 선택된 외부단자끼리를 접속함으로써 구성된 것을 특징으로 하는 전자장치.
  3. 외표면 및 내표면에 각각 대응하는 외부전극 및 내부전극을 구비하는 통형 기판의 내부에,
    전자부품과,
    유연성 재료로 이루어지며, 상기 전자부품을 둘러싸도록 배치되고, 그 외면측에 소정의 배선패턴이 설치되며, 상기 전자부품의 전극영역과 전기적으로 접속되는 배선기판과,
    상기 배선기판의 외면측에 3차원적으로 배치되고, 외부와 전기접속을 행하기 위해, 상기 배선패턴의 전극영역에 접속되는 복수의 외부단자를 구비하는 전자소자를 2개 이상 사용하여,
    상기 전자소자의 각각의 선택된 외부단자끼리를 접속함으로써 구성되는 전자장치를 실장하고,
    상기 외부단자를 소정의 상기 내부전극에 접속시킨 상태로, 통형 기판의 내부에 상기 전자장치를 수지밀봉한 구조를 구비한 것을 특징으로 하는 전자장치.
KR1020030029302A 2002-09-10 2003-05-09 전자소자 및 그 전자소자를 사용한 전자장치 KR100628872B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00264030 2002-09-10
JP2002264030A JP2004103843A (ja) 2002-09-10 2002-09-10 電子素子およびその電子素子を用いた電子装置

Publications (2)

Publication Number Publication Date
KR20040023483A true KR20040023483A (ko) 2004-03-18
KR100628872B1 KR100628872B1 (ko) 2006-09-27

Family

ID=31986485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030029302A KR100628872B1 (ko) 2002-09-10 2003-05-09 전자소자 및 그 전자소자를 사용한 전자장치

Country Status (5)

Country Link
US (1) US6730855B2 (ko)
JP (1) JP2004103843A (ko)
KR (1) KR100628872B1 (ko)
CN (1) CN1482677A (ko)
TW (1) TW589722B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7112877B2 (en) * 2004-06-28 2006-09-26 General Electric Company High density package with wrap around interconnect
TWI244177B (en) * 2004-10-21 2005-11-21 Chipmos Technologies Inc Method for assembling image sensor and structure of the same
US8411450B2 (en) 2006-01-25 2013-04-02 Nec Corporation Electronic device package, module, and electronic device
JP2007266240A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 電子装置及びそれを有する電子機器
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
JP2008078205A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
US9023511B1 (en) * 2012-12-18 2015-05-05 Amazon Technologies, Inc. Systems and methods for removably attaching a battery to a user device
CN103997848B (zh) * 2014-05-30 2017-01-11 昆山一邦泰汽车零部件制造有限公司 一种筒式旋转印刷电路筒

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP3408375B2 (ja) 1995-06-20 2003-05-19 新光電気工業株式会社 半導体装置
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6262895B1 (en) * 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier

Also Published As

Publication number Publication date
KR100628872B1 (ko) 2006-09-27
JP2004103843A (ja) 2004-04-02
CN1482677A (zh) 2004-03-17
TW200404355A (en) 2004-03-16
US20040047135A1 (en) 2004-03-11
US6730855B2 (en) 2004-05-04
TW589722B (en) 2004-06-01

Similar Documents

Publication Publication Date Title
KR100628872B1 (ko) 전자소자 및 그 전자소자를 사용한 전자장치
US7372131B2 (en) Routing element for use in semiconductor device assemblies
JP5827342B2 (ja) 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ
US6331221B1 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
US6172418B1 (en) Semiconductor device and method for fabricating the same
CN100530640C (zh) 集成电路组合件
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
US7564121B2 (en) Semiconductor device having shield structure
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
EP3343594A2 (en) Semiconductor device
KR20030060882A (ko) 반도체 장치 및 반도체 모듈
KR100287243B1 (ko) Loc구조를갖는반도체장치및그제조방법
JP3769228B2 (ja) 電力半導体装置
KR100401975B1 (ko) 칩 패키지 및 그 제조방법
JP3090115B2 (ja) 半導体装置およびその製造方法
JP5048627B2 (ja) リードフレーム及び半導体装置
US6768386B1 (en) Dual clock package option
JPS59224152A (ja) 集積回路装置
JP2003007899A (ja) 半導体装置及びその製造方法
JP2924853B2 (ja) 半導体装置用パッケージ及び半導体装置
JP2021044583A (ja) 半導体装置
US8531013B2 (en) Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires
JP2000068405A (ja) 半導体装置およびその製造方法
JP2002368045A (ja) 半導体装置およびその製造方法
JP2001332652A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee