KR20040021084A - Digital to Analog Converter - Google Patents

Abstract

PURPOSE: A digital/analog converter is provided to improve the linearity of analog signal by using a thermometer code to convert a digital signal to an analog signal. CONSTITUTION: A digital/analog converter includes a latch unit(1), a decoder(3), a driver(5), and a current cell(7). The latch unit(1) outputs a digital signal according to a clock signal. The decoder(3) is used for decoding the digital signal of the latch unit(1) to a thermometer code. The driver(5) is used for changing an output signal of the decoder(3) to a differential signal. The current cell(7) is turned on or off by the differential signal. The current cell(7) is used for outputting the differential signal as a differential analog signal. The digital/analog converter further includes a current/voltage converter to convert a differential analog current signal to a differential analog voltage signal.

Description

디지털 아날로그 컨버터{Digital to Analog Converter}Digital to Analog Converter {Digital to Analog Converter}

본 발명은 D/A(Digital to Analog) 컨버터에 관한 것으로서, 특히 온도계 코드를 사용하여 디지털 신호를 아날로그신호로 변환하는 D/A 컨버터에 관한 것이다.The present invention relates to a digital to analog (D / A) converter, and more particularly, to a D / A converter that converts a digital signal into an analog signal using a thermometer code.

초기 디지털 데이터를 아날로그 신호로 변환하는 디지털/아날로그 컨버터는 R-2R 래더(ladder) 구조를 가지며, 이 구조는 바이폴라 기술과 시모스(CMOS) 기술에서 모두 적용 가능하다.The digital-to-analog converter, which converts the initial digital data into an analog signal, has an R-2R ladder structure, which is applicable to both bipolar and CMOS technology.

그러나, 종래의 D/A 컨버터는 수동소자로 구성됨으로써, 공정에서의 변화가 심하여 정확한 신호변환을 이룰 수가 없었으며, 디지털 신호를 아날로그 신호로 표현하는 데 있어서, 2^N을 표현할 경우 N의 숫자에 맞는 전압이나 전류를 사용하여 표현하였는데 이런 경우 선형성에 큰 문제점이 나타났다. 예를 들어, 011111에서 100000으로 코드가 바뀌는 경우에는 6자리 코드가 모드 변하게 되지만, 000001에서 000010으로 코드가 바뀌는 경우에는 2자리 코드만 변하기 때문에 신호의 선형성에 큰 오류가 생길 수 있다.However, since the conventional D / A converter is composed of passive elements, it is impossible to achieve accurate signal conversion due to the change in the process, and when expressing a digital signal as an analog signal, ^2N is represented to the number of N. The correct voltage or current was used to represent the linearity problem. For example, if the code is changed from 011111 to 100000, the 6-digit code is changed in mode, but if the code is changed from 000001 to 000010, only the 2-digit code is changed, which may cause a large error in the linearity of the signal.

또한, 디지털 회로에서는 초기치가 결정되지 않은 상태에서 디지털 회로를 동작시키면 오류가 발생하는 경우가 많다.In addition, in the digital circuit, an error occurs in many cases when the digital circuit is operated without the initial value determined.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 전류를 생성하는 트랜지스터를 구비하여 정확한 신호변환이 가능한 D/A 컨버터를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention for solving the above problems is to provide a D / A converter having a transistor for generating a current capable of accurate signal conversion.

본 발명의 다른 목적은 디지털 신호를 온도계 코드로 변환하여 각 코드에 맞는 전류를 흘러줌으로써 코드가 한 단계 커질 때마다 하나의 코드만 바뀌도록 구성하여 출력되는 아날로그 신호의 선형성을 향상시키는 D/A 컨버터를 제공하는 데 있다.Another object of the present invention is to convert the digital signal into a thermometer code to flow a current corresponding to each code by configuring only one code to change each time the code is increased by one D / A converter to improve the linearity of the output analog signal To provide.

본 발명의 또다른 목적은 리셋회로를 구비하여 D/A 컨버터의 오동작을 방지하는 데 있다.Still another object of the present invention is to provide a reset circuit to prevent a malfunction of the D / A converter.

도 1은 본 발명에 따른 디지털 아날로그 컨버터의 전체 구성도.1 is an overall configuration diagram of a digital-to-analog converter according to the present invention.

도 2는 도 1의 래치부(1)의 내부 회로도.FIG. 2 is an internal circuit diagram of the latch portion 1 of FIG. 1.

도 3은 도 1의 드라이버(5)의 내부 회로도.3 is an internal circuit diagram of the driver 5 of FIG.

도 4는 도 1의 전류셀(7)의 내부 회로도.4 is an internal circuit diagram of the current cell 7 of FIG.

도 5는 본 발명에 따른 디지털 아날로그 컨버터의 출력 그래프.5 is an output graph of a digital-to-analog converter according to the present invention.

도 6은 도 5에서 도시한 출력의 차등 신호를 나타낸 그래프.6 is a graph showing the differential signal of the output shown in FIG.

상기 과제를 달성하기 위한 본 발명은 클럭신호에 따라 디지털신호를 동기화 시켜 출력하는 래치부와, 상기 래치부로부터 출력된 디지털 신호를 온도계코드로디코딩하는 디코더와, 상기 디코더로부터 출력된 신호를 차등신호로 변경하여 출력하는 드라이버와, 상기 차등신호에 의해 온오프되어 차등 아날로그 전류신호로 변경하여 출력하는 전류셀을 구비하는 것을 특징으로 한다.According to an aspect of the present invention, a latch unit for synchronizing and outputting a digital signal according to a clock signal, a decoder for decoding a digital signal output from the latch unit with a thermometer code, and a differential signal for a signal output from the decoder And a current cell which is switched on and off by the differential signal and is converted into a differential analog current signal and outputted by the differential signal.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 D/A 컨버터의 전체 구성도이다.1 is an overall configuration diagram of a D / A converter according to the present invention.

도 1을 참조하면, D/A 컨버터는 디지털 FSK 변조된 디지털 신호를 입력으로 하여 클럭에 따라 동기화시키는 래치부(1)와, 상술한 래치부(1)로부터 출력된 신호를 온도계 코드로 변환시키는 디코더(3), 상술한 디코더(3)로부터 출력된 온도계 코드 신호를 차등 디지털신호로 변환 구동하는 드라이버(5), 상술한 드라이버(5)로부터 출력된 차등 디지털신호를 차등 아날로그 전류신호로 변경하기 위해 온오프(on/off)되는 전류셀(7), 상술한 전류셀(7)로부터 출력된 차등 전류신호를 차등 전압신호로 변환하는 전류전압 컨버터(9)를 구비한다.Referring to FIG. 1, the D / A converter converts a signal output from the latch unit 1 and a latch unit 1 for inputting a digital FSK-modulated digital signal to be synchronized with a clock, and a thermometer code. Changing the differential digital signal output from the decoder 3, the driver 5 converting and driving the thermometer code signal output from the above-described decoder 3 into a differential digital signal, and the differential analog current signal And a current voltage converter 9 for converting the differential current signal outputted from the above-described current cell 7 into a differential voltage signal.

래치부(1)는 복수개의 디지털 신호(D1 내지 D6)를 입력으로 하고, 디지털 신호(D1 내지 D6)를 클럭신호에 의해 동기화 시킨다.The latch unit 1 receives a plurality of digital signals D1 to D6 and synchronizes the digital signals D1 to D6 by a clock signal.

디코더(3)는 래치부(1)로부터 복수개의 동기화된 신호(C1 내지 C6, C1B 내지 C6B)를 입력으로 하여 디코딩을 한 후 드라이버(5)로 전송한다. 이때, 디코더(3)는 6 * 63 디코더를 사용하며, 6개의 디지털 신호를 입력으로 하여 63개의 온도계 코드(Thermometer Code)(TC1B 내지 TC63B)로 변환하여 출력한다.The decoder 3 receives a plurality of synchronized signals C1 to C6, C1B to C6B from the latch unit 1 as input, decodes them, and transmits them to the driver 5. At this time, the decoder 3 uses a 6 * 63 decoder and converts the digital signal into 63 thermometer codes TC1B to TC63B as 6 digital signals as inputs.

예를 들어 온도계 코드를 설명하면, 6비트 디지털 신호에서 "1"을 "000001"로 표현하고, 이를 온도계 코드로 변환하면 "000001"로, "2"를 "000010"로 표현하고, 이를 온도계 코드로 변환하면 "000011"로, "3"을 "000011"로 표현하고, 이를 온도계 코드로 변환하면 "000111"로 나타낸다.For example, in the description of the thermometer code, "1" is expressed as "000001" in a 6-bit digital signal, and when converted into a thermometer code, "000001" is expressed and "2" is expressed as "000010". When converted to "000011", "3" is expressed as "000011", and when converted into a thermometer code, it is represented as "000111".

즉, 온도계 코드는 한 단계씩 커지게 되는데, 이때 각 코드에 맞는 전류를 흘려줌으로써 코드가 한 단계 커질 때마다 하나의 코드만 바뀌도록 구성하여 좋은 선형성을 확보할 수 있다.In other words, the thermometer code is increased by one step. At this time, by flowing a current suitable for each code, only one code is changed each time the code is increased, thereby ensuring good linearity.

드라이버(5)는 디코더(3)로부터 출력되는 63개의 온도계 코드 신호(TC1B 내지 TC63B)를 입력으로 하여 구동하기 위한 63개의 드라이버(Driver1 내지 Driver63)를 구비하고, 63개의 온도계 코드 신호(TC1B 내지 TC63B)를 차등 디지털신호(differential)로 변경하여 그 차등 디지털신호(DD1 내지 DD63, DD1B 내지 DD63B)를 전류셀(7)로 출력한다.The driver 5 includes 63 drivers Driver1 to Driver63 for driving the 63 thermometer code signals TC1B to TC63B output from the decoder 3 as inputs, and the 63 thermometer code signals TC1B to TC63B. ) Is converted into a differential digital signal and the differential digital signals DD1 to DD63 and DD1B to DD63B are outputted to the current cell 7.

전류셀(7)은 63개의 드라이버로부터 출력되는 각각의 차등 디지털신호(DD1 내지 DD63, DD1B 내지 DD63B)를 입력으로 하는 63개의 전류원(I1 내지 I63)을 구비하며, 차등 디지털신호(DD1 내지 DD63, DD1B 내지 DD63B)에 의해 전류셀(current cell)의 온오프(on/off)를 제어하여 차등 아날로그신호(IDA, IDAB)로 변환시켜 출력한다.The current cell 7 has 63 current sources I1 to I63 which input respective differential digital signals DD1 to DD63 and DD1B to DD63B outputted from 63 drivers, and the differential digital signals DD1 to DD63, The DD1B to DD63B control the on / off of the current cell to convert them into differential analog signals IDA and IDAB and output them.

I-V컨버터(9)는 전류신호인 차등 아날로그신호(IDA, IDAB)를 전압신호로 변환하여 출력(VDA, VDAB)한다.The I-V converter 9 converts the differential analog signals IDA and IDAB, which are current signals, into voltage signals and outputs them to VDA and VDAB.

이하, 도 1의 내부 구성부를 상세히 설명하기 위해 도 2 내지 도 4를 참조한다.Hereinafter, the internal components of FIG. 1 will be described in detail with reference to FIGS. 2 to 4.

먼저 도 2는 도 1의 래치부의 내부 회로도로서, 도 2에서 도시한 바와 같이, 래치부(1)는 2개의 D-플립플롭으로 구성된다. D-플립플롭은 각각 전송게이트(TG1, TG2, TG3, TG4), 낸드게이트(NAND1, NAND2), 인버터(INV1, INV2)를 구비하여 직렬연결된다.First, FIG. 2 is an internal circuit diagram of the latch portion of FIG. 1, and as shown in FIG. 2, the latch portion 1 is composed of two D-flip flops. The D-flip flop is connected in series with transmission gates TG1, TG2, TG3, and TG4, NAND gates NAND1 and NAND2, and inverters INV1 and INV2, respectively.

전송게이트(TG1)는 클럭신호(CLK, CLKB)에 의해 제어되어 D 단자를 통해 입력되는 디지털신호를 낸드게이트(NAND1)로 전송한다.The transmission gate TG1 is controlled by the clock signals CLK and CLKB to transmit a digital signal input through the D terminal to the NAND gate NAND1.

낸드게이트(NAND1)는 전송게이트(TG1)로부터 출력되는 신호와 인에이블신호(EN)를 입력으로 하여 논리연산을 수행하고, 그 출력은 인버터(INV1)를 통해 반전되어 전송게이트(TG2)를 통해 낸드게이트(NAND1)의 입력으로 피드백된다.The NAND gate NAND1 performs a logic operation by inputting the signal output from the transmission gate TG1 and the enable signal EN, and the output thereof is inverted through the inverter INV1 and transmitted through the transmission gate TG2. It is fed back to the input of the NAND gate NAND1.

전송게이트(TG2)는 클럭신호(CLK, CLKB)에 의해 제어되어 인버터(INV1)를 통해 반전되어 입력되는 신호를 전송게이트(TG1)로부터 출력되는 신호와 함께 낸드게이트(NAND1)의 입력으로 전송한다.The transmission gate TG2 is controlled by the clock signals CLK and CLKB, and inverts the input signal through the inverter INV1 and transmits the input signal together with the signal output from the transmission gate TG1 to the input of the NAND gate NAND1. .

전송게이트(TG3)는 클럭신호(CLK, CLKB)에 의해 제어되어 낸드게이트(NAND1)의 출력신호를 낸드게이트(NAND2)로 전송한다.The transfer gate TG3 is controlled by the clock signals CLK and CLKB to transfer the output signal of the NAND gate NAND1 to the NAND gate NAND2.

낸드게이트(NAND2)는 전송게이트(TG3)로부터 출력되는 신호와 인에이블신호(EN)를 입력으로 하여 논리연산을 수행하고, 그 출력은 인버터(INV2)를 통해 반전되어 전송게이트(TG4)를 통해 낸드게이트(NAND2)의 입력으로 피드백된다.The NAND gate NAND2 performs a logic operation by inputting the signal output from the transmission gate TG3 and the enable signal EN, and the output thereof is inverted through the inverter INV2, and then transferred through the transmission gate TG4. It is fed back to the input of the NAND gate NAND2.

전송게이트(TG4)는 클럭신호(CLK, CLKB)에 의해 제어되어 인버터(INV2)를 통해 반전되어 입력되는 신호를 전송게이트(TG3)로부터 출력되는 신호와 함께 낸드게이트(NAND2)의 입력으로 전송한다.The transmission gate TG4 is controlled by the clock signals CLK and CLKB, and inverts the input signal through the inverter INV2 and transmits the input signal together with the signal output from the transmission gate TG3 to the input of the NAND gate NAND2. .

낸드게이트(NAND2)의 논리 조합 결과가 Q 단자를 통해 출력되거나, 인버터(INV2)를 통해 반전되어 QB 단자를 통해 출력된다. 이때, 낸드게이트(NAND1, NAND2)는 인에이블신호(EN)가 하이일 때 동작하고, 로우인 경우 리셋된다.The logic combination result of the NAND gate NAND2 is output through the Q terminal or inverted through the inverter INV2 and output through the QB terminal. At this time, the NAND gates NAND1 and NAND2 operate when the enable signal EN is high and reset when the enable signal EN is low.

도 1에서 나타낸 래치부는 도 2에서 도시한 래치회로를 6개 구비하여, 6개의 디지털 신호(D1 내지 D6)를 각각 입력으로 하고 클럭에 의해 동기화된 출력신호(C1내지 C63, C1B 내지 C63B)를 D-플립플롭의 Q 단자와 QB 단자를 통해 출력한다.The latch unit shown in FIG. 1 includes six latch circuits shown in FIG. 2, and inputs six digital signals D1 to D6, respectively, and outputs the signals C1 to C63, C1B to C63B synchronized by a clock. Outputs through the Q and QB terminals of the D-flop flop.

도 3은 도 1의 드라이버의 내부 회로도로서, 도 3에서 도시한 바와 같이, 하나의 D-플립플롭으로 구성되며, D-플립플롭은 전송게이트(TG5, TG6), 낸드게이트(NAND3)와 인버터(INV3)로 구성된다.FIG. 3 is an internal circuit diagram of the driver of FIG. 1. As shown in FIG. 3, one D-flip-flop is included, and the D-flip-flop includes the transmission gates TG5 and TG6, the NAND3 and the inverter. It consists of (INV3).

전송게이트(TG5)는 클럭신호(CLK, CLKB)에 의해 제어되어 D 단자로 입력되는 디지털신호를 낸드게이트(NAND3)로 전송한다.The transfer gate TG5 is controlled by the clock signals CLK and CLKB to transmit the digital signal input to the D terminal to the NAND gate NAND3.

낸드게이트(NAND3)는 전송게이트(TG5)로부터 출력되는 신호와 인에이블신호(EN)를 입력으로 하여 논리연산을 수행하고, 그 출력은 QB 단자로 출력되거나, 인버터(INV3)를 통해 반전되어 전송게이트(TG6)를 통해 Q 단자로 출력된다. 이때, 낸드게이트(NAND3)는 인에이블신호(EN)가 하이일 때 동작하고, 로우인 경우 리셋된다.The NAND gate NAND3 performs a logic operation by inputting the signal output from the transmission gate TG5 and the enable signal EN, and the output thereof is output to the QB terminal or inverted through the inverter INV3 and transmitted. It is output to the Q terminal through the gate TG6. At this time, the NAND gate NAND3 operates when the enable signal EN is high and resets when the enable signal EN is low.

전송게이트(TG6)는 클럭신호(CLK, CLKB)에 의해 제어되어 낸드게이트(NAND3)의 출력을 인버터(INV3)를 통해 반전시켜 Q 단자를 통해 출력한다. 도 1에서 도시한 드라이버(5)는 도 3에서 도시한 드라이버 내부 회로를 63개를 구비하여, 디코더(3)로부터 출력되는 63개의 온도계 코드신호(TC1B 내지 TC63B)를 입력으로 하고, D-플립플롭의 Q 단자와 QB 단자를 통해 차등신호(DD1 내지 DD63, DD1N, DD63N)를 출력한다.The transfer gate TG6 is controlled by the clock signals CLK and CLKB to invert the output of the NAND gate NAND3 through the inverter INV3 and output the same through the Q terminal. The driver 5 shown in FIG. 1 has 63 driver internal circuits shown in FIG. 3, and inputs 63 thermometer code signals TC1B to TC63B output from the decoder 3 as inputs, and the D-flip. The differential signals DD1 to DD63, DD1N and DD63N are output through the Q terminal and the QB terminal of the flop.

종래에는 도 2와 도 3에서 인버터(미도시)를 사용하여, 디지털 회로에서 초기치가 결정되지 않는 상태에서 회로를 작동시키면 오동작하는 경우가 발생하였으나, 본 발명에서는 상술한 바와 같이, 인버터(미도시) 대신에 낸드 게이트(NAND1, NAND2, NAND3) 및 전송게이트(TG1 내지 TG6)를 구비함으로써, 인에이블신호(EN)에 의해 제어되어 초기치를 갖도록 함으로써 디지털 회로의 오동작을 막을 수 있도록 한다.In the related art, an inverter (not shown) is used in FIGS. 2 and 3 to operate a circuit in a state in which an initial value is not determined in a digital circuit, but a malfunction occurs. In the present invention, as described above, an inverter (not shown) By providing NAND gates NAND1, NAND2, NAND3 and transfer gates TG1 to TG6 instead of the < RTI ID = 0.0 >), < / RTI >

도 4는 도 1의 전류셀의 내부 회로도로서, 전류셀(7)은 바이어스부(11)와 전류생성부(13)를 구비한다.4 is an internal circuit diagram of the current cell of FIG. 1, wherein the current cell 7 includes a bias unit 11 and a current generation unit 13.

도 4에서 도시한 바와 같이, 바이어스부(11)는 피모스 트랜지스터(P1, P2, P3)와 정전류원(IREF1, IREF2)을 구비하며, 전류생성부(13)의 피모스 트랜지스터(P4, P5)를 각각 제어하기 위한 바이어스신호(Bias1, Bais2)를 출력한다.As shown in FIG. 4, the bias unit 11 includes PMOS transistors P1, P2, and P3 and constant current sources IREF1 and IREF2, and PMOS transistors P4 and P5 of the current generation unit 13. ) And output bias signals Bis1 and Bais2 for controlling the respective signals.

한편, 외부로부터 입력되는 정전류원(IREF1)은 피모스 트랜지스터(P1, P2)를 통해 바이어스신호(Bias1)를 생성하여 출력하고, 외부로부터 입력되는정전류원(IREF2)은 피모스 트랜지스터(P3)를 통해 바이어스신호(Bias2)를 생성하여 출력한다. 이때, 피모스 트랜지스터(P1, P2)는 계단식(cascade)형태로 연결되고, 피모스 트랜지스터(P1, P2)의 채널 폭과 길이의 비율이 같으며, 피모스 트랜지스터(P3)는 피모스 트랜지스터(P1, P2)의 1/4 크기를 갖는다.On the other hand, the constant current source IREF1 input from the outside generates and outputs a bias signal Bis1 through the PMOS transistors P1 and P2, and the constant current source IREF2 input from the outside receives the PMOS transistor P3. Through the bias signal (Bias2) is generated and output. In this case, the PMOS transistors P1 and P2 are connected in a cascade form, and the ratio of the channel width and the length of the PMOS transistors P1 and P2 is the same, and the PMOS transistor P3 is a PMOS transistor ( P1, P2) of 1/4 size.

전류생성부(13)는 전류원의 기능을 하는 피모스 트랜지스터(P4, P5)와 스위치 기능을 하는 피모스 트랜지스터(P6, P7)를 구비하며, 피모스 트랜지스터(P4, P5)는 계단식(cascade)형태로 연결되고, 피모스 트랜지스터(P4, P5)의 채널 폭 과 길이의 비율에 의해 피모스 트랜지스터(P4, P5)의 드레인으로 흐르는 전류값이 결정된다.The current generation unit 13 includes PMOS transistors P4 and P5 serving as current sources and PMOS transistors P6 and P7 serving as switches, and PMOS transistors P4 and P5 are cascaded. Connected in a shape, and a current value flowing into the drains of the PMOS transistors P4 and P5 is determined by a ratio of the channel width and the length of the PMOS transistors P4 and P5.

즉, 바이어스부(11)로부터 공급되는 바이어스신호(Bias1, Bias2)와 피모스 트랜지스터(P4)의 채널 폭과 길이의 비율에 따라 출력전류가 결정된다.That is, the output current is determined according to the ratio of the channel width and the length of the bias signals Bis1 and Bias2 and the PMOS transistor P4 supplied from the bias unit 11.

더욱 상세히 설명하면, 바이어스부(11)로부터 출력된 바이어스신호(Bias1)에 의해 피모스 트랜지스터(P4)가 구동되고, 바이어스신호(Bias2)에 의해 피모스 트랜지스터(P5)가 구동된다. 피모스 트랜지스터(P6)는 도 1의 드라이버(5)로부터 출력되는 포지티브 차등 디지털신호(DD1P)에 의해 제어되고, 피모스 트랜지스터(P7)는 반전되어 출력된 네거티브 차등 디지털신호(DD1N)에 의해 제어된다.In more detail, the PMOS transistor P4 is driven by the bias signal Bis1 output from the bias unit 11, and the PMOS transistor P5 is driven by the bias signal Bis2. The PMOS transistor P6 is controlled by the positive differential digital signal DD1P output from the driver 5 of FIG. 1, and the PMOS transistor P7 is controlled by the negative differential digital signal DD1N inverted and output. do.

따라서, 바이어스신호(Bais1, Bais2)에 의해 피모스 트랜지스터(P4, P5)가 턴온되어 전원전압(VDD)을 노드(Node)에 인가하게 되는데, 이때 포지티브 차등 디지털신호(DD1P)가 하이레벨로 입력되면 피모스 트랜지스터(P7)는 턴오프되고, 피모스 트랜지스터(P6)가 턴온되어 네가티브 차등 아날로그신호(IDAN)가 출력된다.Accordingly, the PMOS transistors P4 and P5 are turned on by the bias signals Bais2 and Bais2 to apply the power supply voltage VDD to the node, wherein the positive differential digital signal DD1P is input at a high level. When the PMOS transistor P7 is turned off, the PMOS transistor P6 is turned on to output a negative differential analog signal IDAN.

한편, 네거티브 차등 디지털신호(DD1N)가 하이레벨로 입력되면 피모스 트랜지스터(P6)가 턴오프되고, 피모스 트랜지스터(P7)가 턴온되어 포지티브 차등 아날로그신호(IDAP)가 출력된다.On the other hand, when the negative differential digital signal DD1N is input at the high level, the PMOS transistor P6 is turned off, and the PMOS transistor P7 is turned on to output the positive differential analog signal IDAP.

도 1의 전류셀(7)은 도 4에서 도시한 전류셀 회로를 63개를 구비하여 구동되며, 드라이버(5)로부터 출력된 차등 디지털신호(DD1 내지 DD63, DD1B 내지 DD63B)에 의해 63개의 전류셀 회로를 온오프시켜 차등 아날로그 전류신호를 출력한다.The current cell 7 of FIG. 1 is driven with 63 current cell circuits shown in FIG. 4 and is driven by the differential digital signals DD1 to DD63 and DD1B to DD63B outputted from the driver 5. The cell circuit is turned on and off to output a differential analog current signal.

여기서 피모스 트랜지스터(P4, P5)는 바이어스부(11)의 정전류원(IREF1, IREF2)에 의한 전류를 피모스 트랜지스터(P6, P7)에 의해 각각 포지티브 및 네거티브 차등 아날로그 전류(IDA, IDAB)를 출력하게 함으로써 정확한 신호변환이 가능하다.Here, the PMOS transistors P4 and P5 generate current from the constant current sources IREF1 and IREF2 of the bias unit 11 by the PMOS transistors P6 and P7, respectively. Accurate signal conversion is possible by outputting.

도 5는 본 발명에 따른 D/A 컨버터의 출력 그래프로서, 포지티브 차등 아날로그 전압신호(VDAP)와 네거티브 차등 아날로그 전압신호(VDAN)의 출력을 나타낸다. 도 5에 도시한 바와 같이, 네거티브 차등 아날로그 전압신호(VDAN)가 1.2V까지 상승한 후 계속 하강하는 반면, 포지티브 차등 아날로그 전압신호(VDAP)는 0.2V까지 상승한 후 계속 상승한다.5 is an output graph of the D / A converter according to the present invention, and shows outputs of a positive differential analog voltage signal VDAP and a negative differential analog voltage signal VDAN. As shown in FIG. 5, the negative differential analog voltage signal VDAN rises to 1.2V and then continues to fall, while the positive differential analog voltage signal VDAP rises to 0.2V and then continues to rise.

이때, 일정구간 이후 포지티브 차등 아날로그 전압신호(VDAP)와 네거티브 차등 아날로그 전압신호(VDAN)의 그래프가 일정 기울기의 직선을 그리는 것을 알 수 있다. 즉, 본 발명에 따른 D/A 컨버터의 선형성이 좋음을 알 수 있다.In this case, it can be seen that the graph of the positive differential analog voltage signal VDAP and the negative differential analog voltage signal VDAN draws a straight line with a predetermined slope after a certain period. That is, it can be seen that the linearity of the D / A converter according to the present invention is good.

도 6은 도 5에서 도시한 출력의 차등 신호를 나타낸 그래프로서 포지티브 차등 아날로그 전압신호(VDAP)와 네거티브 차등 아날로그 전압신호(VDAN)의 차를 나타낸다. 도 6에 도시한 바와 같이, 포지티브 차등 아날로그 전압신호(VDAP)에서 네거티브 차등 아날로그 전압신호(VDAN)를 뺀 결과는 -1.0 V 까지 하강한 후 계속 상승한다.FIG. 6 is a graph showing the differential signal of the output shown in FIG. 5 and shows a difference between the positive differential analog voltage signal VDAP and the negative differential analog voltage signal VDAN. As shown in FIG. 6, the result of subtracting the negative differential analog voltage signal VDAN from the positive differential analog voltage signal VDAP continues to rise after descending to −1.0 V. FIG.

이때, 도 5에서와 마찬가지로, 포지티브 차등 아날로그 전압신호(VDAP)와 네거티브 차등 아날로그 전압신호(VDAN)의 차를 나타내는 그래프가 일정 시간이후 직선으로 나타나는 것을 알 수 있다. 즉, 포지티브 차등 아날로그 전압신호(VDAP)와 네거티브 차등 아날로그 전압신호(VDAN)의 차에 대한 출력의 선형성이 좋음을 알 수 있다.At this time, as in FIG. 5, it can be seen that a graph showing a difference between the positive differential analog voltage signal VDAP and the negative differential analog voltage signal VDAN appears as a straight line after a predetermined time. That is, it can be seen that the linearity of the output with respect to the difference between the positive differential analog voltage signal VDAP and the negative differential analog voltage signal VDAN is good.

이상에서 살펴본 바와 같이, 본 발명에 따른 D/A 컨버터는 공정의 변화에 둔감하여 정확한 신호변환이 가능하며, 변환되어 출력되는 아날로그 신호의 선형성을 향상시키는 효과가 있다.As described above, the D / A converter according to the present invention is insensitive to the change of the process, and thus accurate signal conversion is possible, and the effect of improving the linearity of the converted analog signal is output.

또한, 리셋회로를 구비하여 초기화시킴으로써, D/A 컨버터의 오동작을 방지하는 데 있다.In addition, a reset circuit is provided and initialized to prevent malfunction of the D / A converter.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (7)

클럭신호에 따라 디지털신호를 동기화 시켜 출력하는 래치부;A latch unit for synchronizing and outputting a digital signal according to a clock signal; 상기 래치부로부터 출력된 디지털 신호를 온도계코드로 디코딩하는 디코더;A decoder for decoding the digital signal output from the latch unit into a thermometer code; 상기 디코더로부터 출력된 신호를 차등신호로 변경하여 출력하는 드라이버; 및A driver for changing the signal output from the decoder into a differential signal and outputting the differential signal; And 상기 차등신호에 의해 온오프되어 차등 아날로그 전류신호로 변경하여 출력하는 전류셀을 포함하는 디지털 아날로그 컨버터.And a current cell which is turned on and off by the differential signal and is converted into a differential analog current signal. 제 1 항에 있어서,The method of claim 1, 상기 차등 아날로그 전류신호를 차등 아날로그 전압신호로 변환하는 전류전압컨버터를 더 구비하는 것을 특징으로 하는 디지털 아날로그 컨버터.And a current voltage converter for converting the differential analog current signal into a differential analog voltage signal. 제 1 항에 있어서, 상기 래치부는, 직렬 연결로 디플립플롭을 구비하고,The method of claim 1, wherein the latch unit has a flip-flop in a series connection, 상기 디플립플롭은 상기 클럭신호에 의해 제어되어 상기 디지털 신호를 전송하는 전송수단;The deflip-flop is controlled by the clock signal to transmit the digital signal; 상기 전송수단으로부터 전송된 신호와 인에이블신호를 논리조합하는 논리조합수단; 및Logic combining means for logically combining the signal transmitted from the transmitting means and the enable signal; And 상기 논리조합수단의 출력을 반전시켜 출력하는 반전수단을 구비하는 것을 특징으로 하는 디지털 아날로그 컨버터.And inverting means for inverting and outputting the output of the logical combining means. 제 1 항에 있어서, 상기 디코더는,The method of claim 1, wherein the decoder, 상기 디지털 신호를 온도계 코드로 변환하기 위한 2진수 디코더인 것을 특징으로 하는 디지털 아날로그 컨버터.And a binary decoder for converting the digital signal into a thermometer code. 제 1항에 있어서, 상기 전류셀은,The method of claim 1, wherein the current cell, 상기 드라이버로부터 출력된 차등신호에 따라 디지털 코드를 전류신호로 출력하는 전류생성부; 및A current generation unit for outputting a digital code as a current signal according to the differential signal output from the driver; And 정전류원을 구비하고, 상기 전류생성부를 제어하는 바이어스 신호를 출력하는 바이어스부를 구성하는 것을 특징으로 하는 디지털 아날로그 컨버터.And a bias unit having a constant current source and outputting a bias signal for controlling the current generation unit. 제 5 항에 있어서, 상기 전류생성부는,The method of claim 5, wherein the current generating unit, 상기 바이어스 신호에 의해 제어되어 상기 정전류원의 전류 신호를 전달하는 전류생성수단; 및Current generation means controlled by the bias signal to transfer a current signal of the constant current source; And 상기 전류생성수단으로부터 전달된 전류신호를 스위칭하여 출력하는 스위칭수단을 구성하는 것을 특징으로 하는 디지털 아날로그 컨버터.And a switching means for switching and outputting a current signal transmitted from the current generating means. 제 1 항에 있어서, 상기 드라이버의 래치회로는,The latch circuit of the driver according to claim 1, wherein 상기 클럭신호에 의해 제어되어 상기 디지털 신호를 전송하는 전송수단;Transmission means controlled by the clock signal to transmit the digital signal; 상기 전송수단으로부터 전송된 신호와 인에이블신호를 논리조합하는 논리조합수단; 및Logic combining means for logically combining the signal transmitted from the transmitting means and the enable signal; And 상기 논리조합수단의 출력을 반전시켜 출력하는 반전수단을 구비하는 것을 특징으로 하는 디지털 아날로그 컨버터.And inverting means for inverting and outputting the output of the logical combining means.