KR20040013548A - In-Plane Switching mode Liquid Crystal Display Device and Method for Fabricating the same - Google Patents

In-Plane Switching mode Liquid Crystal Display Device and Method for Fabricating the same Download PDF

Info

Publication number
KR20040013548A
KR20040013548A KR1020020046532A KR20020046532A KR20040013548A KR 20040013548 A KR20040013548 A KR 20040013548A KR 1020020046532 A KR1020020046532 A KR 1020020046532A KR 20020046532 A KR20020046532 A KR 20020046532A KR 20040013548 A KR20040013548 A KR 20040013548A
Authority
KR
South Korea
Prior art keywords
gate
layer
data
electrode
common
Prior art date
Application number
KR1020020046532A
Other languages
Korean (ko)
Other versions
KR100908849B1 (en
Inventor
홍형기
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020046532A priority Critical patent/KR100908849B1/en
Publication of KR20040013548A publication Critical patent/KR20040013548A/en
Application granted granted Critical
Publication of KR100908849B1 publication Critical patent/KR100908849B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

PURPOSE: An in-plane switching mode liquid crystal display and a method for manufacturing the same are provided to simultaneously form common electrodes, pixel electrodes, and pad electrodes with a double layer metal material, thereby minimizing vertical crosstalk. CONSTITUTION: A plurality of gate lines(214) are formed on a substrate in a first direction. A plurality of data lines(218) are formed in a second direction crossing the gate lines. A plurality of thin film transistors(T) are formed at cross points of the gate lines and the data lines. A plurality of common lines(228) are formed in one direction. A lower layer of the common line is formed of an opaque metal material, and an upper layer of the common line is formed of a transparent conductive material. A plurality of common electrodes(230) branched from the common lines are formed in the same direction as the data lines. A plurality of fetch lines(232) are connected with the thin film transistors and are formed in a double layer structure. A plurality of pixel electrodes(234) are branched from the fetch lines, wherein the pixel electrodes and the fetch lines cross each other.

Description

횡전계형 액정표시장치 및 그의 제조방법{In-Plane Switching mode Liquid Crystal Display Device and Method for Fabricating the same}In-plane switching mode liquid crystal display device and method for fabricating the same

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것이며, 특히 횡전계형(IPS ; In-Plane Switching) 액정표시장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an in-plane switching (IPS) liquid crystal display device and a manufacturing method thereof.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(AM-LCD ; Active Matrix LCD 이하,액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, an active matrix liquid crystal display device (AM-LCD; abbreviated as liquid crystal display device) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has the best resolution and video performance. It is attracting attention.

일반적으로 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이 기판(하부기판)과, 상부 및 하부 기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극 간의 상-하로 걸리는 수직 전기장에 의해 액정을 구동시키는 방식으로, 투과율과 개구율 등의 특성이 우수하다.In general, a liquid crystal display includes a color filter substrate (upper substrate) on which a common electrode is formed, an array substrate (lower substrate) on which a pixel electrode is formed, and a liquid crystal filled between upper and lower substrates. The liquid crystal is driven by a vertical electric field applied up and down between the pixel electrode and the pixel electrode, and the characteristics such as transmittance and aperture ratio are excellent.

그러나, 전술한 수직 전기장에 의한 액정구동은 시야각 특성이 우수하지 못하므로, 이를 개선하기 위해 수평 전기장에 의해 액정을 구동시켜 광시야각 특성을 가지는 횡전계형 액정표시장치가 제안되고 있다.However, the liquid crystal drive by the vertical electric field described above does not have excellent viewing angle characteristics, and thus, a transverse field type liquid crystal display device having a wide viewing angle characteristic by driving a liquid crystal by a horizontal electric field has been proposed to improve this.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 단면도이다.1 is a cross-sectional view showing a cross section of a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 컬러필터 기판인 상부 기판(10)과 어레이 기판인 하부 기판(20)이 서로 이격되어 대향하고 있으며, 이 상부 기판(10) 및 하부 기판(20) 사이에는 액정층(30)이 개재되어 있는 구조에서, 상기 하부 기판(20) 내부면에는 공통 전극(22) 및 화소 전극(24)이 모두 형성되어 있다.As illustrated, the upper substrate 10, which is a color filter substrate, and the lower substrate 20, which is an array substrate, are spaced apart from each other, and the liquid crystal layer 30 is disposed between the upper substrate 10 and the lower substrate 20. In this interposed structure, both the common electrode 22 and the pixel electrode 24 are formed on the inner surface of the lower substrate 20.

상기 액정층(30)은 상기 공통 전극(22)과 화소 전극(24)의 수평전계(26)에의해 작동되고, 액정층(30)내 액정분자가 수평전계에 의해 이동하므로 시야각이 넓어지는 특성을 띠게 된다.The liquid crystal layer 30 is operated by the horizontal electric field 26 of the common electrode 22 and the pixel electrode 24, and the viewing angle is widened because the liquid crystal molecules in the liquid crystal layer 30 move by the horizontal electric field. It becomes

한 예로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 80~85°방향에서 가시할 수 있다.For example, when viewed from the front, the transverse electric field type liquid crystal display device may be visible from about 80 ° to 85 ° in the up / down / left / right directions.

도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판의 한 서브픽셀 영역에 대한 평면도이다.2 is a plan view of one subpixel area of a general array substrate for a transverse electric field type liquid crystal display device.

도시한 바와 같이, 서로 직교하는 방향으로 게이트 배선(66) 및 데이터 배선(70)이 형성되어 있고, 게이트 배선(66) 및 데이터 배선(70)이 교차하는 지점에는 박막트랜지스터(T)가 형성되어 있다.As illustrated, the gate wiring 66 and the data wiring 70 are formed in directions perpendicular to each other, and the thin film transistor T is formed at the point where the gate wiring 66 and the data wiring 70 cross each other. have.

그리고, 상기 게이트 배선(66)과 평행한 방향으로 공통배선(64)이 형성되어 있고, 이 공통배선(64)에서는 다수 개의 공통 전극(62)이 분기되어 있고, 상기 박막트랜지스터(T)에서 연장된 인출배선(72)에서는 다수 개의 화소 전극(74)이 전술한 공통 전극(62)과 서로 엇갈리게 분기되어 있다.The common wiring 64 is formed in a direction parallel to the gate wiring 66. A plurality of common electrodes 62 are branched from the common wiring 64 and extend from the thin film transistor T. In the drawn out wiring 72, the plurality of pixel electrodes 74 are branched alternately from the common electrode 62 described above.

또한, 상기 게이트 배선(66) 및 데이터 배선(70) 각각의 양 끝단에는 외부회로(미도시)와의 연결을 위해 게이트 패드(67) 및 데이터 패드(71)가 형성되어 있고, 이 게이트 패드(67) 및 데이터 패드(71)를 덮는 영역에는 게이트 패드전극 콘택홀(83) 및 데이터 패드전극 콘택홀(73)을 통해 게이트 패드(67) 및 데이터 패드(71)와 연결되는 게이트 패드전극(75) 및 데이터 패드전극(77)이 각각 형성되어 있다.In addition, gate pads 67 and data pads 71 are formed at both ends of each of the gate wire 66 and the data wire 70 to connect to an external circuit (not shown). ) And the gate pad electrode 75 connected to the gate pad 67 and the data pad 71 through the gate pad electrode contact hole 83 and the data pad electrode contact hole 73 in the region covering the data pad 71. And data pad electrodes 77 are formed, respectively.

상기 게이트 배선(66)과 데이터 배선(70)이 교차되는 영역은 하나의 서브픽셀 영역으로 정의되고, 상기 서브픽셀 내에서 공통 전극(62)과 화소 전극(74) 사이 구간은 전압인가시 수평전계를 형성하여 액정을 구동시키는 실질적인 화면 구현 영역에 해당되므로 일반적인 액정표시장치보다 개구율이 떨어지는 단점이 있었다.An area where the gate line 66 and the data line 70 intersect is defined as one subpixel area, and a section between the common electrode 62 and the pixel electrode 74 in the subpixel is a horizontal electric field when voltage is applied. Since it corresponds to the actual screen realization area for driving the liquid crystal to form a has a disadvantage that the aperture ratio is lower than the general liquid crystal display device.

최근에는, 데이터 배선 주변의 누설 전류(leak current) 영역을 차폐하기 위하여 데이터 배선을 덮는 영역에 공통 전극이 위치하고, 이에 따라 개구율을 높이는 구조의 횡전계형 액정표시장치가 제안되고 있다.Recently, in order to shield the leakage current area around the data line, a common electrode is positioned in an area covering the data line, and thus a transverse field type liquid crystal display device having a structure in which the aperture ratio is increased is proposed.

도 3은 기존의 고개구율 구조 횡전계형 액정표시장치에 대한 평면도이다.3 is a plan view of a conventional high-aperture structure transverse field type liquid crystal display device.

도시한 바와 같이, 제 1 방향으로 게이트 배선(110)이 형성되어 있고, 게이트 배선(110)과 교차되는 제 2 방향으로 데이터 배선(112)이 형성되어 있고, 상기 게이트 배선(110)과 일정간격 이격되어, 동일 방향으로 공통 배선(114)이 형성되어 있고, 공통 배선(114)에서는 전술한 데이터 배선(112)과 동일한 방향으로 다수 개의 공통 전극(116)이 분기되어 있으며, 상기 데이터 배선(112)에서는 소스 전극(118)이 분기되어 있고, 소스 전극(118)과 일정간격 이격되게 드레인 전극(120)이 형성되어 있고, 드레인 전극(120)에는 인출배선(122)이 연장형성되어 있으며, 인출배선(122)에서는 다수 개의 화소 전극(124)이 상기 공통 전극(116)과 엇갈리게 분기되어 있다.As illustrated, the gate wiring 110 is formed in the first direction, the data wiring 112 is formed in the second direction crossing the gate wiring 110, and the gate wiring 110 is spaced apart from the gate wiring 110 by a predetermined distance. The common wiring 114 is spaced apart and formed in the same direction. In the common wiring 114, a plurality of common electrodes 116 branch in the same direction as the above-described data wiring 112, and the data wiring 112. ), The source electrode 118 is branched, the drain electrode 120 is formed to be spaced apart from the source electrode 118 by a predetermined interval, and the drawing electrode 122 is extended to the drain electrode 120, and is drawn out. In the wiring 122, a plurality of pixel electrodes 124 are branched alternately with the common electrode 116.

상기 소스 전극(118) 및 드레인 전극(120)을 덮는 영역에는 반도체층(126)이 형성되어 있고, 상기 소스 전극(118) 및 드레인 전극(120) 그리고 반도체층(126)은 전술한 게이트 배선(110)과 중첩되게 위치하며, 상기 소스 전극(118) 및 드레인 전극(120), 반도체층(126) 그리고 반도체층(126)과 중첩되게 위치하는 게이트배선(110) 영역은 박막트랜지스터(T)를 이룬다.The semiconductor layer 126 is formed in an area covering the source electrode 118 and the drain electrode 120, and the source electrode 118, the drain electrode 120, and the semiconductor layer 126 are formed as described above. The thin film transistor T may be formed to overlap the source electrode 118, the drain electrode 120, the semiconductor layer 126, and the gate wiring 110 to overlap the semiconductor layer 126. Achieve.

이때, 상기 반도체층(126)은 비정질 실리콘(a-Si)으로 이루어진다.In this case, the semiconductor layer 126 is made of amorphous silicon (a-Si).

상기 공통 배선(114)에서 분기된 다수 개의 공통 전극(116) 중 일부는 데이터 배선(112)을 덮는 위치에 형성되는 것을 특징으로 한다.Some of the plurality of common electrodes 116 branched from the common line 114 are formed at positions covering the data line 112.

도면으로 상세히 도시하지는 않았지만, 상기 공통 전극(116)과 데이터 배선(112) 그리고, 공통 전극(116)과 화소 전극(124)은 각각 절연체가 개재된 상태에서 서로 다른 층에 형성된다.Although not shown in detail in the drawing, the common electrode 116, the data wire 112, and the common electrode 116 and the pixel electrode 124 are formed on different layers with the insulator interposed therebetween.

그리고, 상기 공통 전극(116)이 데이터 배선(112)을 덮도록 형성하는 것은, 데이터 배선(112)으로부터 형성되는 누설 전계를 차단하기 위함과, 개구율(aperture ratio)을 높이기 위함이다.The common electrode 116 is formed to cover the data line 112 in order to block a leakage electric field formed from the data line 112 and to increase an aperture ratio.

또한, 상기 박막트랜지스터(T)를 덮는 영역에는 광누설 전류를 차단하기 위한 목적으로 광차단 필름(128)이 형성되어 있다.In addition, the light blocking film 128 is formed in the region covering the thin film transistor T for the purpose of blocking the light leakage current.

이러한 기존의 고개구율 구조 횡전계형 액정표시장치에서는, 전술한 공통 전극(116)이 화소 전극(124)보다 후반 공정에서 제작되지만, 불투명 금속물질로 이루어져 외부회로와 연결되는 패드부의 패드전극을 형성하기 위해서는 ITO(indium tin oxide)와 같은 투명 도전성 물질을 이용한 별도의 마스크 공정이 요구되었다.In the conventional high-aperture structure transverse field type liquid crystal display device, although the aforementioned common electrode 116 is manufactured in a later process than the pixel electrode 124, the pad electrode is formed of an opaque metal material to be connected to an external circuit. This required a separate mask process using a transparent conductive material such as indium tin oxide (ITO).

한편, 전술한 공통 전극(116)을 ITO로 형성하면 빛의 차단이 충분하지 않아 이와 대응되는 위치에서 블랙매트릭스를 완전히 제거할 수 없기 때문에, 수직 크로스토크 발생을 방지하기 위해서는 블랙매트릭스를 레진계 물질에서만 선택해야 하므로, 재료선택폭이 좁아져 공정 효율이 떨어지는 문제점이 있었다.On the other hand, if the common electrode 116 described above is formed of ITO, the black matrix cannot be completely removed at a position corresponding thereto because light blocking is not sufficient, so that the black matrix is made of a resin-based material to prevent vertical crosstalk. Since only the choice should be made, there is a problem in that the material selection range is narrowed and the process efficiency is lowered.

이러한 문제점을 해결하기 위하여, 본 발명에서는 공정이 단순화되고 블랙매트릭스의 형성 영역을 줄이거나 생략할 수 있는 고개구율 구조 횡전계형 액정표시장치를 제공하는 것을 목적으로 한다.In order to solve this problem, it is an object of the present invention to provide a high-aperture structure transverse field type liquid crystal display device which can simplify the process and reduce or omit the formation region of the black matrix.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 단면도.1 is a cross-sectional view showing a cross section of a general transverse electric field type liquid crystal display device.

도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판의 한 서브픽셀 영역에 대한 평면도.2 is a plan view of one subpixel area of a general array substrate for a transverse electric field type liquid crystal display device;

도 3은 기존의 고개구율 구조 횡전계형 액정표시장치에 대한 평면도.3 is a plan view of a conventional high-aperture structure transverse field type liquid crystal display device.

도 4는 본 발명의 일실시예에 따른 고개구율 구조 횡전계형 액정표시장치용 어레이 기판의 하나의 서브픽셀 영역에 대한 평면도.4 is a plan view of one subpixel region of an array substrate for a high aperture structure transverse field type liquid crystal display device according to an exemplary embodiment of the present invention.

도 5는 상기 도 4의 절단선 I-I에 따라 절단된 단면을 기준으로 한 상부 및 하부 기판의 적층구조를 나타낸 단면도.FIG. 5 is a cross-sectional view illustrating a stack structure of upper and lower substrates based on a section cut along the cutting line I-I of FIG. 4. FIG.

도 6은 본 발명에 따른 이중층 구조 공통 전극 및 화소 전극이 적용된 일반모드 횡전계형 액정표시장치에서의 수직 크로스토크의 감소 정도를 나타낸 도면.FIG. 6 is a view illustrating a reduction degree of vertical crosstalk in a general mode transverse electric field type liquid crystal display device to which a double layer structure common electrode and a pixel electrode according to the present invention are applied. FIG.

도 7은 본 발명에 따른 횡전계형 액정표시장치의 제조공정을 마스크 공정 순으로 나타낸 공정흐름도.7 is a process flowchart showing a manufacturing process of the transverse electric field type liquid crystal display device according to the present invention in order of a mask process.

도 8a 내지 8f는 본 발명에 따른 이중층 구조 금속층의 패터닝 공정을 단계별로 나타낸 단면도.8A to 8F are cross-sectional views showing step-by-step patterning processes of a bilayer structure metal layer according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

210 : 게이트 전극 212 : 제 1 캐패시터 전극210: gate electrode 212: first capacitor electrode

214 : 게이트 배선 216 : 반도체층214: gate wiring 216: semiconductor layer

218 : 데이터 배선 220 : 소스 전극218: data wiring 220: source electrode

222 : 드레인 전극 224 : 제 2 캐패시터 전극222: drain electrode 224: second capacitor electrode

226 : 캐패시터 콘택홀 228 : 공통 배선226 capacitor capacitor hole 228 common wiring

230 : 공통 전극 232 : 인출 배선230: common electrode 232: lead-out wiring

234 : 화소 전극 CST: 스토리지 캐패시턴스234: pixel electrode C ST : storage capacitance

T : 박막트랜지스터T: thin film transistor

상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 기판 내부면에 제 1 방향으로 형성된 게이트 배선과; 상기 게이트 배선과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 형성된 박막트랜지스터와; 상기 제 1, 2 방향 중 어느 한 방향으로 형성되며, 하부층을 불투명 금속물질로 하고, 상부층을 투명 도전성 물질로 하는 이중층 구조로 이루어진 공통 배선과; 상기 공통 배선에서 분기되어, 상기 데이터 배선과 동일한 방향으로 형성된 다수 개의 공통 전극과; 상기 박막트랜지스터와 연결되며, 상기 공통 배선과 동일한 이중층 구조로 이루어진 인출 배선과; 상기 인출 배선에서 분기되어, 상기 공통 전극과 서로 엇갈리게 분기된 다수 개의 화소 전극을 포함하는 횡전계형 액정표시장치용 어레이 기판을 제공한다.In order to achieve the above object, in a first aspect of the present invention, there is provided a semiconductor device comprising: a gate wiring formed on a substrate inner surface in a first direction; A data line formed in a second direction crossing the gate line; A thin film transistor formed at an intersection point of the gate line and the data line; A common wiring formed in one of the first and second directions and having a double layer structure having a lower layer as an opaque metal material and an upper layer as a transparent conductive material; A plurality of common electrodes branched from the common wiring and formed in the same direction as the data wiring; A drawing wiring connected to the thin film transistor and formed of the same double layer structure as the common wiring; An array substrate for a transverse electric field liquid crystal display device which includes a plurality of pixel electrodes branched from the lead wires and alternately branched from the common electrode.

상기 불투명 금속물질은 비저항값이 낮고, 상기 투명 도전성 물질과 접착특성이 높은 물질에서 선택되고, 상기 불투명 금속물질은 몰리브덴(Mo)인 것을 특징으로 한다.The opaque metal material has a low specific resistance and is selected from a material having high adhesion properties with the transparent conductive material, and the opaque metal material is molybdenum (Mo).

그리고, 상기 투명 도전성 물질은, ITO(indium tin oxide), ITZO(indium tinzinc oxide), IZO(indium zinc oxide) 중 어느 하나에서 선택되는 것을 특징으로 한다.The transparent conductive material may be selected from any one of indium tin oxide (ITO), indium tinzinc oxide (ITZO), and indium zinc oxide (IZO).

상기 게이트 배선 및 데이터 배선의 끝단에는 외부회로와 연결되는 게이트 패드 및 데이터 패드가 형성되고, 상기 게이트 패드 및 데이터 패드와 연결되어 상기 공통 배선과 동일한 이중층 물질로 이루어진 게이트 패드전극 및 데이터 패드전극이 형성되는 것을 특징으로 하고, 상기 다수 개의 공통 전극 중 일부 공통 전극은 상기 데이터 배선부를 덮는 위치에 형성되는 것을 특징으로 한다.Gate pads and data pads connected to an external circuit are formed at ends of the gate wires and data wires, and gate pad electrodes and data pad electrodes formed of the same double layer material as the common wires are connected to the gate pads and data pads. In some embodiments, some of the common electrodes may be formed at positions covering the data line.

본 발명의 제 2 특징에서는, 서로 일정간격 이격되고, 대향되게 배치된 제 1, 2 기판과; 상기 제 1 기판 내부면에, 제 1 절연층이 개재된 상태에서 서로 교차되게 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; 상기 데이터 배선을 덮는 기판 전면에 형성된 제 2 절연층과; 상기 제 2 절연층 상부에 위치하며, 상기 데이터 배선 및 상기 데이터 배선의 주변부를 덮는 위치에 형성되는 패턴을 포함하고, 하부층을 불투명 금속물질로 하고, 상부층을 투명 도전성 물질로 하는 이중층 구조로 이루어진 공통 전극과; 상기 공통 전극과 서로 엇갈리게 위치하며, 상기 공통 전극과 동일한 이중층 금속물질로 이루어진 화소 전극과; 상기 제 2 기판의 내부면에 형성된 컬러필터층과; 상기 컬러필터층의 컬러별 경계부에 위치하며, 상기 데이터 배선부를 덮는 공통 전극 형성부에서는 별도의 패턴이 생략되어 있는 블랙매트릭스를 포함하는 횡전계형 액정표시장치를 제공한다.According to a second aspect of the present invention, there is provided a semiconductor device comprising: first and second substrates spaced apart from each other and disposed to face each other; A gate wiring and a data wiring formed on the inner surface of the first substrate so as to cross each other with a first insulating layer interposed therebetween; A thin film transistor formed at an intersection point of the gate line and the data line; A second insulating layer formed on an entire surface of the substrate covering the data wirings; Located in the upper portion of the second insulating layer, including a pattern formed in a position covering the data line and the periphery of the data line, the lower layer is made of an opaque metal material, the upper layer is a common common layer of a double layer structure An electrode; A pixel electrode positioned alternately with the common electrode and made of the same double layer metal material as the common electrode; A color filter layer formed on an inner surface of the second substrate; According to an embodiment, there is provided a transverse electric field type liquid crystal display device including a black matrix positioned at a color boundary of the color filter layer and covering the data wire part, and a separate pattern is omitted.

상기 제 2 절연층은 유전율값이 낮고, 투광성이 높은 절연물질에서 선택되고, 상기 제 2 절연층을 이루는 물질은, BCB(benzocyclobutene), 포토아크릴(photo acryl) 중 어느 하나에서 선택되는 것을 특징으로 한다.The second insulating layer is selected from an insulating material having a low dielectric constant and a high light transmittance, and the material forming the second insulating layer is selected from any one of benzocyclobutene (BCB) and photo acryl. do.

본 발명의 제 3 특징에서는, 서로 일정간격 이격되고, 대향되게 배치된 제 1, 2 기판과; 상기 제 1 기판 내부면에, 절연층이 개재된 상태에서 서로 교차되게 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; 상기 데이터 배선과 일정간격 이격되게 형성되고, 하부층을 불투명 금속물질로 하고, 상부층을 투명 도전성 물질로 하는 이중층 구조로 이루어진 다수 개의 공통 전극과; 상기 공통 전극과 서로 엇갈리게 위치하며, 상기 공통 전극과 동일한 이중층 금속물질로 이루어진 화소 전극과; 상기 제 2 기판의 내부면에 형성된 컬러필터층과; 상기 컬러필터층의 컬러별 경계부에서, 상기 데이터 배선과 공통 전극간 이격 구간을 덮는 위치를 포함하여 형성된 블랙매트릭스를 포함하는 횡전계형 액정표시장치를 제공한다.According to a third aspect of the present invention, there is provided a semiconductor device comprising: first and second substrates spaced apart from each other and disposed to face each other; A gate wiring and a data wiring formed on the inner surface of the first substrate so as to cross each other with an insulating layer interposed therebetween; A thin film transistor formed at an intersection point of the gate line and the data line; A plurality of common electrodes formed to be spaced apart from the data line by a predetermined distance, and having a lower layer as an opaque metal material and an upper layer as a transparent conductive material; A pixel electrode positioned alternately with the common electrode and made of the same double layer metal material as the common electrode; A color filter layer formed on an inner surface of the second substrate; Provided is a transverse field type liquid crystal display including a black matrix formed at a color boundary of the color filter layer to cover a spaced interval between the data line and the common electrode.

상기 블랙매트릭스는, 상기 데이터 배선과 이웃하는 공통 전극과 일정 간격 중첩되게 형성되고, 상기 블랙매트릭스를 이루는 물질은 불투명 금속물질에서 선택되며, 상기 불투명 금속물질은 크롬(Cr)계 금속물질에서 선택되는 것을 특징으로 한다.The black matrix is formed to overlap a common electrode adjacent to the data line at a predetermined interval, and the material forming the black matrix is selected from an opaque metal material, and the opaque metal material is selected from a chromium (Cr) -based metal material. It is characterized by.

본 발명의 제 4 특징에서는, 기판 상에, 감광성 물질인 포토레지스트(photoresist)를 이용한 노광, 현상 공정을 통해 패터닝(patterning)하는 공정으로 정의되는 제 1 마스크 공정에 의해 제 1 방향으로 다수 개의 게이트 전극을 포함하는 게이트 배선 및 상기 게이트 배선의 일 끝단에 위치하는 게이트패드를 형성하는 단계와; 상기 게이트 배선 및 게이트 패드를 덮는 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부의 게이트 전극을 덮는 위치에, 제 2 마스크 공정에 의해 반도체층을 형성하는 단계와; 상기 반도체층 상부에 제 3 마스크 공정에 의해, 서로 이격되게 위치하는 소스 전극을 포함하며, 상기 게이트 배선과 교차되는 제 2 방향으로 위치하는 데이터 배선 및 상기 소스 전극과 이격되게 위치하는 드레인 전극 그리고, 상기 데이터 배선의 일 끝단에 위치하는 데이터 패드를 형성하는 단계와; 상기 데이터 배선 및 데이터 패드 상부에, 제 4 마스크 공정에 의해 상기 드레인 전극 그리고, 게이트 패드 및 데이터 패드 일부를 각각 노출시키는 드레인 콘택홀, 게이트 패드콘택홀, 데이터 패드콘택홀을 가지는 보호층을 형성하는 단계와; 상기 보호층 상부에 불투명 금속물질, 투명 도전성 금속물질을 차례대로 형성한 다음, 제 5 마스크 공정에 의해 일방향으로 공통 배선과, 상기 공통 배선에서 분기되어 상기 데이터 배선과 동일 방향으로 다수 개의 공통 전극과, 상기 드레인 콘택홀과 연결되는 인출 배선과, 상기 인출 배선에서 분기되어 상기 공통 전극과 서로 엇갈리게 분기된 다수 개의 화소 전극과, 상기 게이트 패드콘택홀 및 데이터 패드콘택홀을 통해 게이트 패드 및 데이터 패드와 연결되는 게이트 패드전극 및 데이터 패드전극을 형성하는 단계를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법을 제공한다.In a fourth aspect of the present invention, a plurality of gates in a first direction are formed on a substrate by a first mask process defined as a process of patterning the photoresist using a photoresist, a photoresist, and patterning the process. Forming a gate wiring including an electrode and a gate pad positioned at one end of the gate wiring; Forming a gate insulating film on an entire surface of the substrate covering the gate wiring and the gate pad; Forming a semiconductor layer at a position covering the gate electrode over the gate insulating film by a second mask process; A source electrode disposed on the semiconductor layer and spaced apart from each other by a third mask process, the data wire positioned in a second direction crossing the gate wiring, and the drain electrode spaced apart from the source electrode; Forming a data pad positioned at one end of the data line; Forming a protective layer on the data line and the data pad, the drain layer having a drain contact hole, a gate pad contact hole, and a data pad contact hole exposing the drain electrode and a portion of the gate pad and the data pad, respectively, by a fourth mask process; Steps; An opaque metal material and a transparent conductive metal material are sequentially formed on the passivation layer, and then a plurality of common electrodes are formed in one direction by a fifth mask process and branched from the common wires in the same direction as the data lines. And a plurality of drawing electrodes connected to the drain contact hole, a plurality of pixel electrodes branched from the drawing wiring so as to alternate with the common electrode, and a gate pad and a data pad through the gate pad contact hole and the data pad contact hole. A method of manufacturing an array substrate for a transverse electric field type liquid crystal display device comprising forming a gate pad electrode and a data pad electrode connected thereto.

상기 불투명 금속물질은 몰리브덴(Mo)이고, 상기 투명 도전성 물질은, ITO(indium tin oxide), ITZO(indium tin zinc oxide), IZO(indium zinc oxide) 중 어느 하나에서 선택되는 것을 특징으로 한다.The opaque metal material is molybdenum (Mo), the transparent conductive material, it is characterized in that any one selected from indium tin oxide (ITO), indium tin zinc oxide (ITZO), indium zinc oxide (IZO).

그리고, 상기 다수 개의 공통 전극 중 일부 공통 전극 패턴은 상기 데이터 배선 및 상기 데이터 배선의 주변부를 덮는 위치에 형성되는 것을 특징으로 한다.Some of the common electrode patterns of the plurality of common electrodes may be formed at positions covering the data line and the peripheral portion of the data line.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 4는 본 발명의 일실시예에 따른 고개구율 구조 횡전계형 액정표시장치용 어레이 기판의 하나의 서브픽셀 영역에 대한 평면도이다.FIG. 4 is a plan view of one subpixel area of an array substrate for a high aperture structure transverse field type liquid crystal display according to an exemplary embodiment of the present invention.

도시한 바와 같이, 제 1 방향으로 게이트 배선(214)이 형성되어 있고, 게이트 배선(214)과 교차되는 제 2 방향으로 데이터 배선(218)이 형성되어 있으며, 상기 게이트 배선(214) 및 데이터 배선(218)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있다.As shown, the gate wiring 214 is formed in the first direction, the data wiring 218 is formed in the second direction crossing the gate wiring 214, and the gate wiring 214 and the data wiring are formed. The thin film transistor T is formed at the point where 218 crosses.

상기 박막트랜지스터(T)에는, 상기 게이트 배선(214)에서 분기된 게이트 전극(210)과, 데이터 배선(218)에서 분기되어 게이트 전극(210)과 일정 간격 중첩되게 위치하는 소스 전극(220)과, 소스 전극(220)과 일정간격 이격되게 위치하는 드레인 전극(222)과, 게이트 전극(210), 소스 전극(220), 드레인 전극(222)을 덮는 위치에 형성된 아일랜드 패턴의 반도체층(216)으로 이루어진다.The thin film transistor T includes a gate electrode 210 branched from the gate line 214, a source electrode 220 branched from the data line 218, and overlapping the gate electrode 210 at a predetermined interval. The island pattern semiconductor layer 216 is formed at a position covering the drain electrode 222 spaced apart from the source electrode 220 at a predetermined interval, and the gate electrode 210, the source electrode 220, and the drain electrode 222. Is done.

도면으로 제시하지는 않았지만, 상기 박막트랜지스터(T)의 단면적 구조는, 기판 상에 게이트 전극(210)이 형성되어 있고, 게이트 전극(210) 상부에 게이트 절연막이 형성되고, 게이트 절연막 상부의 게이트 전극(210)을 덮는 위치에 반도체층(216)이 형성되어 있으며, 반도체층(216) 상부에서 서로 일정간격 이격되게 소스 전극(220) 및 드레인 전극(222)이 형성되어 있다.Although not shown in the drawing, the cross-sectional structure of the thin film transistor T includes a gate electrode 210 formed on a substrate, a gate insulating film formed on the gate electrode 210, and a gate electrode formed on the gate insulating film ( The semiconductor layer 216 is formed at a position covering the 210, and the source electrode 220 and the drain electrode 222 are formed on the semiconductor layer 216 so as to be spaced apart from each other by a predetermined interval.

그리고, 상기 드레인 전극(222)에는 제 1 캐패시터 전극(212)이 형성되어 있고, 제 1 캐패시터 전극(212)을 덮는 위치에 인출 배선(232)이 형성되어 있으며, 인출 배선(232)에서는 상기 제 2 방향으로 공통 전극(230)과 서로 엇갈리게 다수 개의 화소 전극(234)이 분기되어 있다.In addition, a first capacitor electrode 212 is formed on the drain electrode 222, and a lead wire 232 is formed at a position covering the first capacitor electrode 212, and the lead wire 232 is formed of the first capacitor electrode 212. A plurality of pixel electrodes 234 are branched alternately with the common electrode 230 in two directions.

그리고, 상기 제 1 캐패시터 전극(212)과 대응되는 위치에는 절연체가 개재된 상태에서 전술한 게이트 배선(214)과 동일 물질로 이루어진 제 2 캐패시터 전극(224)이 형성되어 있으며, 제 1 캐패시터 전극(212)은 전술한 인출 배선(232)과 콘택홀(226)을 통해 전기적으로 연결되어, 제 2 캐패시터 전극(224)과 대응되게 위치하는 제 1 캐패시터 전극(212) 및 인출 배선(232) 영역은 스토리지 캐패시턴스(CST; storage capacitance)를 이룬다.In addition, a second capacitor electrode 224 made of the same material as that of the gate line 214 described above is formed at a position corresponding to the first capacitor electrode 212, and the first capacitor electrode ( 212 is electrically connected to the lead wire 232 and the contact hole 226 described above, so that the region of the first capacitor electrode 212 and the lead wire 232 positioned corresponding to the second capacitor electrode 224 is It forms a; (storage capacitance C ST) storage capacitance.

본 발명에서는 상기 공통 전극(230)의 일부가 데이터 배선(218)을 덮는 위치에 형성되어 고개구율 구조를 가지며, 특히 상기 공통 전극(230)을 포함한 공통 배선(228) 및 화소 전극(234)을 포함한 인출 배선(232)은 서로 동일물질로 이루어지고, 이중층 구조를 가지는 것을 특징으로 한다.In the present invention, a portion of the common electrode 230 is formed at a position covering the data line 218 to have a high opening ratio structure, and in particular, the common line 228 including the common electrode 230 and the pixel electrode 234 are formed. The lead wires 232 included are made of the same material and have a double layer structure.

대표적으로, 상기 공통 전극(230) 및 화소 전극(234)은 각각 제 1, 2 공통 전극물질층(230a, 230b) 및 제 1, 2 화소 전극물질층(234a, 234b)로 이루어짐에 있어서, 제 1 공통 전극물질층(230a) 및 제 1 화소 전극물질층(234a)은 불투명 금속물질로 이루어진 하부층에 해당되고, 제 2 공통 전극물질층(230b) 및 제 2 화소 전극물질층(234b)은 투명 도전성 물질로 이루어진 상부층에 해당되는 것을 특징으로한다. 그리고, 바람직하게는 전술한 제 1 공통 전극물질층(230a) 및 제 1 화소 전극물질층(234a)을 이루는 불투명 금속층은 비저항값이 낮고 투명 도전성 물질층과 접착특성이 우수한 금속물질에서 선택되는 것이며, 이러한 불투명 금속물질로는 몰리브덴(Mo)을 들 수 있고, 상기 제 2 공통 전극물질층(230b) 및 제 2 화소 전극물질층(234b)을 이루는 투명 도전성 물질로는 ITO(indium tin oxide), ITZO(indium tin zinc oxide), IZO(indium zinc oxide)를 예로 들 수 있고, 이 중 ITO로 하는 것이 바람직하다.Typically, the common electrode 230 and the pixel electrode 234 are formed of the first and second common electrode material layers 230a and 230b and the first and second pixel electrode material layers 234a and 234b, respectively. The first common electrode material layer 230a and the first pixel electrode material layer 234a correspond to a lower layer made of an opaque metal material, and the second common electrode material layer 230b and the second pixel electrode material layer 234b are transparent. Corresponding to an upper layer made of a conductive material. Preferably, the opaque metal layer forming the first common electrode material layer 230a and the first pixel electrode material layer 234a is selected from a metal material having a low resistivity value and excellent adhesion property with a transparent conductive material layer. The opaque metal material may include molybdenum (Mo), and the transparent conductive material forming the second common electrode material layer 230b and the second pixel electrode material layer 234b may be indium tin oxide (ITO), Indium tin zinc oxide (ITZO) and indium zinc oxide (IZO) are mentioned, for example, ITO is preferable.

상기 다수 개의 공통 전극(230) 중 일부 공통 전극(230)으로 데이터 배선(218)을 덮는 것은, 데이터 배선(218)으로부터 발생되는 누설 전류를 차단하기 위한 목적과, 비화소 영역까지 공통 전극(230)을 연장형성함에 따라 개구율을 높이기 위해서이다.Covering the data line 218 with some of the common electrodes 230 of the plurality of common electrodes 230 is for blocking the leakage current generated from the data line 218 and the common electrode 230 to the non-pixel region. In order to increase the opening ratio as the elongation is increased.

또한, 상기 공통 전극(230)과 화소 전극(234)의 하부층을 불투명 금속층으로 하고, 상부층을 투명 도전성 금속층으로 구성하는 이유는, 우선 상부층의 투명 도전성 금속층은 별도의 패드전극 공정을 생략하기 위함과, 불투명 금속층의 경우 공기 중에 노출시 산화되기 쉬우므로 이를 방지하기 위한 버퍼 금속층으로 이용하는 것이고, 하부 불투명 금속층은 전술한 상부층을 이루는 투명 도전성 금속층의 비저항값을 낮추는 역할 및 자체 빛차단 특성에 의해 컬러필터 기판에 형성되는 블랙매트릭스의 형성면적을 감소시키거나 축소시키기 위함이다.In addition, the lower layers of the common electrode 230 and the pixel electrode 234 are made of an opaque metal layer, and the upper layer is made of a transparent conductive metal layer. First, the transparent conductive metal layer of the upper layer is to omit a separate pad electrode process. , The opaque metal layer is used as a buffer metal layer to prevent this, because it is easy to oxidize when exposed to air, the lower opaque metal layer serves to lower the specific resistance value of the transparent conductive metal layer constituting the upper layer and the color filter due to its own light blocking characteristics This is to reduce or reduce the formation area of the black matrix formed on the substrate.

도면 상의 박막트랜지스터(T) 및 스토리지 캐패시턴스 구조는 다양하게 변경될 수도 있다.The thin film transistor T and the storage capacitance structure shown in the drawing may be variously changed.

그리고, 상기 데이터 배선(218)을 덮는 공통 전극(230)의 형성폭은 데이터 배선(218)보다 양측으로 각각 5 ~ 10 ㎛정도 크게 하는 것이 바람직하다.In addition, the width of the common electrode 230 covering the data line 218 may be 5 μm to 10 μm on both sides of the data line 218.

도 5는 상기 도 4의 절단선 I-I에 따라 절단된 단면을 기준으로 한 상부 및 하부 기판의 적층구조를 나타낸 단면도이다.FIG. 5 is a cross-sectional view illustrating a stack structure of upper and lower substrates based on a section cut along the cutting line I-I of FIG. 4.

도시한 바와 같이, 서로 일정간격 이격되어 대향되게 제 1, 2 기판(250, 270)이 배치되어 있고, 제 1, 2 기판(250, 270) 사이에는 액정층(290)이 개재되어 있는 구조에서, 제 1 기판(250)의 내부면에는 제 1 절연층(213)이 형성되어 있고, 제 1 절연층(213) 상부에는 데이터 배선(218)이 형성되어 있으며, 데이터 배선(218)을 덮는 기판 전면에는 제 2 절연층(227)이 형성되어 있고, 제 2 절연층(227) 상부의 데이터 배선(218)을 덮는 위치에 공통 전극(230)이 형성되어 있고, 공통 전극(230)과 일정간격 이격되게 전술한 서브픽셀 영역 내에 화소 전극(234)이 형성되어 있다.As illustrated, the first and second substrates 250 and 270 are disposed to face each other at a predetermined interval, and the liquid crystal layer 290 is interposed between the first and second substrates 250 and 270. The first insulating layer 213 is formed on the inner surface of the first substrate 250, the data wiring 218 is formed on the first insulating layer 213, and the substrate covers the data wiring 218. The second insulating layer 227 is formed on the entire surface, and the common electrode 230 is formed at a position covering the data line 218 on the second insulating layer 227, and is spaced apart from the common electrode 230 by a predetermined distance. The pixel electrode 234 is formed in the above-described subpixel area.

그리고, 상기 제 1 절연층(213)은 실리콘 절연물질에서 선택되는 것이 바람직하며, 더욱 바람직하게는 실리콘 질화막(SiNx)으로 하는 것이다.The first insulating layer 213 is preferably selected from a silicon insulating material, and more preferably, a silicon nitride film (SiNx).

상기 제 2 절연층(227)은 데이터 배선(218)과 공통 전극(230) 간의 전기적 간섭을 줄이기 위하여 유전율값이 낮고 투광성이 높은 절연물질에서 선택되는 것이 바람직하며, 이러한 절연물질은 BCB(benzocyclobutene), 포토아크릴(photo acryl) 등을 들 수 있다.In order to reduce electrical interference between the data line 218 and the common electrode 230, the second insulating layer 227 may be selected from an insulating material having a low dielectric constant and high transmissivity, and the insulating material is benzocyclobutene (BCB). And photo acryl.

상기 제 2 기판(270)의 내부면에는 컬러필터층(272)이 형성되어 있다.The color filter layer 272 is formed on an inner surface of the second substrate 270.

도면으로 상세히 제시하지는 않았지만, 상기 컬러필터층(272)은 전술한 서브픽셀 단위로 적, 녹, 청 컬러필터(272a, 272b, 272c)가 순서대로 배열되어 구성되며, 적, 녹, 청 서브픽셀은 하나의 픽셀을 이룬다. 상기 컬러필터층(272)의 컬러별 경계부에는 블랙매트릭스가 위치하는데, 본 발명에서는 공통 전극(230) 및 화소 전극(234)의 하부층을 이루는 불투명 금속물질이 일종의 블랙매트릭스 역할을 하므로, 상기 데이터 배선(218)과 대응되는 위치에서의 블랙매트릭스 패턴이 생략될 수 있다.Although not shown in detail in the drawing, the color filter layer 272 is configured by arranging the red, green, and blue color filters 272a, 272b, and 272c in order of the above-described subpixels. It consists of one pixel. The black matrix is positioned at each color boundary of the color filter layer 272. In the present invention, an opaque metal material forming the lower layer of the common electrode 230 and the pixel electrode 234 serves as a kind of black matrix, and thus the data line ( The black matrix pattern at the position corresponding to 218 may be omitted.

상기 공통 전극(230) 및 화소 전극(234)은 동일 공정에서 동일 물질로 이루어지고, 각각 이중층 구조의 제 1, 2 공통 전극물질층(230a, 230b) 및 제 1, 2 화소 전극물질층(234a, 234b)을 이루어지는 것을 특징으로 한다.The common electrode 230 and the pixel electrode 234 are made of the same material in the same process, and the first and second common electrode material layers 230a and 230b and the first and second pixel electrode material layers 234a each have a double layer structure. , 234b).

좀 더 상세히 설명하면, 제 1 공통 전극물질층(230a) 및 제 1 화소 전극물질층(234a)은 불투명 금속물질로 이루어진 하부층에 해당되고, 제 2 공통 전극물질층(230b) 및 제 2 화소 전극물질층(234b)은 투명 도전성 물질로 이루어진 상부층에 해당되는 것을 특징으로 한다. 그리고, 바람직하게는 전술한 제 1 공통 전극물질층(230a) 및 제 1 화소 전극물질층(234a)을 이루는 불투명 금속층은 비저항값이 낮고 투명 도전성 물질층과 접착특성이 우수한 금속물질에서 선택되는 것으로, 이러한 불투명 금속물질로는 몰리브덴(Mo)을 들 수 있고, 상기 제 2 공통 전극물질층(230b) 및 제 2 화소 전극물질층(234b)을 이루는 투명 도전성 물질로는 ITO(indium tin oxide), ITZO(indium tin zinc oxide), IZO(indium zinc oxide)을 예로 들 수 있고, 이 중 ITO로 하는 것이 바람직하다.In more detail, the first common electrode material layer 230a and the first pixel electrode material layer 234a correspond to a lower layer made of an opaque metal material, and the second common electrode material layer 230b and the second pixel electrode The material layer 234b corresponds to an upper layer made of a transparent conductive material. Preferably, the opaque metal layer forming the first common electrode material layer 230a and the first pixel electrode material layer 234a is selected from a metal material having a low specific resistance and excellent adhesion property with a transparent conductive material layer. The opaque metal material may include molybdenum (Mo), and the transparent conductive material forming the second common electrode material layer 230b and the second pixel electrode material layer 234b may be indium tin oxide (ITO), Indium tin zinc oxide (ITZO) and indium zinc oxide (IZO) are mentioned as an example, It is preferable to set it as ITO among these.

이와 같이, 본 발명에서는 불투명 금속물질을 하부층으로 하고, 투명 도전성물질을 상부층으로 하는 이중층 구조로 공통 전극 및 화소 전극을 형성함에 따라 하기와 같은 장점을 가진다.As described above, according to the present invention, the common electrode and the pixel electrode are formed in a double layer structure having an opaque metal material as a lower layer and a transparent conductive material as an upper layer.

첫째, 비저항값이 낮은 불투명 금속물질과의 이중층 구조에 의해 비교적 높은 비저항값을 가지는 투명 도전성 물질을 포함하지만, 전체 비저항값을 낮출 수 있으며, 상기 불투명 금속층은 블랙매트릭스의 형성 영역을 감소시키는 역할을 하게 되고, 상기 상부층을 투명 도전성 물질층으로 구성함에 따라 별도의 패드전극 공정 생략시킬 수 있다.First, a transparent conductive material having a relatively high resistivity is included by a double layer structure with an opaque metal material having a low resistivity, but the total resistivity can be lowered, and the opaque metal layer serves to reduce the formation region of the black matrix. As the upper layer is formed of a transparent conductive material layer, a separate pad electrode process may be omitted.

둘째, 전술한 바와 같이 서로 상보적인 관계를 가지는 불투명 금속물질과 투명 도전성 물질로 이루어진 이중층 금속층을 이용하여, 공통 전극 및 화소 전극 공정을 한 공정에서 형성하는 것이 가능하고, 상기 공정으로 인해 별도의 블랙매트릭스 공정이 생략되거나 블랙매트릭스 패턴 면적이 감소되는 효과를 가질 수 있다.Second, as described above, it is possible to form a common electrode and a pixel electrode process in one process by using a double layer metal layer made of an opaque metal material and a transparent conductive material having complementary relations with each other. The matrix process may be omitted or the black matrix pattern area may be reduced.

셋째, 상기 데이터 배선 및 데이터 배선의 주변부를 덮는 위치에 전술한 바와 같이 불투명 금속물질을 포함하는 이중층 구조의 공통 배선을 형성함에 따라, 데이터 배선부와 대응되는 위치에서 블랙매트릭스의 형성면적을 줄이거나 생략할 수 있어 개구율을 향상시킬 수 있다.Third, as the common wiring of the double layer structure including the opaque metal material is formed at the position covering the data wiring and the peripheral portion of the data wiring, the formation area of the black matrix is reduced at the position corresponding to the data wiring portion or It can omit and improve aperture ratio.

도 6은 본 발명에 따른 이중층 구조 공통 전극 및 화소 전극이 적용된 일반모드 횡전계형 액정표시장치에서의 수직 크로스토크의 감소 정도를 나타낸 도면으로서, 설명의 편의상 컬러필터층에 대한 도시는 생략하였다.FIG. 6 is a view illustrating a reduction degree of vertical crosstalk in a general mode transverse field type liquid crystal display device to which a double layer structure common electrode and a pixel electrode according to the present invention are applied, and a color filter layer is not illustrated for convenience of description.

도시한 바와 같이, 제 1 기판(310) 내부면에는 데이터 배선(312) 및 데이터 배선(312)과 절연층(314)이 개재된 상태에서 서로 일정간격 이격되게 공통전극(316) 및 화소 전극(318)이 차례대로 형성되어 있다.As shown in the drawing, the common electrode 316 and the pixel electrode may be spaced apart from each other at a predetermined interval in the state in which the data line 312, the data line 312, and the insulating layer 314 are interposed on the inner surface of the first substrate 310. 318 are formed in sequence.

상기 제 2 기판(350) 내부면에는, 전술한 데이터 배선(312) 및 데이터 배선(312)과 공통 전극(316)간 이격구간을 덮는 위치에 블랙매트릭스(352)가 형성되어 있다.The black matrix 352 is formed on the inner surface of the second substrate 350 at a position covering the spaced interval between the data line 312 and the data line 312 and the common electrode 316.

본 발명에서는, 상기 공통 전극(316) 및 화소 전극(318)이 이중층 구조로 이루어지고, 공통 전극(316) 및 화소 전극(318) 각각의 하부층을 이루는 제 1 공통 전극물질층(316a) 및 제 1 화소 전극물질층(318a)은 비저항값이 낮은 불투명 금속물질로 이루어지고, 상부층을 이루는 제 2 공통 전극물질층(316b) 및 제 2 화소 전극물질층(318b)은 투명 도전성 물질로 이루어진 것을 특징으로 한다.In the present invention, the common electrode 316 and the pixel electrode 318 have a double layer structure, and the first common electrode material layer 316a and the first layer forming the lower layers of the common electrode 316 and the pixel electrode 318, respectively. The first pixel electrode material layer 318a is made of an opaque metal material having a low resistivity value, and the second common electrode material layer 316b and the second pixel electrode material layer 318b constituting the upper layer are made of a transparent conductive material. It is done.

이에 따라, 상기 공통 전극(316) 및 화소 전극(318)을 이중층 구조로 구성하고, 공통 전극(316) 및 화소 전극(318)의 하부층 금속인 제 1 공통 전극 물질층(316a) 및 제 1 화소 전극물질층(318a)을 불투명 금속물질로 구성함에 따라, 기존에는 데이터 배선 인접부근에서 발생되는 노이즈 필드(noise field)를 차단하기 위하여, 상기 데이터 배선(312)과 인접하게 위치하는 공통 전극(316)을 덮는 영역까지 블랙매트릭스(352)를 형성하였으나, 본 발명에서는 공통 전극(316)의 하부층을 이루는 제 1 공통 전극물질층(316a)을 불투명 금속물질로 형성함에 따라, 전술한 제 2 기판(350)의 블랙매트릭스(352)의 형성면적을 줄일 수 있다.Accordingly, the common electrode 316 and the pixel electrode 318 are formed in a double layer structure, and the first common electrode material layer 316a and the first pixel, which are metals below the common electrode 316 and the pixel electrode 318, are formed. As the electrode material layer 318a is made of an opaque metal material, the common electrode 316 positioned adjacent to the data line 312 is used to block a noise field generated near the data line. Although the black matrix 352 is formed to cover the region of the present invention, in the present invention, as the first common electrode material layer 316a forming the lower layer of the common electrode 316 is formed of an opaque metal material, the second substrate ( The formation area of the black matrix 352 of 350 can be reduced.

이에 따라, 기존의 횡전계형 액정표시장치에서는 제 2 기판에 별도의 공통 전극없이 블랙매트릭스를 형성하기 때문에, 블랙매트릭스를 크롬계 금속물질과 같은 전도성 물질로 형성할 경우, 동일 전압이 인가되는 데이터 배선 및 화소 전극간에 수직방향 크로스토크가 발생될 우려가 있어서, 레진(resin)계 물질로 한정하였다.Accordingly, in the conventional transverse type liquid crystal display device, since the black matrix is formed on the second substrate without a separate common electrode, when the black matrix is formed of a conductive material such as a chromium metal material, the same voltage is applied. And a possibility of vertical crosstalk occurring between the pixel electrodes, and thus it is limited to a resin-based material.

그러나, 본 발명에서는 전술한 바와 같이 블랙매트릭스(352)의 형성면적을 감소시킴에 따라 블랙매트릭스(352)와 화소 전극(318)간의 이격거리를 넓힘에 따라 수직 크로스토크 발생을 최소화할 수 있게 되므로, 상기 블랙매트릭스(352)의 재료 선택폭을 넓힐 수 있다.However, in the present invention, as the formation area of the black matrix 352 is reduced as described above, vertical crosstalk generation can be minimized by increasing the separation distance between the black matrix 352 and the pixel electrode 318. In addition, the material selection range of the black matrix 352 may be widened.

좀 더 상세히 설명하면, 해당 화소가 전압 무인가 상태일 때, 데이터 배선으로는 데이터 펄스 전압이 인가됨에 따라, 이와 대응되게 위치하는 블랙매트릭스에는 데이터 배선으로부터 유도된 전기장에 생성되고, 이러한 유도 전기장은 인접되게 위치하는 화소 전극에 영향을 주게 된다.In more detail, when the pixel is in a voltage-free state, as a data pulse voltage is applied to the data line, a corresponding black matrix is generated in an electric field derived from the data line, and the induced electric field is adjacent to the black matrix. This affects the pixel electrode which is located at the same time.

이때, 블랙매트릭스와 화소 전극간의 거리가 멀어지면 유도 전기장의 세기를 약화시킬 수 있다.In this case, when the distance between the black matrix and the pixel electrode increases, the intensity of the induced electric field may be weakened.

도면 상에서, 상기 데이터 배선(312)과 블랙매트릭스(352)간의 제 1 화살표(360)는 데이터 배선(312)과 블랙매트릭스(352) 간의 유도 전기장 형성부를 나타낸 것이고, 상기 화소 전극(318)과 블랙매트릭스(352) 간의 제 2 화살표(362)는, 화소 전극(318)과 블랙매트릭스(352) 간의 유도 전기장 형성부를 나타낸 것이고, 상기 화소 전극(318)과 영역"II" 간의 제 3 화살표(364)는 화소 전극(318)과 기존의 블랙매트릭스 간의 유도 전기장 형성부를 나타낸 것으로서, 전술한 바와 같이 본 발명에 따른 구조에서는 블랙매트릭스(352)와 화소 전극(318) 간의 이격 거리가 기존보다 멀어짐에 따라 수직 크로스토크 발생률을 줄일 수 있다.In the drawing, the first arrow 360 between the data line 312 and the black matrix 352 indicates an induction field forming portion between the data line 312 and the black matrix 352 and the pixel electrode 318 and the black. The second arrow 362 between the matrix 352 represents the induction field formation between the pixel electrode 318 and the black matrix 352, and the third arrow 364 between the pixel electrode 318 and the region "II". FIG. 3 illustrates an induction field forming portion between the pixel electrode 318 and the conventional black matrix. As described above, the structure according to the present invention is vertical as the separation distance between the black matrix 352 and the pixel electrode 318 becomes greater than before. Crosstalk occurrence rate can be reduced.

그리고, 상기 일반적인 구조에서는 합착 마진을 고려하여, 상기 블랙매트릭스(352)가 데이터 배선(312)과 이웃하는 공통 전극(316)과도 일정간격 중첩되게 형성되는 것이 바람직하다.In the general structure, the black matrix 352 is formed to overlap the data line 312 and the common electrode 316 adjacent to the data line 312 at a predetermined interval in consideration of the bonding margin.

도 7은 본 발명에 따른 횡전계형 액정표시장치의 제조공정을 마스크 공정 순으로 나타낸 공정흐름도이다.7 is a process flowchart showing a manufacturing process of a transverse electric field type liquid crystal display device according to the present invention in the order of a mask process.

상기 마스크 공정은, 감광성 물질인 포토레지스트(photoresist) 및 일정 패턴이 형성된 마스크를 이용하여 노광, 현상 공정을 거쳐 패터닝(patterning)하는 사진식각공정(photolithography)으로서, 각 사진식각공정별로 마스크 패턴이 달라지므로 마스크 공정으로 약칭된다.The mask process is a photolithography patterning process through exposure and development using a photoresist, which is a photosensitive material, and a mask having a predetermined pattern. The mask pattern is different for each photolithography process. It is abbreviated as a mask process.

ST1에서는, 기판 전면에 제 1 금속물질을 증착한 다음, 제 1 마스크 공정에 의해, 기판 상에 게이트 배선과, 게이트 배선에서 분기된 게이트 전극과, 게이트 배선의 끝단에서 분기된 게이트 패드와, 제 1 캐패시터 전극을 형성하는 단계이다.In ST1, after depositing a first metal material on the entire surface of the substrate, the gate wiring, the gate electrode branched from the gate wiring, the gate pad branched at the end of the gate wiring, 1 is a step of forming a capacitor electrode.

상기 제 1 금속물질은 비저항값이 낮은 금속물질에서 선택되는 것이 바람직하며, 바람직하게는 알루미늄을 포함하는 금속물질에서 선택하는 것이다.The first metal material is preferably selected from a metal material having a low specific resistance, and preferably selected from a metal material including aluminum.

상기 제 1 캐패시터 전극은 공통 배선과 동일한 공통 전압이 인가되는 공통 배선 방식의 캐패시터 전극이거나, 또는 전단 게이트 방식으로 형성될 수도 있는데, 후자의 경우 게이트 마스크 공정에서 공통 전극과 캐패시터 전극 패턴이 생략되어 5번째 마스크에서 형성한 공통 전극과 게이트 배선간 간격을 좁힐 수 있다.The first capacitor electrode may be a capacitor electrode of a common wiring method to which the same common voltage as the common wiring is applied, or may be formed by a front gate method. In the latter case, the common electrode and the capacitor electrode patterns may be omitted in the gate mask process. The gap between the common electrode and the gate wiring formed in the first mask can be narrowed.

한 예로, 기존의 6 ~ 10 ㎛에서 3 ~ 5 ㎛으로 좁혀 개구율을 향상시킬 수 있다.For example, it is possible to improve the aperture ratio by narrowing the current from 6 to 10 μm to 3 to 5 μm.

ST2에서는, 상기 게이트 배선 및 제 1 캐패시터 전극을 덮는 기판 전면에 제 1 절연물질, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질을 연속으로 증착한 다음, 상기 제 1 절연물질은 게이트 절연막으로 이용하고, 제 2 마스크 공정에 의해 상기 게이트 전극을 덮는 위치에 아일랜드 패턴의 반도체층을 형성하는 단계이다.In ST2, a first insulating material, an amorphous silicon material, and an impurity amorphous silicon material are successively deposited on the entire surface of the substrate covering the gate wiring and the first capacitor electrode, and then the first insulating material is used as the gate insulating film, and the second A step of forming an island pattern semiconductor layer at a position covering the gate electrode by a mask process.

상기 반도체층은, 비정질 실리콘 물질로 이루어진 액티브층과, 액티브층 상부에 위치하며 불순물 비정질 실리콘 물질로 이루어진 오믹콘택층으로 이루어진다.The semiconductor layer includes an active layer made of an amorphous silicon material, and an ohmic contact layer made of an impurity amorphous silicon material located on the active layer.

상기 제 1 절연물질은 실리콘 절연물질에서 선택되며, 더욱 바람직하게는 실리콘 질화막(SiNx)으로 하는 것이다.The first insulating material is selected from a silicon insulating material, more preferably silicon nitride (SiNx).

ST3에서는, 상기 반도체층을 덮는 기판 전면에 제 2 금속물질을 증착하고, 제 3 마스크 공정에 의해, 데이터 배선과 데이터 배선에서 분기된 소스 전극, 데이터 배선의 끝단에 위치하는 데이터 패드, 소스 전극과 일정간격 이격되게 위치하는 드레인 전극 그리고, 드레인 전극과 일체형으로 이루어진 제 2 캐패시터 전극을 형성하는 단계이다.In ST3, a second metal material is deposited on the entire surface of the substrate covering the semiconductor layer, and a third electrode is formed on the source electrode branched from the data line and the data line, the data pad positioned at the end of the data line, and the source electrode. A step of forming a drain electrode and a second capacitor electrode formed integrally with the drain electrode spaced apart a predetermined interval.

상기 제 2 금속물질은 화학적 내식성이 강한 금속물질에서 선택되며, 한 예로 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 텅스텐(W), 티탄(Ti) 중 어느 하나에서 선택될 수 있다.The second metal material is selected from a metal material having strong chemical corrosion resistance, and for example, may be selected from molybdenum (Mo), chromium (Cr), nickel (Ni), tungsten (W), and titanium (Ti). .

참고로, 상기 도 4의 제 2 캐패시터 전극(224)은 상기 제 1 캐패시터 전극에 해당되고, 도 4의 제 1 캐패시터 전극(212)은 상기 제 2 캐패시터 전극에 해당된다.For reference, the second capacitor electrode 224 of FIG. 4 corresponds to the first capacitor electrode, and the first capacitor electrode 212 of FIG. 4 corresponds to the second capacitor electrode.

ST4에서는, 상기 데이터 배선 및 제 2 캐패시터 전극을 덮는 기판 전면에 제 2 절연물질을 형성하고, 제 4 마스크 공정에 의해 상기 제 2 캐패시터 전극을 일부 노출시키는 캐패시터 콘택홀 및 전술한 게이트 패드 및 데이터 패드를 일부 노출시키는 게이트 패드콘택홀 및 데이터 패드콘택홀을 가지는 보호층을 형성하는 단계이다.In ST4, a second insulating material is formed on the entire surface of the substrate covering the data line and the second capacitor electrode, and the capacitor contact hole which partially exposes the second capacitor electrode by a fourth mask process, and the gate pad and data pad described above. Forming a protective layer having a gate pad contact hole and a data pad contact hole exposing a portion thereof.

상기 제 2 절연물질은 저유전율값을 가지는 절연물질에서 선택되는 것이 바람직하며, 한 예로 BCB, 포토 아크릴 중 어느 하나에서 선택하는 것이 바람직하다.Preferably, the second insulating material is selected from an insulating material having a low dielectric constant value. For example, the second insulating material may be selected from any one of BCB and photoacryl.

ST5에서는, 상기 보호층이 형성된 기판 전면에 불투명 금속물질, 투명 도전성 물질을 차례대로 증착한 다음, 제 5 마스크 공정에 의해 이중층 구조를 가지는 공통 배선과, 상기 공통 배선에서 분기된 다수 개의 공통 전극과, 전술한 캐패시터 콘택홀을 통해 제 2 캐패시터 전극과 연결되는 인출 배선과, 상기 인출 배선에서 분기된 다수 개의 화소 전극과, 전술한 게이트 패드콘택홀 및 데이터 패드콘택홀을 통해 게이트 패드 및 데이터 패드와 연결되는 게이트 패드전극 및 데이터 패드전극을 형성하는 단계이다.In ST5, an opaque metal material and a transparent conductive material are sequentially deposited on the entire surface of the substrate on which the protective layer is formed, followed by a common wiring having a double layer structure by a fifth mask process, a plurality of common electrodes branched from the common wiring, A lead wire connected to the second capacitor electrode through the capacitor contact hole described above, a plurality of pixel electrodes branched from the lead wire, the gate pad and the data pad through the gate pad contact hole and the data pad contact hole described above; A gate pad electrode and a data pad electrode to be connected are formed.

상기 불투명 금속물질은 비저항값이 낮으며, 투명 도전성 물질과 접촉특성이 우수한 금속물질에서 선택되는 것이 바람직하며, 이러한 대표적인 금속물질로는 몰리브덴(Mo)을 들 수 있다.The opaque metal material has a low specific resistance and is preferably selected from a metal material having excellent contact properties with a transparent conductive material, and the representative metal material may include molybdenum (Mo).

상기 투명 도전성 물질로는 ITO, ITZO, IZO를 들 수 있으며, 이 중에서 외부회로와의 접착특성이 가장 우수한 ITO로 하는 것이 바람직하다.Examples of the transparent conductive material include ITO, ITZO, and IZO, and among these, it is preferable that ITO is the most excellent adhesive property with an external circuit.

상기 불투명 금속물질은 블랙매트릭스의 역할을 겸하는 것을 특징으로 하며,이에 따라 대향 기판인 컬러필터 기판에서의 블랙매트릭스 형성영역을 줄이거나 생략할 수 있어, 기존의 블랙매트릭스와 화소 전극간의 수직 크로스토크 발생을 최소화하여 블랙매트릭스의 재료선택폭을 넓힐 수 있다.The opaque metal material may serve as a black matrix, thereby reducing or omitting a black matrix forming region in a color filter substrate, which is an opposing substrate, thereby generating vertical crosstalk between the existing black matrix and the pixel electrode. By minimizing this, the material selection of the black matrix can be expanded.

통상적으로, 블랙매트릭스를 금속계 물질로 형성할 경우 미세한 패터닝이 용이하고, 레진계 물질보다 박막으로 형성할 수 있으며, 별도의 장비가 요구되지 않으므로 생산성을 향상시킬 수 있는 장점을 가지므로, 블랙매트릭스의 재료 선택폭이 넓어지게 되면, 제품 경쟁력을 높이고 생산수율을 향상시킬 수 있다.In general, when the black matrix is formed of a metallic material, fine patterning is easy, and a thin film may be formed than the resin based material, and since no additional equipment is required, the productivity of the black matrix may be improved. A wider selection of materials can increase product competitiveness and improve production yields.

이와 같이, 5 마스크 공정에서 공통 전극, 화소 전극, 패드 전극을 동시에 형성함으로써 마스크 공정수를 감소시킬 수 있다.As described above, the number of mask processes can be reduced by simultaneously forming the common electrode, the pixel electrode, and the pad electrode in the five mask process.

도 8a 내지 8f는 본 발명에 따른 이중층 구조 금속층의 패터닝 공정을 단계별로 나타낸 단면도이다.8A to 8F are cross-sectional views showing step-by-step patterning processes of a bilayer structure metal layer according to the present invention.

도 8a는 기판(410) 상에 불투명 금속층(412)을 증착하는 단계이고, 도 8b는 상기 불투명 금속층(412) 상부에 투명 도전성 물질층(414)을 증착하는 단계이며, 도 8c는 상기 투명 도전성 물질층(414) 상부에 포토레지스트층(416)을 형성하는 단계이고, 도 8d에서는, 미도시한 일정 패턴이 형성된 마스크를 배치하고, 상기 포토레지스트(416)를 노광, 현상하여 포토레지스트 패턴(418)을 완성하는 단계이다.8A is a step of depositing an opaque metal layer 412 on the substrate 410, FIG. 8B is a step of depositing a transparent conductive material layer 414 on the opaque metal layer 412, Figure 8C is the transparent conductive A photoresist layer 416 is formed on the material layer 414. In FIG. 8D, a mask having a predetermined pattern, which is not shown, is disposed, and the photoresist 416 is exposed and developed to expose a photoresist pattern ( Step 418).

도 8e에서는, 상기 포토레지스트 패턴(418)을 이용하여 전술한 투명 도전성 물질층(414)을 식각하여, 제 1 층(420)을 형성하는 단계이다.In FIG. 8E, the transparent conductive material layer 414 is etched using the photoresist pattern 418 to form the first layer 420.

상기 식각 방법은, 식각 용액인 에천트(etchant)를 이용한 습식식각 방법과, 진공챔버 내에서 반응가스를 이용한 건식식각 방법 중 어느 하나에서 선택될 수 있다.The etching method may be selected from any one of a wet etching method using an etchant as an etching solution and a dry etching method using a reaction gas in a vacuum chamber.

도 8f에서는, 상기 투명 도전성 물질층(414)의 식각을 통해 노출된 불투명 금속층(412)을 식각하여 제 2 층(422)을 형성하는 단계이다.In FIG. 8F, the second layer 422 is formed by etching the opaque metal layer 412 exposed through the etching of the transparent conductive material layer 414.

이때, 상기 투명 도전성 물질층(414)과 불투명 금속층(412)을 각각 식각하는 이유는, 서로 다른 식각법에 의해 식각되거나 또는 서로 다른 에천트 또는 서로 다른 반응가스에 의해 식각되기 때문이다.In this case, the transparent conductive material layer 414 and the opaque metal layer 412 are each etched because they are etched by different etching methods or by different etchant or different reaction gases.

그러나, 상기 두 금속층은 하나의 식각 공정을 통해 일괄 식각될 수도 있다.However, the two metal layers may be collectively etched through one etching process.

도 8g에서는, 상기 포토레지스트 패턴(418)을 스트립(strip)하고, 제 1, 2 층(420, 422)으로 이루어진 이중층(424)을 완성하는 단계이다.In FIG. 8G, the photoresist pattern 418 is stripped to complete the double layer 424 formed of the first and second layers 420 and 422.

전술한 공정에 의해 완성된 이중층(424)은, 공통 전극 또는 화소 전극으로 이용된다.The double layer 424 completed by the above process is used as a common electrode or a pixel electrode.

이와 같이, 본 발명에서는 하나의 마스크 공정을 통해 이중층 구조 공통 전극 및 화소 전극을 패터닝하는 것을 특징으로 한다.As described above, in the present invention, the double layer structure common electrode and the pixel electrode are patterned through one mask process.

그러나, 본 발명의 상기 실시예로 한정되지 않으며, 본 발명의 취지에 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.However, it is not limited to the said embodiment of this invention, It can implement in various changes within the range which does not deviate from the meaning of this invention.

이와 같이, 본 발명에 따른 횡전계형 액정표시장치에 의하면, 하부층이 블랙매트릭스 역할을 할 수 있는 불투명 금속물질로 이루어지고, 상부층이 투명 도전성 물질로 이루어진 이중층 금속물질을 동일 공정에서 공통 전극, 화소 전극, 패드 전극을 동시에 형성함에 따라, 공정 수를 단순화시키고 상부 기판의 블랙매트릭스의 형성폭을 줄이거나 생략할 수 있어, 기존의 데이터 배선부에서의 수직 크로스토크 발생을 최소화할 수 있기 때문에 블랙매트릭스를 금속계 물질로 형성하는 것이 가능하여, 블랙매트릭스의 재료선택폭을 넓힐 수 있어, 제품경쟁력을 높이고 생산수율을 향상시킬 수 있는 효과를 가진다.As described above, according to the transverse electric field type liquid crystal display device according to the present invention, a common electrode and a pixel electrode are made of a double layer metal material made of an opaque metal material which can serve as a black matrix and an upper layer made of a transparent conductive material. By simultaneously forming the pad electrodes, the number of processes can be simplified, and the formation width of the black matrix of the upper substrate can be reduced or omitted, thereby minimizing the occurrence of vertical crosstalk in the existing data wirings. It is possible to form a metal-based material, it is possible to widen the material selection of the black matrix, has the effect of improving the product competitiveness and production yield.

특히, 본 발명에서는 고개구율 구조 횡전계형 액정표시장치에 이중층 구조 공통 전극 및 화소 전극 구조를 적용하여, 저 마스크 구조로 개구율 특성을 더욱 향상시킬 수 있다.Particularly, in the present invention, a double layer structure common electrode and a pixel electrode structure are applied to a high-aperture structure transverse electric field type liquid crystal display device, whereby the aperture ratio characteristics can be further improved with a low mask structure.

Claims (17)

기판 내부면에 제 1 방향으로 형성된 게이트 배선과;A gate wiring formed on the inner surface of the substrate in a first direction; 상기 게이트 배선과 교차되는 제 2 방향으로 형성된 데이터 배선과;A data line formed in a second direction crossing the gate line; 상기 게이트 배선과 데이터 배선의 교차지점에 형성된 박막트랜지스터와;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 제 1, 2 방향 중 어느 한 방향으로 형성되며, 하부층을 불투명 금속물질로 하고, 상부층을 투명 도전성 물질로 하는 이중층 구조로 이루어진 공통 배선과;A common wiring formed in one of the first and second directions and having a double layer structure having a lower layer as an opaque metal material and an upper layer as a transparent conductive material; 상기 공통 배선에서 분기되어, 상기 데이터 배선과 동일한 방향으로 형성된 다수 개의 공통 전극과;A plurality of common electrodes branched from the common wiring and formed in the same direction as the data wiring; 상기 박막트랜지스터와 연결되며, 상기 공통 배선과 동일한 이중층 구조로 이루어진 인출 배선과;A drawing wiring connected to the thin film transistor and formed of the same double layer structure as the common wiring; 상기 인출 배선에서 분기되어, 상기 공통 전극과 서로 엇갈리게 분기된 다수 개의 화소 전극A plurality of pixel electrodes branched from the lead wires and alternately branched from the common electrode; 을 포함하는 횡전계형 액정표시장치용 어레이 기판.Array substrate for a transverse electric field type liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 불투명 금속물질은 비저항값이 낮고, 상기 투명 도전성 물질과 접착특성이 높은 물질에서 선택되는 횡전계형 액정표시장치용 어레이 기판.And wherein the opaque metal material has a low specific resistance and is selected from a material having high adhesion properties to the transparent conductive material. 제 2 항에 있어서,The method of claim 2, 상기 불투명 금속물질은 몰리브덴(Mo)인 횡전계형 액정표시장치용 어레이 기판.The opaque metal material is molybdenum (Mo) array substrate for a transverse electric field liquid crystal display device. 제 1 항에 있어서,The method of claim 1, 상기 투명 도전성 물질은, ITO(indium tin oxide), ITZO(indium tin zinc oxide), IZO(indium zinc oxide) 중 어느 하나에서 선택되는 횡전계형 액정표시장치용 어레이 기판.The transparent conductive material may be selected from any one of indium tin oxide (ITO), indium tin zinc oxide (ITZO), and indium zinc oxide (IZO). 제 1 항에 있어서,The method of claim 1, 상기 게이트 배선 및 데이터 배선의 끝단에는 외부회로와 연결되는 게이트 패드 및 데이터 패드가 형성되고, 상기 게이트 패드 및 데이터 패드와 연결되어 상기 공통 배선과 동일한 이중층 물질로 이루어진 게이트 패드전극 및 데이터 패드전극이 형성되는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이 기판.Gate pads and data pads connected to an external circuit are formed at ends of the gate wires and data wires, and gate pad electrodes and data pad electrodes formed of the same double layer material as the common wires are connected to the gate pads and data pads. An array substrate for a transverse electric field type liquid crystal display device. 제 1 항에 있어서,The method of claim 1, 상기 다수 개의 공통 전극 중 일부 공통 전극은 상기 데이터 배선부를 덮는 위치에 형성되는 횡전계형 액정표시장치용 어레이 기판.Some of the common electrodes of the plurality of common electrodes are formed in a position covering the data wiring portion array substrate for a liquid crystal display device. 서로 일정간격 이격되고, 대향되게 배치된 제 1, 2 기판과;First and second substrates spaced apart from each other and disposed to face each other; 상기 제 1 기판 내부면에, 제 1 절연층이 개재된 상태에서 서로 교차되게 형성된 게이트 배선 및 데이터 배선과;A gate wiring and a data wiring formed on the inner surface of the first substrate so as to cross each other with a first insulating layer interposed therebetween; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 데이터 배선을 덮는 기판 전면에 형성된 제 2 절연층과;A second insulating layer formed on an entire surface of the substrate covering the data wirings; 상기 제 2 절연층 상부에 위치하며, 상기 데이터 배선 및 상기 데이터 배선의 주변부를 덮는 위치에 형성되는 패턴을 포함하고, 하부층을 불투명 금속물질로 하고, 상부층을 투명 도전성 물질로 하는 이중층 구조로 이루어진 공통 전극과;Located in the upper portion of the second insulating layer, including a pattern formed in a position covering the data line and the periphery of the data line, the lower layer is made of an opaque metal material, the upper layer is a common common layer of a double layer structure An electrode; 상기 공통 전극과 서로 엇갈리게 위치하며, 상기 공통 전극과 동일한 이중층 금속물질로 이루어진 화소 전극과;A pixel electrode positioned alternately with the common electrode and made of the same double layer metal material as the common electrode; 상기 제 2 기판의 내부면에 형성된 컬러필터층과;A color filter layer formed on an inner surface of the second substrate; 상기 컬러필터층의 컬러별 경계부에 위치하며, 상기 데이터 배선부를 덮는 공통 전극 형성부에서는 별도의 패턴이 생략되어 있는 블랙매트릭스The black matrix is disposed on the color boundary of the color filter layer, and a separate pattern is omitted in the common electrode forming part covering the data wiring part. 를 포함하는 횡전계형 액정표시장치.Transverse electric field type liquid crystal display device comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 2 절연층은 유전율값이 낮고, 투광성이 높은 절연물질에서 선택되는 횡전계형 액정표시장치.And the second insulating layer has a low dielectric constant and is selected from an insulating material having high light transmittance. 제 8 항에 있어서,The method of claim 8, 상기 제 2 절연층을 이루는 물질은, BCB(benzocyclobutene), 포토아크릴(photo acryl) 중 어느 하나에서 선택되는 횡전계형 액정표시장치.The material forming the second insulating layer is selected from any one of benzocyclobutene (BCB) and photo acryl. 서로 일정간격 이격되고, 대향되게 배치된 제 1, 2 기판과;First and second substrates spaced apart from each other and disposed to face each other; 상기 제 1 기판 내부면에, 절연층이 개재된 상태에서 서로 교차되게 형성된 게이트 배선 및 데이터 배선과;A gate wiring and a data wiring formed on the inner surface of the first substrate so as to cross each other with an insulating layer interposed therebetween; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 데이터 배선과 일정간격 이격되게 형성되고, 하부층을 불투명 금속물질로 하고, 상부층을 투명 도전성 물질로 하는 이중층 구조로 이루어진 다수 개의 공통 전극과;A plurality of common electrodes formed to be spaced apart from the data line by a predetermined distance, and having a lower layer as an opaque metal material and an upper layer as a transparent conductive material; 상기 공통 전극과 서로 엇갈리게 위치하며, 상기 공통 전극과 동일한 이중층 금속물질로 이루어진 화소 전극과;A pixel electrode positioned alternately with the common electrode and made of the same double layer metal material as the common electrode; 상기 제 2 기판의 내부면에 형성된 컬러필터층과;A color filter layer formed on an inner surface of the second substrate; 상기 컬러필터층의 컬러별 경계부에서, 상기 데이터 배선과 공통 전극간 이격 구간을 덮는 위치를 포함하여 형성된 블랙매트릭스A black matrix formed at a color boundary of the color filter layer, including a position covering a spaced interval between the data line and the common electrode. 를 포함하는 횡전계형 액정표시장치.Transverse electric field type liquid crystal display device comprising a. 제 10 항에 있어서,The method of claim 10, 상기 블랙매트릭스는, 상기 데이터 배선과 이웃하는 공통 전극과 일정 간격 중첩되게 형성되는 횡전계형 액정표시장치.And the black matrix is formed to overlap a common electrode adjacent to the data line at a predetermined interval. 제 7 항 또는 제 10 항 중 어느 하나의 항에 있어서,The method according to any one of claims 7 to 10, 상기 블랙매트릭스를 이루는 물질은 불투명 금속물질에서 선택되는 횡전계형 액정표시장치.And a material forming the black matrix is selected from an opaque metal material. 제 7 항 또는 제 10 항 중 어느 하나의 항에 있어서,The method according to any one of claims 7 to 10, 상기 불투명 금속물질은 크롬(Cr)계 금속물질에서 선택되는 횡전계형 액정표시장치.The opaque metal material is a transverse electric field type liquid crystal display device is selected from a chromium (Cr) -based metal material. 기판 상에, 감광성 물질인 포토레지스트(photoresist)를 이용한 노광, 현상 공정을 통해 패터닝(patterning)하는 공정으로 정의되는 제 1 마스크 공정에 의해 제 1 방향으로 다수 개의 게이트 전극을 포함하는 게이트 배선 및 상기 게이트 배선의 일 끝단에 위치하는 게이트 패드를 형성하는 단계와;A gate wiring including a plurality of gate electrodes in a first direction by a first mask process defined by a process of patterning the photoresist through exposure and development using a photoresist as a photosensitive material; Forming a gate pad positioned at one end of the gate wiring; 상기 게이트 배선 및 게이트 패드를 덮는 기판 전면에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on an entire surface of the substrate covering the gate wiring and the gate pad; 상기 게이트 절연막 상부의 게이트 전극을 덮는 위치에, 제 2 마스크 공정에 의해 반도체층을 형성하는 단계와;Forming a semiconductor layer at a position covering the gate electrode over the gate insulating film by a second mask process; 상기 반도체층 상부에 제 3 마스크 공정에 의해, 서로 이격되게 위치하는 소스 전극을 포함하며, 상기 게이트 배선과 교차되는 제 2 방향으로 위치하는 데이터 배선 및 상기 소스 전극과 이격되게 위치하는 드레인 전극 그리고, 상기 데이터 배선의 일 끝단에 위치하는 데이터 패드를 형성하는 단계와;A source electrode disposed on the semiconductor layer and spaced apart from each other by a third mask process, the data wire positioned in a second direction crossing the gate wiring, and the drain electrode spaced apart from the source electrode; Forming a data pad positioned at one end of the data line; 상기 데이터 배선 및 데이터 패드 상부에, 제 4 마스크 공정에 의해 상기 드레인 전극 그리고, 게이트 패드 및 데이터 패드 일부를 각각 노출시키는 드레인 콘택홀, 게이트 패드콘택홀, 데이터 패드콘택홀을 가지는 보호층을 형성하는 단계와;Forming a protective layer on the data line and the data pad, the drain layer having a drain contact hole, a gate pad contact hole, and a data pad contact hole exposing the drain electrode and a portion of the gate pad and the data pad, respectively, by a fourth mask process; Steps; 상기 보호층 상부에 불투명 금속물질, 투명 도전성 금속물질을 차례대로 형성한 다음, 제 5 마스크 공정에 의해 일방향으로 공통 배선과, 상기 공통 배선에서 분기되어 상기 데이터 배선과 동일 방향으로 다수 개의 공통 전극과, 상기 드레인 콘택홀과 연결되는 인출 배선과, 상기 인출 배선에서 분기되어 상기 공통 전극과서로 엇갈리게 분기된 다수 개의 화소 전극과, 상기 게이트 패드콘택홀 및 데이터 패드콘택홀을 통해 게이트 패드 및 데이터 패드와 연결되는 게이트 패드전극 및 데이터 패드전극을 형성하는 단계An opaque metal material and a transparent conductive metal material are sequentially formed on the passivation layer, and then a plurality of common electrodes are formed in one direction by a fifth mask process and branched from the common wires in the same direction as the data lines. And a plurality of drawing electrodes connected to the drain contact hole, a plurality of pixel electrodes branched from the drawing wiring and intersected with the common electrode, and gate gate and data pads through the gate pad contact hole and the data pad contact hole. Forming a gate pad electrode and a data pad electrode to be connected; 를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.Method of manufacturing an array substrate for a transverse electric field type liquid crystal display device comprising a. 제 14 항에 있어서,The method of claim 14, 상기 불투명 금속물질은 몰리브덴(Mo)인 횡전계형 액정표시장치용 어레이 기판의 제조 방법.The opaque metal material is molybdenum (Mo) manufacturing method of an array substrate for a transverse electric field liquid crystal display device. 제 14 항에 있어서,The method of claim 14, 상기 투명 도전성 물질은, ITO(indium tin oxide), ITZO(indium tin zinc oxide), IZO(indium zinc oxide) 중 어느 하나에서 선택되는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.The transparent conductive material may be selected from any one of indium tin oxide (ITO), indium tin zinc oxide (ITZO), and indium zinc oxide (IZO). 제 14 항에 있어서,The method of claim 14, 상기 다수 개의 공통 전극 중 일부 공통 전극 패턴은 상기 데이터 배선 및 상기 데이터 배선의 주변부를 덮는 위치에 형성되는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.And a part of the common electrode patterns of the plurality of common electrodes is formed at a position covering the data line and a peripheral portion of the data line.
KR1020020046532A 2002-08-07 2002-08-07 Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same KR100908849B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020046532A KR100908849B1 (en) 2002-08-07 2002-08-07 Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020046532A KR100908849B1 (en) 2002-08-07 2002-08-07 Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same

Publications (2)

Publication Number Publication Date
KR20040013548A true KR20040013548A (en) 2004-02-14
KR100908849B1 KR100908849B1 (en) 2009-07-21

Family

ID=37320866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020046532A KR100908849B1 (en) 2002-08-07 2002-08-07 Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same

Country Status (1)

Country Link
KR (1) KR100908849B1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679100B1 (en) * 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same
KR20110078897A (en) * 2009-12-31 2011-07-07 엘지디스플레이 주식회사 Liquid crystal display device having low pre-tilt angle and manufacturing method of the same
KR101137861B1 (en) * 2005-06-20 2012-04-20 엘지디스플레이 주식회사 Thin film transister of fringe field switching type and fabricating method thereof
KR101154243B1 (en) * 2005-03-31 2012-07-03 엘지디스플레이 주식회사 An array substrate for In-Plane Switching mode LCD and method of fabricating of the same
KR20120089937A (en) * 2010-12-28 2012-08-16 엘지디스플레이 주식회사 Thin film transistor array substrate and method thereof
US8310644B2 (en) 2004-10-11 2012-11-13 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device
KR20130014290A (en) * 2011-07-30 2013-02-07 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device and method of fabricating the same
KR101252082B1 (en) * 2004-06-30 2013-04-12 엘지디스플레이 주식회사 Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
KR101354598B1 (en) * 2005-03-10 2014-01-22 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR101461030B1 (en) * 2007-10-30 2014-11-14 엘지디스플레이 주식회사 Liquid crystal display device of in-plane switching mode and method for fabricating the same
CN112310044A (en) * 2020-10-29 2021-02-02 合肥京东方显示技术有限公司 Display substrate, preparation method thereof and display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955301B (en) * 2011-08-19 2015-12-16 乐金显示有限公司 For array base palte and the manufacture method thereof of liquid crystal indicator
TWI763042B (en) * 2020-09-17 2022-05-01 佳勝科技股份有限公司 Method of manufacturing circuit board structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907379A (en) * 1996-10-21 1999-05-25 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display having high aperture ratio
KR100272537B1 (en) * 1997-10-09 2000-11-15 구본준 An in plane switching mode liquid crystal display device
KR100348994B1 (en) * 1999-07-21 2002-08-17 엘지.필립스 엘시디 주식회사 IPS mode Liquid crystal display and method for fabricating the same
KR20010063295A (en) * 1999-12-22 2001-07-09 박종섭 Method for manufacturing in-plane field switching mode lcd
KR100736114B1 (en) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 IPS mode Liquid crystal display device and method for fabricating the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252082B1 (en) * 2004-06-30 2013-04-12 엘지디스플레이 주식회사 Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
US8542338B2 (en) 2004-10-11 2013-09-24 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device including multi-layer electrode
US9134563B2 (en) 2004-10-11 2015-09-15 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device including multi-layer electrode
US8310644B2 (en) 2004-10-11 2012-11-13 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device
KR100679100B1 (en) * 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same
US7880700B2 (en) 2004-10-29 2011-02-01 Lg Display Co., Ltd. Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR101354598B1 (en) * 2005-03-10 2014-01-22 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR101154243B1 (en) * 2005-03-31 2012-07-03 엘지디스플레이 주식회사 An array substrate for In-Plane Switching mode LCD and method of fabricating of the same
KR101137861B1 (en) * 2005-06-20 2012-04-20 엘지디스플레이 주식회사 Thin film transister of fringe field switching type and fabricating method thereof
KR101461030B1 (en) * 2007-10-30 2014-11-14 엘지디스플레이 주식회사 Liquid crystal display device of in-plane switching mode and method for fabricating the same
KR20110078897A (en) * 2009-12-31 2011-07-07 엘지디스플레이 주식회사 Liquid crystal display device having low pre-tilt angle and manufacturing method of the same
KR20120089937A (en) * 2010-12-28 2012-08-16 엘지디스플레이 주식회사 Thin film transistor array substrate and method thereof
KR20130014290A (en) * 2011-07-30 2013-02-07 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device and method of fabricating the same
CN112310044A (en) * 2020-10-29 2021-02-02 合肥京东方显示技术有限公司 Display substrate, preparation method thereof and display device
CN112310044B (en) * 2020-10-29 2024-04-02 合肥京东方显示技术有限公司 Display substrate, preparation method thereof and display device

Also Published As

Publication number Publication date
KR100908849B1 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
KR101250319B1 (en) Fringe field switching mode liquid crystal display device and Method of fabricating the same
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US8754415B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
KR101492106B1 (en) Liquid crystal display device and manufacturing method thereof
US20090032819A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101294237B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101242033B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20060285050A1 (en) Thin film transistor of fringe field switching type and fabricating method thereof
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
KR100908849B1 (en) Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same
KR20130033676A (en) Fringe field switching mode liquid crystal display device
TWI490615B (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101799032B1 (en) Array substrate for liquid crystal display and Method for fabricating the same
KR20070106260A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR100626600B1 (en) array panel for liquid crystal display and fabricating method of the same
KR20040086927A (en) Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof
KR20080073573A (en) Liquid crystal panel and manufacturing method thereof
KR100443538B1 (en) A array substrate for Liquid crystal display and method for fabricating the same
KR101311334B1 (en) An array substrate for LCD and method for fabricating thereof
KR102412493B1 (en) Liquid crystal display device and manufacturing method thereof
KR100866977B1 (en) Array Panel used for a Liquid Crystal Display Device having a Repair Structure
KR101408687B1 (en) An Array Substrate of Liquid Crystal Display Device and the method for fabricating thereof
KR101777839B1 (en) Liquid crystal display and manufacturing method thereof
KR20110018577A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR102545697B1 (en) Liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 11