KR20040012595A - 멀티칩 모듈 및 멀티칩의 셧다운 방법 - Google Patents
멀티칩 모듈 및 멀티칩의 셧다운 방법 Download PDFInfo
- Publication number
- KR20040012595A KR20040012595A KR1020030053409A KR20030053409A KR20040012595A KR 20040012595 A KR20040012595 A KR 20040012595A KR 1020030053409 A KR1020030053409 A KR 1020030053409A KR 20030053409 A KR20030053409 A KR 20030053409A KR 20040012595 A KR20040012595 A KR 20040012595A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- set temperature
- temperature
- shutdown
- chip
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 160
- 238000001514 detection method Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 description 6
- 230000020169 heat generation Effects 0.000 description 5
- 230000033228 biological regulation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
멀티칩 모듈 및 셧다운 방법에 있어서, 제1 설정 온도에 기초하여 스스로 셧다운하는 전압 조정용 반도체 칩과 이 전압 조정용 반도체 칩과 1개의 패키지에 배치되어, 제2 설정 온도에 기초하여 스스로 셧다운하는 증폭기용 반도체 칩을 구비한다. 이 전압 조정용 반도체 칩은 제1 설정 온도보다도 낮은 제3 설정 온도에 자신이 도달하였을 때에, 증폭기용 반도체 칩을 강제적으로 셧다운시키기 위한 신호를 버스를 통하여 출력하는 수단을 구비한다.
Description
본 발명은 1개의 패키지에 IC 및 LSI와 같은 복수의 반도체 칩을 배치한 멀티칩 모듈에 관한 것으로, 보다 상세하게는 고온 시의 온도 제어 기능을 구비한 멀티칩 모듈에 관한 것이다.
근래에, 컴퓨터나 그 주변 기기, 다른 휴대 전화 등의 이동 기기, 카 네비게이션등의 차량 적재기기등을 포함시켜 각종 전자 회로에 있어서의 고밀도화가 진행하고, IC 및 LSI 패키지에 대한 소형, 박형화, 고집적화, 대용량화에의 요구가 강하다. 한편, 복수의 LSI에서 구축하고 있는 시스템을 1칩(1개의 실리콘 기판)으로실현하는 시스템 LSI에의 기대가 커지고 있다. 그러나, 1칩에서 설계하기 위해서는, 개발 비용이나 개발 기간이 증대하고, 또한, 집적도를 높이기 위한 방대한 투자 등이 필요해진다. 그래서, 최근, 패키지 기술로부터의 접근법으로서, 복수의 반도체 칩을 1개의 패키지에 탑재하여 밀봉하여, 외관상, 1개의 LSI로 한 소위 멀티칩 모듈 기술이 주목을 받고 있다.
이 멀티칩 모듈 기술에 따르면, 종래에서의 프린트 기판상에 복수의 칩을 배선하는 경우와 비교하여, 패턴 배선 길이를 짧게 할 수가 있어, 소형화를 도모할 수 있음과 같이, EMI(electro magnetic interference)의 저감 등을 포함시켜, 내 노이즈성을 향상시킬 수 있다. 또한, 다른 변형 없이 기존의 LSI를 그대로 탑재하는 것도 가능해지고, 종래의 패키지와 동등한 신뢰성을 확보 가능함과 동시에, 개발 기간을 대폭 단축할 수 있다. 또한, 제조 프로세스의 전혀 다른 모듈을 조합하여 탑재하는 것도 가능해지고, 이에 따라 범용성이 풍부한 저비용의 반도체 장치를 제공할 수 있다.
여기서, 각각의 집적화된 반도체칩에는, 서멀(thermal) 셧다운 회로(즉, 가열 보호 회로)가 구비되고 있다. 이 서멀 셧다운 회로는 과다 출력 등의 이유에 의해 칩에 과대한 발열이 생긴 경우, 칩을 디스에이블 상태로 하여 디바이스의 소비 전력을 경감시켜, 열적 스트레스로부터 칩을 보호하는 회로이다. 멀티칩을 구성하는 반도체 칩에서는, 각각, 단독으로써 서멀 셧다운 회로가 설치되고, 이러한 회로를 이용하여 각각 단독으로 셧다운이 실행된다. 이 때, 멀치칩의 반도체 회로에서는, 복수의 반도체 칩이 인접하여 배치되므로, 반도체 칩 상호의 발열이 서로영향을 줘, 예기치 않은 곳에서 셧다운이 발생할 가능성이 있다. 특히, 본래는 셧다운을 하지 않은 칩이 다른 발열이 큰 칩의 영향으로 고온이 되어 셧다운하는 것은 문제이다.
또한, 셧다운 설정 온도에 변동이 있는 경우에, 본래, 설정 온도가 낮은 부분에서 셧다운하여야 할 부분이 설정 온도가 높은 부분이 먼저 셧다운하는 경우가 있다. 더욱, 반도체 칩이 소정의 우선 순위로 셧다운되어야 할 때, 변동을 고려하여 설정 온도를 다르게 하는 것이 요구된다. 예를 들면, 1개의 칩에서의 설정 온도에 ±1O℃ 정도의 변동이 있는 경우에는, 예를 들면 설정 온도 차를 20℃ 정도까지 차이를 둘 필요가 있어, 칩의 신뢰성을 확보하는 관점에서는 이러한 차이를 두고 설계하는 것은 곤란하다. 또한, 이 때에, 우선적으로 셧다운되는 반도체칩에서는, 설정 온도를 극단적으로 낮게 설정할 필요가 있어, 빈번히 셧다운을 일으켜 버린다.
본 발명은, 이상과 같은 기술적 과제를 해결하기위해서 이루어진 것이고, 그 목적은, 1개의 패키지에 복수의 반도체 칩을 배치한 소위 멀티칩 모듈을 제공하고, 탑재되는 각각의 반도체 칩에서의 셧다운을 적절하게 행하게 하는 것에 있다.
또한 다른 목적은, 각각의 반도체 칩에서의 설정 온도의 변동을 의식하지 않고, 각각의 반도체 칩에서 우선 순위를 붙여 셧다운을 행하는 것에 있다.
더욱 다른 목적은, 외부로부터 특별한 컨트롤을 행하지 않고서, 멀티칩 모듈에 탑재되는 반도체 칩의 셧다운을 컨트롤할 수 있는 멀티칩 모듈을 제공하는 것에있다.
도 1은 본 발명의 양호한 실시형태가 적용되는 반도체 멀티칩 모듈의 구성을 나타낸 도면.
도 2는 본 발명의 양호한 실시예에 따른 전압 조정용 반도체 칩의 구성을 나타내는 도면.
도 3은 본 발명의 양호한 실시예에 따른, 증폭기용 반도체 칩의 구성을 나타내는 도면.
도 4는 본 발명의 양호한 실시예에 따른, 전압 조정용 반도체 칩의 온도 보호 회로에서의 셧다운 처리의 흐름을 도시한 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 멀티칩 모듈
11 : 기판
12 : 배선 패턴(리드 프레임)
13 : 단자
14 : 버스
30 : 전압 조정용 반도체 칩
31-1∼31-5 : 조절기
32 : 기준 전압 생성 회로
33 : 온도 보호 회로
34 : 보호 회로
35 : 버스 컨트롤 회로
50 : 증폭기용 반도체 칩
51-1∼51-4 : 증폭기
52-1∼52-4 : 뮤트 회로
53 : 스탠바이/뮤트 회로
54-1∼54-4 : 보호 회로
본 발명의 양호한 실시예에 따른 멀티칩 모듈은, 각각 소정의 온도에 도달했을 때, 자동으로 셧다운(shut down)하는 제1 반도체 칩 및 제2 반도체 칩을 1개의 동일 패키지에 포함하는 멀티칩 모듈에 있어서, 상기 제1 반도체 칩에 설치되고, 상기 제1 반도체 칩이 미리 정해진 설정 온도에 도달했는지의 여부를 검출하는 설정 온도 검출 수단 및 상기 설정 온도 검출 수단에 의한 상기 설정 온도의 검출에 기초하여, 상기 제2 반도체 칩을 강제적으로 셧다운하는 강제 셧다운 수단을 포함하는 멀티칩 모듈이 제공된다.
또한, 이 설정 온도 검출 수단에 의해 검출되는 설정 온도는 제1 반도체 칩이 스스로 셧다운하는 온도보다 낮은 온도인 것이 바람직하다. 또한, 멀티칩 모듈은 제1 반도체 칩에서 출력되는 셧다운의 신호에 기초하여 제2 반도체 칩을 셧다운시키는 강제 셧다운 수단을 갖는 것이 바람직하다. 더욱, 이 제1 반도체 칩은 차량 탑재용 음향 기기에 소정의 전원을 공급하는 전원용 반도체 칩이고, 제2 반도체 칩은 차량 탑재용 음향 기기에 있어서의 음성 신호를 증폭하는 증폭기용 반도체 칩이다.
본 발명의 다른 관점에서는, 본 발명이 적용되는 멀티칩 모듈은, 제1 설정 온도에 기초하여 스스로 셧다운하는 제1 반도체 칩과, 이 제1 반도체 칩과 1개의 패키지에 배치되어, 제2 설정 온도에 기초하여 스스로 셧다운하는 제2 반도체 칩을 구비하며, 이 제1 반도체 칩은 제1 설정 온도보다도 낮은 제3 설정 온도에 자신이도달하였을 때에 제2 반도체 칩을 셧다운시키기 위한 신호를 출력하고 있다.
본 발명의 양호한 실시예에 따른, 1개의 동일한 패키지에 포함된, 셧다운에 우선 순위가 있는 복수의 반도체 칩을 갖는 멀티칩의 셧다운 방법에 있어서, 셧다운의 우선 순위가 낮은 제1 반도체 칩이 설정 온도에 도달했는지의 여부를 판정하는 단계, 및 상기 제1의 반도체 칩이 상기 설정 온도에 달한 경우에, 셧다운의 우선 순위가 높은 제2 반도체 칩을 강제적으로 셧다운시키는 단계를 포함하는 멀티칩의 셧다운 방법이 제공된다.
결과적으로, 본 발명에 따른 1개의 패키지에 배치된 복수의 반도체칩을 갖는 멀티칩 모듈은 적절하게 셧다운되는 반도체칩을 갖는다.
<실시예>
본 발명의 특징 및 장점들은 첨부 도면과 함께 다음의 본 발명의 예시적인 실시예를 통해 당업자가 더욱 명확하게 알 수 있다.
이하, 첨부 도면을 참조하면서 본 발명의 실시 형태에 대하여 상세히 설명한다.
도 1은 본 실시의 형태가 적용되는 반도체 멀티칩 모듈의 구성을 나타낸 도면이다. 도 1에 도시하는 멀티칩 모듈(10)은 기판(11)상에 제1 반도체 칩인 전압 조정용 반도체 칩(30)과 제2 반도체 칩인 증폭기용 반도체 칩(50)을 탑재하여 1개의 패키지를 형성하고 있다. 전압 조정용 반도체 칩(30) 및 증폭기용 반도체 칩(50)은 기판(11)상에 형성된 배선 패턴(리드 프레임)(12)에 의해서 단자(13)가 구성된다. 도 1에 도시된 실시예에서, 복수의 단자(13)에 의해서 예를 들면 12 핀의 출력을 갖는 패키지를 형성하고 있다. 또한, 전압 조정용 반도체 칩(30)과 증폭기용 반도체 칩(50)과의 칩 사이는 버스(14)에 의해서 접속되어 있다. 패키지의 내부에 설치된 버스(14)를 이용하는 대신 패키지 내부에 간단한 컨트롤선을 설치하는 것도 가능하다. 전압 조정용 반도체 칩(30)과 증폭기용 반도체 칩(50)은 이 버스(14)를 이용하여 칩 사이 통신을 실행하고 있다.
본 실시의 형태에 있어서의 멀티칩 모듈(10)은, 예를 들면, 차량 적재기기로서 사용되는 음향 기기에 이용할 수 있다. 특히, 차량 적재기기로서는 고온하에서 이용되는 경우가 많이 있고, 또한, 차량 탑재 음향 기기로서는 고 출력이 요구되는 경우가 많다. 이 멀티칩 모듈(10)에 탑재되는 전압 조정용 반도체 칩(30)은 예를 들면, 차량 탑재 음향 기기에 있어서의 각종 전압을 생성하는 칩이고, 예를 들면, 9V, 5V, 3V 등의 전압을 생성하고 있다. 또한, 이 멀티칩 모듈(10)에 탑재되는 증폭기용 반도체 칩(50)은, 예를 들면 차량 탑재 오디오 세트의 스피커를 울리기 위해서 음성 신호를 증폭하고 있다. 전압 조정용 반도체 칩(30) 및 증폭기용 반도체 칩(50)은 각 칩에 과다한 열이 생긴 경우 등에, 칩을 디스에이블 상태로 하여 디바이스의 소비 전력을 경감시켜, 열적 스트레스로부터 칩을 보호하는 기능을 각각 구비하고 있다.
도 2는, 전압 조정용 반도체 칩(30)의 구성을 나타내는 도면이다. 본 실시의 형태가 적용되는 전압 조정용 반도체 칩(30)은 전압의 조정을 행하기 위한 예를 들면 5개의 조절기(31-1∼31-5)를 구비하여, 장치를 동작시키기 위해서 필요한 각종의 전압을 생성하고 있다. 또한, 내부 전원 전압과 동일 레벨의 기준 전압 Vref를 발생하는 기준 전압 생성 회로(32), 전압 조정용 반도체 칩(30) 내부의 온도 상승을 검출하여 셧다운의 지시를 내는 온도 보호 회로(33), 예를 들면 수십볼트정도의 높은 전압이 들어 간 경우에, 조절기(31-1∼31-5)로부터의 출력을 차단시켜 칩을 보호하는 보호 회로(34), 예를 들면 I2C(Inter Integrated Circuit)에 준거하여 증폭기용 반도체 칩(50)과 정보전달을 행하는 버스 컨트롤 회로(35)를 구비하고 있다. 이 I2C는, 필립스사에 의해 제안되고, SCL(Serial Clock)와 SDA(Serial DAta)에 의해서, 디바이스 사이의 정보전달을 행하기 위한 직렬 인터페이스이다. 본 실시의 형태에서는, 예를 들면 전압 조정용 반도체 칩(30)이 마스터측, 증폭기용 반도체 칩(50)이 슬레이브측이 되어, 전압 조정용 반도체 칩(30)으로부터 증폭기용 반도체 칩(50)에 대하여, 버스(14)를 통해 셧다운의 신호를 출력하고 있다. 미리 정해진 설정 온도(후술하는 제1 및 제3 설정 온도)의 정보는, 온도 보호 회로(33)가 스스로 구비하는 메모리에, 또는 다른 위치에 설치된 메모리 등에 저장되어 있다.
기준 전압 생성 회로(32)에 의해 생성된 기준 전압 Vref는 조절기(31-1∼31-5)에 공급되어, 예를 들면 차량 탑재 음향 기기의 내부 회로에 공급되야 되는 내부 전원 전압이 공급된다. 온도 보호 회로(33)는 예를 들면, 전원 전압과 접지점과의 사이에 온도 변화에 의해서 자신의 전기 저항값이 변화하는 서미스터(thermistor)를 설치한다. 이 전기 저항값에 의해서 온도 상승을 검출하여, 미리 저장된 소정의 온도(예를 들면 제1 설정 온도인 180℃)에 달한 시점에서 조절기(31-1∼31-5)를 셧다운시키고, 조절기(31-1∼31-5)로부터의 출력을 차단하도록 제어하고 있다. 이제1 설정 온도는 자기의 온도 보호로서 최적의 온도로서 설정된 것이다. 또한, 온도 보호 회로(33)는, 상술한 제1 설정 온도보다도 낮은 온도에 도달하면, 미리 설정된 설정 온도(예를 들면 제3 설정 온도인 170℃)에 달한 시점에서, 버스 컨트롤 회로(35)에 셧다운을 위한 신호를 출력하고 있다.
도 3은, 증폭기용 반도체 칩(50)의 구성을 나타내는 도면이다. 본 실시의 형태가 적용되는 증폭기용 반도체 칩(50)은 예를 들면, 4 채널(우측전면부(RF), 좌측전면부(LF), 우측후면부(RR), 좌측후면부(LR)) 스피커에 대하여 26dB의 이득을 실현하는 증폭기(51-1∼51-4)를 구비하고 있다. 또한, 예를 들면 전원 오프 시간이나 과대 입력 시간 등에 있어서의 출력 뮤트 기능을 실현하는 뮤트 회로(52-1∼52-4), 예를 들면 파워 온시간 등에 문제가 발생하는 POP 노이즈 등을 저감하는 스탠바이/뮤트 회로(53), 온도 상승을 인식하여 증폭기 출력을 차단하거나 오접속을 판별하여 증폭기 출력을 차단하도록 하는 보호 회로(54-1∼54-4), I2 C에 준거한 버스(14)를 통해 전압 조정용 반도체 칩(30)과의 정보전달을 행하는 버스 컨트롤 회로(55)를 구비하고 있다. 또한, I2C에 준거하지 않고, 간단한 내부 전용 패스에 의해서 정보전달을 행할 수도 있다.
보호 회로(54-1∼54-4)는 소정의 온도(예를 들면 제2 설정 온도인 170℃)에 달한 시점에서, 증폭기(51-1∼51-4)로부터의 출력을 차단시키고 있다. 또한, 버스 컨트롤 회로(55)를 통해 얻어진 전압 조정용 반도체 칩(30)으로부터의 지시에 기초하여, 증폭기(51-1∼51-4)로부터의 출력을 차단시키고 있다. 즉, 증폭기용 반도체 칩(50)은 고온 시에 있어서 자기의 내부에 설정된 소정의 온도(예를 들면 제2 설정온도인 170℃)에 의해서 셧다운함과 함께, 멀티칩 모듈을 구성하는 전압 조정용 반도체 칩(30)으로써 인식된 온도에 기초하여, 셧다운이 이루어진다. 미리 정해진 설정 온도(제2 설정 온도)는 증폭기용 반도체 칩(50)의 온도 보호 기능으로서 최적의 온도가 설정되어 있고, 이 설정 온도에 관한 정보는 보호 회로(54-1∼54-4)가 스스로 갖는 설정치로 결정되어 있다. 이 설정치는, 보호 회로(54-1∼54-4)가 스스로 구비하는 메모리에, 또는 다른 위치에 설치된 메모리 등에 저장하도록 구성할 수 있다.
다음에, 고온 시의 셧다운 동작에 대하여 설명한다.
전압 조정용 반도체 칩(30)과 증폭기용 반도체 칩(50)은 온도 보호 회로(33) 및 보호 회로(54-1∼54-4)에 의해서 각각 고온시에 스스로 셧다운한다. 이 때, 전압 조정용 반도체 칩(30)과 증폭기용 반도체 칩(50)은 1개의 패키지에 배치되어 멀티칩 모듈(10)을 형성하고 있어, 예를 들면 히트싱크(도시하지 않음)등에 의해서 냉각하는 기능을 구비하고 있다. 그러나, 한쪽의 칩의 온도 상승에 따라 다른 쪽의 칩도 온도도 상승한다. 예를 들면, 전압 조정용 반도체 칩(30)은 약30W 정도의 내부 소비 전력인 데 대하여, 증폭기용 반도체 칩(50)은, 예를 들면 50W ×4 채널 = 200W의 높은 출력 전력을 공급하고 있어, 평균적으로는 내부에서 20W 정도의 전력을 내부 소비하고 있다. 따라서, 통상, 전압 조정용 반도체 칩(30)이 자기의 발열로 셧다운하는 경우가 적다고 해도, 내부 소비 전력이 큰 증폭기용 반도체 칩(50)의 발열의 영향을 받아 셧다운하는 경우가 생긴다.
또한, 그 한편으로, 증폭기용 반도체 칩(50)에서는 예를 들면 사용자가 음성볼륨을 극단적으로 크게 한 경우에, IC 내부발열이 증가하여, 보호 회로(54-1∼54-4)에 의해서 증폭기(51-1∼51-4)로부터의 출력이 차단되어, 결과로서, 스피커로부터의 소리가 감소된다. 그 후, 온도가 저하하면, 출력이 회복하여, 스피커로부터의 소리가 울린다. 따라서, 오디오 출력이 자주 차단되더라도 차단 뒤의 복귀가 매우 빠르고, 다른 기기에 대한 영향이 적다. 그-한편으로, 전압 조정용 반도체 칩(30)이 차단하면, 장치 전체의 전원이 차단되어, 예를 들면, CD나 MD 등의 드라이버에 대한 전원도 차단된다. 그 결과, 셧다운한 후의 메카니즘 데크 등의 기계적인 안정 동작의 복귀에 시간이 걸린다. 즉, 전압 조정용 반도체 칩(30)과 증폭기용 반도체 칩(50)에서는, 고온 시에, 우선 증폭기용 반도체 칩(50)을 셧다운시켜, 그 후, 전압 조정용 반도체 칩(30)의 셧다운을 행하는 것이 바람직하다. 즉, 증폭기용 반도체 칩(50)에 대한 셧다운의 우선도를 올리고, 전압 조정용 반도체 칩(30)보다도 셧다운의 우선 순위를 높게 하는 것이 바람직하다.
그래서, 본 실시의 형태에서는, 전압 조정용 반도체 칩(30)의 온도 보호 회로(33) 및 증폭기용 반도체 칩(50)의 보호 회로(54-1∼54-4)에 있어서, 상술한 바와 같이, 셧다운 시의 설정 온도를 다르게 하고, 셧다운의 우선 순위가 높은 증폭기용 반도체 칩(50)측의 설정 온도(제2 설정 온도)를 낮게 하여(예를 들면 170℃), 전압 조정용 반도체 칩(30)측의 설정 온도(제1 설정 온도)를 높게 하고 있다(예를 들면 180℃). 이러한 구성에 의해서, 이론상, 전원이 셧다운되기 전에 증폭기의 출력이 떨어져, 셧다운 시의 사용자에 대한 영향을 적게 할 수 있다.
그러나, 온도 보호 회로(33)나 보호 회로(54-1∼54-4)를 이용한 셧다운에서는, 설정 온도에 대한 실제의 동작에 있어서 소정의 변동이 생긴다. 예를 들면, 설계치로서 규정한 설정 온도에 대하여, 온도 보호 회로(33)와 보호 회로(54--1∼54-4)와의 동작의 변동이 ±10℃ 있는 경우에는, 우선 순위에 기초하여 정확하게 동작시키기 위해서 20℃의 차를 붙이는 필요가 있지만, 이 차를 두기 위해서는, 한쪽의 셧다운을 위한 설정 온도를 더욱 고온으로 하는 필요가 있어, 신뢰성이 부족한 온도에서의 사용을 하게되어 버린다. 그래서, 본 실시의 형태에서는, 셧다운의 우선 순위가 낮은 칩인 전압 조정용 반도체 칩(30)의 온도 보호 회로(33)로써 자신이 셧다운하는 설정 온도(제1 설정 온도)보다도 낮은 설정 온도(제3 설정 온도)를 정하고, 이 제3 설정 온도의 인식에 기초하여, 버스(14)를 통해 증폭기용 반도체 칩(50)을 강제적으로 셧다운하고 있다.
이 때, 증폭기용 반도체 칩(50)이 이미 셧다운하여 있는지의 여부와는 무관하게, 전압 조정용 반도체 칩(30)으로부터 셧다운 신호가 출력된다. 이 결과, 온도 보호 회로(33)와 보호 회로(54-1∼54-4)와의 변동의 유무, 변동의 크기는 무관하게, 셧다운의 우선 순위가 높은 칩에서 우선적으로 셧다운시켜, 멀티칩 모듈(10) 전체를 고온 시의 트러블로부터 보호할 수 있다. 또한, 상술한 제1 설정 온도에 비해 제3 설정 온도는 낮게 설정되어 있지만, 이 제3 설정 온도와 증폭기용 반도체 칩(50)측의 설정 온도(제2 설정 온도)를 동일한 온도로 할수 있게 되어, 다른 온도로 하는 것도 가능하다. 즉, 제3 설정 온도는, 제2 설정 온도와는 무관하게 결정하는 것이 가능하다.
도 4는, 이상 설명한 내용에 대하여, 전압 조정용 반도체 칩(30)의 온도 보호 회로(33)에 있어서의 셧다운 처리의 흐름을 도시한 흐름도이다. 온도 보호 회로(33)에서는, 전압 조정용 반도체 칩(30)에 있어서의 온도가 검출된다(단계 101). 이 검출에 의해서, 자신이 셧다운하여야 할 것으로서 미리 정해지고 있는 제1 설정 온도(예를 들면 180℃)보다도 낮은 온도로서, 미리 정해지고 있는 제3 설정 온도(예컨대 170℃)에 도달했는지의 여부가 판단된다(단계 102). 이 제3 설정 온도에 도달하고 있지 않은 경우에는, 이 판단이 계속되어, 도달한 경우에는, 버스 컨트롤 회로(35)를 통해, 증폭기용 반도체 칩(50)에 셧다운 신호가 출력된다(단계 103). 그 후, 제1 설정 온도(예를 들면 180℃)에 도달했는지의 여부가 판단되어(단계 104), 도달하지 않은 경우에는, 단계(102)의 판단으로 되돌아가고, 도달한 경우에는 스스로 조절기(31-1∼31-5)의 출력을 차단하여(단계 105), 셧다운의 처리가 종료한다. 그 후, 안전한 온도가 된 경우에는, 조절기(31-1∼31-5)를 복귀시키는 복귀 처리가 실행된다. 또한, 단계(103)에 의해 소비 전력이 큰 증폭기용 반도체 칩(50)이 셧다운함으로써 전압 조정용 반도체 칩(30)이 스스로 셧다운하는 빈도를 적게 할 수 있다.
이와 같이, 복수의 반도체 칩을 탑재시켜 멀티칩을 형성하는 형태에 있어서, 본 실시의 형태에서는, 각각의 칩이 갖는 기능에 의해서, 셧다운에 우선 순위가 발생하는 경우에, 확실하게 그 우선 순위에 기초하여 셧다운시키고 있다. 그 때문에, 복수의 반도체 칩으로부터, 셧다운하는것을 늦추어야 되는(셧다운의 우선 순위가 낮음)반도체 칩의 내부에서, 자신이 셧다운하는 설정 온도보다도 낮은 설정 온도를 미리 정하고, 이 낮은 설정 온도에 자신이 달한 시점에서, 멀티칩을 형성하는것외의 반도체 칩, 즉, 셧다운하는 것을 빠르게 하는(셧다운의 우선 순위가 높다) 반도체 칩을 강제적으로 셧다운하도록 구성하였다.
이것에 의해서, 각각이 단독으로 셧다운하고 있는 복수의 반도체 칩을 통합하여 1개의 패키지에 포함시키는 멀티칩 모듈에 있어서의 이하의 문제점, 즉,
① 반도체칩간의 상호의 발열이 서로 영향을 줘, 예기하지 않은 곳에서 셧다운이 발생한다.
② 반도체 칩이, 발열이 많은 칩의 영향으로 고온이 되어, 빈번히 셧다운한다.
③ 셧다운의 설정 온도에 있어서, 각각의 반도체 칩에서 실제로 셧다운하는 온도에 변동이 있어, 셧다운의 우선 순위가 높은 것이 뒤에서 셧다운하는 경우가 있다.
④ 변동을 고려하여 설정 온도를 결정하면, 설정 온도 차가 매우 커져, 셧다운의 우선 순위가 높지만 설정 온도가 매우 저온이 되어, 빈번히 셧다운을 일으켜 버린다. 한편, 우선 순위가 낮지만 설정 온도가 매우 고온이 되어, 신뢰성 부족한 온도에서의 사용을 강제로 하게되어, 수명의 감소 등이 발생하는 문제점을 해결하는 것이 가능해진다.
즉, 본 실시의 형태에 따르면, 복수의 반도체 칩을 1개의 패키지로 하는 멀티칩 모듈에 있어서, 각 반도체 칩의 온도 특성의 변동에 의존하지 않고서, 이들의 반도체 칩에 대하여, 희망으로 하는 순서로써, 셧다운시킬 수 있다. 또한, 각각의 반도체 칩에서의 셧다운의 설정 온도에 대하여, 쓸데없는 마진을 취하는 필요가 없다. 더욱, 멀티칩 내부의 버스나 간단한 컨트롤선으로 패키지 내부로 처리하는 것이 가능해지고, 외부로부터의 컨트롤을 불필요하게 할 수 있다.
또한, 본 실시의 형태에서는, 제1 반도체 칩과 제2 반도체 칩과의 2개를 배치한 멀티칩 모듈에 대하여 설명하였지만, 제3 반도체 칩, 제4 반도체 칩... 등의 더욱 복수의 반도체 칩을 배치한 경우에도 적용할 수 있다. 이러한 경우에는, 그 우선 순위에 기초하여, 셧다운의 우선 순위가 낮은 칩(즉, 될 수 있는 한 살리고 싶은 칩)에 의해서 셧다운의 우선 순위가 높은 칩을 강제적으로 셧다운시키면 좋다. 이 때, 임계치(설정 온도)를 많이 설정하여, 1개의 칩이 복수의 칩의 셧다운을 제어하도록 구성해도 좋고, 제1 반도체 칩과 제2 반도체 칩과의 관계를 다수, 설정하여, 이들을 단순하게 복수, 설치하도록 구성하는 것도 가능하다.
본 발명이 이상의 특정 범위의 양호한 실시예에 따라 기술되었지만, 다른 변경, 변형, 조합, 부-조합등도 가능하다. 따라서, 본 발명의 사상 및 범주로부터 벗어나지 않고, 다른 변형례를 실시할 수 있다는 것을 알 수 있다.
더욱, 본 실시의 형태에서는, 복수의 반도체 칩을 병렬적으로 배치한 경우에 대해 설명하였지만, 복수의 반도체 칩을 적층시킨 멀티칩 모듈에 대하여도 적용할 수 있다. 또한, 본 실시의 형태에서는, 차량 탑재 음향 기기에 이용되는 멀티칩 모듈을 예로 들고 있지만, 이러한 차량 탑재 음향 기기에 한하지 않고, 다른 멀티칩 모듈에 대해서도 마찬가지로 적용시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 1개의 패키지에 복수의 반도체칩을 배치한 소위 멀티칩 모듈이 탑재되는 각각의 반도체 칩에서의 셧다운을 적절하게 행하게 할 수 있다.
Claims (9)
- 각각 소정의 온도에 도달했을 때, 자동으로 셧다운(shut down)하는 제1 반도체 칩 및 제2 반도체 칩을 1개의 동일 패키지에 포함하는 멀티칩 모듈에 있어서,상기 제1 반도체 칩에 설치되고, 상기 제1 반도체 칩이 미리 정해진 설정 온도에 도달했는지의 여부를 검출하는 설정 온도 검출 수단; 및상기 설정 온도 검출 수단에 의한 상기 설정 온도의 검출에 기초하여, 상기 제2 반도체 칩을 강제적으로 셧다운하는 강제 셧다운 수단을 포함하는 멀티칩 모듈.
- 제1항에 있어서,상기 설정 온도 검출 수단에 의해 검출되는 상기 설정 온도는 상기 제1 반도체 칩을 셧다운하는 온도보다 낮은 온도를 포함하는 멀티칩 모듈.
- 제1항에 있어서,상기 강제 셧다운 수단은 상기 제1 반도체 칩에서 출력되는 셧다운 신호에 기초하여 상기 제2 반도체 칩을 셧다운시키는 멀티칩 모듈.
- 제1항에 있어서,상기 제1 반도체 칩은 차량 탑재용 음향 기기에 소정의 전원을 공급하는 전원용 반도체 칩을 포함하고,상기 제2 반도체 칩은 상기 차량 탑재용 음향 기기의 음향 신호를 증폭하는 증폭기용 반도체 칩을 포함하는 멀티칩 모듈.
- 제1 설정 온도에 기초하여 스스로 셧다운하는 제1 반도체 칩; 및상기 제1 반도체 칩과 1개의 동일한 패키지에 배치되어, 제2 설정 온도에 기초하여 스스로 셧다운하는 제2 반도체 칩을 구비하고,상기 제1 반도체 칩은, 상기 제1 설정 온도보다 낮은 제3 설정 온도에 도달했을 때, 상기 제2 반도체칩을 셧다운시키기 위한 신호를 출력하는 멀티칩 모듈.
- 제5항에 있어서,상기 제2 설정 온도는 상기 제1 설정 온도보다 낮은 온도를 포함하는 멀티칩 모듈.
- 제5항에 있어서,상기 제3 설정 온도는 상기 제2 설정 온도와 동일한 또는 다른 온도를 포함하는 멀티칩 모듈.
- 1개의 동일한 패키지에 포함된, 셧다운에 우선 순위가 있는 복수의 반도체 칩을 갖는 멀티칩의 셧다운 방법에 있어서,셧다운의 우선 순위가 낮은 제1 반도체 칩이 설정 온도에 도달했는지의 여부를 판정하는 단계; 및상기 제1의 반도체 칩이 상기 설정 온도에 달한 경우에, 셧다운의 우선 순위가 높은 제2 반도체 칩을 강제적으로 셧다운시키는 단계를 포함하는 멀티칩의 셧다운 방법.
- 제8항에 있어서,상기 제1 반도체 칩은 상기 설정 온도보다 높은 미리 정해진 온도에 도달한 경우에, 스스로 셧다운하는 멀티칩의 셧다운 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2002-00224977 | 2002-08-01 | ||
JP2002224977A JP4039163B2 (ja) | 2002-08-01 | 2002-08-01 | マルチチップモジュール、マルチチップモジュールのシャットダウン方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040012595A true KR20040012595A (ko) | 2004-02-11 |
KR100965953B1 KR100965953B1 (ko) | 2010-06-24 |
Family
ID=27800604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030053409A KR100965953B1 (ko) | 2002-08-01 | 2003-08-01 | 멀티칩 모듈 및 멀티칩 모듈의 셧다운 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7006341B2 (ko) |
JP (1) | JP4039163B2 (ko) |
KR (1) | KR100965953B1 (ko) |
CN (1) | CN1246897C (ko) |
DE (1) | DE10335314A1 (ko) |
GB (1) | GB2393339B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4600753B2 (ja) * | 2005-03-18 | 2010-12-15 | ソニー株式会社 | マルチチップモジュール装置及びマルチチップのシャットダウン制御方法 |
KR100837823B1 (ko) * | 2007-01-11 | 2008-06-13 | 주식회사 하이닉스반도체 | 온도 정보를 공유하는 다수의 반도체 칩을 포함하는 멀티칩 패키지 |
GB2455750B (en) * | 2007-12-19 | 2012-06-13 | Thales Holdings Uk Plc | Temperature dependent switching circuit |
US8169811B2 (en) * | 2010-07-13 | 2012-05-01 | Nxp B.V. | Non-volatile re-programmable memory device |
KR101942027B1 (ko) | 2012-03-28 | 2019-04-11 | 삼성전자 주식회사 | 디바이스의 온도 예측 방법 |
US10156512B2 (en) * | 2013-03-01 | 2018-12-18 | Futurewei Technologies, Inc. | System and method for measuring thermal reliability of multi-chip modules |
JP6256292B2 (ja) * | 2014-10-22 | 2018-01-10 | 株式会社デンソー | 温度保護装置 |
JP6645523B2 (ja) * | 2017-06-30 | 2020-02-14 | サンケン電気株式会社 | 電力変換装置及び制御回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4896245A (en) * | 1989-03-13 | 1990-01-23 | Motorola Inc. | FET overtemperature protection circuit |
US5008736A (en) | 1989-11-20 | 1991-04-16 | Motorola, Inc. | Thermal protection method for a power device |
US5206778A (en) * | 1991-05-16 | 1993-04-27 | International Business Machines Corporation | Sense circuit for on-chip thermal shutdown |
GB2273213B (en) | 1992-12-05 | 1996-05-01 | Rover Group | Thermal protection of electronic devices |
US5870267A (en) | 1996-07-25 | 1999-02-09 | Konami Co., Ltd. | Semiconductor integrated circuit device with overheating protector and method of protecting semiconductor integrated circuit against overheating |
JP3684866B2 (ja) * | 1998-10-16 | 2005-08-17 | 株式会社日立製作所 | 導通,遮断制御装置 |
US6594129B1 (en) * | 1999-09-22 | 2003-07-15 | Yazaki Corporation | Method of cutting off circuit under overcurrent, circuit cutting-off device under overcurrent, and method of protecting semiconductor relay system |
JP3585105B2 (ja) * | 1999-12-08 | 2004-11-04 | 矢崎総業株式会社 | 過熱保護機能付き半導体装置の制御回路 |
JP2001313364A (ja) * | 2000-02-23 | 2001-11-09 | Denso Corp | パワーmosトランジスタの過熱保護装置及び記録媒体 |
US6667868B2 (en) * | 2001-10-03 | 2003-12-23 | Maxim Integrated Products, Inc. | Thermal shutdown control for multi-channel integrated circuit boards |
-
2002
- 2002-08-01 JP JP2002224977A patent/JP4039163B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-31 GB GB0317970A patent/GB2393339B/en not_active Expired - Fee Related
- 2003-07-31 US US10/631,639 patent/US7006341B2/en not_active Expired - Fee Related
- 2003-08-01 CN CNB031597335A patent/CN1246897C/zh not_active Expired - Fee Related
- 2003-08-01 DE DE10335314A patent/DE10335314A1/de not_active Withdrawn
- 2003-08-01 KR KR1020030053409A patent/KR100965953B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20040094844A1 (en) | 2004-05-20 |
DE10335314A1 (de) | 2004-02-12 |
JP2004071639A (ja) | 2004-03-04 |
CN1246897C (zh) | 2006-03-22 |
GB0317970D0 (en) | 2003-09-03 |
US7006341B2 (en) | 2006-02-28 |
GB2393339A (en) | 2004-03-24 |
GB2393339B (en) | 2004-07-28 |
KR100965953B1 (ko) | 2010-06-24 |
CN1489200A (zh) | 2004-04-14 |
JP4039163B2 (ja) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2877907B1 (en) | Autonomous thermal controller for power management ic | |
US6853239B2 (en) | Multiple circuit blocks with interblock control and power conservation | |
US7609047B2 (en) | Dynamically configurable voltage regulator for integrated circuits | |
US20200401333A1 (en) | Power down mode for universal flash storage (ufs) | |
US6538497B2 (en) | On-chip power supply boost for voltage droop reduction | |
TWI431462B (zh) | 至少部份基於積體電路電力狀態之供應電壓控制技術 | |
KR100965953B1 (ko) | 멀티칩 모듈 및 멀티칩 모듈의 셧다운 방법 | |
US20070152505A1 (en) | Multiple-output power device, and mobile device using the same | |
US7882376B2 (en) | Power control for a core circuit area of a semiconductor integrated circuit device | |
JP2006319316A (ja) | 複数の機能を制御するための単一ピン | |
US9043617B2 (en) | Device incorporating data communication function | |
US20030075735A1 (en) | Semiconductor circuit supplied with a varying power supply voltage, and method for operating the same | |
US7093140B2 (en) | Method and apparatus for configuring a voltage regulator based on current information | |
US7203856B2 (en) | Mobile computer with desktop type processor | |
US8599636B2 (en) | Boosting memory module performance | |
US20180246551A1 (en) | Electronic Device Comprising a First Circuit and a Switchable Second Circuit | |
TWI582561B (zh) | 適應性電壓調整主從之積體電路、方法及系統 | |
JP4600753B2 (ja) | マルチチップモジュール装置及びマルチチップのシャットダウン制御方法 | |
JP2008046720A (ja) | 電源回路内蔵集積回路、及び、電源回路内蔵集積回路を搭載したオーディオ装置、並びに、電子機器 | |
US8482253B2 (en) | Battery charge-discharge path management circuit and method thereof | |
US9660638B1 (en) | One wire parasite power switch control circuit | |
KR20000065603A (ko) | 내부전원전압 발생회로 | |
KR20240117942A (ko) | 칩셋모듈 | |
KR20060007714A (ko) | 안정적 마이크 기능을 제공하는 이동통신 단말기 | |
US7675357B2 (en) | Multi-system module having functional substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130607 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140610 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |