KR20040012152A - Thin film transistor array panel - Google Patents
Thin film transistor array panel Download PDFInfo
- Publication number
- KR20040012152A KR20040012152A KR1020020045562A KR20020045562A KR20040012152A KR 20040012152 A KR20040012152 A KR 20040012152A KR 1020020045562 A KR1020020045562 A KR 1020020045562A KR 20020045562 A KR20020045562 A KR 20020045562A KR 20040012152 A KR20040012152 A KR 20040012152A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- metal
- transistor substrate
- static electricity
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 abstract description 51
- 230000003068 static effect Effects 0.000 abstract description 51
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 28
- 230000006698 induction Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 정전기 방지 패턴이 형성되어 있는 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a thin film transistor substrate on which an antistatic pattern is formed.
박막 트랜지스터 기판(Thin Firm Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.The thin-film transistor substrate (TFT) is used as a circuit board for independently driving each pixel in a liquid crystal display device, an organic electroluminescence (EL) display device, or the like. The thin film transistor substrate includes a scan signal line or a gate line for transmitting a scan signal and an image signal line or data line for transmitting an image signal, a thin film transistor connected to the gate line and a data line, and a pixel connected to the thin film transistor. A gate insulating layer covering and insulating an electrode, a gate wiring, and an interlayer insulating layer covering and insulating a thin film transistor and a data wiring.
박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연층과 층간 절연층등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.The thin film transistor includes a semiconductor layer forming a gate electrode and a channel which are part of a gate wiring, a source electrode and a drain electrode which is a part of the data wiring, a gate insulating layer, an interlayer insulating layer, and the like. The thin film transistor is a switching device that transfers or blocks an image signal transmitted through a data line to a pixel electrode according to a scan signal transmitted through a gate line.
이러한 TFT 기판은 게이트 배선과 데이터 배선 등이 형성되는 투명한 절연 기판이 절연체이기 때문으로 제조 공정 중에 발생된 정전기가 이러한 배선에 유입되어 국소적으로 존재하게 된다. 따라서 유입된 정전기가 적은 양일지라도 유입된부분에서는 국소적으로 존재하는 것에 의해 그 전압이 높게 되므로 TFT 등의 소자에 손상을 입히거나 배선의 단선을 유발한다.Since such a TFT substrate is an insulator, a transparent insulating substrate on which gate wirings, data wirings, etc. are formed, static electricity generated during the manufacturing process flows into these wirings to exist locally. Therefore, even if a small amount of static electricity flows in, the voltage is high due to being locally present in the inflow portion, thereby causing damage to devices such as TFTs and causing wire breakage.
따라서 정전기에 의한 불량을 줄이기 위해 게이트 패드 및 데이터 패드의 내측 및 외측 각각의 모든 게이트 배선 및 데이터 배선을 연결시켜주는 쇼팅바(shorting bar) 또는 가드링(guard ring), 각각의 게이트 배선 및 데이터 배선에 형성한 정전기 방지 회로 또는 이온화 장치를 이용하여 기판에서 발생되는 정전기를 전기적으로 중화시키는 방법들을 이용하여 정전기를 차단 또는 방지하고 있다.Therefore, a shorting bar or guard ring connecting each gate wiring and data wiring inside and outside of the gate pad and the data pad to reduce the defect caused by static electricity, the gate wiring and the data wiring, respectively The static electricity is blocked or prevented by using a method of electrically neutralizing the static electricity generated from the substrate by using an antistatic circuit or an ionization device formed on the substrate.
그러나 이러한 방법들 중 이온화 장치 및 정전기 방지 회로를 이용하는 방법은 쇼팅바에 비해 정전기의 차단 능력이 떨어지고, 쇼팅바는 정전기에 의한 손상을 방지하는데는 매우 효과적이지만 박막 트랜지스터와의 간격이 가까운 경우에는 오히려 쇼트링 바에 유입된 정전기가 인접한 박막 트랜지스터의 게이트 배선에 형성되어 있는 언더컷(undercut)부 등과 같이 정전기에 취약한 부위로 유입되어 배선을 단선시키는 불량을 유발한다. 그리고 정전기 방지 회로는 게이트 패드나 데이터 패드의 안쪽에 위치하므로 유입되는 정전기로부터 패드를 보호할 수 없다.Among these methods, however, the ionizer and the antistatic circuit are less effective in blocking static electricity than the shorting bar, and the shorting bar is very effective in preventing the damage caused by static electricity, but the short circuit is shorter when the distance from the thin film transistor is close. The static electricity introduced into the ring bar flows into a site susceptible to static electricity, such as an undercut portion formed in the gate wiring of the adjacent thin film transistor, thereby causing a failure in disconnecting the wiring. And since the antistatic circuit is located inside the gate pad or the data pad, the pad cannot be protected from the static electricity flowing in.
본 발명은 상기한 문제점을 해결하기 위한 것으로써 외부로부터 유입되는 정전기를 차단 또는 소멸하기 위한 정전기 방지 패턴을 포함하는 박막 트랜지스터 기판을 제공한다.The present invention provides a thin film transistor substrate including an antistatic pattern for blocking or dissipating static electricity flowing from the outside to solve the above problems.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도이다.1A is a schematic layout view of a thin film transistor substrate according to a first exemplary embodiment of the present invention.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.FIG. 1B is a cross-sectional view taken along line Ib-Ib 'of FIG. 1A.
도 2a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도이다.2A is a schematic layout view of a thin film transistor substrate according to a second exemplary embodiment of the present invention.
도 2b는 도 2a의 IIb-IIb'선에 대한 단면도이다.FIG. 2B is a cross-sectional view taken along line IIb-IIb ′ of FIG. 2A.
도 3 및 도 4는 각각 본 발명의 제3 및 제4 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도이다.3 and 4 are schematic layout views of a thin film transistor substrate according to third and fourth embodiments of the present invention, respectively.
※도면의 주요 부분에 대한 부호의 설명※※ Explanation of code for main part of drawing ※
110 : 기판 181, 182, 183 : 접촉구110: substrate 181, 182, 183: contact hole
600 : 가드링 610, 610a, 610b : 금속선600: guard ring 610, 610a, 610b: metal wire
620, 620a, 629b : 금속캡 630 : 정전기 유도 패턴620, 620a, 629b: metal cap 630: electrostatic induction pattern
640a, 640b : 금속편 A : 표시 영역640a, 640b: Metal piece A: display area
B : 언더컷부 C : 모서리B: Undercut portion C: Corner
D1, D2 : 가지D1, D2: Eggplant
본 발명은 정전기 방지 패턴이 포함된 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a thin film transistor substrate including an antistatic pattern.
구체적으로는 게이트 배선, 데이터 배선, 화소 전극 및 이들과 연결되어 있는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판에 있어서, 데이터 배선 또는 게이트 배선과 동일한 층에 형성되어 있는 금속선, 금속선의 일단에 형성되어 있는 금속캡을 포함하는 정전기 보호 패턴이 박막 트랜지스터와 일정거리 떨어져서 형성되어 있다. 여기서 금속캡은 다수개의 가지를 가지도록 형성할 수 있다.Specifically, in a thin film transistor substrate including a gate wiring, a data wiring, a pixel electrode, and a thin film transistor connected thereto, a metal formed on one end of a metal line or a metal line formed on the same layer as the data line or the gate wiring. An electrostatic protection pattern including a cap is formed at a distance from the thin film transistor. Here, the metal cap may be formed to have a plurality of branches.
다른 박막 트랜지스터 기판은 게이트 배선, 데이터 배선, 화소 전극 및 이들과 연결되어 있는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판에 있어서, 데이터 배선과 동일한 층에 길게 형성되어 있는 제1 금속선, 제1 금속선의 일단에 형성되어 있는 제1 금속캡, 제1 금속선과 평행하며 게이트 배선과 동일한 층에 길게 형성되어 있는 제2 금속선, 제2 금속선의 일단에 형성되어 있는 제2 금속캡을 포함하는 정전기 보호 패턴이 박막 트랜지스터와 일정거리 떨어져서 형성되어 있다. 여기서 제1 및 제2 금속캡은 다수개의 가지를 가지도록 형성되어 있으며 제1 및 제2 금속캡은 교차되도록 형성할 수 있다.Another thin film transistor substrate includes a thin film transistor substrate including a gate wiring, a data wiring, a pixel electrode, and a thin film transistor connected thereto, wherein the thin film transistor substrate is formed at one end of the first metal line and the first metal line which are formed in the same layer as the data line. The thin film transistor includes an electrostatic protection pattern including a first metal cap formed thereon, a second metal line parallel to the first metal line, and formed on the same layer as the gate line, and a second metal cap formed at one end of the second metal line. It is formed a certain distance away from. Here, the first and second metal caps may be formed to have a plurality of branches, and the first and second metal caps may be formed to cross each other.
이러한 박막 트랜지스터 기판들은 금속선의 외주에 삼각형 패턴을 형성하거나, 정전기 보호 패턴을 덮고 있는 절연층을 더 포함하고 절연층은 금속선을 노출하는 접촉구를 더 형성할 수 있다. 그리고 금속선을 복수층으로 형성하여 접촉구 아래에 언더컷부를 형성하거나 접촉구를 통해 금속선과 연결되는 금속편을 더 형성할 수 있다.The thin film transistor substrates may form a triangular pattern on the outer circumference of the metal line, or may further include an insulating layer covering the static electricity protection pattern, and the insulating layer may further form contact holes exposing the metal line. The metal wire may be formed in a plurality of layers to form an undercut portion under the contact hole or further form a metal piece connected to the metal wire through the contact hole.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. In contrast, when a part is just above another part, it means that there is no other part in between.
이제 본 발명의 실시예에 따른 정전기 방지 패턴을 포함한 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a thin film transistor substrate including an antistatic pattern according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
[제1 실시예][First Embodiment]
도 1a는 본 발명에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 배치도이고, 도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.1A is a schematic layout view illustrating a thin film transistor substrate according to the present invention, and FIG. 1B is a cross-sectional view taken along line Ib-Ib ′ of FIG. 1A.
도 1a 및 도 1b에 도시한 바와 같이, 기판 위에 표시 영역(A)이 형성되어 있으며 표시 영역(A)을 둘러싸도록 가드링(600)이 형성되어 있다.As shown in FIGS. 1A and 1B, a display area A is formed on a substrate, and a guard ring 600 is formed to surround the display area A. FIG.
표시 영역(A)은 박막 트랜지스터가 매트릭스 형태로 형성되어 있는 영역으로, 박막 트랜지스터(도시하지 않음)는 투명한 절연 기판 위에 형성되며 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선과, 게이트 배선 위에 형성되어 있는 게이트 절연층과, 게이트 절연층의 소정 영역에 비정질 규소와 같은 반도체 물질로 형성되어 있는 반도체층과, n형 불순물이 도핑된 비정질 규소와 같은 반도체 물질로 형성한 저항성 접촉층과, 저항성 접촉층 및 게이트 절연층 위에 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 전극 및 데이터 패드를 포함하는 데이터 배선과, 데이터 배선 위에 형성되어 있는 접촉구를 가지는 절연층과, 절연층 위에 형성되어 있는 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하여 이루어진다.The display area A is a region in which thin film transistors are formed in a matrix form. A thin film transistor (not shown) is formed on a transparent insulating substrate and includes a gate wiring including a gate line, a gate electrode, and a gate pad, and a gate wiring on the gate wiring. A resistive contact layer formed of a gate insulating layer formed, a semiconductor layer formed of a semiconductor material such as amorphous silicon in a predetermined region of the gate insulating layer, a semiconductor material such as amorphous silicon doped with n-type impurities, and a resistive A data wiring including a source electrode, a drain electrode, a data line, a data electrode, and a data pad formed on the contact layer and the gate insulating layer; an insulating layer having a contact hole formed on the data wiring; And a pixel electrode connected to the drain electrode through the contact hole.
이러한 표시 영역(A)과 가드링(600) 사이에는 정전기 방지 패턴이 형성되어 있다. 정전기 방지 패턴은 길게 형성되어 있는 금속선(610)과, 금속선(610)의 일단에 형성되어 있는 금속캡(620)으로 이루어진다.An antistatic pattern is formed between the display area A and the guard ring 600. The antistatic pattern is formed of a metal wire 610 formed long and a metal cap 620 formed at one end of the metal wire 610.
금속선(610)은 외부로부터 유입되는 정전기를 금속캡(620)으로 운반하며, 금속캡(620)은 운반된 전하를 저장한다.The metal wire 610 carries static electricity flowing from the outside to the metal cap 620, and the metal cap 620 stores the charged electric charges.
금속선(610) 및 금속캡(620)은 데이터 배선과 동일한 층에 형성되어 있으나, 게이트 배선에 형성할 수도 있다. 이때 금속선(610)과 금속캡(610)은 데이터 배선 또는 게이트 배선을 형성할 때 동시에 패터닝하여 형성하므로, 금속선(610) 및 금속캡(620)을 형성하기 위한 별도의 공정이 추가되지 않는다.The metal line 610 and the metal cap 620 are formed on the same layer as the data line, but may be formed on the gate line. In this case, since the metal line 610 and the metal cap 610 are formed by patterning at the same time when forming the data line or the gate line, a separate process for forming the metal line 610 and the metal cap 620 is not added.
여기서 금속캡(620)과 연결되지 않은 금속선(610)의 일단에는 정전기를 유도하기 위한 정전기 유도 패턴(603)이 더 형성되어 있다. 이러한 패턴(630)은 삼각형 형태로 형성하여 뾰족한 부분이 정전기가 유입되는 경로를 향하도록 형성하는 것이 바람직하다. 이것은 뾰족한 곳에 정전기가 몰리는 피뢰침의 원리를 이용한 것이다.Herein, an electrostatic induction pattern 603 for inducing static electricity is further formed at one end of the metal wire 610 not connected to the metal cap 620. The pattern 630 may be formed in a triangular shape so that the pointed portion faces a path through which static electricity flows. This uses the principle of lightning rods where static electricity is concentrated in pointed areas.
또한, 금속선(610)에는 스파크(Spark)를 유도하기 위한 수단이 더 형성되어있다. 스파크를 유도하기 위한 수단(B)은 접촉구(181)를 형성함으로써 가능하다. 구체적으로 설명하면, 금속선(610)은 저항차를 가지는 복수층으로 형성되어 있으며, 접촉구(181) 아래의 금속선(610)은 언더컷부(B)를 가진다.In addition, the metal wire 610 is further formed with a means for inducing spark (Spark). Means B for inducing sparks are possible by forming contact holes 181. Specifically, the metal wire 610 is formed of a plurality of layers having a resistance difference, and the metal wire 610 under the contact hole 181 has an undercut portion B. FIG.
본 실시예는 금속선을 이중층으로 도시하였으나, 3중층 또는 더 이상의 복수층으로 형성할 수 있다. 따라서 언더컷부(B)는 접촉구(181)를 형성하기 위한 습식 식각시 금속선의 최상부층을 제거할 때 자연적으로 형성된다. 이러한 언더컷부(B)는 정전기에 취약한 구조로 정전기가 유도되면, 유도된 정전기들에 의해 스파크가 발생하여 정전기가 소멸되는 장소가 된다.In the present embodiment, the metal wire is illustrated as a double layer, but may be formed as a triple layer or a plurality of layers. Therefore, the undercut portion B is naturally formed when the uppermost layer of the metal wire is removed during the wet etching for forming the contact hole 181. The undercut portion B is a structure that is susceptible to static electricity, and when static electricity is induced, sparks are generated by the induced static electricity to become a place where static electricity disappears.
이상 기술된 정전기 방지 패턴에서 정전기의 흐름은 다음과 같다. 먼저 외부로부터 금속선(610)에 정전기가 유입되면 정전기는 금속선(610)을 따라 금속캡(620)으로 이동하여 저장된다. 만약 금속선(610)에 언더컷부(B)를 포함하는 접촉구(181)가 형성되어 있다면 정전기는 먼저 언더컷부(B)으로 유입되고, 유입된 정전기에 의해 스파크가 발생되어 열로 정전기가 소멸된다. 이때 소멸되지 못한 정전기는 다시 금속선(610)을 따라 금속캡(620)으로 이동하여 저장된다.The flow of static electricity in the antistatic pattern described above is as follows. First, when static electricity flows into the metal wire 610 from the outside, the static electricity is moved and stored along the metal wire 610 to the metal cap 620. If the contact hole 181 including the undercut portion B is formed in the metal wire 610, the static electricity first flows into the undercut portion B, and sparks are generated by the introduced static electricity to dissipate the static electricity by heat. At this time, the static electricity that is not extinguished is moved to the metal cap 620 along the metal wire 610 and stored.
[제2 실시예]Second Embodiment
도 2a는 본 발명에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 배치도이고, 도 2b는 도 2a의 IIb-IIb'선에 대한 단면도이다.2A is a schematic layout view illustrating a thin film transistor substrate according to the present invention, and FIG. 2B is a cross-sectional view taken along line IIb-IIb ′ of FIG. 2A.
제2 실시예는 제1 실시예보다 좀더 많은 정전기를 소멸하기 위한 것으로, 정전기를 분산하기 위한 경로가 더 형성되어 있는 정전기 방지 패턴을 제공한다.The second embodiment is to dissipate more static electricity than the first embodiment, and provides an antistatic pattern in which a path for distributing static electricity is further formed.
도 2에 도시한 바와 같이, 제2 실시예에 따른 정전기 방지 패턴은 데이터 배선과 동일한 층에 제1 금속선(610a) 및 제1 금속캡(620a)이 형성되어 있고, 게이트 배선과 동일한 층에 제2 금속선(610b) 및 제2 금속캡(620b)이 형성되어 있다. 그리고 제1 금속선(610a)과 연결되는 제1 금속편(640a)과 제2 금속선(610b)과 연결되는 제2 금속편(640b)이 형성되어 있다.As shown in FIG. 2, in the antistatic pattern according to the second embodiment, the first metal line 610a and the first metal cap 620a are formed on the same layer as the data line, and the antistatic pattern according to the second embodiment is formed on the same layer as the gate line. The second metal wire 610b and the second metal cap 620b are formed. A first metal piece 640a connected to the first metal wire 610a and a second metal piece 640b connected to the second metal wire 610b are formed.
제1 금속선(610a)과 제2 금속선(610b)은 평행한 평면 패턴을 가지도록 형성되어 있으며, 제1 금속편(640a)과 제2 금속편(640b)은 일정거리 떨어져 형성되어 있다. 이는 정전기가 한 방향으로만 이동하게 하기 위한 것으로 정전기가 역류하는 것을 방지할 수 있다.The first metal wire 610a and the second metal wire 610b are formed to have a parallel planar pattern, and the first metal piece 640a and the second metal piece 640b are formed at a predetermined distance apart from each other. This is to allow the static electricity to move in only one direction and prevent the static electricity from flowing back.
또한, 제1 금속선(610a) 또는 제2 금속선(610b)의 일단에 제1 실시예에 형성되어 있는 정전기 유도 패턴을 더 형성할 수 있다.In addition, an electrostatic induction pattern formed in the first embodiment may be further formed on one end of the first metal wire 610a or the second metal wire 610b.
이러한 제2 실시예에 따른 정전기 방지 패턴의 동작은 다음과 같다. 먼저 제1 금속선(610a)에 형성되어 있는 정전기 유도 패턴(630)을 통해 정전기가 유입되고, 유입된 정전기는 접촉구 아래에 형성되어 있는 언더컷부(B)로 유입되고, 유입된 정전기에 따라 스파크가 발생하여 열에 의해 정전기가 소멸하게 된다. 이후 소멸되지 않은 정전기는 제1 금속선(610a)을 따라 제1 금속캡(620a)으로 이동하거나 제1 금속편(640a)을 통해 제2 금속편(640b)으로 이동하게 된다.The operation of the antistatic pattern according to the second embodiment is as follows. First, static electricity is introduced through the static electricity induction pattern 630 formed in the first metal wire 610a, and the static electricity flows into the undercut portion B formed under the contact hole, and sparks according to the static electricity introduced. Is generated and static electricity disappears by heat. Then, the static electricity that is not dissipated is moved to the first metal cap 620a along the first metal wire 610a or to the second metal piece 640b through the first metal piece 640a.
이후, 제2 금속편(640b)으로 이동된 정전기들은 제2 금속선(610b)과 연결되어 있는 접촉구(182)의 하부에 형성되어 있는 언더컷부(B)으로 유입되고, 유입된 정전기에 의해 스파크가 발생하여 소멸하게 된다. 이러한 스파크를 더 많이 발생시키기 위해서 제2 금속선(610b)의 소정 영역에 접촉구(183)를 더 형성할 수 있다.이때도 소멸되지 않은 정전기들은 제2 금속선(610b)을 따라 제2 금속캡(620b)으로 이동하여 저장된다.Thereafter, the static electricity moved to the second metal piece 640b flows into the undercut portion B formed under the contact hole 182 connected to the second metal wire 610b, and sparks are generated by the static electricity introduced. Occurs and disappears. In order to generate more sparks, a contact hole 183 may be further formed in a predetermined region of the second metal wire 610b. In this case, the static electricity that is not dissipated may be formed along the second metal cap 610b along the second metal wire 610b. 620b) and stored.
정전기 유도 패턴(630)이 제2 금속선(610b)에 형성될 경우 제2 금속선(610b)이 제1 금속선(610a)보다 고전압을 형성하므로 정전기의 흐름은 제2 금속선(610b)으로부터 제1 금속선(610a)으로 이동하게 된다.When the electrostatic induction pattern 630 is formed on the second metal wire 610b, since the second metal wire 610b forms a higher voltage than the first metal wire 610a, the flow of static electricity is increased from the second metal wire 610b to the first metal wire ( 610a).
[제3, 4 실시예][Examples 3 and 4]
도 3 및 도4 본 발명에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 배치도이다.3 and 4 are schematic layout views illustrating a thin film transistor substrate according to the present invention.
제3 및 제4 실시예의 금속캡(620, 621a, 621b)은 제1 및 제2 실시예의 금속캡(620, 620a, 620b)과 달리 정전기가 저장된 이후에 소멸되도록 형성되어 있다. 즉, 도 3 또는 도 4에 도시한 바와 같이, 금속캡(620, 620a, 620b)은 다수개의 가지(D1, D2)를 가지도록 형성되어 있다.Unlike the metal caps 620, 621a and 621b of the third and fourth embodiments, the metal caps 620, 621a and 621b are formed to be dissipated after the static electricity is stored, unlike the metal caps 620, 620a and 620b of the first and second embodiments. That is, as shown in Fig. 3 or 4, the metal caps (620, 620a, 620b) is formed to have a plurality of branches (D1, D2).
도 4에 도시한 바와 같이, 제1 및 제2 금속캡(621a, 621b)을 형성할 경우 제1 금속캡(621a)과 제2 금속캡(621b)은 교차되도록 형성한다.As shown in FIG. 4, when the first and second metal caps 621a and 621b are formed, the first metal cap 621a and the second metal cap 621b cross each other.
이러한 가지(D1, D2)는 정전기에 취약한 모서리(C)를 제공하기 위한 것으로 이러한 구조를 다수 개 형성하면 모서리(C)로 정전기가 유도되어 스파크가 발생하면서 소멸한다. 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.These branches (D1, D2) is to provide a corner (C) vulnerable to static electricity and when a plurality of such structures are formed, the static electricity is induced to the corner (C) and disappears while sparking occurs. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
이상 기술된 바와 같이, 본 발명에서는 정전기를 소멸 또는 차단하기 위해 여러 단계에 걸쳐 차단 또는 소멸하기 위한 구조를 형성하여 정전기가 완전히 소멸 또는 방지되도록 한다. 따라서 박막 트랜지스터에 정전기가 유입됨으로써 발생되는 박막 트랜지스터의 불량을 최소화 할 수 있다.As described above, the present invention forms a structure for blocking or disappearing in several steps to dissipate or block the static electricity so that the static electricity is completely disappeared or prevented. Therefore, the defect of the thin film transistor generated by the inflow of static electricity to the thin film transistor can be minimized.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020045562A KR100870010B1 (en) | 2002-08-01 | 2002-08-01 | Thin film transistor array panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020045562A KR100870010B1 (en) | 2002-08-01 | 2002-08-01 | Thin film transistor array panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040012152A true KR20040012152A (en) | 2004-02-11 |
KR100870010B1 KR100870010B1 (en) | 2008-11-21 |
Family
ID=37320168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020045562A KR100870010B1 (en) | 2002-08-01 | 2002-08-01 | Thin film transistor array panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100870010B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200453590Y1 (en) * | 2010-07-23 | 2011-05-12 | 동방코리아(주) | Laboratory-only gas range |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102058855B1 (en) * | 2013-12-31 | 2019-12-26 | 엘지디스플레이 주식회사 | Display device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07301817A (en) * | 1994-05-09 | 1995-11-14 | Sharp Corp | Liquid crystal display device |
KR0145897B1 (en) * | 1995-01-20 | 1998-09-15 | 김광호 | Pad part and its manufacturing method of poly-thin film transistor liquid crystal display element |
KR100212276B1 (en) * | 1996-06-13 | 1999-08-02 | 윤종용 | Electrostatic protected lcd panel, probing apparatus and monitoring method |
JPH1039326A (en) * | 1996-07-29 | 1998-02-13 | Matsushita Electron Corp | Thin-film transistor liquid crystal display device |
-
2002
- 2002-08-01 KR KR1020020045562A patent/KR100870010B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200453590Y1 (en) * | 2010-07-23 | 2011-05-12 | 동방코리아(주) | Laboratory-only gas range |
Also Published As
Publication number | Publication date |
---|---|
KR100870010B1 (en) | 2008-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9690152B2 (en) | Array substrate and display panel | |
US6600197B1 (en) | Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect | |
US7903187B2 (en) | Static electricity preventing assembly for display device and method of manufacturing the same | |
US7839459B2 (en) | Flat panel display device including electrostatic discharge prevention units | |
CN105810677B (en) | Electro-static Driven Comb component, array substrate and preparation method thereof, display panel | |
KR101306860B1 (en) | Display device and method for manufacturing the same | |
KR102366701B1 (en) | Flexible thin film transistor substrate and flexible organic light emitting display device | |
US6838700B2 (en) | Active matrix substrate | |
JP2005258423A (en) | Flat display device and method for manufacturing flat display device | |
KR101100891B1 (en) | Thin film transistor substrate and display apparatus havign the same | |
KR20160143967A (en) | Display device and fabrication method thereof | |
JPH07114281B2 (en) | Driver-Built-in active matrix substrate | |
KR100870010B1 (en) | Thin film transistor array panel | |
KR100696258B1 (en) | Apparatus For Protecting Electrostatic Damage in Liquid Crystal Display and Method of Fabricating the same | |
KR100905473B1 (en) | Organic EL display panel and fabricating method thereof | |
JP4566388B2 (en) | Thin film transistor manufacturing method | |
KR20130014181A (en) | Flat display apparatus and method for manufacturing the same | |
WO2018064904A1 (en) | Array substrate, display panel and display apparatus | |
CN1326241C (en) | Electrostatic discharge preventing method for display and electrostatic discharge preventing device | |
KR20040031138A (en) | Thin film transistor array panel and the method thereof | |
KR20040055249A (en) | Liquid crystal display device for preventing damage from electrostatic charge | |
KR20000018579A (en) | Liquid crystal display | |
KR20070038345A (en) | Thin film transistor array panel | |
KR20070033786A (en) | Substrate for Liquid Crystal Display | |
KR20040021069A (en) | A thin film transistor and the method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 12 |