KR20040010385A

KR20040010385A - 유기 ｅｌ 패널

Info

Publication number: KR20040010385A
Application number: KR1020030051278A
Authority: KR
Inventors: 마쯔모또쇼이찌로
Original assignee: 산요덴키가부시키가이샤
Priority date: 2002-07-26
Filing date: 2003-07-25
Publication date: 2004-01-31
Also published as: TW200405228A; JP2004061774A; US7049637B2; CN1479558A; JP4128045B2; US20040159845A1; TW591568B

Abstract

제2 TFT에 의한 EL 소자 구동 전류 제어를 효과적으로 행하는 것을 과제로 한다. 본 발명은, 제2 TFT(21)의 게이트 길이 L을 주변 TFT의 게이트 길이 L에 비하여 크게 한다. 이에 따라, 제2 TFT(21)에 의해 작은 전류까지 높은 정밀도로 제어할 수 있다.

Description

유기 ＥＬ 패널{ORGANIC EL PANEL}

본 발명은, 유기 EL 소자를 복수 매트릭스 형상으로 배치한 유기 EL 패널에 관한 것이다.

종래부터, 평면 디스플레이 패널의 하나로서, 유기 EL 디스플레이 패널이 알려져 있다. 이 유기 EL 디스플레이 패널은, 액정 디스플레이 패널(LCD)과는 달리,자발광이고, 밝고 보기쉬운 평면 디스플레이 패널로서 그 보급이 기대되고 있다.

이 유기 EL 디스플레이는, 유기 EL 소자를 화소로 하여, 이것을 다수 매트릭스 형상으로 배치하여 구성된다. 또한, 이 유기 EL 소자의 구동 방법으로서는, LCD와 같이 패시브 방식과 액티브 방식이 있지만, LCD와 같이 액티브 매트릭스 방식이 바람직하다고 되어 있다. 즉, 화소마다 스위치 소자를 설치하여, 그 스위치 소자의 온 오프를 제어하여, 각 화소의 표시를 컨트롤하는 액티브 매트릭스 방식 쪽이 화소마다의 스위치 소자가 없는 패시브 방식보다 고정밀의 화면을 실현할 수 있고 바람직하다.

도 4에, 종래의 박막 트랜지스터(TFT)를 이용한 유기 EL 패널에 있어서의 화소 회로의 구성예를 나타낸다. 유기 EL 패널은, 이러한 화소를 매트릭스 배치하여 구성된다.

행 방향으로 신장하는 게이트 라인 GL에는, 게이트 라인 GL에 의해서 선택되는 n 채널 박막 트랜지스터인 제1 TFT(10)의 게이트가 접속되어 있다. 이 제1 TFT(10)의 드레인에는 열 방향으로 신장하는 데이터 라인 DL이 접속되어 있고, 그 소스에는 타단이 용량 라인 SL에 접속된 보조 용량 CS가 접속되어 있다. 또한, 제1 TFT(10)의 소스와 보조 용량 CS의 접속점은, p 채널 박막 트랜지스터인 제2 TFT(21)의 게이트에 접속되어 있다. 그리고, 이 제2 TFT(21)의 소스가 전원 VL에 접속되고, 드레인이 유기 EL 소자 EL에 접속되어 있다. 또, 유기 EL 소자 EL의 타단은 캐소드 전원 VC에 접속되어 있다.

그리고, 수직 드라이버 회로(60)에 의해서, 게이트 라인 GL이 하이 레벨로세트된다. 즉, 게이트 라인 GL은 화소의 수평 라인마다 설치되어 있고, 이것이 순차 H 레벨로 세트된다. 이에 따라, H 레벨로 세트된 게이트 라인 GL에 게이트가 접속되어 있는 제1 TFT(10)가 전부 온한다.

한편, 데이터 라인 DL은, 수평 드라이버 회로(62)가 접속되어 있고, 이 수평 드라이버(62)는 표시하여야 할 비디오 신호(데이터)가 비디오 신호 라인에 공급되는 타이밍에서, 비디오 신호 라인과 데이터 라인 DL을 접속한다.

따라서, 게이트 라인 GL이 H 레벨일 때에 제1 TFT(10)가 온이 되어, 그 때의 데이터 라인 DL의 데이터가 보조 용량 CS에 유지된다. 그리고, 이 보조 용량 CS에 유지되어 있는 데이터(전위)에 따라서 제2 TFT(21)가 온되고, 제2 TFT(21)가 온하고 있는 경우에 유기 EL 소자 EL에 전류가 흘러, 발광한다.

또한, 도 5에 도시한 바와 같이, 게이트 라인 GL을 제어하는 수직 드라이버 회로(60) 및 데이터 라인 DL을 제어하는 수평 드라이버 회로(62)는, 유기 EL 소자가 매트릭스 배치되는 표시 영역의 주변에 배치되어 있다. 또, 유기 EL 패널에서 필요한 전원, 각종 신호 등은 표시 영역의 주변에 배치된 인터페이스(64)를 통하여 공급된다.

여기서, 제2 TFT(21)는, 용량에 유지된 전압에 따른 전류를 광범위하게 안정적으로 흘리는 것이 요구된다. 또한, 전류량을 되도록이면 억제하여, 저소비 전력을 실현하고자 하는 요구가 있다.

이 때문에, 이 제2 TFT(21)에 대한 전원 전압을 낮게 설정하는 것이 생각된다. 이에 따라, 제2 TFT에 흘리는 전류를 작게 할 수 있고, 또한 전류량의 조정의범위를 유지할 수 있다.

그러나, 제2 TFT(21)의 전원 전압을 낮게 하면, 유기 EL 소자의 변동이나 제2 TFT(21)의 변동에 기초하여 발광량 제어가 잘 되지 않게 된다고 하는 문제가 있었다.

본 발명은, 상기 과제를 감안하여 이루어진 것으로, 제2 TFT의 동작을 충분하게 유지할 수 있는 유기 EL 패널을 제공하는 것을 목적으로 한다.

도 1은 실시 형태에 따른 제2 TFT를 포함하는 화소의 구성을 도시하는 도면.

도 2는 제2 TFT와 주변 TFT의 구성을 도시하는 도면.

도 3은 적절한 게이트 길이를 도시하는 도면.

도 4는 화소 회로의 구성을 도시하는 도면.

도 5는 유기 EL 패널의 전체 구성을 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

21 : 제2 TFT

60 : 수직 드라이버 회로

62 : 수평 드라이버 회로

본 발명은, 유기 EL 소자를 복수 매트릭스 형상으로 배치한 유기 EL 패널로서, 각 유기 EL 소자에 대응하여 설치되고, 대응하는 유기 EL 소자에 공급하는 구동 전류를 제어하는 구동 트랜지스터와, 유기 EL 소자가 배치되는 표시 영역의 주변에 배치되어, 유기 EL 소자의 구동 트랜지스터를 제어하기 위한 신호를 출력하는 주변 트랜지스터를 갖고, 상기 구동 트랜지스터의 게이트 길이를 상기 주변 트랜지스터의 게이트 길이에 비하여 크게 하는 것을 특징으로 한다.

이와 같이, 본 발명에 따르면, 구동 트랜지스터의 게이트 길이가 크게 설정되어 있다. 따라서, 구동 트랜지스터로부터 유기 EL 소자에 공급하는 전류량을 작게 할 수가 있고, 또한 광범위하고 확실한 전류량 제어를 행할 수 있다.

또한, 유기 EL 소자를 복수 매트릭스 형상으로 배치한 유기 EL 패널로서, 각 유기 EL 소자에 대응하여 설치되고, 대응하는 유기 EL 소자에 공급하는 구동 전류를 제어하는 구동 트랜지스터와, 유기 EL 소자가 배치되는 표시 영역의 주변에 배치되어, 유기 EL 소자의 구동 트랜지스터를 제어하기 위한 신호를 출력하는 주변 트랜지스터를 갖고, 상기 구동 트랜지스터의 게이트 길이 L/게이트 폭 W를 상기 주변 트랜지스터의 게이트 길이 L/게이트 폭 W에 비하여 크게 하는 것을 특징으로 한다.

이에 따라서도, 구동 트랜지스터의 게이트 길이가 크게 설정되어 있다. 따라서, 전류량을 작게 할 수가 있고, 또한 광범위하고 확실한 전류량 제어를 행할 수 있다.

<발명의 실시 형태>

이하, 본 발명의 실시 형태에 대하여, 도면에 기초하여 설명한다. 도 1은, 본 실시 형태에 따른 회로에서의 화소 부분의 개략 구성을 도시하는 평면도이다. 또, 이 회로 구성은, 상술한 도 4와 동일하다.

열(수직) 방향으로는 데이터 라인 DL 및 전원 라인 VL이 소정 간격으로 배치되고, 행(수평) 방향으로는 게이트 라인 GL이 소정 간격으로 배치되고, 이들 데이터 라인 DL과, 게이트 라인 GL, 전원 라인 VL로 구획된 화소 에리어에 제1, 제2 TFT(구동 트랜지스터)(10, 21), 용량 CS, 유기 EL 소자(50)가 설치되어 있다.

데이터 라인 DL은, 예를 들면, 알루미늄으로 구성되고, 이것에 제1 TFT(10)의 드레인이 컨택트(12)에 의해서 접속되어 있다. 여기서, 데이터 라인 DL의 화소 영역의 우측 상에 해당하는 부분에는 내측으로 향하여 돌출하는 돌출부(12a)가 설치되어 있고, 여기에 컨택트(12)가 형성되어 있다.

제1 TFT(10)는, 유리 기판 상에 설치된 폴리실리콘으로 이루어지는반도체층(14)을 갖고 있고, 데이터 라인 DL의 돌출부(12a)의 아래쪽으로 반도체층(14)의 일단이 연장되어 여기가 두께 방향으로 연장되는 컨택트(12)에 의해서 돌출부(12a)에 접속되어 있다.

제1 TFT(10)는, 이 컨택트(12)가 드레인 영역으로 되어 있다. 그리고, 이 반도체층(14)은, 수평 방향으로 연장되고, 그 위쪽에는 게이트 절연막을 개재하여, 2개의 게이트 전극(16)이 배치되어 있다. 이 게이트 전극(16)은 예를 들면 Mo, Cr 등으로 형성되는 게이트 라인 GL로부터 아래쪽(내측)을 향하여 돌출 형성되어 있다. 반도체층(14)은, 게이트 전극(16)의 아래쪽의 반도체층(14)이 채널 영역으로 되어 있고, 드레인 영역과 반대측의 단부가 소스 영역으로 되어 있다.

반도체층(14)은 그대로 연장되어 용량 CS의 한쪽 측의 전극으로 되어있다. 이 용량 CS는, 반도체층(14)과, 이것에 유전체층을 통하여 대향하는 용량 전극으로 이루어져 있고, 이 용량 전극은 용량 라인 SL의 일부로서 형성되어 있다. 용량 라인도 예를 들면 Mo, Cr 등으로 형성된다.

폴리실리콘으로 이루어지는 반도체층(14)은, 용량 CS의 전극의 부분으로부터 그대로 아래쪽으로 연장되어 알루미늄으로 접속된 한 쌍의 컨택트(18a, 18b)를 통하여 제2 TFT(21)의 게이트 전극(20)에 접속된다. 또, 게이트 전극(20)은, 예를 들면 Mo로 형성된다. 여기서, 제2 TFT(21)는, 반도체층(22)을 갖고 있고, 이 반도체층(22)의 양단부가 전원 라인 VL에 접속되는 드레인 영역, 중앙부가 유기 EL 소자(50)에 접속되는 소스 영역, 드레인 영역과 소스 영역의 사이이고 그 위쪽에 게이트 절연막을 통하여 게이트 전극(20)이 배치되는 부분이 채널 영역으로 되어 있다.

또한, 제2 TFT(21)를 구성하는 반도체층(22)은, 전원 라인 VL에 따라서 연장되는 가늘고 긴 형상을 하고 있다. 그리고, 그 상하단의 한 쌍의 드레인 영역의 두께 방향의 위쪽에 전원 라인 VL의 일부가 돌출하여 한 쌍의 돌출부(24a, 24b)가 형성되고, 여기에 컨택트(26a, 26b)가 각각 형성되어 전원 라인 VL과 제2 TFT(21)의 한 쌍의 드레인 영역과의 접속이 행하여진다.

여기서, 본 실시 형태에 있어서는, 도 2에 모식적으로 도시한 바와 같이, 제2 TFT(21)의 게이트 길이 L은, 주변 드라이버 회로에 이용하는 주변 TFT(주변 트랜지스터)에 비하여 길게 하고 있다. 여기서, 이 주변 TFT으로서는, 게이트 라인 GL이나, 데이터 라인 DL의 선택을 제어하기 위한 수직 드라이버 회로나 수평 드라이버 회로의 시프트 레지스터를 구성하는 TFT를 들 수 있다. 또, 주변 드라이버 회로에는, 각종의 TFT가 이용되지만, 이들은 기본적으로 전부 동일한 프로세스로 형성되고, 그 사이즈도 기본적으로는 동일하다.

주변 TFT은, 스위칭 동작을 행하는 것이고, 제2 TFT와는 다른 전원(Vdd)에 의해 고속 동작한다. 따라서, 그 게이트 길이 L은, 작은 것이 적합하다.

한편, 제2 TFT(21)는, 그 게이트 전압의 제어에 의해, 유기 EL 소자(51)에의 전류량을 제어하고 표시 휘도의 제어를 행하는 것이다. 따라서, 소정의 범위의 전류량을 정확하게 제어할 수 있을 필요가 있다. 본 실시 형태의 제2 TFT(21)에서는, 게이트 길이 L이 길게 되어 있다. 따라서, 저전류 영역에서도, 게이트 전압에 의한 전류량 제어를 확실하게 행할 수 있다고 하는 효과가 얻어진다. 이와 같이게이트 길이 L을 크게 하면, TFT의 동작이 늦어진다. 그러나, 제2 TFT는, 보조 용량 CS에 유지되는 전압에 의해, 통상 1 프레임의 기간 동일한 전류를 흘리기를 계속한다. 따라서, 스위치의 온 오프 동작이 고속일 필요가 없고, 게이트 길이 L을 크게 함으로써, 적합한 특성을 얻을 수 있다.

또, 도 2에 있어서 제2 TFT(21)는, 병렬 접속되는 2개의 트랜지스터 중에, 1개의 트랜지스터만을 도시하고 있다.

여기서, 제2 TFT(21)의 게이트 길이 L을 설정하는 경우, 다음의 조건을 만족할 필요가 있다.

(i) 화소의 제2 TFT에 흐르는 전류 Ids는, 주변 TFT에 비하여 미소한 전류이고, 유기 재료에 따른 온 전류(Ion: 백 표시)와, 오프 전류(Ioff: 흑 표시)가 존재하고, 적절한 계조 표시인 경우, Ion/Ioff≥ 100를 만족할 필요가 있다.

(ii) 그리고, 이러한 광범위한 전류 제어를 현재 개발되어 있는 유기 재료로 형성되는 유기 EL 소자를 구동하는 제2 TFT(21)에 있어서 실현하기 위해서는, 변동이나 열화 특성을 고려하여, 전원 라인 VL의 전압으로서 소정의 최저 전원 전압 PVddmin과, 최단 게이트 길이 Lmin이 필요하다. 또한, 온 전류 Ion을 흘릴 수 있는 최대 전원 전압 PVddmax와 최장 게이트 길이 Lmax도 존재한다.

상술한 바와 같은 조건을 만족하기 위해서는, 도 3에 사선으로 도시한 바와 같이, 제2 TFT(21)를 유효한 동작 범위 내에서 동작시키기 위해서, 적절한 게이트 길이 L의 허용 범위가 존재한다. 그리고, 이 게이트 길이 L은, 주변 트랜지스터에 있어서 적절한 게이트 길이와 비교하여 반드시 길어진다. 따라서, 본 실시 형태에따른 제2 TFT(21)에 의해, 적합한 계조 제어를 행하고, 또한 주변 트랜지스터에 있어서, 충분한 고속 동작을 유지할 수 있다. 또, 주변 트랜지스터는, 전원을 Vdd로 하여, 게이트 전압으로 결정되는 최대 구동 전류 Idsmax로 동작한다.

또한, 주변 트랜지스터에 있어서, 충분한 전류를 얻고, 또한 제2 구동 TFT(21)에 있어서 Ion을 확보하기 위해서는, 게이트 폭 W로서 거의 동일한 것이 필요하고, 제2 TFT(21)의 게이트 길이 L/게이트 폭 W를 주변 회로에서의 TFT의 게이트 길이 L/게이트 폭 W에 비하여 크게 하는 것이 필요하게 된다.

또, 주변 트랜지스터의 게이트 폭 W/게이트 길이 L은 5∼500㎛/1∼10㎛, 제2 구동 TFT의 게이트 폭 W/게이트 길이 L은 5∼10㎛/10∼100㎛ 정도가 바람직하다.

이상 설명한 바와 같이, 본 발명에 따르면, 구동 트랜지스터의 게이트 길이를 크게 또는 게이트 폭/게이트 길이비를 작게 설정한다. 따라서, 전류량을 작게 할 수 있고, 또한 광범위하고 확실한 전류량 제어를 행할 수 있다.

Claims

유기 EL 소자를 복수 매트릭스 형상으로 배치한 유기 EL 패널에 있어서,

각 유기 EL 소자에 대응하여 설치되고, 대응하는 유기 EL 소자에 공급하는 구동 전류를 제어하는 구동 트랜지스터와,

유기 EL 소자가 배치되는 표시 영역의 주변에 배치되고, 유기 EL 소자의 구동 트랜지스터를 제어하기 위한 신호를 출력하는 주변 트랜지스터

를 포함하고,

상기 구동 트랜지스터의 게이트 길이를 상기 주변 트랜지스터의 게이트 길이에 비하여 크게 하는 것을 특징으로 하는 유기 EL 패널.
유기 EL 소자를 복수 매트릭스 형상으로 배치한 유기 EL 패널에 있어서,

각 유기 EL 소자에 대응하여 설치되고, 대응하는 유기 EL 소자에 공급하는 구동 전류를 제어하는 구동 트랜지스터와,

유기 EL 소자가 배치되는 표시 영역의 주변에 배치되어, 유기 EL 소자의 구동 트랜지스터를 제어하기 위한 신호를 출력하는 주변 트랜지스터

를 포함하고,

상기 구동 트랜지스터의 게이트 길이 L/게이트 폭 W를 상기 주변 트랜지스터의 게이트 길이 L/게이트 폭 W에 비하여 크게 하는 것을 특징으로 하는 유기 EL 패널.