KR20040008913A - CMOS image sensor with improved charge transference and dark current characteristics and the mehtod for fabricating thereof - Google Patents
CMOS image sensor with improved charge transference and dark current characteristics and the mehtod for fabricating thereof Download PDFInfo
- Publication number
- KR20040008913A KR20040008913A KR1020020042651A KR20020042651A KR20040008913A KR 20040008913 A KR20040008913 A KR 20040008913A KR 1020020042651 A KR1020020042651 A KR 1020020042651A KR 20020042651 A KR20020042651 A KR 20020042651A KR 20040008913 A KR20040008913 A KR 20040008913A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- gate
- oxide film
- field oxide
- conductivity type
- Prior art date
Links
- 238000005468 ion implantation Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
Description
본 발명은 CMOS 이미지센서에 관한 것으로 특히, 포토다이오드의 도핑 프로파일을 변경하여 전하운송효율과 암전류 특성을 향상시킨 CMOS 이미지센서 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS image sensor, and more particularly, to a CMOS image sensor and a method of manufacturing the same having improved charge transport efficiency and dark current characteristics by changing a doping profile of a photodiode.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) includes individual metal-oxide-silicon (MOS) capacitors. A device in which charge carriers are stored and transported in a capacitor while being in close proximity, and a CMOS (Complementary MOS) image sensor uses CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. A device employing a switching scheme that creates MOS transistors as many as pixels and sequentially detects outputs using the MOS transistors.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.CCD (charge coupled device) has many disadvantages such as complicated driving method, high power consumption, high number of mask process steps, complicated process, and difficult to implement signal processing circuit in CCD chip. In order to overcome such drawbacks, the development of a CMOS image sensor using a sub-micron CMOS manufacturing technology has been studied in recent years. The CMOS image sensor forms an image by forming a photodiode and a MOS transistor in a unit pixel and sequentially detects signals in a switching method, and implements an image by using a CMOS manufacturing technology, which consumes less power and uses 30 to 40 masks as many as 20 masks. Compared to CCD process that requires two masks, the process is very simple, and it is possible to make various signal processing circuits and one chip, which is attracting attention as the next generation image sensor.
도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드와, 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역(FD) 으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(FD)를 리셋시키기 위한 리셋 트랜지스터 (Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode for generating photocharges by receiving light and a photodiode ( A transfer transistor Tx for transporting the photocharges collected from the PD) to the floating diffusion region FD, and a reset for setting the potential of the floating diffusion region to a desired value and discharging the electric charge to reset the floating diffusion region FD. A transistor Rx, a drive transistor Dx serving as a source follower buffer amplifier, and a select transistor Sx for addressing can be configured as a switching role. Outside the unit pixel, a load transistor is formed to read an output signal.
이와 같이 구성된 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다. 처음에는 리셋 트랜지스터(Rx), 트랜스퍼 트랜지스터(Tx) 및 셀렉트 트랜지스터 (Sx)를 온(on)시켜 단위화소를 리셋시킨다.Operation of the image sensor unit pixel configured as described above is performed as follows. Initially, the reset transistor Rx, the transfer transistor Tx, and the select transistor Sx are turned on to reset the unit pixels.
이때 포토다이오드(PD)는 공핍되기 시작하여 포토다이오드에 전하축전 (carrier charging)이 발생하고, 플로팅 확산영역 (FD)은 공급전압(VDD)에 비례하여 전하축전된다.At this time, the photodiode PD starts to deplete, and carrier charging occurs in the photodiode, and the floating diffusion region FD is charged and stored in proportion to the supply voltage VDD.
그후, 트랜스퍼 트랜지스터(Tx)를 오프(OFF)시키고 셀렉트 트랜지스터(Sx)를 온시킨 다음 리셋 트랜지스터(Rx)를 오프시킨다. 이와 같은 동작 상태에서 단위화소 출력단(Out)으로부터 제1 출력전압(V1)을 읽어 버퍼(미도시)에 저장시키고 난 후, 트랜스퍼 트랜지스터(Tx)를 온시켜 빛의 세기에 따라 변화된 포토다이오드의 전하들을 플로팅 확산영역으로 이동시킨 다음, 다시 출력단(Out)에서 제2 출력전압(V2)을 읽어들여 두 전압차 'V1 - V2'에 대한 아날로그 데이터를 디지털 데이터로 변경시키므로 단위화소에 대한 한 동작주기가 완료된다.Thereafter, the transfer transistor Tx is turned off, the select transistor Sx is turned on, and the reset transistor Rx is turned off. In such an operation state, after reading the first output voltage V1 from the unit pixel output terminal Out and storing the first output voltage V1 in a buffer (not shown), the transfer transistor Tx is turned on to change the charge of the photodiode according to the light intensity. The second output voltage V2 is read from the output terminal Out, and the analog data for the two voltage differences 'V1-V2' are converted into digital data. Is completed.
도1b는 이미지센서의 단위화소에서 포토다이오드와 트랜스퍼 트랜지스터(Tx)를 중심으로 그 단면구조를 도시한 도면으로, 포토다이오드를 p/n/p형 포토다이오드로 구성한 경우이다.FIG. 1B is a diagram showing a cross-sectional structure of a photodiode and a transfer transistor Tx in a unit pixel of an image sensor, wherein the photodiode is formed of a p / n / p type photodiode.
도1b를 참조하면 p/n/p 포토다이오드는 p+기판(10)에 에피택셜 성장된 p형 에피층(11)과 필드산화막을 구비하여 있으며, 상기 p형 에피층(11) 내부에 n-이온주입영역(13)이 형성되고, 이 n-이온주입영역(13) 상부와 p형 에피층(11) 표면 하부에 p0이온주입영역(16)이 형성되어 구성된다.Referring to FIG. 1B, a p / n / p photodiode is provided with a p-type epitaxial layer 11 and a field oxide film epitaxially grown on a p + substrate 10 and n inside the p-type epitaxial layer 11. An ion implantation region 13 is formed, and a p 0 ion implantation region 16 is formed above the n − ion implantation region 13 and below the surface of the p-type epilayer 11.
트랜스퍼 트랜지스터(Tx)의 게이트(14)는 그 측벽에 스페이서(15)를 구비하여 이루어지며, 상기 게이트(14)의 일측면에는 플로팅확산영역(Floating Diffusion:FD)(17)이 형성된다.The gate 14 of the transfer transistor Tx includes a spacer 15 on a sidewall thereof, and a floating diffusion region (FD) 17 is formed on one side of the gate 14.
상기한 구조의 포토다이오드의 n-이온주입영역(13)과 p영역(p0이온주입영역, p 형 에피층) 간에 역바이어스가 걸리면, n-이온주입영역(13)과 p영역의 이온주입 농도가 적절히 배합되었을 때 n-이온주입영역(13)이 완전공핍(Fully Depletion) 되면서 n-이온주입영역(13) 하부에 존재하는 p형 에피층(11)과 n-이온주입영역(13) 상부에 존재하는 p0이온주입영역(16)으로 공핍영역이 확장되는 바, 도펀트농도가 상대적으로 낮은 p형 에피층(11)으로 보다 많은 공핍층 확장이 일어난다. 이와같은 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용하게 된다.If a jam occurs with a reverse bias between the ion-implanted region 13 and p region (p 0 ion implantation region, p-type epitaxial layer), n - - n of the photodiode of the above-described structure, the ion implantation area 13 and the ion implantation of the p-region an ion implantation region 13 is fully depleted (fully depletion) as n - - the ion implantation and the n region 13 present in the lower p-type epitaxial layer (11) - n when the concentration is suitably blended ion implantation area 13 As the depletion region extends to the p 0 ion implantation region 16 present in the upper portion, more depletion layer expansion occurs to the p-type epi layer 11 having a relatively low dopant concentration. Such a depletion region can accumulate and store photocharges generated by incident light and use the same to reproduce an image.
이와 같은 공정에 따라 제조된 종래의 이미지센서에서는 암전류에 의한 성능저하 큰 문제로 대두되었는데 암전류에 대해 설명하면 다음과 같다.In the conventional image sensor manufactured according to such a process, the degradation of performance due to the dark current has emerged as a big problem. The dark current will be described as follows.
암전류란 빛이 전혀 없는 상태에서도 포토다이오드에서 플로팅확산영역으로 이동하는 전자에 의해 생성되는데, 이러한 암전류는 주로 실리콘 표면 근저와 필드산화막의 엣지부분에 분포하는 각종 결함들(line defect, point defect, etc)이나 댕글링 본드(Dangling bond)에서 비롯된다고 보고되어 있다.The dark current is generated by electrons moving from the photodiode to the floating diffusion region even in the absence of light. The dark current is mainly distributed at the bottom of the silicon surface and at the edge of the field oxide film (line defects, point defects, etc.). ) And dangling bonds.
도1b에 도시된 단위화소에서 x 표시가 된 부분은 암전류를 유발하는 필드산화막과 활성영역사이의 경계와 실리콘 표면근저 부분을 나타내고 있다. 이 부분에는 결함(defect)이나 댕글링본드의 수가 많기 때문에 암전류가 유발되는 주요한 영역이며 암전류는 현재 CMOS 이미지센서의 수율(yield)을 저하시키는 주요 요인중의 하나이다.In the unit pixel shown in FIG. 1B, the portion marked with x represents the boundary between the field oxide film and the active region and the bottom of the silicon surface that cause the dark current. This area is a major area where dark currents are induced because of the large number of defects or dangling bonds, and dark currents are one of the main factors that lower the yield of current CMOS image sensors.
암전류의 영향을 감소시키기 위하여, p0이온주입영역(16)은 실리콘 표면결함을 격리시키기 위한 목적으로 사용된다. 그러나 종래와 같은 p0이온주입영역 (16) 전하전달특성을 저하시키는 요인으로도 작용하였으며 또한, 필드산화막의 엣지부분에 존재하는 암전류 소스로부터 포토다이오드를 격리시키는데 있어서 한계를 갖는 단점이 있었다.In order to reduce the influence of the dark current, the p 0 ion implantation region 16 is used for the purpose of isolating silicon surface defects. However, as a factor to lower the p 0 ion implantation area 16 in the charge transfer characteristics as in the prior art was also acts Further, there is a disadvantage with the limitations according sikineunde from the dark current source present in the edge portion of the field oxide isolation the photodiode.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 암전류특성과 전하전달특성을 향상시킨 CMOS 이미지센서 및 그 제조방법을 제공함을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a CMOS image sensor having improved dark current characteristics and charge transfer characteristics, and a method of manufacturing the same.
도1a은 CMOS 이미지센서 단위화소의 구성을 도시한 회로도,1A is a circuit diagram showing the configuration of a CMOS image sensor unit pixel;
도1b는 종래기술에 따라 형성된 CMOS 이미지센서의 단위화소에서 트랜지스퍼 트랜지스터와 포토다이오드영역의 단면을 도시한 단면도,1B is a cross-sectional view showing a cross section of a transistor transistor and a photodiode region in a unit pixel of a CMOS image sensor formed according to the prior art;
도2a는 본 발명의 일실시예에 따라 형성된 CMOS 이미지센서의 단위화소에서 트랜지스퍼 트랜지스터와 포토다이오드영역의 단면을 도시한 단면도,2A is a cross-sectional view illustrating a cross section of a transistor transistor and a photodiode region in a unit pixel of a CMOS image sensor formed according to an embodiment of the present invention;
도2b는 본 발명의 일실시예에 따라 형성된 CMOS 이미지센서의 단위화소에서 트랜지스퍼 트랜지스터와 포토다이오드영역의 평면을 도시한 평면도.2B is a plan view showing a plane of a transistor transistor and a photodiode region in a unit pixel of a CMOS image sensor formed according to an embodiment of the present invention;
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
20 : 기판20: substrate
21 : p형 에피층21: p-type epi layer
22 : 필드산화막22: field oxide film
23 : Deep n-이온주입영역23: Deep n - ion implantation region
24 : 트랜스퍼 트랜지스터의 게이트24: gate of the transfer transistor
25 : 게이트 스페이서25: gate spacer
26 : p0이온주입영역26: p 0 ion implantation region
27 : 플로팅확산영역27: floating diffusion area
상기한 목적을 달성하기 위한 본 발명은, 제1 도전형의 기판 상에 형성된 필드산화막; 상기 제1 도전형의 기판상에 형성된 트랜스퍼 트랜지스터의 게이트와 게이트 스페이서; 상기 필드산화막의 일측과 상기 게이트의 일측에 정렬되어, 상기 제1 도전형의 기판내에 형성된 제2 도전형의 이온주입영역; 및 상기 필드산화막의 엣지와 상기 게이트 스페이서에 정렬되어, 상기 기판 표면과 상기 제2 도전형의 이온주입영역 사이에 형성되되, 상기 게이트로부터 상기 필드산화막의 엣지로 갈수록 많아지는 도즈량으로 형성된 제1 도전형의 이온주입영역을 포함하여 이루어진다.The present invention for achieving the above object, the field oxide film formed on the substrate of the first conductivity type; A gate and a gate spacer of a transfer transistor formed on the first conductivity type substrate; A second conductivity type ion implantation region aligned in one side of the field oxide film and one side of the gate, and formed in the substrate of the first conductivity type; And a first portion arranged between the edge of the field oxide film and the gate spacer and formed between the surface of the substrate and the ion implantation region of the second conductivity type, the first dose being formed in an increasing dose amount from the gate to the edge of the field oxide film. It comprises a conductive ion implantation region.
또한, 본 발명은 제1 도전형의 기판 상에 필드산화막을 형성하는 단계; 상기 제1 도전형의 기판상에 트랜스퍼 트랜지스터의 게이트와 게이트 스페이서를 형성하는 단계; 상기 필드산화막의 일측과 상기 게이트의 일측에 정렬되는 제2 도전형의 이온주입영역을 상기 제1 도전형의 기판내에 형성하는 단계; 및 상기 필드산화막의 엣지와 상기 게이트 스페이서에 정렬되어, 상기 기판 표면과 상기 제2 도전형의 이온주입영역 사이에 형성되되, 상기 게이트로부터 상기 필드산화막의 엣지로 갈수록 많아지는 도즈량을 갖는 제1 도전형의 이온주입영역을 형성하는 단계를 포함하여 이루어진다.In addition, the present invention comprises the steps of forming a field oxide film on the substrate of the first conductivity type; Forming a gate and a gate spacer of a transfer transistor on the substrate of the first conductivity type; Forming an ion implantation region of a second conductivity type in the substrate of the first conductivity type aligned with one side of the field oxide film and one side of the gate; And a first amount aligned between the edge of the field oxide film and the gate spacer and formed between the surface of the substrate and the ion implantation region of the second conductivity type, the first dose having an increasing dose from the gate to the edge of the field oxide film. And forming an ion implantation region of a conductive type.
본 발명은 포토다이오드를 구성하는 p0이온주입영역의 도핑프로파일을 변경하여 암전류특성을 향상시킴과 동시에 전하전달특성도 향상시킨 발명이다. 더욱 상세하게는 필드산화막의 엣지부분에 가까운 영역에는 큰 도즈량을 갖는 p0이온주입영역을 형성하고, 트랜스퍼 트랜지스터에 가까운 영역에는 작은 도즈량을 갖는 p0이온주입영역을 형성하여 암전류특성과 전하전달특성을 향상시킨 발명이다.The present invention improves the dark current characteristics by changing the doping profile of the p 0 ion implantation region constituting the photodiode and also improves the charge transfer characteristics. More specifically, the dark current characteristics and the charge to form a p 0 ion implantation region has a smaller dose amount, the area close to the p 0 ions forming the injection zone, and a transfer transistor having a large dose of the near region to the edge portion of the field oxide film The invention improves the transmission characteristics.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도2a는 본 발명의 일실시예에 따라 형성된 CMOS 이미지센서의 단위화소에있어서 트랜지스퍼 트랜지스터와 포토다이오드영역의 단면을 도시한 단면도이고 도2b는 본 발명의 일실시예에 따라 형성된 CMOS 이미지센서의 단위화소에서 트랜지스퍼 트랜지스터와 포토다이오드영역을 도시한 평면도이다.Figure 2a is a cross-sectional view showing a cross-section of the transistor transistor and the photodiode in the unit pixel of the CMOS image sensor formed in accordance with an embodiment of the present invention, Figure 2b is a CMOS image sensor formed in accordance with an embodiment of the present invention Fig. 2 is a plan view showing a transistor transistor and a photodiode region in unit pixels of.
본 발명의 일실시예에 따라 형성된 CMOS 이미지센서에서 포토다이오드를 구성하는 p0이온주입영역의 도핑프로파일은 도2a에 도시된 바와 같다. 즉, 필드산화막(22) 쪽으로 갈수록 p0이온주입영역(26)의 도즈량이 많아지고 트랜스퍼 트랜지스터의 게이트(24) 쪽으로 갈수록 p0이온주입영역(26)의 도즈량은 적어지는 특징을 갖는다.A doping profile of a p 0 ion implantation region constituting a photodiode in a CMOS image sensor formed according to an embodiment of the present invention is illustrated in FIG. 2A. That is, the dose of the p 0 ion implantation region 26 increases toward the field oxide film 22, and the dose of the p 0 ion implantation region 26 decreases toward the gate 24 of the transfer transistor.
전술한 바와 p0이온주입영역은 암전류특성을 향상시키기 위해 사용되는데, 이는 다음과 같은 이유때문이다. 포토다이오드에 광전하가 축적되면 이러한 광전하는 트랜스퍼트랜지스터(24)가 턴온되면서 플로팅확산영역(27)으로 이동하여 이미지재현에 사용된다.As described above, the p 0 ion implantation region is used to improve the dark current characteristic for the following reasons. When photocharges accumulate in the photodiode, the photocharges move to the floating diffusion region 27 while the transfer transistor 24 is turned on and used for image reproduction.
이때, 트랜스퍼트랜지스터(24)는 표면채널을 갖게 형성되며, 따라서 이미지재현에 사용되는 광전하들도 실리콘 표면을 따라서 플로팅확산영역(27)으로 이동한다. 하지만 전술한 바와 같이 실리콘 표면근저에는 암전류를 발생하는 소스가 많이 존재하기 때문에 이러한 전하전달 현상은 암전류특성을 악화시키게 된다.At this time, the transfer transistor 24 is formed to have a surface channel, so that the photocharges used for image reproduction also move to the floating diffusion region 27 along the silicon surface. However, as described above, since there are many sources generating dark current near the silicon surface, such charge transfer phenomenon may deteriorate the dark current characteristics.
이러한 단점을 보완하기 위하여 p0이온주입영역(26)을 에피층(21)의 표면과 n-이온주입영역(23)사이에 형성하게 되면 p0이온주입영역(26)이 암전류의 소스가 되는 표면결함을 감싸주므로 암전류특성의 향상을 가져올 수 있다.A p 0 ion implantation area (26) surface and the n of the epitaxial layer 21 to make up for these disadvantages - Once formed between the ion implantation area (23) p 0 ion implantation region 26 is to be a source of dark current Since it covers the surface defects, it is possible to improve the dark current characteristics.
여기서 p0이온주입영역의 도핑농도가 높을수록 암전류 특성은 향상되나, 이는 반대로 전하운송효율의 저하를 가져온다. 이는 고농도의 p0이온주입영역이 전하가 플로팅확산영역으로 전달되는데 있어서 배리어(barrier)역할을 하기 때문이다.Here, the higher the doping concentration of the p 0 ion implantation region is, the dark current characteristic is improved, but this leads to a decrease in charge transport efficiency. This is because the high concentration of p 0 ion implantation region acts as a barrier for charge transfer to the floating diffusion region.
도2a를 참조하여 본 발명의 일실시예에 따른 제조방법을 설명하면 먼저, p형 기판(20) 상에 저농도의 p형(21) 에피층을 형성한다. p형 에피층(21)을 형성하는 이유는 전술한 바와 같다. 이어서 상기 p형 에피층(21) 상에 필드산화막(22)을 형성하고 트랜스퍼 트랜지스터의 게이트(24)를 형성한다.Referring to FIG. 2A, a manufacturing method according to an exemplary embodiment of the present invention will be described. First, a low concentration p-type 21 epitaxial layer is formed on a p-type substrate 20. The reason for forming the p-type epi layer 21 is as described above. Subsequently, the field oxide film 22 is formed on the p-type epitaxial layer 21, and the gate 24 of the transfer transistor is formed.
이어서 필드산화막(22)의 엣지와 게이트(24)의 일측면에 정렬되는 마스크를 사용한 이온주입공정을 실시하여 n-이온주입영역(23)을 상기 에피층(21) 내부에 형성한다.Subsequently, an ion implantation process using a mask aligned with the edge of the field oxide film 22 and one side of the gate 24 is performed to form an n − ion implantation region 23 inside the epitaxial layer 21.
다음으로, 게이트(24)의 양 측벽에 스페이서(25)를 형성하고 p형 에피층(21)표면과 n- 이온주입영역(23) 사이에 p0이온주입영역(26)을 형성한다. 이와 같이 스페이서(25)를 먼저 형성하게 되면, 스페이서(25) 하부에는 p0이온주입영역(26)이 형성되지 않기 때문에 전하운송효율을 감소시키지 않게 된다.Next, spacers 25 are formed on both sidewalls of the gate 24, and a p 0 ion implantation region 26 is formed between the surface of the p-type epi layer 21 and the n− ion implantation region 23. When the spacer 25 is first formed as described above, since the p 0 ion implantation region 26 is not formed below the spacer 25, the charge transport efficiency is not reduced.
하지만, 본 발명의 일실시예에서는 스페이서(25) 형성공정과 p0이온주입 공정은 순서가 뒤바뀌어도 상관이 없다. 만일, p0이온주입 공정후에 스페이서(25)를 형성하면, p0이온주입영역(26)이 스페이서(25)의 하부에도 존재하게 되는데, 본 발명의 일실시예에서는 트랜스퍼트랜지스터의 게이트 부근에서는 p0이온주입영역의 도즈량이 적기 때문에 전하운송효율을 감소시키지 않는다.However, in an embodiment of the present invention, the spacer 25 forming process and the p 0 ion implantation process may be reversed. If the spacer 25 is formed after the p 0 ion implantation process, the p 0 ion implantation region 26 is also present in the lower portion of the spacer 25. In one embodiment of the present invention, p is formed near the gate of the transfer transistor. Since the dose amount of the zero ion implantation region is small, the charge transport efficiency is not reduced.
본 발명에 따른 p0이온주입영역(26)은 트랜스퍼 트랜지스터의 게이트(24)와 가까운 영역에는 작은 도즈량을 갖고, 필드산화막(22)의 엣지부분에 가까운 영역에는 높은 도즈량을 갖는 도핑프로파일을 갖도록 형성한다.The p 0 ion implantation region 26 according to the present invention has a small dose in a region close to the gate 24 of the transfer transistor, and a doping profile having a high dose in a region near the edge portion of the field oxide film 22. It is formed to have.
이와 같은 도핑프로파일을 갖는 p0이온주입영역(26)의 평면도를 도2b에 도시하였다. 도2b에 도시된 화살표방향으로 도즈량이 증가하는 도핑프로파일을 갖도록 p0이온주입영역을 형성한다.A plan view of the p 0 ion implantation region 26 having such a doping profile is shown in FIG. 2B. The p 0 ion implantation region is formed to have a doping profile in which the dose is increased in the direction of the arrow shown in FIG. 2B.
이와 같은 p0이온주입영역(26)은 큰 틸트(tilt) 각도( 60 ∼ 80°)를 갖는 경사이온주입법을 3면(4면을 갖는 정방형의 포토다이오드영역에서 트랜스퍼 트랜지스터가 형성된 면은 제외)에 대해 수행하면 형성할 수 있다.The p 0 ion implantation region 26 has three tilted ion implantation methods having a large tilt angle (60 to 80 °) (except for the surface where the transfer transistor is formed in the square photodiode region having four surfaces). Can be formed by
또한 이와 같은 p0이온주입영역(26)은 두께가 다른 이온주입마스크를 사용해도 형성할 수 있다. 즉, 게이트쪽에서 필드산화막의 엣지쪽으로 갈수록 두께가 얇아지는 이온주입마스크를 사용한다면 도2b에 도시된 바와 같은 p0이온주입영역(26)을 형성할 수 있다.The p 0 ion implantation region 26 can also be formed by using an ion implantation mask having a different thickness. In other words, if an ion implantation mask that becomes thinner from the gate toward the edge of the field oxide film is used, the p 0 ion implantation region 26 as shown in FIG. 2B can be formed.
또한, 본 발명에서는 트랜스퍼트랜지스터의 게이트(24) 부근에는 적은 도즈량을 갖는 p0이온주입영역(26)을 형성하게 되므로 전하운송효율을 감소시키지 않을 수 있다.In addition, in the present invention, since the p 0 ion implantation region 26 having a small dose is formed near the gate 24 of the transfer transistor, the charge transport efficiency may not be reduced.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
본 발명의 특징에 따르면, 이미지센서의 암전류특성을 향상시키고 전하운송효율을 향상시킬 수 있어 제품의 품질경쟁력을 높이는 효과가 있다.According to the feature of the present invention, it is possible to improve the dark current characteristics of the image sensor and to improve the charge transport efficiency, thereby improving the quality competitiveness of the product.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042651A KR100883758B1 (en) | 2002-07-19 | 2002-07-19 | CMOS image sensor with improved charge transference and dark current characteristics and the mehtod for fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042651A KR100883758B1 (en) | 2002-07-19 | 2002-07-19 | CMOS image sensor with improved charge transference and dark current characteristics and the mehtod for fabricating thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040008913A true KR20040008913A (en) | 2004-01-31 |
| KR100883758B1 KR100883758B1 (en) | 2009-02-12 |
Family
ID=37317902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020042651A KR100883758B1 (en) | 2002-07-19 | 2002-07-19 | CMOS image sensor with improved charge transference and dark current characteristics and the mehtod for fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100883758B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101228368B1 (en) * | 2011-07-29 | 2013-02-01 | 주식회사 동부하이텍 | Image sensor and image sensor manufacturing method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101069103B1 (en) | 2004-07-29 | 2011-09-30 | 크로스텍 캐피탈, 엘엘씨 | Image sensor with improved charge transfer efficiency and method for fabrication thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940010932B1 (en) * | 1991-12-23 | 1994-11-19 | 금성일렉트론주식회사 | Manufacturing method of ccd image sensor |
| JPH05243549A (en) * | 1992-03-02 | 1993-09-21 | Matsushita Electron Corp | Solid-state image sensing device and its manufacture |
| JP2000150857A (en) * | 1998-11-18 | 2000-05-30 | Nec Corp | Solid-state imaging device and manufacture of it |
| KR100293718B1 (en) * | 1998-12-22 | 2001-07-12 | 박종섭 | Improved manufacturing method of image sensor |
| KR20010061353A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Image sensor and method for fabrocating the same |
-
2002
- 2002-07-19 KR KR1020020042651A patent/KR100883758B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101228368B1 (en) * | 2011-07-29 | 2013-02-01 | 주식회사 동부하이텍 | Image sensor and image sensor manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100883758B1 (en) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100381026B1 (en) | CMOS Image sensor capable of increasing punch through voltage and charge integration of photodiode and method for forming the same | |
| KR100461975B1 (en) | Method for forming trench isolation layer in image sensor | |
| CN100557808C (en) | Be used to reduce the imageing sensor and the manufacture method thereof of dark current | |
| US20060108613A1 (en) | CMOS image sensor | |
| KR20040008912A (en) | Hybrid isolation method for Image sensor | |
| US7402479B2 (en) | CMOS image sensor and fabricating method thereof | |
| KR20080023774A (en) | Cmos image sensor using surface field effect | |
| KR20010061353A (en) | Image sensor and method for fabrocating the same | |
| KR100406596B1 (en) | Method for forming image sensor having NPNP photodiode | |
| KR100700269B1 (en) | CMOS image sensor and the method for fabricating thereof | |
| KR20020045165A (en) | Image sensor capable of improving electron transfer and method for forming the same | |
| KR100883758B1 (en) | CMOS image sensor with improved charge transference and dark current characteristics and the mehtod for fabricating thereof | |
| KR20040093295A (en) | Fabricating method for photo diode in cmos image sensor | |
| KR100388459B1 (en) | Image sensor having trench in photodiode area and method for forming the same | |
| KR100436060B1 (en) | CMOS image sensor with effective charge transfer | |
| KR20050039167A (en) | Cmos image sensor and method for fabricating the same | |
| KR20040092737A (en) | Cmos image sensor with improved dead zone characteristics and dark current characteristics and the method for fabricating thereof | |
| KR100813800B1 (en) | Image sensor with improved dark current and saturation characteristic and the method for fabricating the same | |
| KR20030052635A (en) | CMOS Image sensor and method for fabricaing the same | |
| KR20030042308A (en) | CMOS Image sensor and the method for fabricating thereof | |
| KR20040008914A (en) | Method of fabricating CMOS image sensor with reduced dark current | |
| KR100705214B1 (en) | Fabricating method of pinned photodiode in image sensor | |
| KR20040058756A (en) | Unit Pixel in CMOS image sensor and method for fabricating thereof | |
| KR100749270B1 (en) | CMOS Image sensor and method for fabricaing the same | |
| KR100388461B1 (en) | Image sensor capable of improving light sensitivity and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120131 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |