KR20040008467A - 반도체소자의 콘택홀 형성방법 - Google Patents

반도체소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR20040008467A
KR20040008467A KR1020020042106A KR20020042106A KR20040008467A KR 20040008467 A KR20040008467 A KR 20040008467A KR 1020020042106 A KR1020020042106 A KR 1020020042106A KR 20020042106 A KR20020042106 A KR 20020042106A KR 20040008467 A KR20040008467 A KR 20040008467A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
contact hole
mask
gas
Prior art date
Application number
KR1020020042106A
Other languages
English (en)
Inventor
김준동
최동구
이경원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042106A priority Critical patent/KR20040008467A/ko
Publication of KR20040008467A publication Critical patent/KR20040008467A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 자기정렬콘택(self aligned contact, 이하 SAC 라 함) 식각공정으로 콘택홀을 형성하는 경우 CxFy계 가스와 COx계 가스의 혼합가스를 식각가스로 이용함으로써 식각공정 중 경사식각에 의해 식각정지 현상이 발생하거나, 도전배선 상의 식각장벽으로 사용되는 마스크절연막의 손실을 방지하여 콘택 저항을 감소시키는 동시에 후속공정에 대한 공정마진을 확보하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 콘택홀 형성방법{Forming method for contact hole of semiconductor device}
본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 보다 상세하게 자기정렬콘택(self aligned contact, SAC) 방법으로 콘택홀을 형성하는 공정에서 마스크절연막의 손실 및 경사식각현상을 방지하여 콘택 저항 특성을 향상시키는 반도체소자의 콘택홀 형성방법에 관한 것이다.
반도체소자가 고집적화 되어가면서 대부분의 콘택홀은 SAC방법을 이용하여 형성되고 있다.
특히, 최근의 기술 동향에서 SAC방법으로 콘택홀을 형성하는 경우 식각장벽으로 사용하는 물질을 도전배선의 마스크절연막으로 사용하고 있으며, 이때 잔존하는 마스크절연막의 두께는 SAC 페일(fail) 발생에 큰 변수로 작용한다.
상기 SAC 페일의 개선을 위하여 도전배선 형성 시 도전배선의 상부에 존재하는 마스크절연막의 두께를 계속 증가시켜야 하지만, 반도체소자의 고집적화로 인하여 어느 수준 이상은 사용할 수 없다.
또한, 반도체소자의 고집적화로 도전배선의 선폭이 감소하는 시점에서 감광막의 두께는 감소하는데 피식각층이 도전배선의 두께가 증가하기 때문에 마스크절연막의 두께를 증가시키는 경우 도전배선의 형성 과정 자체가 어려워진다는 문제점이 있다.
그러므로 잔존하는 마스크절연막의 절대량을 증가시키기 위하여 많은 연구가 행해지고 있으며, 이러한 연구는 식각선택비 향상을 꾀하는 것으로 진행이 되고 있다.
이러한 식각선택비 향상은 층간절연막과 마스크절연막의 식각이 행해지면서 반응부산물에 의한 하드마스크의 식각방해를 통하여 이루어지고 있다. 이때, 발생하는 반응부산물에 의하여 식각선택비의 향상은 이루어지지만 콘택홀 측벽 보호에 의한 경사식각이 진행되어 콘택홀의 크기는 감소하게 된다.
이러한 현상은 후속 공정에서 중첩 마진(overlap margin)을 감소시키며 콘택 저항을 증가시켜 소자의 전기적 특성에도 악영향을 미친다. 반대로 콘택 저항을 개선하거나 중첩 마진을 개선하기 위해서 식각조건을 조절하면 잔존하는 마스크절연막의 두께가 감소하여 도전배선이 노출되고, 그로 인하여 후속공정으로 형성되는 도전배선과 쇼트되는 등의 SAC 페일이 발생하는 문제점이 있다.
종래에는 SAC 방법으로 콘택홀을 형성하는 경우 CxFy계 화합물과 CxHyFz계 화합물의 혼합가스를 식각가스로 사용하였다.
상기 혼합가스를 식각가스로 사용하는 경우 C-C 또는 C-F 결합의 식각반응물이 생성되고, 상기 식각반응물은 식각장벽으로 사용되었다.
상기한 바와 같이 종래기술에 따른 반도체소자의 콘택홀 형성방법은, 식각반응물이 많이 발생할수록 마스크절연막의 잔존량이 증가하는 대신 콘택홀의 크기가 감소하고, 상기 식각반응물이 감소할수록 마스크절연막의 잔존량이 감소하는 대신 콘택홀의 크기가 증가하고, 상기 식각반응물이 감소하는 경우 하드마스크의 잔존량이 감소하여 SAC 페일이 발생하는 문제점이 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 식각조건을 변경시켜 도전배선 상의 마스크절연막의 손실을 방지하고, 경사식각되는 것을 억제하여 콘택홀의 크기가 감소되지 않는 SAC 공정을 실시함으로써 콘택 저항이 증가하는 것을 방지하고, 소자간의 절연 특성을 향상시키는 반도체소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 콘택홀 형성방법에 의해 형성된 반도체소자의 사진.
도 2a 및 도 2b 는 본 발명에 따른 반도체소자의 콘택홀 형성방법에 의해 형성된 반도체소자의 사진.
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 콘택홀 형성방법은,
소정의 하부구조물이 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
상기 제1층간절연막 상부에 도전층 및 마스크절연막의 적층구조를 형성하는 공정과,
배선으로 예정되는 부분을 보호하는 도전배선 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 마스크절연막패턴 및 도전배선을 형성하는 공정과,
상기 마스크절연막패턴 및 도전배선의 측벽에 절연막 스페이서를 형성하는 공정과,
전체표면 상부에 제2층간절연막을 형성하는 공정과,
콘택마스크를 이용한 사진식각공정으로 상기 제2층간절연막을 자기정렬적으로 식각하여 콘택홀을 형성하되, 상기 콘택홀은 CxFy 계 가스와 산소를 포함하는 가스의 혼합가스를 이용한 식각공정으로 형성하는 공정과,
상기 콘택홀 형성 후 상기 마스크절연막패턴은 증착 두께의 70 ∼ 100% 잔존하는 것과,
상기 CxFy 계 가스는 C2F6, C4F8, C5F8 또는 C4F6인 것과,
상기 산소를 포함하는 가스는 COx 계 가스인 것과,
상기 COx 계 가스는 CO 또는 CO2인 것과,
상기 혼합가스는 CxFy 계 가스와 산소를 포함하는 가스가 1 : 10 ∼ 30 의 비율로 혼합되는 것과,
상기 혼합가스는 CxFy 계 가스와 산소를 포함하는 가스가 1 : 20 의 비율로 혼합되는 것과,
상기 혼합가스의 사용량은 150 ∼ 500sccm인 것과,
상기 산소를 포함하는 가스의 사용량은 3 ∼ 20sccm 인 것과,
상기 식각공정은 RIE 또는 MERIE 타입의 플라즈마 소오스를 사용하는 식각장비를 이용하여 1200 ∼ 2500W의 플라즈마 소오스 파워로 실시하는 것을 제1특징으로 한다.
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 콘택홀 형성방법은,
소정의 하부구조물이 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
상기 제1층간절연막 상부에 도전층 및 마스크절연막의 적층구조를 형성하는 공정과,
배선으로 예정되는 부분을 보호하는 도전배선 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 마스크절연막패턴 및 도전배선을 형성하는 공정과,
상기 마스크절연막패턴 및 도전배선의 측벽에 절연막 스페이서를 형성하는 공정과,
전체표면 상부에 제2층간절연막을 형성하는 공정과,
콘택마스크를 이용한 사진식각공정으로 상기 제2층간절연막을 자기정렬적으로 식각하여 콘택홀을 형성하되, 상기 콘택홀은 CxFy 계 가스와 산소를 포함하는 가스의 혼합가스를 이용한 1단계 식각공정을 실시한 후 CxFy 계 가스와 CHxFy 계 가스의 혼합가스를 이용한 2단계 식각공정을 실시하여 형성하는 공정을 포함하는 것을 제2특징으로 한다.
이하, 본 발명에 따른 반도체소자의 콘택홀 형성방법에 대하여 상세히 설명하기로 한다.
먼저, 반도체기판 상부에 게이트절연막을 형성한다.
다음, 상기 게이트절연막 상부에 게이트전극용 도전층 및 마스크절연막을 형성한다. 이때, 상기 마스크절연막은 질화막으로 형성된 것이다.
그 다음, 게이트전극 마스크를 이용한 사진식각공정으로 상기 마스크절연막과 게이트전극용 도전층 및 게이트절연막을 식각하여 마스크절연막패턴, 게이트전극 및 게이트절연막패턴의 적층구조를 형성한다.
다음, 상기 적층구조의 측벽에 절연막 스페이서를 형성한다. 이때, 상기 절연막 스페이서는 질화막으로 형성된 것이다.
그 다음, 전체표면 상부에 층간절연막을 형성한다. 이때, 상기 층간절연막은 산화막 계열의 물질을 이용하여 형성된 것이다.
다음, 상기 층간절연막 상부에 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성한다.
그 다음, 상기 감광막패턴을 식각마스크로 층간절연막을 식각하여 콘택홀을 형성한다.
이때, 상기 식각공정은 CxFy 계 가스와 산소를 포함하는 가스의 혼합가스를 식각가스로 이용하여 실시되며, 상기 CxFy 계 가스는 C2F6, C4F8, C5F8 또는 C4F6이고, 상기 산소를 포함하는 가스는 CO 또는 CO2등의 COx 계 가스이다.
여기서, 상기 COx 계 가스는 식각공정 시 COx에서 해리된 C에 의해 산화막과 질화막 간의 식각선택비 차이를 증가시켜 질화막으로 형성된 마스크절연막패턴의손실을 방지하고, 식각폴리머의 발생을 감소시켜 콘택홀이 경사식각되는 것을 방지한다.
상기 CxFy 계 가스와 산소를 포함하는 가스는 1 : 10 ∼ 30 의 비율로 혼합되며, 바람직하게는 1 : 20 의 비율로 혼합된다. 이때, 상기 혼합가스의 사용량은 150 ∼ 500sccm이 사용되며, 그 중에서도 상기 산소를 포함하는 가스의 사용량은 3 ∼ 20sccm 이 사용된다.
그리고, 상기 식각공정은 RIE(reactive ion etching) 또는 MERIE(magnetic enhancement reactive ion etching) 타입(type)의 플라즈마 소오스(plasma source)를 사용하는 식각장비를 이용하여 1200 ∼ 2500W의 플라즈마 소오스 파워로 실시된다.
상기 콘택홀 형성 후 상기 마스크절연막패턴은 증착 두께의 70 ∼ 100%가 잔존한다.
첨부된 도 1a 는 종래기술에 따른 반도체소자의 콘택홀 형성방법에 의해 형성된 콘택홀(ⓐ)을 도시하고, 도 2a 는 본 발명에 따른 반도체소자의 콘택홀 형성방법에 의해 형성된 콘택홀(ⓑ)을 도시하는 사진으로서, 본 발명에 따른 식각가스를 이용하여 형성된 콘택홀의 크기가 더 큰 것을 알 수 있다.(ⓐ<ⓑ)
또한, 도 1b 는 종래기술에 따른 식각공정 후 반도체소자의 사진이고, 도 2b 는 본 발명에 따른 식각공정 후 반도체소자의 사진으로서, 도전배선 상의 마스크절연막패턴의 잔존량은 거의 변화 없음을 알 수 있다.
본 발명의 다른 실시예로로서, CxFy 계 가스와 산소를 포함하는 가스의 혼합가스를 이용한 1단계 식각공정을 실시한 후 CxFy 계 가스와 CHxFy 계 가스의 혼합가스를 이용한 2단계 식각공정을 실시하는 방법도 있다.
한편, 상기한 반도체소자의 콘택홀 형성방법은 비트라인 콘택, 저장전극 콘택 및 금속배선 콘택 형성공정에 모두 적용할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 콘택홀 형성방법은, SAC 식각공정으로 콘택홀을 형성하는 경우 CxFy계 가스와 COx계 가스의 혼합가스를 식각가스로 이용함으로써 식각공정 중 경사식각에 의해 식각정지 현상이 발생하거나, 도전배선 상의 식각장벽으로 사용되는 마스크절연막의 손실을 방지하여 콘택 저항을 감소시키는 동시에 후속공정에 대한 공정마진을 확보하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (11)

  1. 소정의 하부구조물이 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
    상기 제1층간절연막 상부에 도전층 및 마스크절연막의 적층구조를 형성하는 공정과,
    배선으로 예정되는 부분을 보호하는 도전배선 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 마스크절연막패턴 및 도전배선을 형성하는 공정과,
    상기 마스크절연막패턴 및 도전배선의 측벽에 절연막 스페이서를 형성하는 공정과,
    전체표면 상부에 제2층간절연막을 형성하는 공정과,
    콘택마스크를 이용한 사진식각공정으로 상기 제2층간절연막을 자기정렬적으로 식각하여 콘택홀을 형성하되, 상기 콘택홀은 CxFy 계 가스와 산소를 포함하는 가스의 혼합가스를 이용한 식각공정으로 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 콘택홀 형성 후 상기 마스크절연막패턴은 증착 두께의 70 ∼ 100% 잔존하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  3. 제 1 항에 있어서,
    상기 CxFy 계 가스는 C2F6, C4F8, C5F8 또는 C4F6인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  4. 제 1 항에 있어서,
    상기 산소를 포함하는 가스는 COx 계 가스인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  5. 제 1 항에 있어서,
    상기 COx 계 가스는 CO 또는 CO2인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  6. 제 1 항에 있어서,
    상기 혼합가스는 CxFy 계 가스와 산소를 포함하는 가스가 1 : 10 ∼ 30 의 비율로 혼합되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  7. 제 1 항에 있어서,
    상기 혼합가스는 CxFy 계 가스와 산소를 포함하는 가스가 1 : 20 의 비율로 혼합되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  8. 제 1 항에 있어서,
    상기 혼합가스의 사용량은 150 ∼ 500sccm인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  9. 제 1 항에 있어서,
    상기 산소를 포함하는 가스의 사용량은 3 ∼ 20sccm 인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  10. 제 1 항에 있어서,
    상기 식각공정은 RIE(reactive ion etching) 또는 MERIE(magnetic enhancement reactive ion etching) 타입의 플라즈마 소오스를 사용하는 식각장비를 이용하여 1200 ∼ 2500W의 플라즈마 소오스 파워로 실시하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  11. 소정의 하부구조물이 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
    상기 제1층간절연막 상부에 도전층 및 마스크절연막의 적층구조를 형성하는 공정과,
    배선으로 예정되는 부분을 보호하는 도전배선 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 마스크절연막패턴 및 도전배선을 형성하는 공정과,
    상기 마스크절연막패턴 및 도전배선의 측벽에 절연막 스페이서를 형성하는 공정과,
    전체표면 상부에 제2층간절연막을 형성하는 공정과,
    콘택마스크를 이용한 사진식각공정으로 상기 제2층간절연막을 자기정렬적으로 식각하여 콘택홀을 형성하되, 상기 콘택홀은 CxFy 계 가스와 산소를 포함하는 가스의 혼합가스를 이용한 1단계 식각공정을 실시한 후 CxFy 계 가스와 CHxFy 계 가스의 혼합가스를 이용한 2단계 식각공정을 실시하여 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.
KR1020020042106A 2002-07-18 2002-07-18 반도체소자의 콘택홀 형성방법 KR20040008467A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042106A KR20040008467A (ko) 2002-07-18 2002-07-18 반도체소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042106A KR20040008467A (ko) 2002-07-18 2002-07-18 반도체소자의 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR20040008467A true KR20040008467A (ko) 2004-01-31

Family

ID=37317527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042106A KR20040008467A (ko) 2002-07-18 2002-07-18 반도체소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR20040008467A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335611A (ja) * 1994-06-06 1995-12-22 Hitachi Ltd プラズマエッチング方法
KR970018102A (ko) * 1995-09-21 1997-04-30 김광호 높은 종횡비(High aspect ratio)를 갖는 스몰 콘택홀의 형성 방법
JPH1012617A (ja) * 1996-06-26 1998-01-16 Mitsubishi Electric Corp 集積回路の配線およびその製造方法
JPH1187324A (ja) * 1997-09-04 1999-03-30 Hitachi Ltd プラズマ処理方法
WO2002039494A1 (fr) * 2000-11-08 2002-05-16 Daikin Industries, Ltd. Gaz de gravure seche et procede de gravure seche

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335611A (ja) * 1994-06-06 1995-12-22 Hitachi Ltd プラズマエッチング方法
KR970018102A (ko) * 1995-09-21 1997-04-30 김광호 높은 종횡비(High aspect ratio)를 갖는 스몰 콘택홀의 형성 방법
JPH1012617A (ja) * 1996-06-26 1998-01-16 Mitsubishi Electric Corp 集積回路の配線およびその製造方法
JPH1187324A (ja) * 1997-09-04 1999-03-30 Hitachi Ltd プラズマ処理方法
WO2002039494A1 (fr) * 2000-11-08 2002-05-16 Daikin Industries, Ltd. Gaz de gravure seche et procede de gravure seche

Similar Documents

Publication Publication Date Title
US6716766B2 (en) Process variation resistant self aligned contact etch
KR100512904B1 (ko) 반도체소자의 제조방법
US6083845A (en) Etching method
US7381640B2 (en) Method of forming metal line and contact plug of flash memory device
KR20040022996A (ko) 브롬화수소(ＨＢｒ) 및 헬륨(Ｈｅ) 가스를 사용한 부유게이트 패턴 형성방법 및 이를 이용하는 플래쉬 메모리장치 제조방법
KR20040008467A (ko) 반도체소자의 콘택홀 형성방법
KR100546092B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20020017845A (ko) 반도체소자의 비트라인 형성방법
KR100510067B1 (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100919675B1 (ko) 반도체소자 제조 방법
KR20030041550A (ko) 반도체소자의 제조 방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100276562B1 (ko) 반도체소자의콘택홀형성방법
KR20040038049A (ko) 반도체 소자의 콘택 형성 방법
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100372770B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100440077B1 (ko) 반도체 소자의 제조 방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100792372B1 (ko) 반도체 소자 제조 방법
KR20070089539A (ko) 반도체소자의 자기정렬콘택 식각 방법
KR20030002110A (ko) 자기정렬콘택 플러그의 형성 방법
KR20040028242A (ko) 반도체소자의 제조방법
KR20000044955A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application