KR20040004080A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20040004080A KR20040004080A KR1020030043419A KR20030043419A KR20040004080A KR 20040004080 A KR20040004080 A KR 20040004080A KR 1020030043419 A KR1020030043419 A KR 1020030043419A KR 20030043419 A KR20030043419 A KR 20030043419A KR 20040004080 A KR20040004080 A KR 20040004080A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- transistors
- power protection
- protection element
- gate dielectric
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 59
- 238000005468 ion implantation Methods 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 58
- 229920002120 photoresistant polymer Polymers 0.000 description 31
- 230000006870 function Effects 0.000 description 16
- 229910052796 boron Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- -1 Si 3 N 4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (18)
- 기판; 및동일한 전원에 의해 발생되는 전압에 의해 동작되고, 상기 기판 상에 형성된 다수의 트랜지스터를 포함하고상기 트랜지스터 각각은 게이트 유전층을 구비하고, 상기 다수의 트랜지스터는 서로 상이한 트랜지스터 두께를 가지며,가장 얇은 게이트 유전층을 갖는 상기 다수의 트랜지스터중 하나는 전원 보호 소자로서 기능하도록 선택되는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서,상기 전원 보호 소자로서 기능하도록 선택된 상기 트랜지스터의 임계 전압은, 상기 선택된 트랜지스터 이외의 나머지 상기 다수의 트랜지스터보다 얇거나 상기 선택된 트랜지스터와 동일한 게이트 유전층 두께를 갖는 트랜지스터의 임계 전압보다 높게 설정되는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서,상기 다수의 트랜지스터는 상이한 막두께를 갖는 두 개 이상의 게이트 유전층을 형성하기 위한 다중-산화 공정을 통해 제조되고, 상기 다수의 트랜지스터는 서로 상이한 게이트 유전층의 두께와 임계 전압의 조합을 갖는 세종류 이상의 트랜지스터를 포함하는 것을 특징으로 하는 반도체 장치.
- 제 2항에 있어서,상기 다수의 트랜지스터는 상이한 막두께를 갖는 두 개 이상의 게이트 유전층을 형성하기 위한 다중-산화 공정을 통해 제조되고, 상기 다수의 트랜지스터는 서로 상이한 게이트 유전층의 두께와 임계 전압의 조합을 갖는 세종류 이상의 트랜지스터를 포함하는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서,상기 다수의 트랜지스터는 I/O부에 의해 둘러싸인 내부 회로에 배치되는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서,상기 다수의 트랜지스터는 고속 처리형 트랜지스터와 저전력 소모형 트랜지스터를 포함하고, 상기 전원 보호 소자로서 기능하도록 선택된 상기 트랜지스터는 상기 고속 처리형 트랜지스터보다 높은 임계 전압을 갖는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서,상기 다수의 트랜지스터는 고속 처리형 트랜지스터와 저전력 소모형 트랜지스터를 포함하고, 상기 전원 보호 소자로서 기능하도록 선택된 상기 트랜지스터는 상기 고속 처리형 트랜지스터보다 얇거나 동일한 유전층 두께를 갖는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서,상기 다수의 트랜지스터는 고속 처리형 트랜지스터와 저전력 소모형 트랜지스터를 포함하고, 상기 전원 보호 소자로서 기능하도록 선택된 상기 트랜지스터의 리크 전류는 상기 고속 처리형 트랜지스터보다 적은 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서,상기 다수의 트랜지스터는 고속 처리형 트랜지스터와 저전력 소모형 트랜지스터를 포함하고, 상기 전원 보호 소자로서 기능하도록 선택된 상기 트랜지스터는 상기 고속 처리형 트랜지스터보다 높은 임계 전압을 갖고, 상기 전원 보호 소자로서 기능하도록 선택된 상기 트랜지스터는 상기 고속 처리형 트랜지스터보다 얇거나 동일한 유전층 두께를 갖는 것을 특징으로 하는 반도체 장치.
- 제 9항에 있어서,상기 다수의 트랜지스터는 I/O부에 의해 둘러싸인 내부 회로에 배치되는 것을 특징으로 하는 반도체 장치.
- 기판 상에 독립적으로 설정된 막두께의 게이트 유전층을 갖는 다수의 트랜지스터군을 형성하는 단계를 포함하고, 상기 트랜지스터 중 하나는 추가 공정 없이 상기 내부 회로 형성 단계 중에 전원 보호 소자로서 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 11항에 있어서,가장 얇은 게이트 유전층을 갖는 상기 트랜지스터 중 하나는 상기 전원 보호 소자로서 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 11항에 있어서,상기 내부 회로 형성 단계는 상기 트랜지스터 중 적어도 하나 및 상기 전원 보호 소자의 게이트 유전층을 동시에 형성하는 단계를 포함하고, 상기 전원 보호 소자의 채널 도즈량은 상기 트랜지스터중 적어도 하나에 대한 채널 도즈량보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 12항에 있어서,상기 내부 회로 형성 단계는 상기 트랜지스터 중 적어도 하나 및 상기 전원 보호 소자의 게이트 유전층을 동시에 형성하는 단계를 포함하고, 상기 전원 보호 소자의 채널 도즈량은 상기 트랜지스터중 적어도 하나에 대한 채널 도즈량보다 큰것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 11항에 있어서,상기 전원 보호 소자에 대한 상기 채널 도즈량은 상기 내부 회로에 포함된 상기 두 개 이상의 트랜지스터에 대한 총 채널 도즈량과 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 12항에 있어서,상기 전원 보호 소자에 대한 상기 채널 도즈량은 상기 내부 회로에 포함된 상기 두 개 이상의 트랜지스터에 대한 총 채널 도즈량과 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 11항에 있어서.상기 내부 회로 형성 단계는,상기 트랜지스터에 포함된 상기 전원 보호 소자 이외의 제 1의 트랜지스터의 제 1의 형성 영역 내에 제 1의 불순물 이온 주입을 수행하는 단계; 및상기 트랜지스터에 포함된 상기 제 1의 트랜지스터 또는 상기 전원 보호 소자 이외의 제 2의 트랜지스터의 제 1의 형성 영역 내에 제 2의 불순물 이온 주입을 수행하는 단계를 포함하고.상기 제 1의 불순물 이온 주입과 상기 제 2의 불순물 이온 주입은 상기 전원보호 소자의 임계 전압을 조정하기 위해 상기 전원 보호 소자의 영역 내에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 12항에 있어서,상기 내부 회로 형성 단계는,상기 트랜지스터에 포함된 상기 전원 보호 소자 이외의 제 1의 트랜지스터의 제 1의 형성 영역 내에 제 1의 불순물 이온 주입을 수행하는 단계; 및상기 트랜지스터에 포함된 상기 제 1의 트랜지스터 또는 상기 전원 보호 소자 이외의 제 2의 트랜지스터의 제 1의 형성 영역 내에 제 2의 불순물 이온 주입을 수행하는 단계를 포함하고.상기 제 1의 불순물 이온 주입과 상기 제 2의 불순물 이온 주입은 상기 전원 보호 소자의 임계 전압을 조정하기 위해 상기 전원 보호 소자의 영역 내에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2002-00193018 | 2002-07-02 | ||
JP2002193018A JP4302943B2 (ja) | 2002-07-02 | 2002-07-02 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040004080A true KR20040004080A (ko) | 2004-01-13 |
KR100529759B1 KR100529759B1 (ko) | 2005-11-17 |
Family
ID=29996990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0043419A KR100529759B1 (ko) | 2002-07-02 | 2003-06-30 | 반도체 장치 및 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6891210B2 (ko) |
JP (1) | JP4302943B2 (ko) |
KR (1) | KR100529759B1 (ko) |
CN (1) | CN1253945C (ko) |
TW (1) | TWI248191B (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003093347A1 (fr) * | 2002-04-30 | 2003-11-13 | Sanyo Chemical Industries, Ltd. | Constituant de polyol pour la formation de polyurethanne comportant un diol anionique et composition |
JP2006059880A (ja) * | 2004-08-17 | 2006-03-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR101058445B1 (ko) | 2005-05-23 | 2011-08-24 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 |
DE102005062026A1 (de) * | 2005-12-22 | 2007-06-28 | Basf Ag | Verfahren der heterogen katalysierten partiellen Gasphasenoxidation von Propylen zu Acrylsäure |
JP4898517B2 (ja) * | 2007-03-27 | 2012-03-14 | シャープ株式会社 | 半導体装置の製造方法 |
US7718496B2 (en) * | 2007-10-30 | 2010-05-18 | International Business Machines Corporation | Techniques for enabling multiple Vt devices using high-K metal gate stacks |
US7916571B2 (en) * | 2008-05-21 | 2011-03-29 | Qualcomm Incorporated | Apparatus for implementing multiple integrated circuits using different gate oxide thicknesses on a single integrated circuit die |
JP5202473B2 (ja) * | 2009-08-18 | 2013-06-05 | シャープ株式会社 | 半導体装置の製造方法 |
JP6513450B2 (ja) * | 2015-03-26 | 2019-05-15 | 三重富士通セミコンダクター株式会社 | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2662303A1 (fr) * | 1990-05-17 | 1991-11-22 | Hello Sa | Transistor mos a tension de seuil elevee. |
US5646808A (en) * | 1994-08-05 | 1997-07-08 | Kawasaki Steel Corporation | Electrostatic breakdown protection circuit for a semiconductor integrated circuit device |
US6137144A (en) * | 1998-04-08 | 2000-10-24 | Texas Instruments Incorporated | On-chip ESD protection in dual voltage CMOS |
US6268250B1 (en) * | 1999-05-14 | 2001-07-31 | Micron Technology, Inc. | Efficient fabrication process for dual well type structures |
JP2001015704A (ja) * | 1999-06-29 | 2001-01-19 | Hitachi Ltd | 半導体集積回路 |
US6198140B1 (en) * | 1999-09-08 | 2001-03-06 | Denso Corporation | Semiconductor device including several transistors and method of manufacturing the same |
JP2001339047A (ja) * | 2000-05-29 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002009168A (ja) * | 2000-06-19 | 2002-01-11 | Nec Corp | 半導体装置及びその製造方法 |
US6465308B1 (en) * | 2001-05-24 | 2002-10-15 | Taiwan Semiconductor Manufacturing Company | Tunable threshold voltage of a thick field oxide ESD protection device with a N-field implant |
US6573568B2 (en) * | 2001-06-01 | 2003-06-03 | Winbond Electronics Corp. | ESD protection devices and methods for reducing trigger voltage |
-
2002
- 2002-07-02 JP JP2002193018A patent/JP4302943B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-27 US US10/606,836 patent/US6891210B2/en not_active Expired - Lifetime
- 2003-06-30 KR KR10-2003-0043419A patent/KR100529759B1/ko active IP Right Grant
- 2003-07-02 CN CNB031482988A patent/CN1253945C/zh not_active Expired - Fee Related
- 2003-07-02 TW TW092118071A patent/TWI248191B/zh not_active IP Right Cessation
-
2005
- 2005-04-04 US US11/097,119 patent/US20050168895A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN1471174A (zh) | 2004-01-28 |
TW200403833A (en) | 2004-03-01 |
JP4302943B2 (ja) | 2009-07-29 |
US20040004229A1 (en) | 2004-01-08 |
CN1253945C (zh) | 2006-04-26 |
US6891210B2 (en) | 2005-05-10 |
US20050168895A1 (en) | 2005-08-04 |
TWI248191B (en) | 2006-01-21 |
JP2004039775A (ja) | 2004-02-05 |
KR100529759B1 (ko) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7605041B2 (en) | Semiconductor device and its manufacture method | |
US7259428B2 (en) | Semiconductor device using SOI structure having a triple-well region | |
US20150102418A1 (en) | Semiconductor device and method for manufacturing the device | |
US20030119229A1 (en) | Method for fabricating a high-voltage high-power integrated circuit device | |
US7485925B2 (en) | High voltage metal oxide semiconductor transistor and fabricating method thereof | |
US20050168895A1 (en) | Method of manufacturing a semiconductor device having a protection circuit | |
US6821840B2 (en) | Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area | |
US8946799B2 (en) | Silicon controlled rectifier with stress-enhanced adjustable trigger voltage | |
US8729641B2 (en) | Semiconductor device | |
US20050045959A1 (en) | Semiconductor intergrated circuit device and manufacturing method thereof | |
KR20050004285A (ko) | 벌크 실리콘 기판에 강화된, 자기정렬 유전체 영역들을가지는 soi 반도체 디바이스 제조 방법 | |
KR930009132B1 (ko) | 초고집적 반도체 메모리장치의 제조방법 | |
US6667524B1 (en) | Semiconductor device with a plurality of semiconductor elements | |
KR100710194B1 (ko) | 고전압 반도체소자의 제조방법 | |
KR100344489B1 (ko) | 반도체집적회로장치의제조방법 | |
JP5148814B2 (ja) | 漏れ電流を減少させ、単位面積あたりのキャパシタンスを改善した、電界効果トランジスタおよび受動コンデンサを有する半導体装置 | |
JP2009170494A (ja) | 半導体装置 | |
US20060170040A1 (en) | Semiconductor device, semiconductor integrated circuit device, and semiconductor device fabrication method | |
US20060148185A1 (en) | Method for manufacturing high voltage transistor | |
KR100311177B1 (ko) | 반도체장치의 제조방법 | |
KR19990057380A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
US20030222289A1 (en) | Semiconductor device and method of fabricating the same | |
JP4015086B2 (ja) | 半導体装置の製造方法 | |
KR20010045183A (ko) | 반도체장치의 cmos 듀얼 게이트전극 제조방법 | |
CN117766563A (zh) | 晶体管结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121023 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131022 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 14 |