KR20040003958A - In plane switching liquid crystal display device and method of fabrication thereof - Google Patents
In plane switching liquid crystal display device and method of fabrication thereof Download PDFInfo
- Publication number
- KR20040003958A KR20040003958A KR1020020038988A KR20020038988A KR20040003958A KR 20040003958 A KR20040003958 A KR 20040003958A KR 1020020038988 A KR1020020038988 A KR 1020020038988A KR 20020038988 A KR20020038988 A KR 20020038988A KR 20040003958 A KR20040003958 A KR 20040003958A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- liquid crystal
- substrate
- line
- crystal display
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B22—CASTING; POWDER METALLURGY
- B22D—CASTING OF METALS; CASTING OF OTHER SUBSTANCES BY THE SAME PROCESSES OR DEVICES
- B22D43/00—Mechanical cleaning, e.g. skimming of molten metals
- B22D43/005—Removing slag from a molten metal surface
Landscapes
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
Abstract
Description
본 발명은 액정표시소자에 관한 것으로, 특히 액정층 내에서 균일한 횡전계의 형성이 가능한 횡전계방식 액정 표시소자 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a transverse electric field type liquid crystal display device capable of forming a uniform transverse electric field in a liquid crystal layer and a method of manufacturing the same.
일반적으로, 액정 표시소자는 매트릭스(matrix) 형태로 배열된 액정 셀들에 화상정보에 따른 데이터 신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시소자이다.In general, a liquid crystal display device displays a desired image by separately supplying data signals according to image information to liquid crystal cells arranged in a matrix, and adjusting light transmittance of the liquid crystal cells. to be.
따라서, 액정 표시소자는 화소 단위의 액정 셀들이 매트릭스 형태로 배열되는 액정패널과; 상기 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)를 구비한다.Accordingly, the liquid crystal display device includes a liquid crystal panel in which liquid crystal cells in pixel units are arranged in a matrix form; A driver integrated circuit (IC) for driving the liquid crystal cells is provided.
상기 액정패널은 서로 대향하는 컬러필터(color filter) 기판 및 박막트랜지스터 어레이 기판과, 그 컬러필터 기판 및 박막트랜지스터 어레이 기판의 이격 간격에 충진된 액정층으로 구성된다.The liquid crystal panel includes a color filter substrate and a thin film transistor array substrate facing each other, and a liquid crystal layer filled in spaced intervals between the color filter substrate and the thin film transistor array substrate.
그리고, 상기 액정패널의 박막트랜지스터 어레이 기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 데이터 배선들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 게이트 배선들이 서로 직교하며, 이들 데이터 배선들과 게이트 배선들의 교차부마다 액정 셀들이 정의된다. 또한, 상기 데이터 배선들과 게이트 배선들의 일단부에는 상기 데이터 드라이버 집적회로와 게이트 드라이버 집적회로로부터 데이터 신호와 주사신호가 인가되는 데이터 패드와 게이트 패드가 구비된다.On the thin film transistor array substrate of the liquid crystal panel, data lines for transmitting a data signal supplied from a data driver integrated circuit to the liquid crystal cells, and gate lines for transmitting a scan signal supplied from the gate driver integrated circuit to the liquid crystal cells. Are orthogonal to each other, and liquid crystal cells are defined at each intersection of these data lines and the gate lines. One end of the data lines and the gate lines may include a data pad and a gate pad to which a data signal and a scan signal are applied from the data driver integrated circuit and the gate driver integrated circuit.
상기 게이트 드라이버 집적회로는 게이트 배선들에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.The gate driver integrated circuit sequentially supplies scanning signals to the gate lines so that the liquid crystal cells arranged in a matrix form are sequentially selected one by one, and the selected one line of liquid crystal cells is selected from the data driver integrated circuit. The data signal is supplied.
고화질, 저전력의 표시소자로서 주로 사용되는 트위스트네마틱 모드(twisted nematic mode) 액정 표시소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절율 이방성(refractive anisotropy)에 기인하는 것으로, 기판과 수평하게 배향된 액정분자가 액정패널(liquid crystal display panel)에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.The twisted nematic mode liquid crystal display device, which is mainly used as a display device of high quality and low power, has a short viewing angle. This is due to the refractive anisotropy of the liquid crystal molecules, because the liquid crystal molecules oriented horizontally with the substrate are oriented almost perpendicular to the substrate when a voltage is applied to the liquid crystal display panel.
따라서, 액정분자를 기판과 거의 수평한 방향으로 배향하여 시야각 문제를 해결하는 횡전계방식 액정 표시소자(In Plane Switching mode LCD)가 최근에 활발하게 연구되고 있다.Accordingly, in-plane switching mode LCD (LCD), which solves the viewing angle problem by aligning liquid crystal molecules in a substantially horizontal direction with a substrate, has been actively studied in recent years.
일반적으로, 횡전계방식 액정 표시소자는 칼라필터가 형성된 상부 기판과 박막트랜지스터와 공통전극 및 화소전극이 함께 형성된 하부기판과 그 사이에 형성된 액정층으로 구성된다.In general, a transverse electric field type liquid crystal display device includes an upper substrate having a color filter, a thin film transistor, a lower substrate having a common electrode and a pixel electrode formed thereon, and a liquid crystal layer formed therebetween.
도 1은 일반적인 횡전계방식 액정 표시소자의 박막트랜지스터 어레이 기판을 도시한 평면도이다.1 is a plan view illustrating a thin film transistor array substrate of a general transverse electric field type liquid crystal display device.
도면에 도시한 바와 같이, 제 1기판 위에 게이트 라인(1) 및 데이터 라인(2)이 종횡으로 배열되어 화소영역을 정의한다. 실제의 액정표시장치에서는 n개의 게이트 라인(1)과 m개의 데이터 라인(2)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소만을 나타내었다. 게이트 라인(1)과 데이터 라인(2)의 교차점에는 게이트 전극(5), 반도체층(15) 및 소스/드레인 전극(6a,6b)으로 이루어진 박막트랜지스터(thin film transistor)가 배치되어 있으며, 화소영역 내에 상기한 게이트 라인(1)과 대략 평행하게 공통 라인(3)이 배열되어 있다. 또한, 화소 내에는 서로 평행하게 배열되어 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 화소전극(8)과 공통전극(9)이 형성되어 있다. 화소전극(8)은 박막트랜지스터의 드레인 전극(6b)에 연결되고 공통전극(9)은 공통 라인(3)에 연결되어 박막트랜지스터를 통해 외부로부터의 전압이 인가되어 양전극(8, 9) 사이에 횡전계가 발생한다.As shown in the figure, the gate line 1 and the data line 2 are vertically and horizontally arranged on the first substrate to define the pixel region. In an actual liquid crystal display device, n gate lines 1 and m data lines 2 intersect with n x m pixels, but only one pixel is shown in the figure for simplicity. At the intersection of the gate line 1 and the data line 2, a thin film transistor composed of the gate electrode 5, the semiconductor layer 15, and the source / drain electrodes 6a and 6b is disposed, and the pixel is disposed. The common line 3 is arranged in a region substantially parallel to the above-described gate line 1. In addition, at least one pair of electrodes arranged in parallel with each other to switch the liquid crystal molecules, that is, the pixel electrode 8 and the common electrode 9, is formed. The pixel electrode 8 is connected to the drain electrode 6b of the thin film transistor, and the common electrode 9 is connected to the common line 3 so that a voltage from the outside is applied through the thin film transistor to between the positive electrodes 8 and 9. A lateral electric field occurs.
도 2는 도 1의 I-I선의 단면도로써, 칼라필터 기판 및 액정층을 포함하는 단면을 도시한 것이다.FIG. 2 is a cross-sectional view taken along line I-I of FIG. 1 and illustrates a cross section including a color filter substrate and a liquid crystal layer.
도면에 도시한 바와 같이, 투명한 기판(7)위에 형성된 박막트랜지스터, 공통전극(9) 및 화소전극(8)을 포함하는 박막트랜지스터 기판(10)과 투명한 기판(26) 위에 형성된 광차단막(21), 칼라필터(23) 및 오버코트막(25)을 포함하는 칼라필터 기판(20)이 그 사이에 충진된 액정층(30)을 사이에 두고, 액정층 사이에 배치된 스페이서(31)에 의해서 일정한 셀갭을 유지하고 있다.As shown in the figure, the thin film transistor substrate 10 including the thin film transistor, the common electrode 9 and the pixel electrode 8 formed on the transparent substrate 7 and the light blocking film 21 formed on the transparent substrate 26 The color filter substrate 20 including the color filter 23 and the overcoat film 25 is fixed by the spacer 31 disposed between the liquid crystal layers, with the liquid crystal layer 30 filled therebetween. The cell gap is maintained.
박막트랜지스터는 게이트 전극(5), 소스/드레인 전극(6a,6b) 및 반도체층(15)과 오믹콘택층(14)으로 이루어진 액티브층을 포함하고, 상기 게이트 전극(5)과 반도체층(15) 사이에는 이들 간의 절연을 위하여 게이트 절연막(11)이개재되어 있다.The thin film transistor includes a gate electrode 5, source / drain electrodes 6a and 6b, and an active layer including a semiconductor layer 15 and an ohmic contact layer 14. The gate electrode 5 and the semiconductor layer 15 ) Is interposed between the gate insulating film 11 for insulation therebetween.
또한, 화소영역에는 박막트랜지스터의 게이트 전극 형성시 함께 형성된 공통전극(9)과 소스/드레인 전극(6a/6b) 형성시 함께 형성된 화소전극(8)이 상기 공통전극(9)과 일정 간격 떨어져 형성되어 있으며, 박막트랜지스터 및 화소 영역 상부의 전면에 걸쳐서 보호막(13)이 형성되어 있다.In the pixel region, the common electrode 9 formed together when forming the gate electrode of the thin film transistor and the pixel electrode 8 formed together when forming the source / drain electrodes 6a / 6b are formed to be spaced apart from the common electrode 9 by a predetermined distance. The protective film 13 is formed over the entire surface of the thin film transistor and the upper portion of the pixel region.
상기 박막트랜지스터에 전압을 인가되면, 공통전극(9)과 화소전극(8) 사이에 횡전계가 형성되고, 이러한 횡전계에 의해 액정은 전계방향으로 배열된다. 그러나, 공통전극(9) 및 화소전극(8)이 하부기판에만 형성되어 있기 때문에 상기 두 전극에 의한 전계는 상부기판 쪽으로 갈수록 약해져 상부기판에 근접하는 액정은 하부기판에 근접하는 액정에 비하여 약한 전계의 영향을 받게되는 문제점이 있었다.When a voltage is applied to the thin film transistor, a transverse electric field is formed between the common electrode 9 and the pixel electrode 8, and the liquid crystal is arranged in the electric field direction by the transverse electric field. However, since the common electrode 9 and the pixel electrode 8 are formed only on the lower substrate, the electric field by the two electrodes becomes weaker toward the upper substrate, so that the liquid crystal near the upper substrate is weaker than the liquid crystal near the lower substrate. There was a problem of being affected.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 이루어진 것으로, 공통전극과 화소전극을 칼라필터 기판까지 연장함으로써, 액정층 내에서의 균일한 횡전계 형성이 가능하도록 하여 고화질의 횡전계방식 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the conventional problems as described above, and by extending the common electrode and the pixel electrode to the color filter substrate, it is possible to form a uniform transverse electric field in the liquid crystal layer, so that a transverse electric field of high quality. Its purpose is to provide a liquid crystal display device and a method of manufacturing the same.
도 1은 일반적인 횡전계방식 액정표시소자의 개략적인 평면도.1 is a schematic plan view of a general transverse electric field type liquid crystal display device.
도 2는 일반적인 횡전계방식 액정표시소자의 단면도.2 is a cross-sectional view of a general transverse electric field type liquid crystal display device.
도 3은 본 발명의 제 1실시예에 따른 횡전계방식 액정표시소자의 개략적인 평면도.3 is a schematic plan view of a transverse electric field type liquid crystal display device according to a first embodiment of the present invention;
도 4는 도 3에 있어서 II-II의 절단면을 도시한 도면.4 is a sectional view taken along the line II-II in FIG. 3;
도 5는 본 발명의 제 2실시예에 따른 횡전계방식 액정표시소자의 개략적인 평면도.5 is a schematic plan view of a transverse electric field type liquid crystal display device according to a second embodiment of the present invention;
도 6은 도 5에 있어서 III-III의 절단면을 도시한 도면.FIG. 6 is a cross-sectional view taken along the line III-III in FIG. 5; FIG.
도 7a내지 도 7g는 제 1실시예에 따른 횡전계방식 액정표시소자의 공정수순도.7A to 7G are process flowcharts of the transverse electric field type liquid crystal display device according to the first embodiment;
***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***
43a: 광차단 라인43: 공통라인43a: Light blocking line 43: Common line
43b: 스토리지 라인45: 게이트 전극43b: storage line 45: gate electrode
46: 소스/드레인 전극라인46a: 소스 전극46 source / drain electrode line 46a: source electrode
46b: 드레인 전극48: 화소전극46b: drain electrode 48: pixel electrode
49: 공통전극61: 유기패턴49: common electrode 61: organic pattern
상기한 바와 같은 본 발명의 목적을 달성하기 위한 횡전계방식 액정표시소자는 제 1기판 및 제 2기판과; 상기 제 1기판 위에 종횡으로 배열되어 화소영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인에 평행하게 배치된 공통 라인과; 상기 게이트 라인 및 데이터 라인의 교차점에 형성된 박막트랜지스터와;상기 박막트랜지스터 및 화소영역 상부에 형성된 보호막과; 상기 화소영역 내에 보호막 상에 형성되고 제 2기판까지 연장된 공통전극 및 화소전극과; 상기 제 1기판과 제 2기판 사이에 형성된 액정층을 포함한다.A transverse electric field type liquid crystal display device for achieving the object of the present invention as described above comprises a first substrate and a second substrate; Gate lines and data lines arranged vertically and horizontally on the first substrate to define pixel regions; A common line disposed parallel to the gate line; A thin film transistor formed at an intersection point of the gate line and the data line; a passivation layer formed on the thin film transistor and the pixel region; A common electrode and a pixel electrode formed on the passivation layer in the pixel region and extending to a second substrate; It includes a liquid crystal layer formed between the first substrate and the second substrate.
또한, 상기 화소전극 및 공통전극의 하부에는 공통 라인으로부터 분기되거나 또는 상기 공통 라인 상부에 형성된 소스/드레인 전극라인으로부터 분기된 광차단 라인을 추가로 포함한다.In addition, the pixel electrode and the lower portion of the common electrode further includes a light blocking line branched from the common line or branched from the source / drain electrode line formed on the common line.
상기 공통전극 및 화소전극은 서로 엇걸리게 배치되어 있으며, 그 하부에는 제 1기판과 제 2기판의 셀갭을 균일하게 유지시켜주는 역할 뿐만 아니라 공통전극 및 화소전극이 제 2기판까지 연장될 수 있는 수단으로써 유기패턴이 형성되어 있다. 상기 유기패턴은 일정한 폭을 가지고 있으며, 상기 유기패턴의 형상을 따라 공통전극과 화소전극이 형성된다.The common electrode and the pixel electrode are arranged to be staggered with each other, and a lower part of the common electrode and the pixel electrode serve to maintain the cell gap of the first substrate and the second substrate uniformly, as well as means for extending the common electrode and the pixel electrode to the second substrate. As a result, an organic pattern is formed. The organic pattern has a predetermined width, and a common electrode and a pixel electrode are formed along the shape of the organic pattern.
상기 제 2기판은 블랙매트릭스, 칼라필터 및 오버코트막으로 이루어져 있으며, 상기 블랙매트릭스는 제 2기판 상에 형성된 박막트랜지스터 및 게이트/데이터 라인 근처로 빛이 새는 것을 막아주며, 상기 오버코트막은 칼라필터 및 블랙매트릭스의 평탄화를 위하여 형성된 것이다.The second substrate is composed of a black matrix, a color filter, and an overcoat layer. The black matrix prevents light from leaking near the thin film transistor and the gate / data line formed on the second substrate, and the overcoat layer is a color filter and a black layer. It is formed for the planarization of the matrix.
상기 제 1기판 및 제 2기판의 내측에는 기판의 전체 영역에 걸쳐 배향막이 도포되어 있다.An alignment film is coated on the inside of the first substrate and the second substrate over the entire area of the substrate.
또한, 본 발명의 목적을 달성하기 위한 횡전계방식 액정표시소자의 제조방법은 제 1기판 위에 화소영역을 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계와; 상기 게이트 라인과 데이터 라인의 교차점에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 및 화소영역에 보호막을 형성하는 단계와; 상기 보호막 상에 유기막을 도포한 후, 패터닝하여 일정한 폭과 높이를 가지는 유기패턴을 형성하는 단계와; 상기 유기패턴을 따라 공통전극 및 화소전극을 형성하는 단계를 포함한다.In addition, a method of manufacturing a transverse electric field type liquid crystal display device for achieving the object of the present invention comprises the steps of forming a gate line and a data line defining a pixel region on the first substrate; Forming a thin film transistor at an intersection point of the gate line and the data line; Forming a passivation layer on the thin film transistor and the pixel region; Applying an organic layer on the protective layer and then patterning the organic layer to form an organic pattern having a predetermined width and height; Forming a common electrode and a pixel electrode along the organic pattern.
상기한 바와 같은 본 발명의 횡전계방식 액정표시소자를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The transverse electric field type liquid crystal display device of the present invention as described above will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 제 1실시예에 따른 횡전계방식 액정표시소자를 도시한 평면도이다.3 is a plan view illustrating a transverse electric field type liquid crystal display device according to a first exemplary embodiment of the present invention.
도면에 도시한 바와 같이, 본 발명에 따른 횡전계방식의 액정 표시소자는 게이트 라인(41) 및 데이터 라인(42)이 종횡으로 배열되어 화소영역을 정의하고, 상기 게이트 라인(41)과 평행하게 공통 라인(43)이 배치되어 있다.As shown in the figure, in the transverse electric field type liquid crystal display device according to the present invention, the gate line 41 and the data line 42 are vertically and horizontally arranged to define a pixel region, and parallel to the gate line 41. The common line 43 is arrange | positioned.
또한, 상기 공통 라인(43)에서 수직으로 분기된 적어도 한 개 이상의 공통전극(49)이 형성되어 있으며, 상기 공통전극(49)은 제 1콘택홀(49a)을 통하여 상기 공통 라인(49)과 전기적으로 접촉한다.In addition, at least one common electrode 49 vertically branched from the common line 43 is formed, and the common electrode 49 is connected to the common line 49 through the first contact hole 49a. Electrical contact.
한편, 상기 게이트 라인(41)으로부터 분기된 게이트 전극(45)과 상기 데이터 라인(42)으로부터 분기된 소스 전극(46a)과 드레인 전극(46b) 및 반도체층(47)으로 이루어진 박막트랜지스터가 상기 게이트 라인(41)과 데이터 라인(42)의 교차점에 배치되어 있다. 그리고, 상기 드레인 전극(46b)과 제 2콘택홀(48a)을 통하여 접속되는 화소전극(48)이 상기 공통라인(43) 상부에 형성된 소스/드레인 전극라인(46)과 제 3콘택홀(49b)을 통하여 접속하고 있으며, 상기 공통전극(49)과 소정의 간격을 두고 서로 엇갈리게 구성되어 있다.Meanwhile, a thin film transistor including a gate electrode 45 branched from the gate line 41, a source electrode 46a branched from the data line 42, a drain electrode 46b, and a semiconductor layer 47 is formed. It is arranged at the intersection of the line 41 and the data line 42. The source / drain electrode line 46 and the third contact hole 49b formed on the common line 43 are connected to the pixel electrode 48 connected through the drain electrode 46b and the second contact hole 48a. Are connected to the common electrode 49 at predetermined intervals.
또한, 상기 소스/드레인 전극라인(46)과 그 하부에 형성된 공통 라인(43)은 이들 사이에 개재된 게이트 절연막(미도시)에 의해서 커패시터를 형성하게 된다. 한편, 상기 드레인 전극(46b) 형성시 함께 형성된 스토리지 라인(43b)이 게이트 절연막을 사이에 두고 소정영역 중첩되어 커패시터의 용량을 더욱더 증가시킨다. 이때, 상기 공통전극(49)은 제 4콘택홀(48b)을 통하여 스토리지 라인(43b)과 전기적으로 접촉된다. 상기 스토리지 라인(43b)을 형성하지 않는 것도 가능하다.In addition, the source / drain electrode line 46 and the common line 43 formed thereunder form a capacitor by a gate insulating layer (not shown) interposed therebetween. On the other hand, the storage line 43b formed together when the drain electrode 46b is formed overlaps a predetermined region with the gate insulating layer interposed therebetween, further increasing the capacitance of the capacitor. In this case, the common electrode 49 is in electrical contact with the storage line 43b through the fourth contact hole 48b. It is also possible not to form the storage line 43b.
또한, 화소전극(48)과 공통전극(49)은 동일 평면상에 형성되어 있으며, 도면에 도시하진 않았지만, 상기 화소전극(48) 및 공통전극(49)의 하부에는 일정한 폭과 높이를 가지는 유기패턴(미도시)이 개재되어 있다.In addition, the pixel electrode 48 and the common electrode 49 are formed on the same plane, and although not shown in the drawing, an organic material having a predetermined width and height under the pixel electrode 48 and the common electrode 49 is formed. A pattern (not shown) is interposed.
도 4는 도 3의 II-II선의 단면도로서, 제 2기판 및 액정층을 포함하는 단면을 도시한 것이다.4 is a cross-sectional view taken along the line II-II of FIG. 3 and illustrates a cross section including a second substrate and a liquid crystal layer.
도면에 도시한 바와 같이, 본 발명에 따른 횡전계방식 액정표시소자는 칼라필터(53)가 형성된 제 2기판(50)과, 박막트랜지스터와 상기 제 2기판(50)까지 연장된 공통전극(49) 및 화소전극(48)이 형성된 제 1기판(40)이 액정층(60)을 사이에 두고 일정한 셀갭을 유기하며 서로 대향하고 있으며, 상기 제 1기판(40) 및 제 2기판(50)의 내측에는 제 1 및 제 2 배향막(57b,57a)이 형성되어 있다.As shown in the figure, the transverse electric field type liquid crystal display device according to the present invention includes a second substrate 50 having a color filter 53, a thin film transistor, and a common electrode 49 extending to the second substrate 50. ) And the first substrate 40 on which the pixel electrode 48 is formed, face each other with a constant cell gap with the liquid crystal layer 60 therebetween, and the first substrate 40 and the second substrate 50 First and second alignment layers 57b and 57a are formed inside.
상기 박막트랜지스터는 게이트 전극(45)과, 그 상부에 형성된 반도체층(47)과, 상기 반도체층(47) 상부의 측면에 형성된 소스/드레인 전극(46a,46b)으로 이루어져 있으며, 그 상부에는 보호막(42)이 적층되어 있다. 또한, 상기 게이트전극(45)과 반도체층(47) 사이에는 이들간의 절연을 위하여 게이트 절연막(34)이 개재되어 있으며, 상기 반도체층(47)과 소스/드레인 전극(46a,46b) 사이에는 n+ 비정질 실리콘으로 형성된 오믹콘택층(44)이 개재되어 있다. 이때, 상기 게이트 절연막(34) 및 보호막(42)은 기판 전체에 걸쳐서 적층되어 있으며, 상기 보호막(42)상에 노출된 드레인 전극(46b)이 화소전극(48)과 전기적으로 접촉되어 있다.The thin film transistor includes a gate electrode 45, a semiconductor layer 47 formed thereon, and source / drain electrodes 46a and 46b formed on a side surface of the semiconductor layer 47. 42 are laminated. In addition, a gate insulating film 34 is interposed between the gate electrode 45 and the semiconductor layer 47 to insulate them, and n + is provided between the semiconductor layer 47 and the source / drain electrodes 46a and 46b. An ohmic contact layer 44 formed of amorphous silicon is interposed. In this case, the gate insulating layer 34 and the passivation layer 42 are stacked over the entire substrate, and the drain electrode 46b exposed on the passivation layer 42 is in electrical contact with the pixel electrode 48.
상기 공통전극(49)과 화소전극(48)은 보호막(42) 상에 일정한 폭과 높이를 가지는 유기패턴(61)을 따라 형성되어 제 2기판(40)의 제 2배향막(57a)까지 연장된다.The common electrode 49 and the pixel electrode 48 are formed along the organic pattern 61 having a predetermined width and height on the passivation layer 42 to extend to the second alignment layer 57a of the second substrate 40. .
상기와 같이, 유기패턴(61)을 따라 형성된 공통전극(49) 및 화소전극(48)은 액정층 내에서 균일한 횡전계를 발생시키게 된다.As described above, the common electrode 49 and the pixel electrode 48 formed along the organic pattern 61 generate a uniform transverse electric field in the liquid crystal layer.
상기 유기패턴(61)은 공통전극(49) 및 화소전극(48)이 제 2기판(40)의 제 2배향막(57a)까지 연장될 수 있는 수단으로써 뿐만 아니라, 상기 제 1기판(40)과 제 2기판(40)이 일정한 셀갭을 유지할 수 있는 스페이서로써의 역할을 한다. 따라서, 셀갭을 균일하게 유기하기 위한, 예를 들면 스페이서와 같은, 별도의 수단을 필요로 하지 않는다.The organic pattern 61 may not only serve as a means by which the common electrode 49 and the pixel electrode 48 may extend to the second alignment layer 57a of the second substrate 40, but also with the first substrate 40. The second substrate 40 serves as a spacer capable of maintaining a constant cell gap. Thus, no separate means, such as spacers, for uniformly opening the cell gap are required.
또한, 상기 화소전극(48)이 보호막(42) 위에 공통전극(49)과 동일한 평면상에 배치되어 있기 때문에 두 전극 사이로 전압이 인가될 때 기판의 표면과 완전히 평행한 횡전계를 발생시킨다. 따라서, 종래 구조보다 시야각을 더욱더 향상된다.In addition, since the pixel electrode 48 is disposed on the same plane as the common electrode 49 on the passivation layer 42, when a voltage is applied between the two electrodes, a transverse electric field is completely parallel to the surface of the substrate. Therefore, the viewing angle is further improved than the conventional structure.
더욱이, 종래의 구조에서는 게이트 절연막을 사이에 두고 화소전극(48)과 공통전극(49)이 형성되어 있는 반면에 본 발명은 화소전극(48)과 공통전극(49)이 동일 평면상에 형성되어 있기 때문에 두 전극 사이의 액정층(60)에 인가되는 전계가 종래에 비하여 더욱 강하게 생성된다. 이러한, 강한 전계에 의해 액정층 내의 액정분자가 더욱 빠른 속도로 스위칭도기 때문에 동화상 등의 구현이 용이해진다.Further, in the conventional structure, the pixel electrode 48 and the common electrode 49 are formed with the gate insulating film interposed therebetween, whereas in the present invention, the pixel electrode 48 and the common electrode 49 are formed on the same plane. As a result, an electric field applied to the liquid crystal layer 60 between the two electrodes is more strongly generated than in the prior art. Such a strong electric field facilitates the realization of moving images and the like because the liquid crystal molecules in the liquid crystal layer are switched at a higher speed.
또한, 상기 실시예에서 공통전극(49)과 화소전극(48)은 ITO, IZO와 같은 투명한 물질이나 Al, Al합금과 같은 불투명 물질로 형성될 수 있다. 그러나, 상기 화소 전극(48)및 공통전극(49)이 투명한 물질로 형성될 경우, 이 영역에서 빛샘이 발생될 수 있다. 이는 화소전극(48) 및 공통전극(49)하부에 광차단 라인을 형성함으로써 해결 할 수 있다.In addition, in the above embodiment, the common electrode 49 and the pixel electrode 48 may be formed of a transparent material such as ITO or IZO or an opaque material such as Al or Al alloy. However, when the pixel electrode 48 and the common electrode 49 are formed of a transparent material, light leakage may occur in this region. This can be solved by forming a light blocking line under the pixel electrode 48 and the common electrode 49.
도 5는 본 발명의 제 2실시예에 따른 횡전계방식 액정표시소자를 도시한 평면도이다.5 is a plan view showing a transverse electric field type liquid crystal display device according to a second embodiment of the present invention.
도면에 도시한 바와 같이, 본 발명의 다른 실시예는 게이트 라인(41) 및 데이터 라인(42)이 종횡으로 배열되어 화소영역을 정의하고, 상기 게이트 라인(41)과 평행하게 공통 라인(43)이 배치되어 있다.As shown in the figure, in another embodiment of the present invention, the gate line 41 and the data line 42 are vertically and horizontally arranged to define a pixel region, and the common line 43 is parallel to the gate line 41. This is arranged.
또한, 상기 공통 라인(43)에서 제 2스토리지 라인(43a)이 수직으로 연장되어 있으며, 상기 제 2스토리지 라인(43a) 상부에는 보호막(42) 및 유기패턴(61)을 사이에 두고 공통전극(49) 및 화소전극(48)이 형성되어 있으며, 상기 공통전극(49)은 제 1콘택홀(49a)을 통하여 상기 공통라인(49)과 전기적으로 접촉한다.In addition, the second storage line 43a extends vertically from the common line 43, and the common electrode (eg, the passivation layer 42 and the organic pattern 61 is interposed between the second storage line 43a). 49 and a pixel electrode 48 are formed, and the common electrode 49 is in electrical contact with the common line 49 through the first contact hole 49a.
한편, 상기 게이트 라인(41)으로부터 분기된 게이트 전극(45)과 상기 데이터 라인(42)으로부터 분기된 소스 전극(46a)과 드레인 전극(46b) 및 반도체층(47)으로 이루어진 박막트랜지스터가 상기 게이트 라인(41)과 데이터 라인(42)의 교차점에배치되어 있다. 그리고, 상기 드레인 전극(46b)과 제 2콘택홀(48a)을 통하여 접속되는 화소전극(48)이 상기 공통전극(49)과 소정의 간격을 두고 서로 엇갈리게 구성되어 있다. 이때, 상기 공통전극(49)과 화소전극(48)은 그 하부에 형성된 유기패턴(미도시)에 의해서 일정한 폭과 높이를 가진다.Meanwhile, a thin film transistor including a gate electrode 45 branched from the gate line 41, a source electrode 46a branched from the data line 42, a drain electrode 46b, and a semiconductor layer 47 is formed. It is arranged at the intersection of the line 41 and the data line 42. The pixel electrode 48 connected through the drain electrode 46b and the second contact hole 48a are alternately arranged with the common electrode 49 at a predetermined interval. In this case, the common electrode 49 and the pixel electrode 48 have a predetermined width and height by an organic pattern (not shown) formed under the common electrode 49 and the pixel electrode 48.
상기 공통라인(43)으로부터 인출된 광차단 라인(43a)은 그 상부에 형성된 화소전극(48) 및 이들 사이에 개재된 보호막(42) 및 유기패턴(61)을 사이에 두고 스토리지 커패시터를 형성하게 된다. 따라서, 도 3의 구조에 비해서 스토리지 용량을 증가시킬 수 있는 잇점이 있다. 또하, 상기 화소전극(48) 및 공통전극(49)으로의 빛샘을 방지할 수 있다. 이때, 상기 광차단 라인(43a)은 공통라인(43)과는 별개로 소스/드레인 전극라인(46)으로부터 수직으로 분기되어 형성될 수도 있다.The light blocking line 43a drawn from the common line 43 forms a storage capacitor with the pixel electrode 48 formed thereon and the passivation layer 42 and the organic pattern 61 interposed therebetween. do. Therefore, there is an advantage that can increase the storage capacity compared to the structure of FIG. In addition, light leakage to the pixel electrode 48 and the common electrode 49 can be prevented. In this case, the light blocking line 43a may be formed to be vertically branched from the source / drain electrode line 46 separately from the common line 43.
도 6은 도 5의 III-III선의 단면도로서, 제 2기판 및 액정층을 포함하는 단면을 도시한 것이다. 여기에서는 도 4와의 차이점만을 설명하기로 한다.FIG. 6 is a cross-sectional view taken along the line III-III of FIG. 5 and illustrates a cross section including a second substrate and a liquid crystal layer. Here, only differences from FIG. 4 will be described.
도면에 도시한 바와 같이, 공통라인 또는 소스/드레인 전극 라인으로부터 분기된 광차단 라인(43a)이 공통전극(49) 및 화소전극(48)의 하부에 형성되어 있으며, 이는 공통전극(49) 및 화소전극(48)으로 빛이 새는 것을 방지하는 광차단막으로써의 역할을 한다. 상기 공통전극(49)과 화소전극(48)이 투명한 물질로 이루어지게 되면, 이들이 유기패턴(61)에 의해서 칼라필터 기판(50)까지 연장되어 있기 때문에 이들 전극영역에서는 액정이 존재하지 않게 된다. 따라서, 이 영역에서 빛이 새는 문제가 발생하게 되는데, 이는 상기 광차단 라인(43a)을 형성함으로써 해결 할 수 있다.As shown in the figure, a light blocking line 43a branched from the common line or the source / drain electrode line is formed under the common electrode 49 and the pixel electrode 48, which is the common electrode 49 and It serves as a light blocking film that prevents light leakage to the pixel electrode 48. When the common electrode 49 and the pixel electrode 48 are made of a transparent material, liquid crystals do not exist in these electrode regions because they extend to the color filter substrate 50 by the organic pattern 61. Accordingly, a problem of light leakage occurs in this region, which can be solved by forming the light blocking line 43a.
상기 광차단 라인(43a)은 게이트 라인(41) 및 공통라인(43) 형성시 함께 형성되거나 데이트 라인 형성시 함께 형성될 수 있다.The light blocking line 43a may be formed together when the gate line 41 and the common line 43 are formed or together when the data line is formed.
또한, 상기 화소전극(48)과 공통전극(49)은 투명전극이거나, 불투명전극일 수 있으며, 불투명 전극일 경우에는 광차단 라인(43a)을 생략할 수도 있다.In addition, the pixel electrode 48 and the common electrode 49 may be transparent or opaque electrodes. In the case of opaque electrodes, the light blocking line 43a may be omitted.
이하, 도 7a내지 도 7g의 공정단면 수순도를 참조하여 본 발명에 따른 횡전계방식 액정 표시소자의 제조방법에 대하여 상세히 설명한다.Hereinafter, a method of manufacturing a transverse electric field type liquid crystal display device according to the present invention will be described in detail with reference to the process cross-sectional purity diagrams of FIGS. 7A to 7G.
먼저, 도 7a에 도시한 바와 같이, 투명한 기판(32) 위에 Al, Mo, Ta, 또는 Al 합금과 같은 금속을 스퍼터링 방법으로 증착한 후, 패터닝하여 박막트랜지스터의 게이트 전극(45)을 형성한다.First, as shown in FIG. 7A, a metal such as Al, Mo, Ta, or Al alloy is deposited on the transparent substrate 32 by a sputtering method, and then patterned to form a gate electrode 45 of the thin film transistor.
이어서, 도 7b에 도시한 바와 같이, 상기 게이트 전극(45) 및 기판(32) 전면에 걸쳐서 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트 절연막(34)을 형성한 다음, 그 상부에 비정질 실리콘, n+ 비정질 실리콘을 적층하고 패터닝하여 박막트랜지스터의 반도체층(47) 및 오믹접촉층(44)을 형성한다.Subsequently, as shown in FIG. 7B, SiNx or SiOx is deposited on the entire surface of the gate electrode 45 and the substrate 32 by plasma CVD to form a gate insulating film 34, and then amorphous silicon is formed thereon. The semiconductor layer 47 and the ohmic contact layer 44 of the thin film transistor are formed by stacking and patterning the n + amorphous silicon.
그 다음, 도 7c에 도시한 바와 같이, Al, Cr, Ti, Al합금과 같은 금속을 스퍼터링 방법을 증착한 패터닝하여 박막트랜지스터의 소스/드레인 전극(46a,46b)을 형성한 후, 상기 소스/드레인 전극(46a,46b)을 마스크로 하여 소스 전극(46a)과 드레인 전극(46b) 사이에 형성된 오믹접촉층(44)을 제거하고 반도체층(47)을 노출시킨다.Subsequently, as shown in FIG. 7C, metals such as Al, Cr, Ti, and Al alloys are patterned by depositing a sputtering method to form source / drain electrodes 46a and 46b of the thin film transistor. Using the drain electrodes 46a and 46b as a mask, the ohmic contact layer 44 formed between the source electrode 46a and the drain electrode 46b is removed to expose the semiconductor layer 47.
그 다음, 도 7d에 도시한 바와 같이, 상기 반도체층(47)을 포함한 소스/드레인 전극(46a,46b) 및 화소영역의 게이트 절연막(34) 상부 전면에 걸쳐서 SiOx나SiN와 같은 무기물 또는 BCB나 아크릴과 같은 유기물을 적층한 후, 패터닝하여 상기 드레인 전극(46b)의 일부를 노출시키는 보호막(42)을 형성한다. 이때, 무기물과 유기물이 적층된 이중 보호막을 형성할 수도 있다.Next, as shown in FIG. 7D, an inorganic material such as SiOx or SiN or BCB is formed over the entire upper surface of the source / drain electrodes 46a and 46b including the semiconductor layer 47 and the gate insulating film 34 in the pixel region. After stacking an organic material such as acryl, a pattern is formed to form a protective film 42 exposing a part of the drain electrode 46b. In this case, a double protective film in which an inorganic material and an organic material are laminated may be formed.
그 다음, 도 7e에 도시한 바와 같이, 화소영역의 보호막(42) 상부에 BCB나 아크릴과 같은 유기물을 적층한 후, 패터닝하여 일정한 폭과 소정의 높이를 가지는 유기패턴(61)을 형성한다.Next, as shown in FIG. 7E, an organic material such as BCB or acrylic is stacked on the passivation layer 42 of the pixel region, and then patterned to form an organic pattern 61 having a predetermined width and a predetermined height.
그 다음, 도 7f에 도시한 바와 같이, 상기 유기패턴(61)의 상부를 따라 ITO나 IZO와 같은 투명한 전극물질을 형성하여 화소전극(48)과 공통전극(49)을 형성한다. 이때, 상기 화소전극(48)은 드레인 전극(46b)과 전기적으로 연결되도록 형성한다. 이후, 상기 기판의 전면에 제 1배향막(미도시)을 형성한다. 이때, 상기 제 1배향막(57b)의 배향방향은 폴리이미드(polyimide) 계열의 배향막을 도포하고 러빙을 실시하여 결정할 수도 있고, 폴리실록산 또는 PVCN계 물질로 이루어진 광배향막에 광을 조사하여 배향방향과 프리틸트각을 결정할 수도 있다.Next, as illustrated in FIG. 7F, a transparent electrode material such as ITO or IZO is formed along the upper portion of the organic pattern 61 to form the pixel electrode 48 and the common electrode 49. In this case, the pixel electrode 48 is formed to be electrically connected to the drain electrode 46b. Thereafter, a first alignment layer (not shown) is formed on the entire surface of the substrate. In this case, the alignment direction of the first alignment layer 57b may be determined by applying a polyimide-based alignment layer and rubbing, or irradiating light onto a photoalignment layer made of polysiloxane or PVCN-based material to free the alignment direction and free. The tilt angle can also be determined.
그 다음, 도 7g에 도시한 바와 같이, 투명한 기판(52) 위에 BM(51), 칼라필터(53), 그 상부에 오버코트막(55) 및 제 2배향막(57a)이 순차적으로 형성된 제 2기판과 합착한 후, 액정을 주입시킨다. 이때, 제 2배향막(57a)은 제 1배향막(57b)과 동일한 방법으로 형성된다. 여기서, 상기 제 1기판(32) 또는 제 2기판(26) 위에 액정을 적하하는 방식으로 액정층을 형성한 후, 상기 두 기판을 합착할 수도 있다.Next, as shown in FIG. 7G, the second substrate on which the BM 51, the color filter 53, and the overcoat film 55 and the second alignment film 57a are sequentially formed on the transparent substrate 52 is disposed thereon. After bonding to the liquid crystal is injected. In this case, the second alignment layer 57a is formed in the same manner as the first alignment layer 57b. Here, after the liquid crystal layer is formed on the first substrate 32 or the second substrate 26 by dropping the liquid crystal, the two substrates may be bonded to each other.
상술한 바와 같이 본 발명은 공통전극과 화소전극을 보호막 상의 동일한 평면상에 형성하고, 상기 두 기판이 형성된 기판과 대응하는 기판까지 연장하므로써, 두 전극 사이에 균일한 전계를 형성시킬 수 있으며, 평행한 전계가 액정층에 인가되기 때문에 시야각이 더욱 향상될 뿐만 아니라 액정의 스위칭이 더욱 빨라지게 되어 동화상 구현시에 화상이 끊어지는 현상을 방지할 수 있는 효과가 있다.As described above, the present invention can form a uniform electric field between the two electrodes by forming the common electrode and the pixel electrode on the same plane on the protective film, and extending to the substrate and the corresponding substrate on which the two substrates are formed. Since one electric field is applied to the liquid crystal layer, not only the viewing angle is further improved but also the switching of the liquid crystal is faster, thereby preventing an image from being cut off when a moving image is realized.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020038988A KR100841628B1 (en) | 2002-07-05 | 2002-07-05 | In plane switching liquid crystal display device and method of fabrication thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020038988A KR100841628B1 (en) | 2002-07-05 | 2002-07-05 | In plane switching liquid crystal display device and method of fabrication thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040003958A true KR20040003958A (en) | 2004-01-13 |
| KR100841628B1 KR100841628B1 (en) | 2008-06-27 |
Family
ID=37314918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020038988A KR100841628B1 (en) | 2002-07-05 | 2002-07-05 | In plane switching liquid crystal display device and method of fabrication thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100841628B1 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3378177B2 (en) * | 1997-08-21 | 2003-02-17 | シャープ株式会社 | Display device |
| KR100293431B1 (en) * | 1997-08-22 | 2001-08-07 | 구본준, 론 위라하디락사 | In-plane switching mode liquid crystal display device |
-
2002
- 2002-07-05 KR KR1020020038988A patent/KR100841628B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100841628B1 (en) | 2008-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741890B1 (en) | Liquid crystal display device of in-plane switching and method for fabricating the same | |
| KR100698047B1 (en) | In-Plane Switching Mode Liquid Crystal Display Device and the Method for Manufacturing the same | |
| US7379145B2 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
| KR100876403B1 (en) | Transverse electric field liquid crystal display device and manufacturing method thereof | |
| US6762815B2 (en) | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance | |
| KR20050045471A (en) | In plane switching mode liquid crystal display device and method for fabricating thereof | |
| KR20060001662A (en) | In plane switching mode liquid crystal display device and method for fabricating thereof | |
| KR101016525B1 (en) | In plane switching mode liquid crystal display device | |
| KR100669377B1 (en) | Liquid crystal display and manufacturing method of the same | |
| KR100760940B1 (en) | Liquid crystal display device and method for fabricating the same | |
| KR100311531B1 (en) | In-plane switching mode liquid crystal display device and method of manufacturing thereof | |
| US6822716B2 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
| KR19990026637A (en) | Transverse electric field liquid crystal display device | |
| KR100870665B1 (en) | In plane switching liquid crystal display device and fabrication method thereof | |
| KR101085150B1 (en) | Liquid crystal display device of in-plane switching and method for fabricating the same | |
| KR100943469B1 (en) | Liquid crystal display device and method for fabricating the same | |
| KR100841628B1 (en) | In plane switching liquid crystal display device and method of fabrication thereof | |
| KR100949495B1 (en) | Liquid crystal display device of in-plane switching and method for fabricating the same | |
| KR101166578B1 (en) | In plane switching mode liquid crystal display device and fabrication method thereof | |
| KR20070044918A (en) | Liquid display panel and method for manufacturing the same | |
| KR20090056641A (en) | In-plane switching liquid crystal display and method for fabricating the same | |
| KR101163396B1 (en) | In plane switching mode liquid crystal display device and method of fabricating thereof | |
| KR100840680B1 (en) | Inplane switching mode liquid crystal display device and method for fabricating the same | |
| KR100652219B1 (en) | In-plain switching mode liquid crystal display device | |
| KR100269354B1 (en) | In-plain switching type lcd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 12 |