KR20040003769A

KR20040003769A - Method for forming the Isolation Layer of Semiconductor Device

Info

Publication number: KR20040003769A
Application number: KR1020020038565A
Authority: KR
Inventors: 고민경
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-07-04
Filing date: 2002-07-04
Publication date: 2004-01-13
Also published as: KR100873355B1

Abstract

PURPOSE: A method for forming an isolation layer of a semiconductor device is provided to prevent the loss of an active region and to improve threshold voltage by implanting nitrogen ions into a bird's beak region. CONSTITUTION: A pad oxide and nitride pattern(110,120) are formed on a silicon substrate(100). A field oxide layer is grown on the exposed substrate by LOCOS, thereby rounding the top edge portion of an isolation region. After the field oxide layer is removed, the nitride pattern(120) of bird's beak edge region is partially removed. Nitrogen ions are implanted into the bird's beak edge region by tilt ion-implantation. Then, a trench is formed. An isolation layer is formed in the trench.

Description

반도체 소자의 소자분리막 형성방법 {Method for forming the Isolation Layer of Semiconductor Device}Method for forming the isolation layer of semiconductor device

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 제조 공정 중 전계 집중에 의한 트랜지스터의 특성 저하를막기 위한 미니 로커스(Mini LOCOS) 공정에 있어서, 액티브 영역의 손실을 방지하여 트랜지스터의 특성 향상을 시키는 반도체 소자의 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to minimizing loss of an active region in a mini locus process for preventing deterioration of transistor characteristics due to electric field concentration during a semiconductor device manufacturing process. The present invention relates to a method of forming a device isolation film for a semiconductor device, which prevents the transistor from improving its characteristics.

일반적으로 반도체 장치에서 널리 이용되는 선택산화에 의한 소자분리 방법 중 하나인종래의 국부산화막 (LOCal Oxidation of Silicon : 이하 "LOCOS"라 한다) 공정은 소자가 형성되는 실리콘기판에 먼저 패드산화막을 성장시키고 그 위에 산화방지마스크 물질인 패드질화막을 증착한 후 마스크를 이용한 노광 및 식각공정을 거쳐 소자분리막이 형성되는 지역을 설정하고 고온에서 습식 및 건식산화방식으로 두꺼운 산화막을 성장시켜 이 산화막을 소자분리막으로 사용하는 기술이다.The conventional LOCal Oxidation of Silicon (LOCOS) process, which is one of the device isolation methods by selective oxidation, which is widely used in semiconductor devices, is first grown on a silicon substrate on which a device is formed. After depositing a pad nitride film as an anti-oxidation mask material, the area where the device isolation film is formed is formed through an exposure and etching process using a mask, and a thick oxide film is grown by wet and dry oxidation at a high temperature to convert the oxide film into a device isolation film. It is a technique to use.

LOCOS 공정 방식에 있어서 측면산화에 의한 버드 빅 (Bird's beak)현상, 열 공정으로 유발되는 버퍼 층 응력에 의한 기판실리콘의 결정결함 및 채널저지를 위해 이온 주입된 불순물의 재 분포 등으로 인해서 반도체 소자의 전기적 특성 및 고집적화 추세에 문제가 되고 있어, LOCOS공정 방식 대체로 STI공정 방식을 도입하여 소자분리 방법에 적용하였다.In the LOCOS process, due to the phenomenon of bird's beak due to lateral oxidation, crystal defect of substrate silicon due to buffer layer stress caused by thermal process, and redistribution of impurities implanted for channel blocking, Due to the problem of electrical characteristics and high integration trend, STI process method is generally applied to device isolation method in place of LOCOS process method.

STI공정 또한 트렌치 후 프로파일에 가장자리 부위가 라운드하지 못하고 뾰족한 각을 가지는 프로파일이 되며 이 부위에 강한 전계가 집중적으로 걸리게 되면, 이부분의 게이트절연막이 열화되어 깨지는 현상이 야기될 뿐만 아니라 이로 인해 트랜지스터의 문턱전압(이하, Vth라 한다)이 저하되는 결과가 초래되므로 트랜지스터의 특성 저하가 발생하게 된다.In the STI process, the edge of the profile after the trench cannot be rounded and the profile has a sharp angle. If a strong electric field is concentrated in this region, the gate insulating film of the portion is degraded and broken, which causes the transistor to be broken. As a result of lowering the threshold voltage (hereinafter referred to as Vth), transistor characteristics are deteriorated.

전계 집중에 의한 트랜지스터의 특성 저하를 막기 위하여 최근에는 미니 로커스(Mini LOCOS)라 불리는 LOCOS 공정과 STI공정이 혼합된 공정을 이용하여 소자분리막이 형성된다.In order to prevent deterioration of transistor characteristics due to electric field concentration, a device isolation layer is formed using a process of mixing a LOCOS process and an STI process, which are called Mini LOCOS.

종래의 미니 로커스(Mini LOCOS)공정은 실리콘기판 상에 LOCOS 공정에 의해 작은 트렌치를 형성한 후, 제1옥시데이션 공정을 진행하고, 다시 STI 공정을 진행하여 원하는 트렌치의 프로파일을 형성한 후, 제2옥시데이션 공정을 진행하여 소자분리막을 형성하였다.In the conventional Mini LOCOS process, a small trench is formed on a silicon substrate by a LOCOS process, a first oxidation process is performed, and then an STI process is performed again to form a desired trench profile. 2 an oxidation process was performed to form an isolation layer.

그러나, 상기와 같은 종래의 소자분리막 형성방법은 각각의 LOCOS공정과 STI공정에 따른 옥시데이션 공정을 진행해야 함으로서, 기존의 LOCOS공정이나 STI공정의 옥시데이션 공정보다 추가적인 옥시데이션 공정이 증가하여 소자분리막 형성 시, 실리콘기판의 액티브 영역이 산화되어 손실되는 문제점이 있었다.However, the conventional method of forming a device isolation film as described above requires an oxidation process according to each LOCOS process and an STI process, and thus an additional oxidation process is increased than that of the existing LOCOS process or STI process. When formed, there was a problem in that the active region of the silicon substrate is oxidized and lost.

그 결과, 액티브 영역의 손실에 의해 채널영역으로 동작하는 영역의 폭이 좁아져서 소위 말하는 협폭효과(Narrow Width Effect 이하, NEW라 한다)가 나타나서 Vth가 저하되고, 누설전류가 증가되는 문제점이 있었다.As a result, due to the loss of the active region, the width of the region acting as the channel region is narrowed, so that a so-called narrow width effect (hereinafter referred to as NEW) appears, resulting in a decrease in Vth and an increase in leakage current.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 반도체 소자의 제조 공정 중 전계 집중에 의한 트랜지스터의 특성 저하를 막기 위한 미니 로커스(Mini LOCOS) 공정에 있어서, 버즈빅 영역에 틸트 이온주입 방법에 의해 질소이온을 주입하여 방어벽을 형성한 후, 옥시데이션 공정을 진행하여 소자분리막을 형성함으로써, 상기 옥시데이션 공정 시, 액티브 영역이 산화되어손실되는 것을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is a mini locus process for preventing a deterioration of a transistor due to electric field concentration during a manufacturing process of a semiconductor device. After forming a protective barrier by injecting nitrogen ions by using a tilt ion implantation method, a device isolation layer is formed by performing an oxidation process, thereby preventing the active region from being oxidized and lost during the oxidation process. It is to provide a method of forming a device isolation film.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.1A through 1E are cross-sectional views sequentially illustrating a method of manufacturing a device isolation film of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 실리콘기판 110 : 패드산화막100: silicon substrate 110: pad oxide film

120 : 질화막 130 : 필드산화막120: nitride film 130: field oxide film

140 : 질소이온 150 : 트렌치140: nitrogen ion 150: trench

160 : 소자분리막160: device isolation film

상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판 상에 패드산화막과 질화막을 순차적으로 증착한 후 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 통하여 노출된 실리콘기판 상에 로코스 공정으로 소정의 필드 산화막을 성장하여 트렌치가 형성될 상부 모서리 부분을 라운드지게 형성한 후 필드 산화막을 제거하는 단계와, 상기 질화막을 상기 로코스 공정에 의해 형성된 버즈빅 에지영역까지 일부 제거한 후 버즈빅 에지영역에 틸트 이온주입 공정을 진행하는 단계와, 상기 잔류된 질화막을 식각마스크로 노출된 실리콘기판 상에 셀로우 트렌치 아이솔레이션 공정에 의해 트렌치를 형성하는 단계와, 상기 트렌치 내에 갭필 산화막을 형성하여 매립한 후, 화학기계적 연마 공정을 진행하여 하부 질화막 상부가 드러나도록 결과물을 평탄화하는 단계와, 상기 질화막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 소자분리막 형성방법을 제공한다.In order to achieve the above object, the present invention is a step of forming a photoresist pattern after sequentially depositing a pad oxide film and a nitride film on a silicon substrate, and a predetermined field by a locos process on the silicon substrate exposed through the photoresist pattern Growing an oxide film to form a rounded upper corner portion where a trench is to be formed, and then removing the field oxide film, and removing the nitride film partially to the burj beak edge region formed by the LOCOS process, and then tilting ions at the burj beak edge region. After the implantation process, forming a trench by a shallow trench isolation process on the silicon substrate exposed to the etch mask, and forming a gapfill oxide film in the trench, and then buried, the chemical mechanical The polishing process is performed to flatten the resultant material so that the upper part of the lower nitride film is exposed. The method provides a device isolation film forming method for a semiconductor device, comprising the step of removing the nitride film.

바람직하게 본 발명은 상기 틸트 이온 주입 시, 버즈빅 영역에 질소이온을 주입하여 후속 옥시데이션 공정 시, 액티브 영역이 산화되는 것을 방지하는 방어벽 역할을 하는 것을 특징으로 한다.Preferably, the present invention is characterized in that when the tilt ion is implanted, nitrogen ions are implanted in the burjbig region to serve as a barrier to prevent the active region from being oxidized during the subsequent oxidation process.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a에 도시된 바와 같이, 실리콘기판(100) 상에 패드산화막(110)과 질화막(120)을 순차적으로 증착한 후 질화막(120) 상에 트렌치를 형성하기 위한 감광막 패턴(미도시함)을 형성한다.As shown in FIG. 1A, after the pad oxide film 110 and the nitride film 120 are sequentially deposited on the silicon substrate 100, a photoresist pattern (not shown) for forming a trench on the nitride film 120 is formed. Form.

이때, 상기 질화막(120)은 1000 ~ 1500Å 두께로 증착하여 후속 트렌치 식각공정 시, 식각 마스크로 사용할 수 있으며, 혹은 후속 공정인 화학기계적연마 공정에서 식각정지막으로 사용된다.In this case, the nitride layer 120 is deposited to a thickness of 1000 ~ 1500Å can be used as an etching mask during the subsequent trench etching process, or used as an etch stop layer in the subsequent chemical mechanical polishing process.

그리고, 상기 감광막 패턴(미도시함)을 마스크로 이용하여 실리콘기판(100) 상의 필드영역(B)이 노출되도록 질화막(120)과 패드산화막(110)을 순차적으로 식각하고, 감광막 패턴(미도시함)을 제거하여 능동소자가 형성될 액티브 영역(A)에만 질화막(120)과 패드산화막(110)을 남긴다.The nitride film 120 and the pad oxide film 110 are sequentially etched to expose the field region B on the silicon substrate 100 using the photoresist pattern (not shown) as a mask, and the photoresist pattern (not shown) is exposed. The nitride layer 120 and the pad oxide layer 110 are left only in the active region A in which the active element is to be formed.

이어서, 도 1b에 도시된 바와 같이, 상기 질화막(120)을 마스크로 노출된 실리콘기판(100) 상에 LOCOS 공정으로 소정의 필드산화막(130)을 성장하여 트렌치가 형성될 상부 모서리 부분을 라운딩지게 형성한다.Subsequently, as shown in FIG. 1B, a predetermined field oxide layer 130 is grown by a LOCOS process on the silicon substrate 100 exposed with the nitride film 120 as a mask to round the upper corner portion where the trench is to be formed. Form.

이때, LOCOS 공정에 의해 생성되는 필드산화막(130)의 에지 지역의 버즈빅을 최대한 많이 성장하게 하여 액티브한 프로파일(profile) 상부 모서리를 버즈빅에 의해 라운딩지게 한다.At this time, it is possible to grow as much as possible buzz big edge of the edge region of the field oxide film 130 generated by the LOCOS process so that the upper edge of the active profile (round) by buzz big.

그리고, 도 1c에 도시된 바와 같이, 결과물 상의 필드산화막(미도시함)을 식각공정에 의해 제거한 후, 상기 질화막(120)을 상기 로코스 공정에 의해 형성된 버즈빅 에지영역까지 인산용액을 이용하여 일부 제거한다.As shown in FIG. 1C, after the field oxide film (not shown) on the resultant is removed by an etching process, the nitride film 120 is removed using a phosphate solution to the Buzzvik edge region formed by the LOCOS process. Remove some.

이어, 상기 버즈빅 에지영역에 틸트 이온주입 공정에 의해 질소이온(140)을 주입하여 방어벽을 형성함으로써, 후속 옥시데이션 공정 시, 액티브 영역(A)이 산화되어 손실되는 것을 방지한다.Subsequently, nitrogen ions 140 are implanted into the buzz big edge region by a tilt ion implantation process to form a barrier wall, thereby preventing the active region A from being oxidized and lost during the subsequent oxidation process.

그 후, 도 1d에 도시된 바와 같이, 상기 잔류된 질화막(120)을 식각마스크로 노출된 실리콘기판(100) 상에 셀로우 트렌치 아이솔레이션 공정에 의해 식각공정을 진행하여 실리콘기판(100) 내에 트렌치(150)를 형성한다.Thereafter, as shown in FIG. 1D, the remaining nitride film 120 is etched on the silicon substrate 100 exposed by the etching mask by a trench trench isolation process to form a trench in the silicon substrate 100. Form 150.

이어서, 도 1e에 도시된 바와 같이, 상기 트렌치(미도시함)를 열산화공정 또는 갭필 산화막을 증착하여 매립한 후, 질화막(미도시함) 상부까지 화학기계적연마 공정을 진행하여 결과물을 평탄화한다.Subsequently, as shown in FIG. 1E, the trench (not shown) is buried by depositing a thermal oxidation process or a gapfill oxide film, and then chemical mechanical polishing is performed to the top of the nitride film (not shown) to planarize the resultant. .

그리고, 상기 결과물 상의 질화막(미도시함)을 인산 용액을 이용하여 제거함으로써 소자분리막(160)을 형성한다.The device isolation film 160 is formed by removing the nitride film (not shown) on the resultant using a phosphoric acid solution.

따라서, 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 이용하면 전계 집중에 의한 트랜지스터의 특성 저하를 막기 위한 미니 로커스(Mini LOCOS) 공정에 의해 형성된 트렌치 프로파일의 버즈빅 영역에 틸트 이온주입 방법에 의해 질소이온을 주입하여 방어벽을 형성한 후, 옥시데이션 공정을 진행하여 소자분리막을 형성함으로써, 액티브 영역이 산화되어 손실되는 것을 방지하여 액티브 영역의 손실에 의해 채널영역으로 동작하는 영역의 폭이 좁아져서 소위 말하는 NEW를 방지할 수 있는 효과가 있다.Therefore, when the device isolation film forming method of the semiconductor device according to the present invention is used, a tilt ion implantation method is applied to the burj vic region of the trench profile formed by a mini locus process to prevent the transistor from deteriorating due to electric field concentration. After implanting nitrogen ions to form a barrier, the oxidation process is performed to form a device isolation film, which prevents the active region from being oxidized and lost, thereby narrowing the width of the region acting as a channel region due to the loss of the active region. There is an effect that can prevent the so-called NEW.

또한, 상기 NEW를 방지하여 전계 집중 현상에 의한 Vth가 저하되고, 누설전류가 증가되는 현상을 방지하여 트랜지스터의 특성을 향상시키는 효과가 있다.In addition, the NEW may be prevented to decrease the Vth due to the electric field concentration phenomenon and to prevent the phenomenon of increasing the leakage current, thereby improving the characteristics of the transistor.

Claims

실리콘 기판 상에 패드산화막과 질화막을 순차적으로 증착한 후 감광막 패턴을 형성하는 단계와;Sequentially depositing a pad oxide film and a nitride film on a silicon substrate and forming a photoresist pattern;

상기 감광막 패턴을 통하여 노출된 실리콘기판 상에 로코스 공정으로 소정의 필드 산화막을 성장하여 트렌치가 형성될 상부 모서리 부분을 라운드지게 형성한 후, 필드 산화막을 제거하는 단계와;Growing a predetermined field oxide film on the silicon substrate exposed through the photosensitive film pattern by a LOCOS process to form a rounded upper corner portion to form a trench, and then removing the field oxide film;

상기 질화막을 상기 로코스 공정에 의해 형성된 버즈빅 에지영역까지 일부 제거한 후, 버즈빅 에지영역에 틸트 이온주입 공정을 진행하는 단계와;Partially removing the nitride film to a buzz big edge region formed by the LOCOS process, and then performing a tilt ion implantation process on the buzz big edge region;

상기 잔류된 질화막을 식각마스크로 노출된 실리콘기판 상에 셀로우 트렌치 아이솔레이션 공정에 의해 트렌치를 형성하는 단계와;Forming a trench by a shallow trench isolation process on the silicon nitride substrate having the remaining nitride film exposed by an etch mask;

상기 트렌치 내에 갭필 산화막을 형성하여 매립한 후, 화학기계적 연마 공정을 진행하여 하부 질화막 상부가 드러나도록 결과물을 평탄화하는 단계와;Forming a gapfill oxide film in the trench and filling the gapfill oxide film, and then performing a chemical mechanical polishing process to planarize the resultant to expose the upper portion of the lower nitride film;

상기 질화막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.And removing the nitride film.

제 1항에 있어서, 상기 틸트 이온 주입 시, 주입되는 이온은 질소이온을 사용하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.The method of claim 1, wherein the ion implanted during the tilt ion implantation uses nitrogen ions.

제 1항에 있어서, 상기 질화막 제거 시, 인산용액을 사용하여 제거하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.The method of claim 1, wherein the nitride film is removed using a phosphoric acid solution.